JP2016128186A - パルスアーク溶接の出力制御方法 - Google Patents

パルスアーク溶接の出力制御方法 Download PDF

Info

Publication number
JP2016128186A
JP2016128186A JP2015027856A JP2015027856A JP2016128186A JP 2016128186 A JP2016128186 A JP 2016128186A JP 2015027856 A JP2015027856 A JP 2015027856A JP 2015027856 A JP2015027856 A JP 2015027856A JP 2016128186 A JP2016128186 A JP 2016128186A
Authority
JP
Japan
Prior art keywords
welding
circuit
current
period
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015027856A
Other languages
English (en)
Inventor
賢人 高田
Kento Takada
賢人 高田
利昭 中俣
Toshiaki Nakamata
利昭 中俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Publication of JP2016128186A publication Critical patent/JP2016128186A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Arc Welding Control (AREA)

Abstract

【課題】パルスアーク溶接において、長期短絡が発生して解除された後に、アーク切れが発生することを抑制すること。【解決手段】ピーク期間中のピーク電流Ip及びベース期間中のベース電流Ibを1パルス周期とする溶接電流を通電して溶接するパルスアーク溶接の出力制御方法において、長期短絡の発生を判別(t22)したときは、長期短絡の解除後の溶接電圧Vwが定常状態に収束するまでの過渡期間(t21〜t42)中は、ピーク電流Ipの減少及びベース電流Ibの増加を行う。これにより、過渡期間中にアーク切れを発生させることなく、速やかに定常状態へと収束させることができる。【選択図】 図1

Description

本発明は、溶接ワイヤを送給し、ピーク期間中のピーク電流及びベース期間中のベース電流を1パルス周期とする溶接電流を通電して溶接するパルスアーク溶接の出力制御方法に関するものである。
溶接ワイヤを一定の速度で送給し、ピーク期間中のピーク電流及びベース期間中のベース電流を1パルス周期とするパルス波形の溶接電流を通電してアークを発生させて溶接する消耗電極式パルスアーク溶接方法が広く使用されている。このパルスアーク溶接方法は、鉄鋼、アルミニウム等の種々の金属材料に対して、スパッタ発生量の少ない高品質の溶接を高効率に行うことができる。
図6は、消耗電極式パルスアーク溶接における一般的な電流・電圧波形図である。同図(A)はアークを通電する溶接電流Iwの波形を示し、同図(B)は溶接ワイヤと母材との間に印加する溶接電圧Vwの波形を示す。以下、同図を参照して説明する。
時刻t1〜t2のピーク期間Tp中は、同図(A)に示すように、傾斜を有して立上り、溶滴を形成し移行させるために臨界値以上のピーク電流Ipが通電し、同図(B)に示すように、傾斜を有して立上り、アーク長に比例したピーク電圧Vpが印加する。時刻t2〜t3のベース期間Tb中は、同図(A)に示すように、傾斜を有して立下り、溶滴を形成しないために臨界値未満のベース電流Ibが通電し、同図(B)に示すように、傾斜を有して立下り、アーク長に比例したベース電圧Vbが印加する。時刻t1〜t3を1パルス周期Tfとして繰り返して溶接が行われる。
溶接ワイヤが直径1.2mmの鉄鋼ワイヤである場合、ピーク電流Ip=450〜500A、立上りを含むピーク期間Tp=1.5〜2.0ms、パルス周期Tf=4.0〜10.0ms、ベース電流Ib=30〜70A、立上り期間及び立下り期間=0.5〜1.0ms程度に設定される。立上り期間及び立下り期間は、溶接トーチ、溶接用ケーブル、溶接電源内蔵のリアクトル等によるインダクタンス値によってその最短時間(0.5ms)が決まる。また、立上り期間及び立下り期間は、溶接条件に応じて適正値(0.5〜1.0ms)に設定される。
ピーク期間Tp中は、溶接ワイヤの先端が溶融されて溶滴が成長すると共に、溶滴の上部にピンチ力によるくびれが次第に形成される。そして、時刻t2にベース期間Tbに入り、溶接電流Iwが立ち下ってベース電流Ibに収束した後の時刻t21において、溶滴が溶融池に移行する。この移行時には、溶滴が細長く伸びた形状になり溶融池と接触する場合があり、このときに短時間(多くは0.2ms未満)の短絡が発生する。したがって、同図(B)に示すように、時刻t21において、溶接電圧Vwが略0Vとなり、短絡が発生している。同図(A)に示すように、溶接電流Iwは、短絡が発生した時刻t21から所定時間後に増加し、短絡が終了する時刻t22に通常値に戻る。所定時間は0.1ms程度である。溶接電流Iwを増加させる理由は、早期に短絡を解除してアーク発生状態に戻すためである。
パルスアーク溶接を含む消耗電極式アーク溶接では、溶接中のアーク長を適正値に維持することが良好な溶接品質を得るために重要である。このアーク長制御は、以下のように行われる。同図(B)に示す溶接電圧の平均値Vavは平均アーク長に略比例する。このために、溶接電圧平均値Vavを検出し、この溶接電圧平均値Vavが適正な平均アーク長に相当する値に設定された溶接電圧設定値Vr(図示は省略)と等しくなるように、上記のパルス周期Tf(周波数変調制御)又はピーク期間Tp(パルス幅変調制御)をフィードバック制御によって変化させている。
周波数変調制御では、ピーク期間Tp、ピーク電流Ip及びベース電流Ibが波形パラメータとなり、所定値に設定される。そして、パルス周期Tf(ベース期間Tb)がフィードバック制御される。
パルス幅変調制御では、ピーク電流Ip、パルス周期Tf及びベース電流Ibが波形パラメータとなり、所定値に設定される。そして、ピーク期間(パルス幅)Tpがフィードバック制御される。
上記の溶接電圧平均値Vavは、溶接電圧Vwを検出してローパスフィルタ(カットオフ周波数1〜10Hz程度)に通すことによって検出される。
各変調制御において、波形パラメータは、1パルス周期中に1つの溶滴が移行するいわゆる1パルス周期1溶滴移行状態になるように適正値に設定される。
溶接速度が1m/min以上の高速溶接の場合、給電チップ・母材間距離が長い場合等においては、溶接状態が不安定になりやすいために、短絡の時間が長くなる傾向にある。溶接状態を安定科するためには、短絡を速やかに解除してアークを発生させる必要がある。このために、短絡期間中の溶接電流Iw(以下、短絡電流という)は、以下のように制御される(例えば、特許文献1等参照)。
1)短絡の時間が第1基準値(0.1ms程度)未満のときは、短絡発生時の電流値を維持する。
2)短絡の時間が第1基準値以上になると、短絡電流を次第に上昇させる。
3)短絡の時間が第2基準値(7ms程度)以上になると、短絡電流を短絡解除電流値(600A程度)まで急上昇させる。
4)短絡が解除するまで、短絡電流を短絡解除電流値に維持する。
特許文献1の発明では、パルスアーク溶接において、アークスタート時の過渡期間中に短絡が発生したときは短絡電流の傾きを上昇させる。これにより、アークスタート時に不規則な短絡が発生しても、短時間で短絡を解除することができる。
特許第3003673号公報
上述した従来技術では、短絡の時間が長くなると短絡電流を上昇させて大きくすることによって、短絡を早期に解除するようにしている。しかし、短絡の時間が非常に長くなる長期短絡がときどき発生する。長期短絡が発生すると、大きな値の短絡電流が長い時間通電することになり、溶接ワイヤがワイヤ突出し部の中間位置で溶断して、アーク長が長い状態でアークが発生することになる。このような状態で、大電流値のピーク電流Ipが通電すると、アーク長がさらに長くなり、続くベース期間Tb中にアーク切れが発生することになる。アーク切れが発生すると、溶接品質は悪くなる。
そこで、本発明では、パルスアーク溶接において、長期短絡が発生してもアーク切れが発生することを抑制することができるパルスアーク溶接の出力制御方法を提供することを目的とする。
上述した課題を解決するために、請求項1の発明は、
溶接ワイヤを送給し、ピーク期間中のピーク電流及びベース期間中のベース電流を1パルス周期とする溶接電流を通電して溶接するパルスアーク溶接の出力制御方法において、
短絡の時間が予め定めた長期短絡基準値以上である長期短絡の発生を判別したときは、前記長期短絡の解除後の過渡期間中は前記ピーク電流の減少及び前記ベース電流の増加を行う、
ことを特徴とするパルスアーク溶接の出力制御方法である。
請求項2の発明は、前記過渡期間は、前記長期短絡の解除後の所定期間である、
ことを特徴とする請求項1記載のパルスアーク溶接の出力制御方法である。
請求項3の発明は、前記過渡期間は、前記長期短絡の解除後の溶接電圧が定常状態に収束するまでの期間である、
ことを特徴とする請求項1記載のパルスアーク溶接の出力制御方法である。
請求項4の発明は、前記過渡期間中は、前記溶接ワイヤの送給速度を早くする、
ことを特徴とする請求項1〜3のいずれか1項記載のパルスアーク溶接の出力制御方法である。
本発明によれば、長期短絡の発生に起因してアーク長が過剰に長くなったときに、ピーク電流を減少させ、かつ、ベース電流を増加させた過渡期間を設けることによって、アーク切れを発生させることなく、速やかに定常状態へと収束させることができる。
本発明の実施の形態1に係るパルスアーク溶接の出力制御方法を説明するための電流・電圧波形図である。 本発明の実施の形態1に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。 本発明の実施の形態2に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。 本発明の実施の形態3に係るパルスアーク溶接の出力制御方法を説明するための電流・電圧波形図である。 本発明の実施の形態3に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。 従来技術において、消耗電極式パルスアーク溶接における一般的な電流・電圧波形図である。
以下、図面を参照して本発明の実施の形態について説明する。
[実施の形態1]
実施の形態1の発明は、短絡の時間が予め定めた長期短絡基準値以上である長期短絡の発生を検出したときは、長期短絡の解除後の過渡期間中はピーク電流の減少及びベース電流の増加を行うものである。過渡期間は所定期間である。
図1は、本発明の実施の形態1に係るパルスアーク溶接の出力制御方法を説明するための電流・電圧波形図である。同図(A)は溶接電流Iwの波形を示し、同図(B)は溶接電圧Vwの波形を示し、同図(C)は長期短絡判別信号Ldの波形を示す。同図において、上述した図6と同一の動作についての説明は繰り返さない。以下、同図を参照して説明する。
同図は、5周期分の波形を示している。時刻t1〜t2のパルス周期の波形は、発生した短絡の時間が通常の場合であり、上述した図6と同一の動作となる。すなわち、ピーク期間Tp中は、同図(A)に示すように、定常ピーク電流Ipcが通電し、同図(B)に示すように、定常ピーク電圧Vpcが印加する。ベース期間Tb中は、同図(A)に示すように、定常ベース電流Ibcが通電し、同図(B)に示すように、定常ベース電圧Vbcが印加する。ベース期間Tb中の時刻t11に発生した短絡は0.2ms未満の通常短絡となっている。短絡期間中は、同図(B)に示すように、溶接電圧Vwは数Vの短絡電圧値になる。短絡電流Isは、同図(A)に示すように、短絡の時間が第1基準値未満のときは短絡発生時の電流値(同図では定常ベース電流Ibcの値)となり、第1基準値以上となると次第に上昇する。
時刻t2〜t3のパルス周期中は、発生した短絡が長期短絡の場合である。ここで、長期短絡を定義すると、短絡の時間が予め定めた長期短絡基準値以上となる短絡である。長期短絡基準値は、上記の第1基準値及び第2基準値よりも長い時間であり、10〜20ms程度に設定される。この周期中は、同図(A)に示すように、前周期と同様に、定常ピーク電流Ipc及び定常ベース電流Ibcが通電する。時刻t21に発生した長期短絡中の短絡電流Isは、同図(A)に示すように、短絡の時間が第1基準値未満のときは短絡発生時の電流値(同図では定常ベース電流Ibcの値)となり、第1基準値以上となると次第に上昇し、第2基準値以上となると短絡解除電流値に急上昇し、短絡が解除されるまではその値を維持する。時刻t22において、短絡の時間が長期短絡基準値に達したので、同図(C)に示すように、長期短絡判別信号LdがHighレベルに変化し、時刻t42において所定期間が経過した時点でLowレベルに戻る。
大電流値の短絡解除電流が長く通電し、ワイヤ突出し部の中間位置で溶断し、長期短絡は解除され、アークが発生する。このために、アーク長は過剰に長い状態となっている。長期短絡が解除されると、同図(A)に示すように、定常ベース電流Ibcが通電し、同図(B)に示すように、アーク長が過剰に長くなっているために、定常ベース電圧Vbcよりも大きな値の過渡ベース電圧Vbkが印加する。上記の所定期間は、このアーク長が長い状態から定常状態に収束するまでの過渡期間に相当し、50〜200ms程度である。同図では、時刻t22〜t42の所定期間中に2周期分の波形を描画しているが、実際には、10〜40周期が含まれる。
時刻t3〜t4のパルス周期中は、アーク長が長い過渡状態にあるので、短絡は発生していない。この周期中は、同図(C)に示す長期短絡判別信号LdがHighレベルであるので、同図(A)に示すように、修正ピーク電流Ipk及び修正ベース電流Ibkが通電する。また、アーク長が長い状態であるので、同図(B)に示すように、定常ピーク電圧Vpcよりも大きな値の過渡ピーク電圧Vpkが印加し、過渡ベース電圧Vbkが印加する。修正ピーク電流Ipkは、定常ピーク電流Ipcの値を減少させた値に設定される。このために、修正ピーク電流Ipkの通電によってアーク長はさらに長くなるが、定常ピーク電流Ipcを通電する場合よりも長くなる土合は小さくなる。修正ベース電流Ibkは、定常ベース電流Ibcの値を増加させた値に設定される。このために、アーク長が長い状態でベース期間に入っても、電流値が増加しているので、アーク切れは発生しない。すなわち、小電流値である定常ベース電流Ibcが通電している場合には、アーク長が長くなるとアーク切れが発生しやすくなる。これに対して、修正ベース電流Ibkは増加しているので、アーク切れは発生しない。修正ピーク電流Ipkは、定常ピーク電流Ipcの値を15%程度減少させた値に設定される。修正ベース電流Ibkは、定常ベース電流Ibcの値を50%程度増加させた値に設定される。修正ピーク電流Ipkは、この周期中に1溶滴移行状態となる範囲内の下限値近傍に設定される。修正ベース電流Ibkは、アーク切れが発生しない値以上であり、かつ、ベース期間中に溶滴が形成される値未満の範囲に設定される。
時刻t4〜t5のパルス周期中は、時刻t1〜t2のパルス周期と同様の通常短絡が発生している。この周期中は、同図(C)に示す長期短絡判別信号LdがHighレベルであるので、同図(A)に示すように、修正ピーク電流Ipk及び修正ベース電流Ibkが通電する。また、同図(B)に示すように、アーク長は略定常状態となっているので、定常ピーク電圧Vpc及び定常ベース電圧Vbcに略等しい電圧が印加する。ベース期間中の時刻t41に、通常短絡が発生している。短絡電流Isは、同図(A)に示すように、時刻t1〜t2のパルス周期中と同様の波形となる。時刻t42において、長期短絡判別信号Ldは、所定期間が経過したためにLowレベルに戻る。
時刻t5〜t6のパルス周期中は、定常状態となり、通常短絡が発生している。この周期中は、同図(C)に示す長期短絡判別信号LdはLowレベルであるので、同図(A)に示すように、定常ピーク電流Ipc及び定常ベース電流Ibcが通電する。また、同図(B)に示すように、定常ピーク電圧Vpc及び定常ベース電圧Vbcが印加する。時刻t51に通常短絡が発生している。この周期中の動作は、時刻t1〜t2のパルス周期と同様である。
上述した実施の形態1では、時刻t21に発生した長期短絡に起因してアーク長が過剰に長くなった状態を、ピーク電流を減少させベース電流を増加させた過渡期間を設けることによって、アーク切れを発生させることなく、速やかに定常状態へと収束させている。
図2は、図1で上述した本発明の実施の形態1に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。以下、同図を参照して各ブロックについて説明する。
電源主回路PMは、3相200V等の商用電源(図示は省略)を入力として、後述する駆動信号Dvに従ってインバータ制御による出力制御を行い、溶接電流Iw及び溶接電圧Vwを出力する。この電源主回路PMは、図示は省略するが、商用電源を整流する1次整流器、整流された直流を平滑するコンデンサ、平滑された直流を上記の駆動信号Dvに従って高周波交流に変換するインバータ回路、高周波交流をアーク溶接に適した電圧値に降圧する高周波変圧器、降圧された高周波交流を整流する2次整流器、整流された直流を平滑するリアクトルを備えている。
溶接ワイヤ1は、ワイヤリール1aに巻かれている。溶接ワイヤ1は、ワイヤ送給モータWMに結合された送給ロール5の回転によって溶接トーチ4内を送給速度Fwで送給されて、母材2との間にアーク3が発生して溶接が行われる。アーク3中を溶接電流Iwが通電し、溶接トーチ4内の給電チッップ(図示は省略)と母材2との間に溶接電圧Vwが印加する。
溶接電圧検出回路VDは、上記の溶接電圧Vwを検出して溶接電圧検出信号Vdを出力する。溶接電圧平均値算出回路VAVは、この溶接電圧検出信号Vdを入力として、ローパスフィルタに通すことによって平均化して、溶接電圧平均値信号Vavを出力する。溶接電圧設定回路VRは、予め定めた溶接電圧設定信号Vrを出力する。電圧誤差増幅回路EVは、この溶接電圧設定信号Vrと上記の溶接電圧平均値信号Vavとの誤差を増幅して、電圧誤差増幅信号Evを出力する。
電圧・周波数変換回路VFは、上記の電圧誤差増幅信号Evを入力として、この電圧誤差増幅信号Evの値に応じた周波数を有するパルス周期信号Tfを出力する。このパルス周期信号Tfは、パルス周期ごとに短時間Highレベルになる信号である。
短絡判別回路SDは、上記の溶接電圧検出信号Vdを入力として、その値によって短絡状態を判別してHighレベルになる短絡判別信号Sdを出力する。
長期短絡判別回路LDは、上記の短絡判別信号Sdを入力として、短絡判別信号SdがHighレベルに変化した時点からのHighレベルの経過時間が予め定めた長期短絡基準値以上になるとHighレベルにセットされ、それから所定期間が経過した時点でLowレベルにリセットされる長期短絡判別信号Ldを出力する。
ピーク期間設定回路TPRは、予め定めたピーク期間設定信号Tprを出力する。タイマ回路TMは、上記のピーク期間設定信号Tpr及び上記のパルス周期信号Tfを入力として、パルス周期信号TfがHighレベルに変化するごとにピーク期間設定信号Tprによって定まる期間だけHighレベルになるタイマ信号Tmを出力する。したがって、このタイマ信号TmがHighレベルのときはピーク期間になり、Lowレベルのときはベース期間になる。
ピーク電流設定回路IPRは、上記の長期短絡判別信号Ldを入力として、長期短絡判別信号LdがLowレベルのときは予め定めた定常ピーク電流値となり、Highレベルのときは予め定めた修正ピーク電流値となるピーク電流設定信号Iprを出力する。
ベース電流設定回路IBRは、上記の長期短絡判別信号Ldを入力として、長期短絡判別信号LdがLowレベルのときは予め定めた定常ベース電流値となり、Highレベルのときは予め定めた修正ベース電流値となるベース電流設定信号Ibrを出力する。
短絡電流設定回路ISRは、上記の短絡判別信号Sd及び後述する電流制御設定信号Icrを入力として、以下の処理を行い、短絡電流設定信号Isrを出力する。
1)短絡判別信号SdがHighレベルである時間(短絡の時間)が予め定めた第1基準値(0.1ms程度)未満のときは、短絡判別信号SdがHighレベルに変化した時点の電流制御設定信号Icrの値を短絡電流設定信号Isrとして出力する。
2)短絡の時間が第1基準値以上になると、短絡電流設定信号Isrの値を次第に上昇させる。
3)短絡の時間が予め定めた第2基準値(7ms程度)以上になると、予め定めた短絡解除電流値(600A程度)となる短絡電流設定信号Isrを出力する。
4)短絡判別信号SdがLowレベル(アーク)に変化するまで、短絡解除電流値となる短絡電流設定信号Isrを出力する。
切換回路SWは、上記のタイマ信号Tm、上記の短絡判別信号Sd、上記の短絡電流設定信号Isr、上記のピーク電流設定信号Ipr及び上記のベース電流設定信号Ibrを入力として、短絡判別信号SdがHighレベルのときは短絡電流設定信号Isrを電流制御設定信号Icrとして出力し、短絡判別信号SdがLowレベルでありかつタイマ信号TmがHighレベルのときはピーク電流設定信号Iprを電流制御設定信号Icrとして出力し、短絡判別信号SdがLowレベルでありかつタイマ信号TmがLowレベルのときはベース電流設定信号Ibrを電流制御設定信号Icrとして出力する。
溶接電流検出回路IDは、上記の溶接電流Iwを検出して溶接電流検出信号Idを出力する。電流誤差増幅回路EIは、上記の電流制御設定信号Icrと上記の溶接電流検出信号Idとの誤差を増幅して、電流誤差増幅信号Eiを出力する。駆動回路DVは、この電流誤差増幅信号Eiを入力として、PWM制御を行い、上記の電源主回路PMのインバータ回路を駆動するための駆動信号Dvを出力する。
溶接電流平均値設定回路IRは、予め定めた溶接電流平均値設定信号Irを出力する。送給速度設定回路FRは、この溶接電流平均値設定信号Irを入力として、予め内蔵されている溶接電流平均値と送給速度との関係式によって溶接電流平均値設定信号Irの値に対応した送給速度設定信号Frを算出して出力する。送給制御回路FCは、この送給速度設定信号Frを入力として、この値によって定まる送給速度で溶接ワイヤ1を送給するための送給制御信号Fcを上記のワイヤ送給モータWMに出力する。
同図は、アーク長制御の方式が周波数変調制御の場合である。パルス幅変調制御の場合は、パルス周期が所定値となり、電圧誤差増幅信号Evに基づいてピーク期間がフィードバック制御される点以外は同様である。
上述した実施の形態1によれば、短絡の時間が予め定めた長期短絡基準値以上である長期短絡の発生を判別したときは、長期短絡の解除後の過渡期間中はピーク電流の減少及びベース電流の増加を行う。これにより、本実施の形態では、長期短絡の発生に起因してアーク長が過剰に長くなったときに、ピーク電流を減少させ、かつ、ベース電流を増加させた過渡期間を設けることによって、アーク切れを発生させることなく、速やかに定常状態へと収束させることができる。
[実施の形態2]
実施の形態2の発明は、上記の過渡期間を、前記長期短絡の解除後の溶接電圧が定常状態に収束するまでの期間に設定するものである。
本発明の実施の形態2に係るパルスアーク溶接の出力制御方法を説明するための電流・電圧波形図は、上述した図1と同一であるので、説明は繰り返さない。但し、同図(C)に示す長期短絡判別信号LdがHighレベルに変化する条件は図1と同一であるが、Lowレベルに変化する条件が異なる。実施の形態1では所定期間が経過した時点でLowレベルに変化していたが、実施の形態2では、溶接電圧Vw(ピーク電圧Vp)の値が定常状態に収束した時点でLowレベルに変化する。すなわち、長期短絡判別信号LdがLowレベルである時刻t1〜t2のパルス周期中の定常ピーク電圧Vpcを記憶する。長期短絡判別信号LdがHighレベルに変化すると、各周期中の過渡ピーク電圧Vpkを検出し、この過渡ピーク電圧Vpkの値が記憶されている定常ピーク電圧Vpcの値に基づいて設定される基準電圧値未満になった時点で、長期短絡判別信号LdをLowレベルに戻す。
図3は、本発明の実施の形態2に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。同図は上述した図2と対応しており、同一ブロックには同一符号を付して、それらの説明は繰り返さない。同図は、図2の長期短絡判別回路LDを第2長期短絡判別回路LD2に置換したものである。以下、同図を参照してこのブロックについて説明する。
第2長期短絡判別回路LD2は、上記の短絡判別信号Sd、上記の溶接電圧検出信号Vd及び上記のタイマ信号Tmを入力として、以下の処理を行い、長期短絡判別信号Ldを出力する。
1)長期短絡判別信号LdがLowレベルであり、タイマ信号TmがHighレベル(ピーク期間)であるときの溶接電圧検出信号Vdの値を定常ピーク電圧値Vpcとして記憶する。そして、記憶した定常ピーク電圧値Vpcに所定値(1V程度)を加算した値を基準電圧値として設定する。
2)短絡判別信号SdがHighレベル(短絡)に変化した時点からのHighレベルの経過時間が予め定めた長期短絡基準値以上になると、長期短絡判別信号LdをHighレベルにセットする。
3)長期短絡判別信号LdがHighレベルであり、タイマ信号TmがHighレベルであるときの溶接電圧検出信号Vdの値(過渡ピーク電圧値Vpk)が上記の基準電圧値未満になったことを判別すると、長期短絡判別信号LdをLowレベルにリセットする。
上記においては、ピーク電圧値によって過渡期間を自動設定する場合であるが、ベース電圧値によって自動設定するようにしても良い。また、複数のパルス周期中の定常ピーク電圧値を平均した値から基準電圧値を設定するようにしても良い。
上述した実施の形態2によれば、過渡期間は長期短絡の解除後の溶接電圧が定常状態に収束するまでの期間である。これにより、本実施の形態では、実施の形態1の効果に加えて、以下の効果を奏する。すなわち、本実施の形態では、過渡期間を、種々な溶接条件ごとに実験によって予め設定する必要がないために、溶接作業が効率化する。また、長期短絡の解除後のアーク長は変動するが、本実施の形態では変動に応動して適正な過渡期間が自動的に設定されるので、アーク長を実施の形態1よりも速やかに定常状態に収束させることができる。
[実施の形態3]
実施の形態3の発明は、上記の過渡期間中は、溶接ワイヤの送給速度を早くするものである。
図4は、本発明の実施の形態3に係るパルスアーク溶接の出力制御方法を説明するための電流・電圧波形図である。同図(A)は溶接電流Iwの波形を示し、同図(B)は溶接電圧Vwの波形を示し、同図(C)は長期短絡判別信号Ldの波形を示し、同図(D)は溶接ワイヤの送給速度Fwの波形を示す。同図は上述した図1と対応しており、同図(A)〜(C)の各波形については同一であるので説明は繰り返さない。以下、同図を参照して説明する。
同図は図1に送給速度Fwの波形を追加したものである。図1においては図示していないが、送給速度Fwは一定値である。これに対して、同図では、同図(C)に示す長期短絡判別信号LdがHighレベルである過渡期間中は、同図(D)に示すように、送給速度Fwは加速されて早くなっている。すなわち、送給速度Fwは、時刻t22〜t42の過渡期間中は予め定めた修正送給速度Fwkとなり、それ以外の定常期間中は予め定めた定常送給速度Fwcとなる。
本実施の形態では、過渡期間中の送給速度Fwを早くすることによって、アーク長が適正長に収束するまでの時間を短くすることができる。したがって、時刻t22〜t42の所定期間の長さを短く設定することができるので、長期短絡が発生しても溶接状態を迅速に定常状態へと収束させることができる。
図5は、図4で上述した本発明の実施の形態3に係るパルスアーク溶接の出力制御方法を実施するための溶接電源のブロック図である。同図は上述した図2と対応しており、同一ブロックには同一符号を付してそれらの説明は繰り返さない。同図は、図2の送給速度設定回路FRを定常送給速度設定回路FCRに置換し、第2送給速度設定回路FR2を追加したものである。以下、同図を参照してこれらのブロックについて説明する。
定常送給速度設定回路FCRは、上記の溶接電流平均値設定信号Irを入力として、予め内蔵されている溶接電流平均値と送給速度との関係式によって溶接電流平均値設定信号Irの値に対応した定常送給速度設定信号Fcrを算出して出力する。
第2送給速度設定回路FR2は、上記の長期短絡判別信号Ld及び上記の定常送給速度設定信号Fcrを入力として、長期短絡判別信号LdがLowレベルのときは定常送給速度設定信号Fcrを送給速度設定信号Frとして出力し、Highレベルのときは定常送給速度設定信号Fcrの値を所定値だけ大きくした修正送給速度を送給速度設定信号Frとして出力する。修正送給速度Fwkは、定常送給速度Fwcの110〜130%程度に設定される。
本実施の形態は、実施の形態1を基礎とした場合であるが、実施の形態2を基礎とした場合も同様である。
上述した実施の形態3によれば、過渡期間中は、溶接ワイヤの送給速度を早くする。これにより、実施の形態1及び2の効果に加えて、以下の効果を奏する。すなわち、本実施の形態では、過渡期間中の送給速度が早くなるために、アーク長が適正長に収束するまでの時間を短くすることができる。このために、長期短絡が発生しても、溶接状態を迅速に定常状態に収束させることができるので、溶接品質をより向上させることができる。
1 溶接ワイヤ
2 母材
3 アーク
4 溶接トーチ
5 送給ロール
DV 駆動回路
Dv 駆動信号
EI 電流誤差増幅回路
Ei 電流誤差増幅信号
EV 電圧誤差増幅回路
Ev 電圧誤差増幅信号
FC 送給制御回路
Fc 送給制御信号
FCR 定常送給速度設定回路
Fcr 定常送給速度設定信号
FR 送給速度設定回路
Fr 送給速度設定信号
FR2 第2送給速度設定回路
Fw 送給速度
Fwc 定常送給速度
Fwk 修正送給速度
Ib ベース電流
Ibc 定常ベース電流
Ibk 修正ベース電流
IBR ベース電流設定回路
Ibr ベース電流設定信号
Icr 電流制御設定信号
ID 溶接電流検出回路
Id 溶接電流検出信号
Ip ピーク電流
Ipc 定常ピーク電流
Ipk 修正ピーク電流
IPR ピーク電流設定回路
Ipr ピーク電流設定信号
IR 溶接電流平均値設定回路
Ir 溶接電流平均値設定信号
Is 短絡電流
ISR 短絡電流設定回路
Isr 短絡電流設定信号
Iw 溶接電流
LD 長期短絡判別回路
Ld 長期短絡判別信号
LD2 第2長期短絡判別回路
PM 電源主回路
SD 短絡判別回路
Sd 短絡判別信号
SW 切換回路
Tb ベース期間
Tf パルス周期(信号)
TM タイマ回路
Tm タイマ信号
Tp ピーク期間
TPR ピーク期間設定回路
Tpr ピーク期間設定信号
VAV 溶接電圧平均値算出回路
Vav 溶接電圧平均値(信号)
Vb ベース電圧
Vbc 定常ベース電圧
Vbk 過渡ベース電圧
VD 溶接電圧検出回路
Vd 溶接電圧検出信号
VF 電圧・周波数変換回路
Vp ピーク電圧
Vpc 定常ピーク電圧
Vpk 過渡ピーク電圧
VR 溶接電圧設定回路
Vr 溶接電圧設定信号
Vw 溶接電圧
WM ワイヤ送給モータ

Claims (4)

  1. 溶接ワイヤを送給し、ピーク期間中のピーク電流及びベース期間中のベース電流を1パルス周期とする溶接電流を通電して溶接するパルスアーク溶接の出力制御方法において、
    短絡の時間が予め定めた長期短絡基準値以上である長期短絡の発生を判別したときは、前記長期短絡の解除後の過渡期間中は前記ピーク電流の減少及び前記ベース電流の増加を行う、
    ことを特徴とするパルスアーク溶接の出力制御方法。
  2. 前記過渡期間は、前記長期短絡の解除後の所定期間である、
    ことを特徴とする請求項1記載のパルスアーク溶接の出力制御方法。
  3. 前記過渡期間は、前記長期短絡の解除後の溶接電圧が定常状態に収束するまでの期間である、
    ことを特徴とする請求項1記載のパルスアーク溶接の出力制御方法。
  4. 前記過渡期間中は、前記溶接ワイヤの送給速度を早くする、
    ことを特徴とする請求項1〜3のいずれか1項記載のパルスアーク溶接の出力制御方法。
JP2015027856A 2015-01-05 2015-02-16 パルスアーク溶接の出力制御方法 Pending JP2016128186A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015000184 2015-01-05
JP2015000184 2015-01-05

Publications (1)

Publication Number Publication Date
JP2016128186A true JP2016128186A (ja) 2016-07-14

Family

ID=56383997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027856A Pending JP2016128186A (ja) 2015-01-05 2015-02-16 パルスアーク溶接の出力制御方法

Country Status (1)

Country Link
JP (1) JP2016128186A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111558760A (zh) * 2019-02-13 2020-08-21 株式会社达谊恒 电弧焊接方法
CN112743193A (zh) * 2019-10-29 2021-05-04 株式会社达谊恒 电弧焊接方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111558760A (zh) * 2019-02-13 2020-08-21 株式会社达谊恒 电弧焊接方法
CN111558760B (zh) * 2019-02-13 2023-11-28 株式会社达谊恒 电弧焊接方法
CN112743193A (zh) * 2019-10-29 2021-05-04 株式会社达谊恒 电弧焊接方法

Similar Documents

Publication Publication Date Title
JP6100607B2 (ja) パルスアーク溶接の出力制御方法
JP2012006020A (ja) アーク溶接制御方法
KR102039750B1 (ko) 펄스 아크 용접 제어 방법
JP6472387B2 (ja) アーク溶接制御方法
CN105750695A (zh) 脉冲电弧焊接的起弧控制方法
JP6524412B2 (ja) アーク溶接制御方法
JP2016128187A (ja) パルスアーク溶接のアークスタート制御方法
JP5802048B2 (ja) 短絡期間の溶接電流制御方法
JP2014083571A (ja) 短絡期間の溶接電流制御方法
JP2016144826A (ja) パルスアーク溶接の出力制御方法
JP2016128186A (ja) パルスアーク溶接の出力制御方法
JP2016026880A (ja) パルスアーク溶接の出力制御方法
JP5943460B2 (ja) 消耗電極アーク溶接のアークスタート制御方法
JP2022185997A (ja) パルスアーク溶接電源
JP7053121B2 (ja) アーク溶接制御方法
JP5706710B2 (ja) 2ワイヤ溶接制御方法
JP2016002564A (ja) パルスアーク溶接制御方法
JP5805952B2 (ja) プラズマミグ溶接のアークスタート制御方法
JP5280268B2 (ja) パルスアーク溶接の出力制御方法
JP6055663B2 (ja) 溶接電源の出力制御方法
JP2016022507A (ja) パルスアーク溶接制御方法
JP6425552B2 (ja) パルスアーク溶接の出力制御方法
JP6941410B2 (ja) パルスアーク溶接制御方法
JP2024013700A (ja) パルスアーク溶接のアークスタート制御方法
JP2022049283A (ja) パルスアーク溶接電源