JP2016127104A - メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法 - Google Patents

メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法 Download PDF

Info

Publication number
JP2016127104A
JP2016127104A JP2014265869A JP2014265869A JP2016127104A JP 2016127104 A JP2016127104 A JP 2016127104A JP 2014265869 A JP2014265869 A JP 2014265869A JP 2014265869 A JP2014265869 A JP 2014265869A JP 2016127104 A JP2016127104 A JP 2016127104A
Authority
JP
Japan
Prior art keywords
memory
selection gate
gate structure
gate electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014265869A
Other languages
English (en)
Other versions
JP5961681B2 (ja
Inventor
裕 品川
Yutaka Shinagawa
裕 品川
泰彦 川嶋
Yasuhiko Kawashima
泰彦 川嶋
秀男 葛西
Hideo Kasai
秀男 葛西
櫻井　良多郎
Riyoutarou Sakurai
良多郎 櫻井
谷口　泰弘
Yasuhiro Taniguchi
泰弘 谷口
達郎 戸谷
Tatsuro Totani
達郎 戸谷
奥山　幸祐
Kosuke Okuyama
幸祐 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floadia Corp
Original Assignee
Floadia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floadia Corp filed Critical Floadia Corp
Priority to JP2014265869A priority Critical patent/JP5961681B2/ja
Priority to PCT/JP2015/085783 priority patent/WO2016104482A1/ja
Priority to TW104143597A priority patent/TWI597784B/zh
Publication of JP2016127104A publication Critical patent/JP2016127104A/ja
Application granted granted Critical
Publication of JP5961681B2 publication Critical patent/JP5961681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】従来よりも高速動作を実現しつつ、周辺回路の面積も小さくするメモリセル及び不揮発性半導体記憶装置を提供する。
【解決手段】量子トンネル効果によって電荷蓄積層ECに電荷を注入するのに必要な電荷蓄積ゲート電圧に拘束されることなく、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ビット線BL1との電気的な接続を第1選択ゲート構造体5により遮断するのに必要な電圧値や、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ソース線SLとの電気的な接続を第2選択ゲート構造体6により遮断するのに必要な電圧値にまで、ビット線BL1およびソース線SLの電圧値を下げることができるので、これらビット線BL1およびソース線SLでの電圧低減に合わせて、第1選択ゲート構造体5の第1選択ゲート絶縁膜30や、第2選択ゲート構造体6の第2選択ゲート絶縁膜33の各膜厚を薄くできる。
【選択図】図２

Description

本発明は、メモリセルおよび不揮発性半導体記憶装置に関する。
従来、特開2011-129816号公報（特許文献1）には、2つの選択ゲート構造体間にメモリゲート構造体が配置されたメモリセルが開示されている（特許文献1における図１６参照）。実際上、このメモリセルでは、ビット線が接続されたドレイン領域と、ソース線が接続されたソース領域とを備え、これらドレイン領域からソース領域に向けてメモリウェル上に、一の選択ゲート構造体、メモリゲート構造体および他の選択ゲート構造体が順に配置形成されている。かかる構成でなるメモリセルには、メモリゲート構造体に電荷蓄積層が設けられており、当該電荷蓄積層に電荷を注入することでデータが書き込まれたり、或いは、電荷蓄積層内の電荷を引き抜くことでデータが消去され得るようになされている。
実際上、このようなメモリセルでは、電荷蓄積層に電荷を注入する場合、ソース線に接続された他の選択ゲート構造体で電圧を遮断しつつ、ビット線からの低電圧のビット電圧を一の選択ゲート構造体を介してメモリゲート構造体のチャネル層に印加する。この際、メモリゲート構造体には、メモリゲート電極に高電圧のメモリゲート電圧が印加され、ビット電圧とメモリゲート電圧との電圧差により生じる量子トンネル効果によって電荷蓄積層に電荷を注入し得る。
このような構成でなるメモリセルが行列状に配置された不揮発性半導体記憶装置では、高電圧のメモリゲート電圧が印加されるメモリゲート線を、複数のメモリセルにて共有している。そのため、一のメモリセルの電荷蓄積層に電荷を注入するために高電圧のメモリゲート電圧をメモリゲート線に印加すると、当該メモリゲート線を共有する他のメモリセルでは、電荷蓄積層に電荷を注入しないときでも、高電圧のメモリゲート電圧がメモリゲート電極に印加されてしまう。
そこで、この場合、電荷蓄積層に電荷を注入させないメモリセルでは、ソース線に接続された他の選択ゲート構造体にてチャネル層への電圧印加を遮断しつつ、一の選択ゲート構造体によって、ビット線からの高電圧のビット電圧をメモリゲート構造体のチャネル層に印加する。これにより、高電圧のメモリゲート電圧がメモリゲート電極に印加されたメモリゲート構造体では、高電圧のビット電圧がチャネル層に印加されることから、メモリゲート電極とチャネル層との電圧差が小さくなり、その結果、量子トンネル効果が生じることなく電荷蓄積層に電荷が注入され得ない。
特開2011-129816号公報
このように、従来、電荷蓄積層に電荷を注入しないメモリセルでは、電荷蓄積層への電荷注入を阻止するために、高電圧のメモリゲート電圧に合わせて、ビット線からチャネル層に高電圧のビット電圧を印加する必要があった。そのため、かかる構成でなるメモリセルでは、ビット線に接続された一の選択ゲート構造体の選択ゲート絶縁膜を、高電圧のビット電圧に耐えるように膜厚を厚くする必要があり、その分、高速動作を実現し難いという問題があった。
また、このように従来のメモリセルでは、電荷蓄積層への電荷注入を阻止する際、ビット線に高電圧のビット電圧を印加することもあるため、メモリセルを制御する周辺回路においても、高電圧のビット電圧に耐え得るように、電界効果トランジスタのゲート絶縁膜の膜厚を厚くする必要があり、その分、周辺回路の面積が大きくなってしまうという問題もあった。
そこで、本発明は以上の点を考慮してなされたもので、従来よりも高速動作を実現しつつ、周辺回路の面積も小さくし得るメモリセルおよび不揮発性半導体記憶装置を提案することを目的とする。
かかる課題を解決するため本発明のメモリセルは、メモリウェル表面に形成され、ビット線が接続されたドレイン領域と、前記メモリウェル表面に形成され、ソース線が接続されたソース領域と、前記ドレイン領域および前記ソース領域間に形成され、前記メモリウェル上に下部メモリゲート絶縁膜、電荷蓄積層、上部メモリゲート絶縁膜およびメモリゲート電極の順で積層形成されたメモリゲート構造体と、前記ドレイン領域および前記メモリゲート構造体間の前記メモリウェル上に第1選択ゲート絶縁膜を介して第1選択ゲート電極が形成された構成を有し、前記メモリゲート構造体の一の側壁に一の側壁スペーサを介して隣接した第1選択ゲート構造体と、前記ソース領域および前記メモリゲート構造体間の前記メモリウェル上に第2選択ゲート絶縁膜を介して第2選択ゲート電極が形成された構成を有し、前記メモリゲート構造体の他の側壁に他の側壁スペーサを介して隣接した第2選択ゲート構造体とを備えており、量子トンネル効果によって前記電荷蓄積層に電荷を注入するのに必要な電荷蓄積ゲート電圧が前記メモリゲート電極に印加された際に、前記電荷蓄積層への電荷の注入を阻止するときには、前記メモリゲート電極と対向した前記メモリウェル内のチャネル層形成キャリア領域から、チャネル層を形成するキャリアが排除された状態で、前記第1選択ゲート構造体によって、前記メモリゲート電極と対向した領域の前記メモリウェルと、前記ドレイン領域との電気的な接続を遮断し、かつ、前記第2選択ゲート構造体によって、前記メモリゲート電極と対向した領域の前記メモリウェルと、前記ソース領域との電気的な接続を遮断して、前記メモリゲート電極と対向した領域の前記メモリウェルに、前記チャネル層を形成させずに空乏層を形成し、前記電荷蓄積ゲート電圧に基づいて前記メモリウェル表面の電位を上昇させ、前記メモリゲート電極および前記メモリウェル表面間の電圧差を小さくして前記電荷蓄積層内への電荷注入を阻止しつつ、前記空乏層によって、前記メモリウェル表面における電位が前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜へと到達することを阻止することを特徴とする。
また、本発明の不揮発性半導体記憶装置は、ビット線およびソース線が接続されたメモリセルが行列状に配置された不揮発性半導体記憶装置であって、前記メモリセルが請求項１〜８のうちいずれか１項記載のメモリセルであることを特徴とする。
本発明によれば、量子トンネル効果によって電荷蓄積層に電荷を注入するのに必要な電荷蓄積ゲート電圧に拘束されることなく、メモリゲート電極と対向した領域のメモリウェルと、ビット線との電気的な接続を第1選択ゲート構造体にて遮断するのに必要な電圧値や、メモリゲート電極と対向した領域のメモリウェルと、ソース線との電気的な接続を第2選択ゲート構造体にて遮断するのに必要な電圧値にまで、ビット線およびソース線の電圧値を下げることができるので、これらビット線およびソース線での電圧低減に合わせて、第1選択ゲート構造体の第1選択ゲート絶縁膜や、第2選択ゲート構造体の第2選択ゲート絶縁膜の各膜厚を薄くでき、その分、高速動作を実現し得る。
また、本発明によれば、ビット線やソース線に印加される電圧を低減できるため、メモリセルを制御する周辺回路においても電界効果トランジスタのゲート絶縁膜の膜厚を薄くでき、その分、周辺回路の面積を小さくできる。
本発明のメモリセルを備えた不揮発性半導体記憶装置の回路構成を示す回路図である。 図２Ａは、本発明によるメモリセルの側断面構成と、キャリア排除動作時における各部位の電圧値とを示した断面図であり、図２Ｂは、データの書き込み動作時において電荷蓄積層に電荷を注入させないときの説明に供する概略図である。 書き込み非選択メモリセルにおける電位の説明に供する概略図である。 データの書き込み動作時、データの読み出し動作時、およびデータの消去動作時における各部位における電圧値の一例を示す表である。 図５Ａは、メモリゲート電極および第1選択ゲート電極間の側壁スペーサ内にも電荷蓄積層が形成された比較例1のメモリセルにおいて、電荷蓄積層に電荷を注入した直後の様子を示す概略図であり、図５Ｂは、図５Ａの電荷蓄積層に電荷を注入した後、時間経過に伴い、電荷蓄積層内の電荷が拡散していったときの様子を示す概略図である。 本発明によるメモリセルにおいて電荷蓄積層に電荷を注入したときの様子を示す概略図である。 図７Ａは、メモリゲート構造体および第1選択ゲート構造体間のメモリウェル表面と、メモリゲート構造体および第2選択ゲート構造体間のメモリウェル表面にそれぞれ不純物拡散領域が形成された比較例2のメモリセルを示し、図７Ｂは、本発明のメモリセルにおける空乏層の説明に供する概略図である。
以下、本発明を実施するための形態について説明する。なお、説明は以下に示す順序とする。
１．不揮発性半導体記憶装置の全体構成
２．メモリセルの詳細構成
３．データの書き込み動作前に行われるキャリア排除動作について
４．書き込み選択メモリセルにおいて電荷蓄積層に電荷を注入させる動作原理について
５．高電圧の電荷蓄積ゲート電圧がメモリゲート電極に印加された書き込み非選択メモリセルにおいて、電荷蓄積層に電荷が注入されない動作原理について
６．不揮発性半導体記憶装置における各種動作時における電圧について
７．本発明のメモリセルにおける電荷蓄積層の構成について
８．作用および効果
９．他の実施の形態
（１）不揮発性半導体記憶装置の全体構成
図１において、1は不揮発性半導体記憶装置を示し、本発明によるメモリセル2a,2b,2c,2dが行列状に配置された構成を有する。不揮発性半導体記憶装置1は、これらメモリセル2a,2b,2c,2dのうち、一方向（この場合、列方向）に並ぶメモリセル2a,2c（2b,2d）で1本のビット線BL1（BL2）を共有しており、ビット電圧印加回路10によって各ビット線BL1,BL2毎に所定のビット電圧が一律に印加され得る。また、不揮発性半導体記憶装置1は、一方向と直交する他方向（この場合、行方向）に配置されたメモリセル2a,2b（2c,2d）で1本の第1選択ゲート線DGL1（DGL2）を共有しており、第1選択ゲート電圧印加回路11によって各第1選択ゲート線DGL1,DGL2毎に所定の第1選択ゲート電圧が一律に印加され得る。
さらに、この実施の形態の場合、不揮発性半導体記憶装置1では、1本のメモリゲート線MGLと、1本の第2選択ゲート線SGLと、1本のソース線SLとを全てのメモリセル2a,2b,2c,2dで共有しており、メモリゲート電圧印加回路13によりメモリゲート線MGLに所定のメモリゲート電圧が印加され、第2選択ゲート電圧印加回路14により第2選択ゲート線SGLに所定の第2選択ゲート電圧が印加され、ソース電圧印加回路15によりソース線SLに所定のソース電圧が印加され得る。
なお、この実施の形態においては、1本のメモリゲート線MGLと、1本の第2選択ゲート線SGLと、1本のソース線SLとを全てのメモリセル2a,2b,2c,2dで共有するようにした場合について述べるが、本発明はこれに限らず、他方向（行方向）に配置されたメモリセル2a,2b（2c,2d）毎に、それぞれメモリゲート線と第2選択ゲート線とソース線とを共有させるようにしてもよい。
因みに、この不揮発性半導体記憶装置1では、例えばP型でなる1つのメモリウェルMPWに全てのメモリセル2a,2b,2c,2dが形成されており、基板電圧印加回路17によってメモリウェルMPWに所定の基板電圧が印加され得るようになされている。ここで、これらメモリセル2a,2b,2c,2dは全て同一構成を有していることから、1行1列目のメモリセル2aに着目して以下説明する。
この場合、メモリセル2aは、メモリウェルMPW表面に形成されたドレイン領域（図示せず）にビット線BL1が接続されているとともに、メモリウェルMPW表面に形成されたソース領域（図示せず）にソース線SLが接続されており、これらドレイン領域およびソース領域間のメモリウェルMPW上に、メモリゲート構造体4と、第1選択ゲート構造体5と、第2選択ゲート構造体6とが形成された構成を有する。
実際上、メモリセル2aは、ドレイン領域およびソース領域間のメモリウェルMPW上に形成されたメモリゲート構造体4の一の側壁に側壁スペーサ（図示せず）を介して第1選択ゲート構造体5が配置され、メモリゲート構造体4の他の側壁に側壁スペーサを介して第2選択ゲート構造体6が配置されており、ビット線BL1からソース線SLに向けてメモリウェルMPW上に、第1選択ゲート構造体5、メモリゲート構造体4および第2選択ゲート構造体6の順に配置されている。
ここで、第1選択ゲート構造体5には、側壁スペーサとドレイン領域との間のメモリウェルMPW上に、第1選択ゲート絶縁膜を介して第1選択ゲート電極DGが形成された構成を有しており、第1選択ゲート電極DGに第1選択ゲート線DGL1が接続されている。第1選択ゲート構造体5は、ビット線BL1からメモリウェルMPW表面のドレイン領域に印加されるビット電圧と、第1選択ゲート線DGL1から第1選択ゲート電極DGに印加される第1選択ゲート電圧との電圧差により、第1選択ゲート電極DGと対向したメモリウェルMPW表面にチャネル層を形成し得る。
この場合、第1選択ゲート構造体5は、第1選択ゲート電極DGと対向したメモリウェルMPW表面にチャネル層が形成されることで、ビット線BL1と、メモリゲート構造体4直下の領域のメモリウェルMPWとを電気的に接続させ、メモリゲート構造体4直下のメモリウェルMPWに形成されるチャネル層に対し、ビット線BL1のビット電圧を印加し得る。
一方、第1選択ゲート構造体5は、第1選択ゲート電極DGと対向したメモリウェルMPW表面にチャネル層を非形成とすることで、ビット線BL1と、メモリゲート構造体4直下の領域のメモリウェルMPWとの電気的な接続を遮断し、ビット線BL1から、メモリゲート構造体4直下の領域のメモリウェルMPWへのビット電圧の印加を阻止し得る。
第2選択ゲート構造体6は、側壁スペーサとソース領域との間のメモリウェルMPW上に、第2選択ゲート絶縁膜を介して第2選択ゲート電極SGが形成された構成を有しており、第2選択ゲート電極SGに第2選択ゲート線SGLが接続されている。第2選択ゲート構造体6は、ソース線SLからメモリウェルMPW表面のソース領域に印加されるソース電圧と、第2選択ゲート線SGLから第2選択ゲート電極SGに印加される第2選択ゲート電圧との電圧差により、第2選択ゲート電極SGと対向したメモリウェルMPW表面にチャネル層を形成し得る。
この場合、第2選択ゲート構造体6は、第2選択ゲート電極SGと対向したメモリウェルMPW表面にチャネル層が形成されることで、ソース線SLと、メモリゲート構造体4直下の領域のメモリウェルMPWとを電気的に接続させ得る。一方、第2選択ゲート構造体6は、第2選択ゲート電極SGと対向したメモリウェルMPW表面にチャネル層を非形成とすることで、ソース線SLと、メモリゲート構造体4直下の領域のメモリウェルMPWとの電気的な接続を遮断し得、ソース線SLから、メモリゲート構造体4直下の領域のメモリウェルMPWへのソース電圧の印加を阻止し得る。
第1選択ゲート構造体5および第2選択ゲート構造体6間のメモリウェルMPW上にあるメモリゲート構造体4は、メモリウェルMPW上に下部ゲート絶縁膜、電荷蓄積層EC、上部ゲート絶縁膜、およびメモリゲート電極MGの順で積層形成された構成を有し、当該メモリゲート電極MGにメモリゲート線MGLが接続されている。かかる構成でなるメモリゲート構造体4は、メモリゲート電極MGとメモリウェルMPWとの電圧差によって量子トンネル効果を発生させ、電荷蓄積層ECに電荷を注入したり、或いは、当該電荷蓄積層EC内から電荷を引き抜くようになされている。
（２）メモリセルの詳細構成
ここで、図２Ａはメモリセル2a（2b）の側断面構成を示す断面図である。実際上、図２Ａに示すように、例えばメモリセル2aは、SiO２等の絶縁基板20上にN型のディープウェル層DNWを介してP型のメモリウェルMPWが形成されており、N型のトランジスタ構造を形成するメモリゲート構造体4と、N型のMOS（Metal-Oxide-Semiconductor）トランジスタ構造を形成する第1選択ゲート構造体5と、同じくN型のMOSトランジスタ構造を形成する第2選択ゲート構造体6とが当該メモリウェルMPWに形成されている。
実際上、メモリウェルMPWの表面には、第1選択ゲート構造体5の一端にあるドレイン領域31と、第2選択ゲート構造体6の一端にあるソース領域34とが所定距離を空けて形成されており、ドレイン領域31にビット線BL1が接続されているとともに、ソース領域34にソース線SLが接続されている。なお、この実施の形態の場合、ドレイン領域31およびソース領域34は、不純物濃度が1.0E21/cm3以上に選定されており、一方、メモリウェルMPWは、チャネル層が形成される表面領域（例えば、表面から50［nm］までの領域）の不純物濃度が1.0E19/cm3以下、好ましくは3.0E18/cm3以下に選定されている。
メモリゲート構造体4は、ドレイン領域31およびソース領域34間のメモリウェルMPW上に、SiO2等の絶縁部材からなる下部ゲート絶縁膜24aを介して、例えば窒化シリコン（Si3N4）や、酸窒化シリコン(SiON)、アルミナ(Al2O3)等でなる電荷蓄積層ECを有しており、さらに、この電荷蓄積層EC上に、同じく絶縁部材でなる上部ゲート絶縁膜24bを介してメモリゲート電極MGを有している。これによりメモリゲート構造体4は、下部ゲート絶縁膜24aおよび上部ゲート絶縁膜24bによって、電荷蓄積層ECがメモリウェルMPWおよびメモリゲート電極MGから絶縁された構成を有する。
メモリゲート構造体4には、絶縁部材でなる側壁スペーサ28aが一の側壁に沿って形成されており、当該側壁スペーサ28aを介して第1選択ゲート構造体5が隣接されている。このようなメモリゲート構造体4と第1選択ゲート構造体5との間に形成された側壁スペーサ28aは、所定の膜厚により形成されており、メモリゲート構造体4と、第1選択ゲート構造体5とを絶縁し得るようになされている。
ここで、メモリゲート構造体4および第1選択ゲート構造体5間が5[nm]未満のときには、メモリゲート電極MGや、第1選択ゲート電極DGに所定電圧が印加された際に側壁スペーサ28aに耐圧不良が生じる虞があり、一方、メモリゲート構造体4および第1選択ゲート構造体5間が40[nm]を超えたときには、メモリゲート電極MGおよび第1選択ゲート電極DG間でメモリウェルMPWでの抵抗が上がり、後述するデータ読み出し時に、メモリゲート構造体4および第1選択ゲート構造体5間で読み出し電流が生じ難くなる。よって、この実施の形態の場合、メモリゲート構造体4および第1選択ゲート構造体5間の側壁スペーサ28aは、5[nm]以上40[nm]以下の幅に選定されていることが望ましい。
第1選択ゲート構造体5は、側壁スペーサ28aとドレイン領域31間のメモリウェルMPW上に、絶縁部材でなり、かつ膜厚が9［nm］以下、好ましくは3［nm］以下でなる第1選択ゲート絶縁膜30が形成されており、当該第1選択ゲート絶縁膜30上に、第1選択ゲート線DGL1が接続された第1選択ゲート電極DGが形成されている。
一方、メモリゲート構造体4の他の側壁にも、絶縁部材でなる側壁スペーサ28bが形成されており、当該側壁スペーサ28bを介して第2選択ゲート構造体6が隣接されている。このようなメモリゲート構造体4と、第2選択ゲート構造体6との間に形成された側壁スペーサ28bも、一方の側壁スペーサ28aと同じ膜厚に形成されており、メモリゲート構造体4と、第2選択ゲート構造体6とを絶縁し得るようになされている。
ここで、メモリゲート構造体4と第2選択ゲート構造体6との間が5[nm]未満のときには、メモリゲート電極MGや、第2選択ゲート電極SGに所定電圧が印加された際に側壁スペーサ28bに耐圧不良が生じる虞があり、一方、メモリゲート構造体4と第2選択ゲート構造体6間が40[nm]を超えたときには、メモリゲート電極MGおよび第2選択ゲート電極SG間でメモリウェルMPWでの抵抗が上がり、後述するデータ読み出し時に、メモリゲート構造体4および第2選択ゲート構造体6間で読み出し電流が生じ難くなる。よって、この実施の形態の場合、メモリゲート構造体4および第2選択ゲート構造体6間の側壁スペーサ28aも、5[nm]以上40[nm]以下の幅に選定されていることが望ましい。
第2選択ゲート構造体6は、側壁スペーサ28bとソース領域34間のメモリウェルMPW上に、絶縁部材でなり、かつ膜厚が9［nm］以下、好ましくは3［nm］以下でなる第2選択ゲート絶縁膜33が形成されており、当該第2選択ゲート絶縁膜33上に、第2選択ゲート線SGLが接続された第2選択ゲート電極SGが形成されている。
因みに、この実施の形態の場合、側壁スペーサ28a,28bを介してメモリゲート電極MGの側壁に沿って形成された第1選択ゲート電極DGおよび第2選択ゲート電極SGは、それぞれメモリゲート電極MGから離れるに従って頂上部がメモリウェルMPWに向けて下降してゆくようなサイドウォール状に形成されている。
このような構成を有するメモリセル2a,2b,2c,2dは、フォトリソグラフィ技術、酸化やCVD等の成膜技術、エッチング技術およびイオン注入法等を利用した一般的な半導体製造プロセスにより形成できるため、ここではその説明は省略する。
因みに、上述したサイドウォール状の第1選択ゲート電極DGおよび第2選択ゲート電極SGは、初めに側壁スペーサ28a,28bで覆われたメモリゲート電極MGをメモリウェルMPW上に形成した後、当該メモリゲート電極MG周辺の側壁スペーサ28a,28bを覆うようにメモリウェルMPW上に層状の導電層を形成し、その後、当該導電層をエッチバックすることにより、メモリゲート電極MGの側壁の側壁スペーサ28a,28bに沿ってサイドウォール状に形成できる。
すなわち、メモリゲート電極MGは、第1選択ゲート電極DGおよび第2選択ゲート電極SGよりも先に形成され、側壁に側壁スペーサ28a,28bを介してサイドウォール状の第1選択ゲート電極DGおよび第2選択ゲート電極SGがそれそれ形成され得る。このように、第1選択ゲート電極DGおよび第2選択ゲート電極SGは、メモリゲート電極MGを形成する半導体製造プロセスよりも後の工程によって、メモリゲート電極MGとは別の導電層を用いて形成されている。
（３）データの書き込み動作前に行われるキャリア排除動作について
ここで、本発明の不揮発性半導体記憶装置1では、例えば1行1列目のメモリセル2aの電荷蓄積層ECに電荷を注入してデータを書き込み、他のメモリセル2b,2c,2dの電荷蓄積層ECに電荷を注入させずにデータを書き込まない、データの書き込み動作を実行する際、当該データの書き込み動作を実行するのに先立って、後述するキャリア排除動作を実行し得るようになされている。
この場合、キャリア排除動作として、本発明の不揮発性半導体記憶装置1は、各メモリセル2a,2b,2c,2dにおいて、メモリゲート電極MGと対向するメモリウェルMPWにチャネル層を形成するキャリアが存在している領域（以下、チャネル層形成キャリア領域と呼ぶ）から当該キャリアを排除し、メモリゲート電極MGと対向する領域のメモリウェルMPWにチャネル層を形成させることなく空乏層を形成させ得るようになされている。
なお、キャリア排除動作を実行する際、不揮発性半導体記憶装置1では、各メモリセル2a,2b,2c,2dにそれぞれ印加する電圧が同じになるため、ここではメモリセル2a,2bに着目して以下説明する。この場合、図２Ａに示すように、第1選択ゲート構造体5には、第1選択ゲート線DGL1から第1選択ゲート電極DGに1.5[V]の第1選択ゲート電圧が印加され、ビット線BL1（BL2）からドレイン領域31に0［V］のビット電圧が印加され得る。これにより第1選択ゲート構造体5は、第1選択ゲート電極DGと対向したメモリウェルMPW表面で導通状態となり、ビット線BL1（BL2）が接続されたドレイン領域31と、メモリゲート構造体4と対向したメモリウェルMPWのチャネル層形成キャリア領域とが電気的に接続し得る。
また、この実施の形態の場合、第2選択ゲート構造体6には、第2選択ゲート線SGLから第2選択ゲート電極SGに1.5[V]の第2選択ゲート電圧が印加され、ソース線SLからソース領域34に0［V］のソース電圧が印加され得る。これにより第2選択ゲート構造体6は、第2選択ゲート電極SGと対向したメモリウェルMPW表面で導通状態となり、ソース線SLが接続されたソース領域34と、メモリゲート構造体4と対向したメモリウェルMPWのチャネル層形成キャリア領域とが電気的に接続し得る。
これに加えて、メモリセル2a（2b）では、メモリウェルMPWにビット電圧およびソース電圧と同じ0[V]の基板電圧が印加されるとともに、メモリゲート線MGLからメモリゲート構造体4のメモリゲート電極MGに-2[V]のキャリア排除電圧が印加され得る。ここで、メモリゲート電極MGに印加されるキャリア排除電圧は、メモリゲート構造体4と対向したメモリウェルMPWにおいてチャネル層が形成される閾値電圧（Vth）を基準に規定されており、データの書き込み状態のときと、データの消去状態のときとで変位する閾値電圧（Vth）の範囲外の電圧値であって、かつメモリゲート電極MGへ印加された際にチャネル層が形成されない電圧値に選定されている。
これにより、メモリセル2a（2b）では、メモリゲート電極MGに印加されたキャリア排除電圧によって、チャネル層形成キャリア領域に誘起されているキャリア（この場合、電子）を、当該チャネル層形成キャリア領域から、ドレイン領域31およびまたはソース領域34へと導き、当該チャネル層形成キャリア領域からキャリアを追い出し得るようになされている。
この実施の形態の場合、メモリセル2a(2b)におけるメモリゲート構造体4が、P型のメモリウェルMPW上に形成され、N型のMOSトランジスタ構造を形成している。このため、メモリセル2a(2b)では、データの書き込み状態のときの閾値電圧（Vth）を例えば2.0[V]に設定し、データの消去状態のときの閾値電圧（Vth）を例えば-1.5[V]に設定することができる。この場合、チャネル層形成キャリア領域からキャリアを追い出すキャリア排除電圧は、例えば-2.0[V]以下に選定すればよい。これにより、メモリセル2a（2b）は、メモリゲート構造体4における閾値電圧が、データの書き込み状態や、データの消去状態にあるか否かによらずに、メモリゲート電極MGから印加されるキャリア排除電圧によって、チャネル層形成キャリア領域内のキャリアを、当該チャネル層形成キャリア領域と導通接続されたドレイン領域31およびソース領域34へと導き、チャネル層形成キャリア領域からキャリアを追い出し、チャネル層が形成されていない状態にさせることができる。
このように、メモリゲート構造体4における閾値電圧は、電荷蓄積層ECに電子（電荷）が蓄積しているとき（データの書き込み状態のとき）と、電荷蓄積層ECに電子が蓄積されていない（または正孔が蓄積している）とき（データの消去状態のとき）とで異なっている。すなわち、電荷蓄積層ECに電子が蓄積されているときの閾値電圧は、電荷蓄積層ECに電子が蓄積されていない（または正孔が蓄積している）ときの閾値電圧よりも高く（深く）なる。そこで、キャリア排除電圧は、電荷蓄積層ECに電子が蓄積されていない（または正孔が蓄積している）ときの低い方（浅い方）の閾値電圧を基準に、当該閾値電圧よりも低い（浅い）電圧値に選定され、電荷蓄積層ECに電荷が蓄積されているか否かにかかわらず、チャネル層形成キャリア領域からドレイン領域31やソース領域34にキャリアを追い出し得るようになされている。
かくして、メモリセル2a（2b）では、上記のように設定したキャリア排除電圧がメモリゲート電極MGに印加されることにより、メモリセル2a（2b）がディプリート状態であったとしても、メモリゲート構造体4直下のメモリウェルMPWのチャネル層形成キャリア領域に誘起されているキャリアを、当該チャネル層形成キャリア領域から排除して、チャネル層が形成されずに空乏層が形成された状態となり得る。
（４）書き込み選択メモリセルにおいて電荷蓄積層に電荷を注入させる動作原理について
不揮発性半導体記憶装置1は、上述したキャリア排除動作によって、各メモリセル2a,2b,2c,2dにおいてメモリゲート構造体4直下にあるメモリウェルMPWのチャネル層形成キャリア領域内からキャリアを排除させた後、例えば所望のメモリセル2aの電荷蓄積層ECに電荷を蓄積させるデータの書き込み動作を実行し得るようになされている。
なお、ここでは、例えばメモリセル2aの電荷蓄積層ECに電荷を注入し、当該メモリセル2aにデータを書き込む場合について以下説明する。この場合、図２Ｂに示すように、電荷蓄積層ECに電荷を注入させるメモリセル（書き込み選択メモリセルとも呼ぶ）2aには、メモリゲート線MGLからメモリゲート構造体4のメモリゲート電極MGに12[V]の電荷蓄積ゲート電圧が印加され得る。この際、第2選択ゲート構造体6には、第2選択ゲート線SGLから第2選択ゲート電極SGに0[V]のゲートオフ電圧が印加され、ソース線SLからソース領域34に0[V]のソースオフ電圧が印加され得る。これにより第2選択ゲート構造体6は、第2選択ゲート電極SGに対向したメモリウェルMPW表面にチャネル層が形成されることなく、ソース線SLが接続されたソース領域34と、メモリゲート構造体4のチャネル層形成キャリア領域との電気的な接続を遮断し、ソース線SLからメモリゲート構造体4のチャネル層形成キャリア領域への電圧印加を阻止し得る。
一方、第1選択ゲート構造体5には、第1選択ゲート線DGL1から第1選択ゲート電極DGに1.5[V]の第1選択ゲート電圧が印加され、ビット線BL1からドレイン領域31に0［V］の電荷蓄積ビット電圧が印加され得る。これにより第1選択ゲート構造体5は、第1選択ゲート電極DGと対向したメモリウェルMPWにチャネル層が形成されて導通状態となり、ビット線BL1が接続されたドレイン領域31と、メモリゲート構造体4のチャネル層形成キャリア領域とが電気的に接続し得る。なお、この際、メモリウェルMPWには、電荷蓄積ビット電圧と同じ0[V]の基板電圧が印加され得る。
メモリゲート構造体4では、メモリウェルMPWのチャネル層形成キャリア領域がドレイン領域31と電気的に接続することで、チャネル層形成キャリア領域にキャリアが誘起され、電荷蓄積ビット電圧と同じ0[V]でなるチャネル層がキャリアによってメモリウェルMPW表面に形成され得る。かくして、メモリゲート構造体4では、メモリゲート電極MGおよびチャネル層間に12[V]の大きな電圧差（12[V]）が生じ、これにより発生する量子トンネル効果によって電荷蓄積層EC内に電荷を注入し得、データが書き込まれた状態となり得る。
（５）高電圧の電荷蓄積ゲート電圧がメモリゲート電極に印加された書き込み非選択メモリセルにおいて、電荷蓄積層に電荷が注入されない動作原理について
ここで、図１に示す不揮発性半導体記憶装置1では、メモリゲート線MGLを全てのメモリセル2a,2b,2c,2cで共有していることから、例えば1行1列目にあるメモリセル2aの電荷蓄積層ECにのみ電荷を注入する際、メモリゲート線MGLに高電圧の電荷蓄積ゲート電圧を印加すると、電荷蓄積層ECに電荷を注入しない他のメモリセル（書き込み非選択メモリセルとも呼ぶ）2b,2c,2dにもメモリゲート線MGLを介して各メモリゲート電極MGに高電圧の電荷蓄積ゲート電圧が印加されてしまう。
ここで、この際、電荷蓄積層ECに電荷を注入させない他のメモリセル2b,2c,2dでは、メモリゲート線MGLからメモリゲート電極MGに高電圧の電荷蓄積ゲート電圧が印加されても、従来のように、高電圧の電荷蓄積ゲート電圧に合わせてビット線BL1,BL2に高電圧のビット電圧を印加する必要がなく、第1選択ゲート構造体5によって、ビット線BL1と、メモリゲート構造体4直下のメモリウェルMPWのチャネル層形成キャリア領域との電気的な接続を遮断し、かつ第2選択ゲート構造体6によって、ソース線SLと、メモリゲート構造体4直下の当該チャネル層形成キャリア領域との電気的な接続を遮断するだけで、メモリゲート構造体4の電荷蓄積層ECへの電荷注入を阻止し得るようになされている。
なお、ここでは、メモリセル2b,2c,2dのうち、データを書き込まない1行2列目のメモリセル2bに着目して以下説明する。この場合、図２Ｂに示すように、書き込み非選択メモリセル2bの第1選択ゲート構造体5には、第1選択ゲート線DGL1から第1選択ゲート電極DGに1.5[V]の第1選択ゲート電圧が印加され、ドレイン領域31にはビット線BL2から1.5[V]のオフ電圧が印加され得る。これにより、書き込み非選択メモリセル2bの第1選択ゲート構造体5は、第1選択ゲート電極DGに対向したメモリウェルMPWが非導通状態（オフ状態）となり、ビット線BL2が接続されたドレイン領域31と、メモリゲート構造体4直下のメモリウェルMPWのチャネル層形成キャリア領域との電気的な接続を遮断し得る。
また、この際、書き込み非選択メモリセル2bの第2選択ゲート構造体6には、第2選択ゲート線SGLから第2選択ゲート電極SGに0[V]のゲートオフ電圧が印加され、ソース領域34にはソース線SLから0[V]のソースオフ電圧が印加され得る。これにより書き込み非選択メモリセル2bの第2選択ゲート構造体6は、第2選択ゲート電極SGに対向したメモリウェルMPWで非導通状態（オフ状態）となり、ソース線SLが接続されたソース領域34と、メモリゲート構造体4直下のメモリウェルMPWのチャネル層形成キャリア領域との電気的な接続を遮断し得る。
ここで、この際、書き込み非選択メモリセル2bには、書き込み選択メモリセル2aとメモリゲート線MGLを共有していることから、メモリゲート構造体4にも、メモリゲート線MGLからメモリゲート電極MGに12[V]の電荷蓄積ゲート電圧が印加される。なお、メモリウェルMPWには、電荷蓄積ビット電圧と同じ0[V]の基板電圧が印加されている。
この場合、書き込み非選択メモリセル2bのメモリゲート構造体4では、キャリア排除動作によって予めチャネル層形成キャリア領域内にキャリアが存在していない状態となっており、この状態で両側の第1選択ゲート構造体5および第2選択ゲート構造体6の直下でメモリウェルMPWが非導通状態となっていることから、メモリゲート構造体4直下のメモリウェルMPWに電荷が存在しない空乏層Dが形成されている。
ここで、図３は、書き込み非選択メモリセル2bにおけるメモリゲート構造体4から空乏層Dまでの電位の推移を示した概略図である。図３に示すように、書き込み非選択メモリセル2bでは、メモリゲート電極MGに印加されるメモリゲート電圧をVg（この実施の形態の場合、電荷蓄積ゲート電圧であり、Vg＝12[V]）とすると、上部ゲート絶縁膜24b、電荷蓄積層EC、および下部ゲート絶縁膜24aの3層の構成部分にて電圧が下がり、メモリゲート電極MGおよびメモリウェルMPW表面に電圧差Vonoが生じ、さらにメモリウェルMPW表面から所定の深さまで形成された空乏層D中で電圧値が下がってゆき、最終的に0[V]の基板電圧となり得る。
ここで、書き込み非選択メモリセル2bにおけるメモリゲート電極MGおよびメモリウェルMPW表面間の電圧差Vonoは、下記の式から求めることができる。なお、qは素電荷量、NaはメモリウェルMPWのアクセプタ濃度、Conoは、上部ゲート絶縁膜24b、電荷蓄積層EC、および下部ゲート絶縁膜24aの3層での容量（以下、メモリゲート容量とも呼ぶ）を示す。また、ε1はメモリウェルMPWを形成する部材（この実施の形態ではシリコン）の比誘電率、ε0は真空の誘電率、Vfbはフラットバンド電圧を示す。
Figure 2016127104
この実施の形態の場合、メモリゲート電極MGおよびメモリウェルMPW表面の電圧差Vonoは、Vfdが0[V]、Vgが12[V]、Naが2.0E17[cm-3]、上部ゲート絶縁膜24bの膜厚が2[nm]、電荷蓄積層ECの膜厚が12[nm]、下部ゲート絶縁膜24aの膜厚が3.5[nm]とした場合、約2[V]となる。
これにより、書き込み非選択メモリセル2bにおけるメモリゲート構造体4では、メモリゲート電極MGに12[V]の電荷蓄積ゲート電圧が印加されても、メモリゲート電極MGおよびメモリウェルMPW表面の電圧差Vonoが約2[V]となり、メモリゲート電極MGおよびメモリウェルMPW表面間に量子トンネル効果が発生するのに必要な大きな電圧差が生じず、電荷蓄積層ECへの電荷注入を阻止し得る。
これに加えて、書き込み非選択メモリセル2bでは、メモリゲート構造体4と、第1選択ゲート構造体5との間のメモリウェルMPWの領域に、不純物濃度が高い不純物拡散領域が形成されていないことから、メモリゲート構造体4および第1選択ゲート構造体5間のメモリウェルMPWに空乏層Dを確実に形成し得、当該空乏層Dによって、メモリゲート構造体4直下のメモリウェルMPW表面における電位が第1選択ゲート絶縁膜30へ到達することを阻止し得る。
これにより、第1選択ゲート構造体5では、ビット線BL2からドレイン領域31に印加される低電圧のビット電圧に合せて、第1選択ゲート絶縁膜30の膜厚を薄く形成しても、メモリゲート構造体4直下のメモリウェルMPW表面の電位が空乏層Dで遮断されることから、当該メモリウェルMPW表面の電位による第1選択ゲート絶縁膜30の絶縁破壊を防止し得る。
また、これに加えて、メモリゲート構造体4と第2選択ゲート構造体6との間のメモリウェルMPWの領域にも、不純物濃度が高い不純物拡散領域が形成されていないことから、メモリゲート構造体4および第2選択ゲート構造体6間のメモリウェルMPWに空乏層Dを確実に形成し得、当該空乏層Dによって、メモリゲート構造体4直下のメモリウェルMPW表面の電位が第2選択ゲート絶縁膜33へ到達することを阻止し得る。
これにより、第2選択ゲート構造体6でも、ソース線SLからソース領域34に印加される低電圧のソース電圧に合せて、第2選択ゲート絶縁膜33の膜厚を薄くしても、メモリゲート構造体4直下のメモリウェルMPW表面の電位が空乏層Dで遮断されることから、当該メモリウェルMPW表面の電位による第2選択ゲート絶縁膜33の絶縁破壊を防止し得る。
（６）不揮発性半導体記憶装置における各種動作時における電圧について
ここで、図４は、本発明の不揮発性半導体記憶装置1において、例えばメモリセル2aの電荷蓄積層ECに電荷を注入するデータ書き込み動作時（「Prog」）、メモリセル2aの電荷蓄積層ECに電荷が蓄積されているか否かのデータ読み出し動作時（「Read」）、およびメモリセル2a,2cの電荷蓄積層EC内の電荷を引き抜くデータ消去動作時（「Erase」）における各部位の電圧値について纏めた表である。
ここで、図４中の「Read」の欄は、データ読み出し動作時における電圧値を示しており、この場合、例えばデータを読み出すメモリセル2aが配置された選択列では、第2選択ゲート線SGLに1.5［V］の第2選択ゲート電圧が印加され、ソース線SLに0［V］のソース電圧が印加されることにより、当該メモリセル2aの第2選択ゲート構造体6を設けた領域のメモリウェルMPWが導通状態となり、ソース線SLと、メモリゲート構造体4直下の領域のメモリウェルMPWとが電気的に接続した状態となり得る。また、この際、データを読み出すメモリセル2aの第1選択ゲート構造体5に接続された第1選択ゲート線DGL1には1.5［V］の第1選択ゲート電圧が印加され、当該第1選択ゲート構造体5に隣接するドレイン領域31に接続されたビット線BL1には、1.5［V］の読み出し電圧が印加され得る。
さらに、データを読み出すメモリセル2aのメモリゲート構造体4には、メモリゲート線MGLからメモリゲート電極MGに0[V]が印加され得る。この際、データを読み出すメモリセル2aにおいて、メモリゲート構造体4の電荷蓄積層ECに電荷が蓄積されている場合（データが書き込まれている場合）には、メモリゲート構造体4直下のメモリウェルMPWで非導通状態となり、当該メモリゲート構造体4によって、第1選択ゲート構造体5と、第2選択ゲート構造体6との電気的な接続が遮断され得る。これにより、データを読み出すメモリセル2aでは、第1選択ゲート構造体5と隣接するドレイン領域31に接続されたビット線BL1での1.5［V］の読み出し電圧がそのまま維持され得る。
一方、データを読み出すメモリセル2aにおいて、メモリゲート構造体4の電荷蓄積層ECに電荷が蓄積されていない場合（データが書き込まれていない場合）には、メモリゲート構造体4直下のメモリウェルMPWが導通状態となり、メモリゲート構造体4を介して第1選択ゲート構造体5と第2選択ゲート構造体6とが電気的に接続され、その結果、メモリセル2aを介して0［V］のソース線SLと、1.5[V]のビット線BL1とが電気的に接続する。これにより、データを読み出すメモリセル2aでは、ビット線BL1の読み出し電圧が、0［V］のソース線SLに印加されることにより、ビット線BL1に印加されている1.5［V］の読み出し電圧が低下する。かくして、不揮発性半導体記憶装置1では、ビット線BL1の読み出し電圧が変化したか否かを検知することにより、メモリセル2aの電荷蓄積層ECに電荷が蓄積されているか否かのデータを読み出すことができる。
なお、1.5［V］の読み出し電圧が印加されたビット線BL1に接続され、かつデータを読み出さないメモリセル2c（図１）では、図４の「非選択行」のように、第1選択ゲート線DGL1に0［V］が印加され、第1選択ゲート構造体5直下のメモリウェルMPWが非導通状態となることにより、電荷蓄積層ECにおける電荷の蓄積状態がビット線BL1の読み出し電圧に影響を与えることを防止し得る。
因みに、図４の「Erase」の欄は、不揮発性半導体記憶装置1におけるメモリセル2a,2cの電荷蓄積層EC内の電荷を引き抜くデータの消去動作時の電圧値を示す。この場合、各メモリセル2a,2cのメモリゲート構造体4には、メモリゲート線MGLからメモリゲート電極MGに、-12［V］のメモリゲート電圧が印加されることで、0［V］のメモリウェルMPWに向けて電荷蓄積層EC内の電荷が引き抜かれてデータが消去され得る。
なお、図４の「Prog」の欄は、メモリセル2aの電荷蓄積層ECに電荷を注入するときの電圧値（「選択列」および「選択行」）と、メモリセル2aの電荷蓄積層ECに電荷を注入しないときの電圧値（「非選択列」または「非選択行」）とを示し、上述した「（４）書き込み選択メモリセルにおいて電荷蓄積層に電荷を注入させる動作原理について」および「（５）高電圧の電荷蓄積ゲート電圧がメモリゲート電極に印加された書き込み非選択メモリセルにおいて、電荷蓄積層に電荷が注入されない動作原理について」と説明が重複する部分があるためここではその説明は省略する。
（７）本発明のメモリセルにおける電荷蓄積層の構成について
ここで、図２Ａとの対応部分に同一符号を付して示す図５Ａは、比較例1であるメモリセル100を示し、メモリゲート電極MGおよび第1選択ゲート電極DG間にある側壁スペーサ102内にも電荷蓄積層EC1が形成されている点で、図２Ａに示した本発明のメモリセル2aとは相違している。なお、図５Ａは、メモリゲート電極MGおよび第1選択ゲート電極DG間の電荷蓄積層EC1だけを図示しているが、メモリゲート電極MGおよび第2選択ゲート電極SG（図５Ａでは図示せず）間の側壁スペーサ内にも同様に電荷蓄積層が形成されている。
実際上、比較例1として示す電荷蓄積層EC1は、メモリゲート電極MGの下部の領域ER1に設けられた電荷蓄積層ECの末端から、メモリゲート電極MGおよび第1選択ゲート電極DG間の領域にまで延びた後、直角に屈折してメモリゲート電極MGおよび第1選択ゲート電極DG間の側壁スペーサ102内でメモリゲート電極MGの側壁に沿って延びた構成を有する。
このような電荷蓄積層EC,EC1を有した比較例1のメモリセル100では、メモリゲート電極MGと、メモリウェルMPW表面のチャネル層（図示せず）との電圧差によって生じる量子トンネル効果により、メモリウェルMPWから電荷蓄積層EC内に電荷が注入され得る。しかしながら、図５Ａとの対応部分に同一符号を付して示す図５Ｂのように、比較例1のメモリセル100では、時間経過に伴い、電荷蓄積層EC内の電荷が、メモリゲート電極MGおよび第1選択ゲート電極DG間にある電荷蓄積層EC1内にまで次第に拡散してゆき、電荷蓄積層ECだけでなく、メモリゲート電極MGおよび第1選択ゲート電極DG間におけるメモリウェルMPWの領域ER2直上の電荷蓄積層EC1内にまで電荷が蓄積された状態となる虞がある。
このように、比較例1のメモリセル100では、メモリゲート電極MGおよび第1選択ゲート電極DG間におけるメモリウェルMPWの領域ER2直上の電荷蓄積層EC1内にまで電荷が蓄積された状態になってしまうと、メモリゲート電極MGおよび第1選択ゲート電極DG間におけるメモリウェルMPWの領域ER2での抵抗が上がってしまうことから、読み出し動作においてメモリ電流が低下してしまい、読み出し性能が向上し難く高速動作させ難いという問題があった。
これに対して、本発明のメモリセル2aでは、図６に示すように、メモリゲート電極MGがメモリウェルMPWと対向している領域ER1にだけ電荷蓄積層ECを設けており、メモリゲート電極MGおよび第1選択ゲート電極DG間の側壁スペーサ28a内や、メモリゲート電極MGおよび第2選択ゲート電極SG（図６において図示せず）間の側壁スペーサ28b内にも電荷蓄積層を設けないように構成されている。
これにより、メモリセル2aは、電荷蓄積層EC内に電荷が注入されたとき、側壁スペーサ28a,28bによって、電荷蓄積層EC内の電荷が第1選択ゲート電極DGや第2選択ゲート電極SGの近傍にまで到達することなく、メモリゲート電極MGの下部の領域ER1に留めることができ、メモリゲート電極MGおよび第1選択ゲート電極DG間におけるメモリウェルMPWの領域ER2直上での電荷蓄積を防止できる。かくして、メモリセル2aでは、メモリゲート電極MGおよび第1選択ゲート電極DG間におけるメモリウェルMPWの領域ER2における抵抗値を低抵抗状態に維持し得、読み出し性能を向上させ高速動作させることができる。
（８）作用および効果
以上の構成において、メモリセル2aでは、ドレイン領域31およびソース領域34間のメモリウェルMPW上に、下部ゲート絶縁膜24a、電荷蓄積層EC、上部ゲート絶縁膜24bおよびメモリゲート電極MGの順で積層形成されたメモリゲート構造体4を備え、メモリゲート構造体4の一の側壁に側壁スペーサ28aを介して第1選択ゲート構造体5を有し、当該メモリゲート構造体4の他の側壁に側壁スペーサ28bを介して第2選択ゲート構造体6を有する。
第1選択ゲート構造体5は、ビット線BL1が接続されたドレイン領域31と、メモリゲート構造体4の側壁に設けた一の側壁スペーサ28aとの間のメモリウェルMPW上に、第1選択ゲート絶縁膜30を介して第1選択ゲート電極DGを有する。一方、第2選択ゲート構造体6は、ソース線SLが接続されたソース領域34と、メモリゲート構造体4の側壁に設けた他の側壁スペーサ28bとの間のメモリウェルMPW上に、第2選択ゲート絶縁膜33を介して第2選択ゲート電極SGを有する。
これに加えてメモリセル2aでは、電荷蓄積層ECに電荷を注入するのに必要な電荷蓄積ゲート電圧がメモリゲート電極MGに印加された際に、電荷蓄積層ECへの電荷の注入を阻止するとき、メモリゲート電極MGと対向したメモリウェルMPWのチャネル層形成キャリア領域に誘起されているキャリアをチャネル層形成キャリア領域から排除した状態で、第1選択ゲート構造体5によって、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ドレイン領域31との電気的な接続を遮断し、かつ、第2選択ゲート構造体6によって、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ソース領域34との電気的な接続を遮断するようにした。
これにより、メモリセル2aでは、チャネル層形成キャリア領域にチャネル層が形成されずに空乏層Dが形成された状態となり、電荷蓄積ゲート電圧に基づきメモリウェルMPW表面の電位が上昇して、上述した[数1]に従ってメモリゲート電極MGおよびメモリウェルMPW表面の電圧差Vonoが小さくなり、電荷蓄積層EC内への電荷注入を阻止でき、また、空乏層Dによって、メモリゲート構造体4直下のメモリウェルMPW表面の電位が、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33へ到達することを阻止できる。
従って、メモリセル2aでは、量子トンネル効果によって電荷蓄積層ECに電荷を注入するのに必要な高電圧の電荷蓄積ゲート電圧に拘束されることなく、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ビット線BL1との電気的な接続を第1選択ゲート構造体5により遮断するのに必要な電圧値や、メモリゲート電極MGと対向した領域のメモリウェルMPWと、ソース線SLとの電気的な接続を第2選択ゲート構造体6により遮断するのに必要な電圧値にまで、ビット線BL1およびソース線SLの電圧値を下げることができる。かくして、メモリセル2aでは、これらビット線BL1およびソース線SLでの電圧低減に合せて、第1選択ゲート構造体5の第1選択ゲート絶縁膜30の膜厚や、第2選択ゲート構造体6の第2選択ゲート絶縁膜33の膜厚を薄くでき、その分、高速動作を実現し得る。
また、本発明のメモリセル2aでは、ビット線BL1やソース線SLに印加される電圧を低減できるため、メモリセル2aを制御する周辺回路においても電界効果トランジスタのゲート絶縁膜の膜厚を薄くでき、その分、周辺回路の面積を小さくできる。
なお、メモリセル2a,2b,2c,2dが行列状に設けられた不揮発性半導体記憶装置1は、図１に示すように、ビット電圧印加回路10、第1選択ゲート電圧印加回路11、メモリゲート電圧印加回路13、第2選択ゲート電圧印加回路14、ソース電圧印加回路15、および基板電圧印加回路17が設けられているが、例えばメモリセル2aの電荷蓄積層ECに電荷を注入する際や、メモリセル2a,2b,2c,2dの各電荷蓄積層ECから電荷を引き抜く際等の全ての動作時で、ビット線BL1,BL2や、第1選択ゲート線DGL1,DGL2、ソース線SL、第2選択ゲート線SGLに印加する電圧値を1.5［V］以下に留めることができる。
従って、本発明の不揮発性半導体記憶装置1は、ビット電圧印加回路10や、第1選択ゲート電圧印加回路11、第2選択ゲート電圧印加回路14、メモリゲート電圧印加回路13、ソース電圧印加回路15、基板電圧印加回路17の各周辺回路の他、例えば動作電圧の最大値が1.5[V]に設定されたCPU（Central Processing Unit）やASIC（Application-Specific Integrated Circuit）、ロジック回路、入出力回路等その他種々の周辺回路を、メモリセル2a,2b,2c,2dやビット電圧印加回路10等とともに、1つの半導体基板上に混載させることができる。
この場合、本発明の不揮発性半導体記憶装置1では、例えばメモリセル2a,2b,2c,2dに形成される第1選択ゲート絶縁膜30および第2選択ゲート絶縁膜33の膜厚が、これら周辺回路を構成する電界効果トランジスタのゲート絶縁膜の膜厚のうち、最も薄い膜厚以下に選定されており、かつ第1選択ゲート絶縁膜30および第2選択ゲート絶縁膜33の膜厚が、ビット線BL1,BL2に接続されたビット電圧印加回路10を構成する電界効果トランジスタのゲート絶縁膜と、ソース線SLに接続されたソース電圧印加回路15を構成する電界効果トランジスタのゲート絶縁膜との膜厚と同じ膜厚に形成されていることが望ましい。
これにより、本発明の不揮発性半導体記憶装置1では、周辺回路を混載させた半導体基板上で第1選択ゲート絶縁膜30および第2選択ゲート絶縁膜33の各膜厚を薄くした分、高速動作を実現し得、さらにメモリセル2a,2b,2c,2dの周辺に配置される周辺回路の面積も小さくできる。
ここで、図２Ａに示した本発明のメモリセル2aについて、図２Ａとの対応部分に同一符号を付して示す図７Ａのようなメモリセル201を用いて説明する。図７Ａに示すメモリセル201は、比較例2であり、メモリゲート構造体204および第1選択ゲート構造体205間にあるメモリウェルMPWの表面に不純物拡散領域207aが形成され、同じくメモリゲート構造体204および第2選択ゲート構造体206間にあるメモリウェルMPWの表面にも不純物拡散領域207bが形成されている点で、上述した図２Ａに示すメモリセル2aとは相違している。
この場合、比較例2のメモリセル201では、電荷蓄積層ECに電荷を注入しないとき、上述した実施の形態と同様に、キャリア排除動作後に、メモリゲート電極MGに12［V］の電荷蓄積ゲート電圧が印加されると、メモリゲート電極MGと対向したメモリウェルMPW表面の電位が上昇する。
この際、比較例2のメモリセル201では、メモリゲート構造体204直下で電位が上昇したメモリウェルMPWよりも不純物濃度が高い不純物拡散領域207a,207bが、メモリゲート構造体204両側のメモリウェルMPW表面に形成されていることから、メモリゲート構造体204直下のメモリウェルMPW表面の電位が、不純物拡散領域207a,207bを介して第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33にまで印加されてしまう。
そのため、比較例2のメモリセル201では、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を薄くすると、不純物拡散領域207a,207bから印加された電位によって、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33が絶縁破壊されてしまう虞があるという問題がある。
これに対して、本発明のメモリセル2aでは、図２Ａと同様の構成を示す図７Ｂのように、メモリゲート構造体4および第1選択ゲート構造体5間にあるメモリウェルMPW表面や、メモリゲート構造体4および第2選択ゲート構造体6間にあるメモリウェルMPW表面に、不純物拡散領域が形成されておらず、メモリゲート構造体4直下のメモリウェルMPWと同じ不純物拡散濃度になっている。
これにより、メモリセル2aでは、メモリゲート構造体4直下のメモリウェルMPWだけでなく、側壁スペーサ28aから第1選択ゲート構造体5直下のメモリウェルMPWの一部までの領域DW1や、側壁スペーサ28bから第2選択ゲート構造体6直下のメモリウェルMPWの一部までの領域DW1にも空乏層が形成され得る。かくして、本発明のメモリセル2aでは、メモリゲート構造体4直下のメモリウェルMPW表面の電位が空乏層によって遮断され、当該メモリウェルMPWから第1選択ゲート絶縁膜30や第1選択ゲート絶縁膜33への電位の到達を阻止し得る。
このように、本発明のメモリセル2aでは、メモリゲート構造体4直下のメモリウェルMPW表面から第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33への電位の印加を、空乏層によって確実に遮断できることから、ビット線BL1やソース線SLから印加する低電圧の電圧に合わせて、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を薄くしても、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33における絶縁破壊を防止し得る。
因みに、この際、一方の側壁スペーサ28aから第1選択ゲート構造体5直下のメモリウェルMPWの一部までの空乏層の領域DW1や、他方の側壁スペーサ28bから第2選択ゲート構造体6直下のメモリウェルMPWの一部までの空乏層の領域DW1は、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚よりも厚く形成されていることで、図７Ａに示した比較例2のメモリセル201の場合に比して、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33にかかる電界を約半分以下にまで抑制し得る。なお、この場合、例えば、図４に示すように各動作時におけるビット線BL1およびソース線SLに印加される電圧の最大電圧値を1.5［V］以下に抑えることができるので、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を9［nm］以下に形成できる。
（９）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能であり、例えば、メモリウェルにおいて、メモリゲート構造体4直下のメモリウェルMPW表面領域の不純物濃度を3E18/cm3以下としてもよく、この場合でも、上述した実施の形態と同様の効果を得ることができる。
また、不純物濃度が3E18/cm3以下でなるメモリウェルMPW1を用いたメモリセルでは、メモリゲート構造体4直下のメモリウェルMPWを中心に形成される空乏層が、第1選択ゲート構造体5側や、第2選択ゲート構造体6側へ延び、空乏層が延びた分だけ第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33にかかる電界を緩和でき、かくして、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を一段と薄く形成し得る。例えば、不純物濃度が3E18/cm3以下でなるメモリウェルMPW1に形成したメモリセルでは、メモリゲート構造体4直下のメモリウェルMPWを中心に形成される空乏層によって、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33にかかる電界を、不純物濃度が1.0E19/cm3でなるメモリウェルMPWを用いたメモリセル2a（図２Ａ）の場合に比して、1/4程度にまで低減でき、かくして第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を3［nm］以下に形成できる。
因みに、第1選択ゲート電極DGと第2選択ゲート電極SGとの間のメモリウェルMPW1は、表面から50［nm］までの領域の不純物濃度が3E18/cm3以下であればよく、これにより、空乏層の形成によって、メモリゲート構造体4直下のメモリウェルMPW表面から、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33にかかる電界を緩和でき、第1選択ゲート絶縁膜30や第2選択ゲート絶縁膜33の膜厚を3［nm］以下に形成できる。
また、上述した実施の形成においては、キャリア排除動作時に、第1選択ゲート構造体5によってチャネル層形成キャリア領域とドレイン領域31とを電気的に接続させ、かつ、第2選択ゲート構造体6によってチャネル層形成キャリア領域とソース領域34とを電気的に接続させて、チャネル層形成キャリア領域内のキャリアをドレイン領域31およびソース領域34へ送出し、チャネル層形成キャリア領域からキャリアを排除するようにした構成としたが、本発明はこれに限らず、例えば、第1選択ゲート構造体5によってチャネル層形成キャリア領域とドレイン領域31とを電気的に接続させるが、第2選択ゲート構造体6によってチャネル層形成キャリア領域とソース領域34との電気的な接続を遮断して、チャネル層形成キャリア領域内のキャリアをドレイン領域31へ送出し、チャネル層形成キャリア領域からキャリアを排除するようにしてもよい。
また、これとは逆に、例えば、第1選択ゲート構造体5によってチャネル層形成キャリア領域とドレイン領域31との電気的な接続を遮断させるが、第2選択ゲート構造体6によってチャネル層形成キャリア領域とソース領域34とを電気的に接続させて、チャネル層形成キャリア領域内の電荷をソース領域34へ送出し、チャネル層形成キャリア領域からキャリアを排除するようにしてもよい。
なお、上述した実施の形態においては、P型のメモリウェルMPWを用いて、N型のトランジスタ構造を形成するメモリゲート構造体4と、N型のMOSトランジスタ構造を形成する第1選択ゲート構造体5と、同じくN型のMOSトランジスタ構造を形成する第2選択ゲート構造体6と設けるようにした場合について述べたが、本発明はこれに限らず、N型のメモリウェルを用いて、P型のトランジスタ構造を形成するメモリゲート構造体と、P型のMOSトランジスタ構造を形成する第1選択ゲート構造体と、同じくP型のMOSトランジスタ構造を形成する第2選択ゲート構造体と設けるようにしてよい。
この場合、上述した実施の形態にて説明したメモリセル2aはN型およびP型の極性が逆になることから、メモリゲート構造体や、第1選択ゲート構造体、第2選択ゲート構造体、ビット線、ソース線に印加する各電圧もそれに応じて変化する。しかしながら、この場合でも、上述した実施の形態と同様に、メモリゲート電極に印加される電荷蓄積ゲート電圧に拘束されることなく、ビット線およびソース線に印加する電圧を、第1選択ゲート構造体および第2選択ゲート構造体の領域でメモリウェルを非導通状態とさせるのに必要な電圧値にまで下げることができる。よって、この場合でも、これらビット線およびソース線の電圧値を低減できるので、第1選択ゲート構造体の第1選択ゲート絶縁膜や、第2選択ゲート構造体の第2選択ゲート絶縁膜の膜厚を薄くでき、その分、高速動作を実現し得、また、周辺回路の面積も小さくできる。
例えば、N型のメモリウェルMPW上に、P型のトランジスタ構造を形成する、メモリゲート構造体4と、第1選択ゲート構造体5と、第2選択ゲート構造体6と設けた場合、メモリゲート電極MGに印加されるキャリア排除電圧は、メモリゲート電極MGと対向するメモリウェルMPWにチャネル層が形成される閾値電圧（Vth）を基準に規定されており、上述した実施の形態と同様に、データの書き込み状態のときと、データの消去状態のときとで変位する閾値電圧（Vth）の範囲外の電圧値であって、かつメモリゲート電極MGへ印加された際にチャネル層が形成されない電圧値に選定されている。
これにより、この場合でも、上述した実施の形態と同様に、メモリセルでは、メモリゲート電極MGから印加されるキャリア排除電圧によって、チャネル層形成キャリア領域のキャリア（この場合、正孔）を、当該チャネル層形成キャリア領域と導通接続されたドレイン領域31やソース領域34に送出させ、チャネル層形成キャリア領域からキャリアを排除し得、メモリゲート電極MGと対向したメモリウェルMPWにチャネル層が形成されることなく空乏層が形成された状態とし得る。
なお、N型のメモリウェルMPW上に形成されたメモリゲート構造体4の閾値電圧は、電荷蓄積層ECに電荷（正孔）が蓄積されていないとき（データの消去状態のとき）の方が、電荷蓄積層ECに電荷（正孔）が蓄積されているとき（データの書き込み状態のとき）よりも高く（浅く）なる。そのため、キャリア排除電圧は、電荷蓄積層ECに電荷（正孔）が蓄積されていないときの閾値電圧を基準に当該閾値電圧よりも更に高く（浅く）選定することで、電荷蓄積層ECに電荷が蓄積されているか否かにかかわらず、チャネル層形成キャリア領域からキャリアを排除できる。
さらに、上述した実施の形態においては、メモリセル2aの電荷蓄積層ECに電荷を注入することでデータを書き込み、当該電荷蓄積層ECの電荷を引き抜くことでデータを消去する場合について述べたが、本発明はこれに限らず、これとは逆に、メモリセル2aの電荷蓄積層EC内の電荷を引き抜くことでデータを書き込み、当該電荷蓄積層EC内に電荷を注入することでデータを消去するようにしてもよい。
さらに、本発明の不揮発性半導体記憶装置1は、上述した図４に示す電圧値に限定されるものではなく、メモリゲート構造体4にて量子トンネル効果により電荷蓄積層ECに電荷を注入したり、或いは、第1選択ゲート構造体5および第2選択ゲート構造体6の領域でメモリウェルMPWを非導通状態にして、メモリゲート構造体4直下のメモリウェルMPWのチャネル層形成キャリア領域からキャリアを排除させた状態で、電荷蓄積層ECへの電荷注入を阻止できれば、その他種々の電圧値を用いてもよい。また、データ読み出し動作時における各部位の電圧値についても、メモリセル2a,2b,2c,2dの電荷蓄積層ECに電荷が蓄積されているか否かの情報を読み出すことができれば、その他種々の電圧値を用いてもよい。
1 不揮発性半導体記憶装置
2a,2b,2c,2d メモリセル
4 メモリゲート構造体
5 第1選択ゲート構造体
6 第2選択ゲート構造体
30 第1選択ゲート絶縁膜
31 ドレイン領域
33 第2選択ゲート絶縁膜
34 ソース領域
D 空乏層
BL1,BL2 ビット線
SL ソース線
MGL メモリゲート線
DGL1,DGL2 第1選択ゲート線
SGL 第2選択ゲート線
MPW,MPW1 メモリウェル
MG メモリゲート電極
DG 第1選択ゲート電極
SG 第2選択ゲート電極
EC 電荷蓄積層

Claims (10)

  1. メモリウェル表面に形成され、ビット線が接続されたドレイン領域と、
    前記メモリウェル表面に形成され、ソース線が接続されたソース領域と、
    前記ドレイン領域および前記ソース領域間に形成され、前記メモリウェル上に下部メモリゲート絶縁膜、電荷蓄積層、上部メモリゲート絶縁膜およびメモリゲート電極の順で積層形成されたメモリゲート構造体と、
    前記ドレイン領域および前記メモリゲート構造体間の前記メモリウェル上に第1選択ゲート絶縁膜を介して第1選択ゲート電極が形成された構成を有し、前記メモリゲート構造体の一の側壁に一の側壁スペーサを介して隣接した第1選択ゲート構造体と、
    前記ソース領域および前記メモリゲート構造体間の前記メモリウェル上に第2選択ゲート絶縁膜を介して第2選択ゲート電極が形成された構成を有し、前記メモリゲート構造体の他の側壁に他の側壁スペーサを介して隣接した第2選択ゲート構造体とを備えており、
    量子トンネル効果によって前記電荷蓄積層に電荷を注入するのに必要な電荷蓄積ゲート電圧が前記メモリゲート電極に印加された際に、前記電荷蓄積層への電荷の注入を阻止するときには、
    前記メモリゲート電極と対向した前記メモリウェル内のチャネル層形成キャリア領域から、チャネル層を形成するキャリアが排除された状態で、前記第1選択ゲート構造体によって、前記メモリゲート電極と対向した領域の前記メモリウェルと、前記ドレイン領域との電気的な接続を遮断し、かつ、前記第2選択ゲート構造体によって、前記メモリゲート電極と対向した領域の前記メモリウェルと、前記ソース領域との電気的な接続を遮断して、前記メモリゲート電極と対向した領域の前記メモリウェルに、前記チャネル層を形成させずに空乏層を形成し、
    前記電荷蓄積ゲート電圧に基づいて前記メモリウェル表面の電位を上昇させ、前記メモリゲート電極および前記メモリウェル表面間の電圧差を小さくして前記電荷蓄積層内への電荷注入を阻止しつつ、前記空乏層によって、前記メモリウェル表面における電位が前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜へと到達することを阻止する
    ことを特徴とするメモリセル。
  2. 前記チャネル層形成キャリア領域が、少なくとも、前記第1選択ゲート構造体によって前記ドレイン領域と電気的に接続されるか、或いは、前記第2選択ゲート構造体によって前記ソース領域と電気的に接続されて、前記メモリゲート電極と対向した領域の前記メモリウェルに前記チャネル層を形成させる閾値電圧を目安に規定されたキャリア排除電圧が、前記メモリゲート電極に印加されることにより、前記チャネル層形成キャリア領域内のキャリアを、前記ドレイン領域およびまたは前記ソース領域へ送出させ、前記チャネル層形成キャリア領域から前記キャリアを排除する
    ことを特徴とする請求項１記載のメモリセル。
  3. 前記第1選択ゲート電極と前記第2選択ゲート電極との間の前記メモリウェルは、前記ドレイン領域および前記ソース領域の不純物濃度よりも低く、かつ前記空乏層が形成された際に、該空乏層によって、前記メモリゲート構造体と対向する前記メモリウェル表面から前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜へ電位の到達を阻止する不純物濃度に選定されている
    ことを特徴とする請求項１または２記載のメモリセル。
  4. 前記電荷蓄積層に電荷を注入する際には、
    前記第2選択ゲート構造体により、前記ソース線から前記チャネル層形成キャリア領域への電圧印加を遮断する一方で、前記第1選択ゲート構造体により前記ビット線から前記チャネル層形成キャリア領域へビット電圧を印加し、前記電荷蓄積ゲート電圧と前記ビット電圧との電圧差により前記電荷蓄積層に電荷を注入する
    ことを特徴とする請求項１〜３のうちいずれか１項記載のメモリセル。
  5. 前記電荷蓄積層は、前記メモリゲート電極と前記メモリウェルとが対向した領域にのみ形成されており、前記メモリゲート構造体および前記第1選択ゲート構造体間の前記一の側壁スペーサと、前記メモリゲート構造体および前記第2選択ゲート構造体間の前記他の側壁スペーサとには、前記電荷蓄積層が非形成である
    ことを特徴とする請求項１〜４のうちいずれか１項記載のメモリセル。
  6. 前記第1選択ゲート電極および前記第2選択ゲート電極が前記メモリゲート電極に対してサイドウォール状に形成されている
    ことを特徴とする請求項１〜５のうちいずれか１項記載のメモリセル。
  7. 前記第1選択ゲート電極と前記第2選択ゲート電極との間のメモリウェルは、表面から50［nm］までの領域の不純物濃度が1E19/cm3以下であり、前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜の膜厚が9［nm］以下である
    ことを特徴とする請求項１〜６のうちいずれか１項記載のメモリセル。
  8. 前記第1選択ゲート電極と前記第2選択ゲート電極との間のメモリウェルは、表面から50［nm］までの領域の不純物濃度が3E18/cm3以下であり、前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜の膜厚が3［nm］以下である
    ことを特徴とする請求項１〜６のうちいずれか１項記載のメモリセル。
  9. ビット線およびソース線が接続されたメモリセルが行列状に配置された不揮発性半導体記憶装置であって、
    前記メモリセルが請求項１〜８のうちいずれか１項記載のメモリセルである
    ことを特徴とする不揮発性半導体記憶装置。
  10. 前記メモリセルの周辺には周辺回路が設けられており、
    前記メモリセルに形成されている前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜の膜厚が、前記周辺回路を構成する電界効果トランジスタのゲート絶縁膜の膜厚のうち、最も薄い膜厚以下に選定されており、かつ、前記第1選択ゲート絶縁膜および前記第2選択ゲート絶縁膜の膜厚が、前記ビット線に接続されたビット電圧印加回路を構成する電界効果トランジスタのゲート絶縁膜と、前記ソース線に接続されたソース電圧印加回路を構成する電界効果トランジスタのゲート絶縁膜との膜厚と同じ膜厚に形成されている
    ことを特徴とする請求項９記載の不揮発性半導体記憶装置。
JP2014265869A 2014-12-26 2014-12-26 メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法 Active JP5961681B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014265869A JP5961681B2 (ja) 2014-12-26 2014-12-26 メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法
PCT/JP2015/085783 WO2016104482A1 (ja) 2014-12-26 2015-12-22 メモリセルおよび不揮発性半導体記憶装置
TW104143597A TWI597784B (zh) 2014-12-26 2015-12-24 記憶胞、非揮發性半導體記憶裝置及記憶胞之寫入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014265869A JP5961681B2 (ja) 2014-12-26 2014-12-26 メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法

Publications (2)

Publication Number Publication Date
JP2016127104A true JP2016127104A (ja) 2016-07-11
JP5961681B2 JP5961681B2 (ja) 2016-08-02

Family

ID=56150500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014265869A Active JP5961681B2 (ja) 2014-12-26 2014-12-26 メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法

Country Status (3)

Country Link
JP (1) JP5961681B2 (ja)
TW (1) TWI597784B (ja)
WO (1) WO2016104482A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164449A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置、ｉｃカード及び半導体装置の製造方法
JP2005142354A (ja) * 2003-11-06 2005-06-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその駆動方法及びその製造方法
JP2010278314A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011064866A1 (ja) * 2009-11-26 2011-06-03 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその消去方法
JP2011129816A (ja) * 2009-12-21 2011-06-30 Renesas Electronics Corp 半導体装置
US20140175533A1 (en) * 2012-12-26 2014-06-26 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164449A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置、ｉｃカード及び半導体装置の製造方法
JP2005142354A (ja) * 2003-11-06 2005-06-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその駆動方法及びその製造方法
JP2010278314A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011064866A1 (ja) * 2009-11-26 2011-06-03 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその消去方法
JP2011129816A (ja) * 2009-12-21 2011-06-30 Renesas Electronics Corp 半導体装置
US20140175533A1 (en) * 2012-12-26 2014-06-26 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same

Also Published As

Publication number Publication date
TWI597784B (zh) 2017-09-01
TW201635391A (zh) 2016-10-01
WO2016104482A1 (ja) 2016-06-30
JP5961681B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
US9831259B2 (en) Semiconductor device
JP4370104B2 (ja) 半導体記憶装置
JP6466211B2 (ja) 半導体装置およびその製造方法
US20040245564A1 (en) Semiconductor storage device, semiconductor device and their manufacturing methods, and portable electronic equipment, and IC card
JP5524632B2 (ja) 半導体記憶装置
KR102667675B1 (ko) 반도체 장치 및 그 제조 방법
KR20150056049A (ko) 반도체 장치 및 그 제조 방법
JP2004186663A (ja) 半導体記憶装置
JP2018056422A (ja) 半導体装置
CN106024889B (zh) 半导体器件及其制造方法
JP2017092290A (ja) 半導体装置およびその製造方法
CN109994542B (zh) 半导体器件及其制造方法
JP2006287096A (ja) 半導体記憶装置及びその製造方法
JP5934324B2 (ja) メモリセルおよび不揮発性半導体記憶装置
JP2017174887A (ja) 半導体装置の製造方法
JP2010108976A (ja) 半導体装置およびその製造方法
JP5961681B2 (ja) メモリセル、不揮発性半導体記憶装置およびメモリセルの書き込み方法
JP4854375B2 (ja) 半導体記憶装置及びその製造方法、並びに携帯電子機器
JP5934416B1 (ja) メモリセルおよび不揮発性半導体記憶装置
JP6266688B2 (ja) 不揮発性半導体記憶装置
JP6783447B2 (ja) 不揮発性半導体記憶装置のデータ書き込み方法
JP2010062359A (ja) 半導体装置の製造方法
US20150008507A1 (en) Semiconductor device and manufacturing method thereof
JP2014160846A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250