JP2016126488A - 半導体装置、それを備えた半導体システム及び半導体装置の制御方法 - Google Patents
半導体装置、それを備えた半導体システム及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP2016126488A JP2016126488A JP2014266206A JP2014266206A JP2016126488A JP 2016126488 A JP2016126488 A JP 2016126488A JP 2014266206 A JP2014266206 A JP 2014266206A JP 2014266206 A JP2014266206 A JP 2014266206A JP 2016126488 A JP2016126488 A JP 2016126488A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- module
- control device
- communication standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
Description
図1は、実施の形態1にかかる半導体システムSYS1の構成を示すブロック図である。本実施の形態にかかる半導体システムSYS1では、制御装置によるモジュールの通信規格情報の取得時、モジュールが、制御装置から通信バスを介して供給される電圧と、モジュールの通信規格に基づいて定められた閾値電圧と、の比較結果を、モジュールの通信規格の情報として制御装置に送信する。それにより、制御装置は、モジュールから取得した通信規格の情報に基づいて、制御装置とモジュールとの間の通信規格を正しく設定することができる。その結果、制御装置とモジュールとの間で正常なデータ通信を行うことができる。以下、具体的に説明する。
制御装置1は、一つ又は複数のチップからなり、制御回路11と、供給電圧切替回路12と、信号電圧設定回路13と、を備える。制御回路11は、例えばマイコンである。
制御回路11は、通信バスB1を介して、モジュールM1とデータ通信を行う回路である。なお、制御回路11は、モジュールM1が対応する通信速度で通信する機能を有する。
供給電圧切替回路12は、電源線VDDに供給する電源電圧を切り替える回路である。例えば、供給電圧切替回路12は、電源VDD1から供給される3.3Vの電源電圧(以下、電源電圧VDD1と称す)、及び、電源VDD2から供給される5Vの電源電圧(以下、電源電圧VDD2と称す)の何れかを、制御回路11からの電圧制御信号S1に基づいて選択し、電源線VDDに対して出力する。
図2に示すように、供給電圧切替回路12は、PチャネルMOSトランジスタ(以下、単にトランジスタと称す)MP1,MP2と、インバータINV1と、を有する。
信号電圧設定回路13は、モジュールM1の通信規格情報の取得時、信号線SDA,SCLの電圧レベルを所定の電圧に設定する回路である。例えば、信号電圧設定回路13は、モジュールM1の通信規格情報の取得時、信号線SDA,SCLを何れもLレベルにプルダウンする。
図3に示すように、信号電圧設定回路13は、PチャネルMOSトランジスタ(以下、単にトランジスタと称す)MP3,MP4と、抵抗素子R1〜R4と、を有する。なお、プルダウン用の抵抗素子R3,R4の抵抗値は、プルアップ用の抵抗素子R1,R2の抵抗値よりも十分に大きい。
通常動作時において、制御回路11からモジュールM1に向けてHレベルの信号SDA(信号線SDAの信号)を送信する場合、制御回路11は、信号電圧設定回路13によってHレベルにプルアップされた信号線SDAの状態を保持する。それにより、モジュールM1には、Hレベルの信号SDAが供給される。また、制御回路11からモジュールM1に向けてLレベルの信号SDAを送信する場合、制御回路11は、信号電圧設定回路13によってHレベルにプルアップされた信号線SDAの電荷を引き抜くことでLレベルにする。それにより、モジュールM1には、Lレベルの信号SDAが供給される。これは、信号SCL(信号線SCLの信号)についても同様のことが言える。
モジュールM1は、内部回路14と、規格情報送信部15と、を備える。なお、規格情報送信部15は、モジュールM1の外部に設けられてもよい。即ち、規格情報送信部15は、モジュールM1に対して後付けされたものであってもよい。
規格情報送信部15は、制御装置1によるモジュールM1の通信規格情報取得時、制御装置1から電源線VDDを介して供給される電圧と、閾値電圧と、を比較して、その比較結果を、モジュールM1の通信規格の情報(ここでは駆動電圧の情報)として、通信バスB1を介して制御装置1に送信する。
電圧検知回路16は、制御装置1によるモジュールM1の通信規格情報取得時、制御装置1から電源線VDDを介して供給される電圧が、モジュールM1の通信規格(ここでは駆動電圧)に基づいて定められた閾値電圧より高ければ、検知信号RSTBをアクティブにする(即ち、Hレベルを出力する)。また、制御装置1から電源線VDDを介して供給される電圧が、モジュールM1の通信規格(ここでは駆動電圧)に基づいて定められた閾値電圧より低ければ、検知信号RSTBをインアクティブにする(即ち、Lレベルを出力する)。
図4に示すように、電圧検知回路16は、リセット回路161を有する。リセット回路161は、電源線VDDと接地線GNDとの間に設けられ、電源線VDDの電圧が閾値電圧より高くなると、リセット信号、即ち、検知信号RSTBをLレベルからHレベルに切り替える。
規格情報出力回路17は、電圧検知回路16の検知結果から明らかになったモジュールM1の通信規格情報を、通信バスB1に含まれる信号線SDA,SCLを介して、制御装置1に出力する。換言すると、規格情報出力回路17は、電圧検知回路16から出力された検知信号RSTBの状態に応じて通信バスB1に含まれる信号線SDA,SCLの電圧レベルを設定する。
図5に示すように、規格情報出力回路17は、PチャネルMOSトランジスタ(以下、単にトランジスタと称す)MP5,MP6と、インバータINV2と、抵抗素子R5,R6と、を有する。なお、プルアップ用の抵抗素子R5,R6の抵抗値は、信号電圧設定回路13に設けられたプルアップ用の抵抗素子R1,R2の抵抗値と同等程度であって、信号電圧設定回路13に設けられたプルダウン用の抵抗素子R3,R4の抵抗値よりも十分に小さい。
続いて、半導体システムSYS1の通信規格設定動作について説明する。
図6は、半導体システムSYS1の通信規格設定動作を示すフローチャートである。
モジュールM1の駆動電圧が3.3Vの場合、電源線VDDに3.3Vの電源電圧VDD1が供給されると、モジュールM1に設けられた電圧検知回路16は、検知信号RSTBをLレベルからHレベルに切り替える。つまり、RSTB=1となる(ステップS103のYES)。
モジュールM1の駆動電圧が5Vの場合、、電源線VDDに3.3Vの電源電圧VDD1が供給されるとモジュールM1に設けられた電圧検知回路16は、検知信号RSTBをLレベルに保持する。つまり、RSTB=0となる(ステップS103のNO)。
図7は、実施の形態2にかかる半導体システムSYS2の構成を示すブロック図である。半導体システムSYS1では、単体のモジュールM1が設けられていたのに対し、半導体システムSYS2では、複数のモジュールM1〜Mn(nは2以上の整数)が設けられている。
続いて、半導体システムSYS2の通信規格設定動作について説明する。
図8は、半導体システムSYS2の通信規格設定動作を示すフローチャートである。
全てのモジュールM1〜Mnの駆動電圧が3.3Vの場合、電源線VDDに3.3Vの電源電圧VDD1が供給されると、各モジュールM1〜Mnに設けられた電圧検知回路16は、検知信号RSTBをLレベルからHレベルに切り替える(RSTB=1)(ステップS103のYES)。
全てのモジュールM1〜Mnの駆動電圧が5Vの場合、電源線VDDに3.3Vの電源電圧VDD1が供給されると、各モジュールM1〜Mnに設けられた電圧検知回路16は、検知信号RSTBをLレベルに保持する(RSTB=0)(ステップS103のNO→ステップS201のYES)。
モジュールM1〜Mnの一部の駆動電圧が3.3V、モジュールM1〜Mnの残りの駆動電圧が5Vの場合、3.3Vの駆動電圧のモジュールでは検知信号RSTBがHレベルになり、5Vの駆動電圧のモジュールでは検知信号RSTBがLレベルに保持される(ステップS103のNO→ステップS201のNO)。
なお、特許文献1の構成では、電源電圧供給部から複数の機器のそれぞれに対して電源電圧を供給しようとした場合、電源電圧供給部と、複数の機器のそれぞれと、を接続する複数の制御信号線が必要になるため、配線数が増大してしまう。他方、複数の機器を一つの制御信号線に接続しようとすると、複数の機器のそれぞれの合成抵抗が合成されてしまうため、電源電圧供給部が各モジュールM1〜Mnの合成抵抗(電源電圧情報)を正しく読み取ることができなくなってしまう。それに対し、半導体システムSYS2は、上記したように、配線数を増大させることなく、制御装置1と各モジュールM1〜Mnの通信規格を正しく設定することができる。
図9は、実施の形態3にかかる半導体システムSYS3の構成を示すブロック図である。半導体システムSYS2では、3.3Vの駆動電圧のモジュールと、5Vの駆動電圧のモジュールと、が通信バスB1に接続されている場合、制御装置1は何れのモジュールともデータ通信を行わなかった。それに対し、半導体システムSYS3では、制御装置1は、一方の駆動電圧(第1通信規格)のモジュールへの電圧供給を停止することで、他方の駆動電圧(第2通信規格)のモジュールとのデータ通信を可能にしている。以下、具体的に説明する。
図10に示すように、待機状態設定回路18は、論理演算回路181及び否定論理積回路(以下、単にNAND回路と称す)182と、を有する。
(a)検知信号RSTBがLレベルの場合、待機状態設定回路18はHレベルの制御信号を出力する。(b)電源投入時の初期状態において検知信号RSTBがHレベル、信号SDAがHレベル、信号SCLがHレベルの場合に、信号SCLがLレベルに切り替わると、電源が再投入されるまで、論理演算回路181の出力がHレベルに固定されるため、待機状態設定回路18は制御信号をLレベルに固定する。(c)電源投入時の初期状態において検知信号RSTBがHレベル、信号SDAがHレベル、信号SCLがHレベルの場合に、信号SDAがLレベルに切り替わると、電源が再投入されるまで、論理演算回路181の出力がLレベルに固定されるため、待機状態設定回路18は制御信号をHレベルに固定する。
図11に示すように、電源接続スイッチ19は、PチャネルMOSトランジスタ(以下、単にトランジスタと称す)MP7を有する。
続いて、半導体システムSYS3の通信規格設定動作について説明する。
図12、図13及び図14は、半導体システムSYS3の通信規格設定動作を示すフローチャートである。
全てのモジュールM1〜Mnの駆動電圧が3.3Vの場合、電源線VDDに3.3Vの電源電圧VDD1が供給されると、各モジュールM1〜Mnに設けられた電圧検知回路16は、検知信号RSTBをLレベルからHレベルに切り替える(RSTB=1)(図12のステップS103のYES)。
全てのモジュールM1〜Mnの駆動電圧が5Vの場合、電源線VDDに3.3Vの電源電圧VDD1が供給されると、各モジュールM1〜Mnに設けられた電圧検知回路16は、検知信号RSTBをLレベルに保持する(RSTB=0)(図12のステップS103のNO→ステップS201のYES)。
モジュールM1〜Mnの一部の駆動電圧が3.3V、モジュールM1〜Mnの残りの駆動電圧が5Vの場合、3.3Vの駆動電圧のモジュールでは検知信号RSTBがHレベルになり、5Vの駆動電圧のモジュールでは検知信号RSTBがLレベルに保持される(図12のステップS103のNO→ステップS201のNO)。
11 制御回路
12 供給電圧切替回路
13 信号電圧設定回路
14 内部回路
15 規格情報送信部
16 電圧検知回路
17 規格情報出力回路
18 待機状態設定回路
19 電源接続スイッチ
161 リセット回路
181 論理演算回路
182 否定論理積回路
INV1 インバータ
INV2 インバータ
M1〜Mn モジュール
MP1〜MP7 トランジスタ
R1〜R6 抵抗素子
SYS1 半導体システム
SYS2 半導体システム
SYS3 半導体システム
Claims (11)
- 内部回路と、
外部に設けられた制御装置から供給される電圧と、内部回路の通信規格に基づいて定められた閾値電圧と、の比較結果を、前記内部回路の通信規格の情報として当該制御装置に送信する、規格情報送信部と、を備えた、半導体装置。 - 前記規格情報送信部は、
前記制御装置から供給される電圧が前記閾値電圧より高くなると検知信号をアクティブに切り替える電圧検知回路と、
前記検知信号の状態に応じて、前記内部回路と前記制御装置との間に設けられた信号線の電圧レベルを、前記比較結果に設定する規格情報出力回路と、を有する、請求項1に記載の半導体装置。 - 前記通信規格の情報は、前記内部回路の駆動電圧の情報である、請求項1に記載の半導体装置。
- 前記通信規格の情報は、前記内部回路の駆動電圧の情報であって、
前記制御装置から供給される電圧を駆動電圧として前記内部回路に供給するか否かを制御する電源スイッチをさらに備えた、請求項1に記載の半導体装置。 - 請求項1に記載の一又は複数の半導体装置と、
前記制御装置と、
前記制御装置と前記一又は複数の半導体装置夫々とを接続する信号線と、
を備えた半導体システム。 - 請求項4に記載の第1通信規格の半導体装置及び当該第1通信規格とは異なる第2通信規格の半導体装置と、
前記制御装置と、
前記制御装置と、前記第1及び前記第2通信規格の半導体装置と、を接続する信号線と、を備え、
前記第1及び前記第2通信規格の半導体装置の一方に設けられた前記電源スイッチはオンに制御され、前記第1及び前記第2通信規格の半導体装置の他方に設けられた前記電源スイッチはオフに制御される、半導体システム。 - 外部に設けられた制御装置から電圧を受け取り、
受け取った前記電圧と、内部回路の通信規格に基づいて定められた閾値電圧と、の比較結果を、前記内部回路の通信規格の情報として前記制御装置に送信する、半導体装置の制御方法。 - 前記比較結果を送信するステップでは、
受け取った前記電圧が前記閾値電圧より高くなると検知信号をアクティブに切り替え、
前記検知信号の状態に応じて、前記内部回路と前記制御装置との間に設けられた信号線の電圧レベルを、前記比較結果に設定する、請求項7に記載の半導体装置の制御方法。 - 前記通信規格の情報は、前記内部回路の駆動電圧の情報である、請求項7に記載の半導体装置の制御方法。
- 前記通信規格の情報は、前記内部回路の駆動電圧の情報であって、
前記制御装置から供給される電圧を駆動電圧として前記内部回路に供給するか否かを制御する、請求項7に記載の半導体装置の制御方法。 - 第1通信規格の半導体装置、及び、当該第1通信規格とは異なる第2通信規格の半導体装置、の一方の前記内部回路への駆動電圧の供給を遮断し、
前記第1及び前記第2通信規格の半導体装置の他方の前記内部回路への駆動電圧の供給を行う、請求項10に記載の半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266206A JP6341852B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置及びそれを備えた半導体システム |
US14/925,366 US9819518B2 (en) | 2014-12-26 | 2015-10-28 | Semiconductor device, semiconductor system including the same, and control method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266206A JP6341852B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置及びそれを備えた半導体システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016126488A true JP2016126488A (ja) | 2016-07-11 |
JP2016126488A5 JP2016126488A5 (ja) | 2017-07-06 |
JP6341852B2 JP6341852B2 (ja) | 2018-06-13 |
Family
ID=56165500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014266206A Active JP6341852B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置及びそれを備えた半導体システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9819518B2 (ja) |
JP (1) | JP6341852B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022224815A1 (ja) * | 2021-04-19 | 2022-10-27 | ローム株式会社 | ゲート駆動回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170228338A1 (en) * | 2014-11-14 | 2017-08-10 | Renesas Electronics Corporation | Semiconductor device and its control method |
JP6341852B2 (ja) * | 2014-12-26 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた半導体システム |
KR102568650B1 (ko) | 2018-10-18 | 2023-08-23 | 삼성디스플레이 주식회사 | 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법 |
US11824534B2 (en) | 2021-11-16 | 2023-11-21 | Xilinx, Inc. | Transmit driver architecture with a jtag configuration mode, extended equalization range, and multiple power supply domains |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055472A (ja) * | 2008-08-29 | 2010-03-11 | Internatl Business Mach Corp <Ibm> | シリアルバスシステム、ハングアップスレーブ特定方法及びハングアップスレーブ特定プログラム |
JP2010183533A (ja) * | 2009-02-09 | 2010-08-19 | Toshiba Corp | 半導体集積装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010154615A (ja) | 2008-12-24 | 2010-07-08 | Toshiba Lighting & Technology Corp | 電源電圧供給システム |
US9000675B2 (en) * | 2010-09-21 | 2015-04-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Transmitting and receiving digital and analog signals across an isolator |
GB2497967B (en) * | 2011-12-23 | 2018-02-21 | Reinhausen Maschf Scheubeck | Fault-tolerant control systems |
JP5912808B2 (ja) * | 2012-04-25 | 2016-04-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20130132169A (ko) * | 2012-05-25 | 2013-12-04 | 페어차일드코리아반도체 주식회사 | 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법 |
CN104995612B (zh) * | 2013-01-17 | 2020-01-03 | 康杜实验室公司 | 低同步开关噪声芯片间通信方法和系统 |
JP6341852B2 (ja) * | 2014-12-26 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた半導体システム |
-
2014
- 2014-12-26 JP JP2014266206A patent/JP6341852B2/ja active Active
-
2015
- 2015-10-28 US US14/925,366 patent/US9819518B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010055472A (ja) * | 2008-08-29 | 2010-03-11 | Internatl Business Mach Corp <Ibm> | シリアルバスシステム、ハングアップスレーブ特定方法及びハングアップスレーブ特定プログラム |
JP2010183533A (ja) * | 2009-02-09 | 2010-08-19 | Toshiba Corp | 半導体集積装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022224815A1 (ja) * | 2021-04-19 | 2022-10-27 | ローム株式会社 | ゲート駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6341852B2 (ja) | 2018-06-13 |
US20160191044A1 (en) | 2016-06-30 |
US9819518B2 (en) | 2017-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6341852B2 (ja) | 半導体装置及びそれを備えた半導体システム | |
US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
JP3698439B2 (ja) | データ通信バスを有する回路 | |
US11368332B2 (en) | Circuit device, electronic device, and cable harness | |
US8212429B2 (en) | Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
US10747360B2 (en) | Display device and driver thereof | |
JP6205505B2 (ja) | 半導体装置及びその制御方法 | |
US20220345132A1 (en) | Memory system | |
US9859869B1 (en) | Output circuit using calibration circuit, and semiconductor device and system including the same | |
JP6426031B2 (ja) | 半導体装置及びその制御方法 | |
US7915930B2 (en) | Dual power-up signal generator for stabilizing an internal voltage generator | |
US20160254931A1 (en) | Termination circuit, and interface circuit and system including the same | |
JP2008061245A (ja) | 入出力装置 | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
US20150061734A1 (en) | Interface circuit | |
KR20190127570A (ko) | 디스플레이 장치 및 그의 드라이버 | |
US9507361B2 (en) | Initialization signal generation circuits and semiconductor devices including the same | |
CN219436662U (zh) | 电源监测电路、电源管理系统和存储主控芯片 | |
US10025743B2 (en) | Semiconductor device, semiconductor system including same, and semiconductor device control method | |
US20080265827A1 (en) | Step motor driving circuits | |
JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
US20170370973A1 (en) | Sensor module | |
KR20070099628A (ko) | 반도체 장치 및 전자 기기 | |
CN115104259A (zh) | 一种集成电路、控制方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6341852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |