JP2016122914A

JP2016122914A - 周波数変調回路及び半導体装置

Info

Publication number: JP2016122914A
Application number: JP2014261136A
Authority: JP
Inventors: 治武田; Osamu Takeda
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2014-12-24
Filing date: 2014-12-24
Publication date: 2016-07-07
Anticipated expiration: 2034-12-24
Also published as: US20160191064A1; JP6404114B2; US9432029B2

Abstract

【目的】短時間で且つ高精度に変調度の校正を行うことが可能な周波数変調回路及び半導体装置を提供する。【構成】送信周波数帯域設定部は、チャネル選択信号に応じた送信周波数帯域を選択して設定する。校正演算部は、変調部における変調度を目標値と比較して、全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各中心周波数における変調度の校正値を算出し、ｎ個の実測校正値を得る。補間演算部は、ｎ個の実測校正値に基づいて補間演算を行い、隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る。校正値供給部は、ｎ個の実測校正値及び（ｎ＋１）個の補間校正値のうち、設定された送信周波数帯域に対応するものを校正値として変調部に供給する。変調部は、校正値に基づいて変調度を校正しつつ、周波数変調を行う。【選択図】図１

Description

本発明は、周波数変調回路及び周波数変調回路を有する半導体装置に関する。

無線通信において、伝送する情報に応じて周波数変調を行うＦＳＫ（Frequency Shift Keying）等の周波数変調が行なわれている。周波数変調を行う変調回路として、例えばＰＬＬ（Phase Locked Loop）回路を有するＰＬＬ周波数シンセサイザが用いられている。ＰＬＬ周波数シンセサイザにおいて、入力データを変調する際、装置の使用環境等に応じて変調度にばらつきが生じる。そこで、変調度を校正（補正）する機能を有する周波数変調回路が考えられた（例えば、特許文献１）。

特開平１０−２２７３６号公報

かかる変調校正機能付き周波数変調回路において、一律に定められた校正値に基づいて変調度の校正を行う場合、温度等の環境の違いや装置の製造ばらつき等の影響により、精度の高い校正を行うことができない。一方、実際の測定値に基づいて校正を行う場合、送信周波数の全周波数帯域に対して変調度の校正を行おうとすると、ＰＬＬ回路及びその周辺回路を長時間動作させる必要があり、短時間で校正を行うことができないという問題があった。

そこで、本発明は、短時間で且つ高精度に変調度の校正を行うことが可能な周波数変調回路及び周波数変調回路を備えた半導体装置を提供することを目的とする。

本発明に係る周波数変調回路は、校正値に基づいて変調度を校正しつつ入力データ信号を周波数変調する変調部と、チャネル選択信号の供給を受け、全送信周波数帯域のうちから前記チャネル選択信号に応じた送信周波数帯域を選択して設定する送信周波数帯域設定部と、前記全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各々の中心周波数における変調度の校正値を前記入力データ信号に基づいて算出し、ｎ個の実測校正値を得る校正演算部と、前記ｎ個の実測校正値に基づいて補間演算を行い、前記ｎ個の送信周波数帯域のうち隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、前記全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る補間演算部と、前記ｎ個の実測校正値及び前記（ｎ＋１）個の補間校正値のうち、前記送信周波数帯域設定部において設定された送信周波数帯域に対応する前記実測校正値又は前記補間校正値を、前記変調部に前記校正値として供給する校正値供給部と、を含むことを特徴とする。

また、本発明に係る半導体装置は、入力データ信号を周波数変調して出力する周波数変調回路を有する半導体装置であって、前記周波数変調回路は、校正値に基づいて変調度を校正しつつ入力データ信号を周波数変調する変調部と、チャネル選択信号の供給を受け、全送信周波数帯域のうちから前記チャネル選択信号に応じた送信周波数帯域を選択して設定する送信周波数帯域設定部と、前記全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各々の中心周波数における変調度の校正値を前記入力データ信号に基づいて算出し、ｎ個の実測校正値を得る校正演算部と、前記ｎ個の実測校正値に基づいて補間演算を行い、前記ｎ個の送信周波数帯域のうち隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、前記全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る補間演算部と、前記ｎ個の実測校正値及び前記（ｎ＋１）個の補間校正値のうち、前記送信周波数帯域設定部において設定された送信周波数帯域に対応する前記実測校正値又は前記補間校正値を、前記変調部に前記校正値として供給する校正値供給部と、を含むことを特徴とする。

本発明によれば、高精度に且つ短時間で変調度の補正を行うことが可能となる。

周波数変調回路１０の構成を示すブロック図である。ＰＬＬブロック１３及び校正演算ブロック１４の構成を示すブロック図である。変調度校正ルーチンのフローチャートである。本発明における変調度校正方法を模式的に示す図である。実施例１の変調度校正による校正値と周波数との関係を示す図である。実施例２の変調度校正による校正値と周波数との関係を示す図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、実施例１における周波数変調回路１０の構成を示すブロック図である。周波数変調回路１０は、半導体ＩＣに形成されている。

周波数変調回路１０は、送信周波数設定ブロック１１、データ値変換部１２、ＰＬＬ（Phase Locked Loop）ブロック１３、校正演算ブロック１４、補間演算ブロック１５、校正値保持ブロック１６及び出力部１７を含む。

送信周波数設定ブロック１１は、図示せぬユーザインタフェースから、送信周波数帯域を選択するためのチャネル選択信号ＣＳの供給を受け、送信周波数信号ＴＳを生成する。チャネル選択信号ＣＳは、１番目〜７８番目のチャネルを選択する信号であり、各チャネルは全送信周波数帯域２．４０２ＧＨｚ〜２．４８ＧＨｚを１０００ｋＨｚ刻みで分けた７８の周波数帯域に対応している。送信周波数信号ＴＳは、チャネル選択信号ＣＳが示すチャネルに対応するバンド帯域の中心周波数の値を示す信号である。送信周波数設定ブロック１１は、送信周波数信号ＴＳをＰＬＬブロック１３、校正演算ブロック１４及び校正値保持ブロック１６に供給する。

データ値変換部１２は、“０”“１”の２値のシリアルデータからなる入力データ信号ＤＩＮの信号値を、例えば“１”を「２５０」に、“０”を「−２５０」に変換する。データ値変換部１２は、変換した信号をデータ値信号ＤＳとして、ＰＬＬブロック１３に供給する。

ＰＬＬブロック１３は、データ値信号ＤＳの供給を受け、周波数変調を行う変調部である。ＰＬＬブロック１３は、周波数変調を行って出力信号ＯＰＳを生成し、出力部１７に供給する。

図２は、ＰＬＬブロック１３及び校正演算ブロック１４の構成を示すブロック図である。ＰＬＬブロック１３は、発振器２１、位相比較器２２、ＶＣＯ（Voltage Controlled Oscillator）２３、分周部２４、加算部２５、分周値設定部２６、乗算部２７及びＤ／Ａ変換部２８を含む。

発振器２１は、例えば水晶発振器等から構成され、所定の源振周波数を有する源振信号ＦＳを生成する。発振器２１は、生成した源振信号ＦＳを位相比較器２２に供給する。

位相比較器２２は、発振器２１から供給された源振信号ＦＳ及び分周部２４から供給された分周信号ＤＩＶの位相差を比較して、位相差に対応する電圧値を有する位相差信号ＰＤＳをＶＣＯ２３に供給する。

ＶＣＯ２３は、位相比較器２２から供給された位相差信号ＰＤＳに基づいて発振し、発振信号を出力信号ＯＰＳとして出力部１７に供給する。なお、ＶＣＯ２３の発振周波数は、原則として送信周波数設定信号ＴＳに応じて定まるが、温度等の環境変化に応じてばらつきが生じるため、これを調整する必要がある。そこで、ＶＣＯ２３は、電圧値Ｄ／Ａ変換部２８から供給されたＶＣＯ調整信号ＶＡＳに応じて、発振周波数を調整する。

分周部２４は、分周値設定部２６から供給された分周値設定信号ＤＶＳに応じた分周比で出力信号ＯＰＳを分周した分周信号ＤＩＶを位相比較器２２及び校正演算ブロック１４の比較部３２に供給する。

加算部２５は、データ値信号ＤＳ及び送信周波数信号ＴＳを加算して加算信号ＡＳを生成し、これを分周値設定回路２６に供給する。

分周値設定部２６は、加算信号ＡＳに対してデルタシグマ変調を行い、分周部２４の分周比を設定するための分周値設定信号ＤＶＳを生成する。

乗算部２７は、データ値信号ＤＳ及び校正値ＣＶを乗算して、乗算結果を示す乗算結果信号ＭＳを生成し、Ｄ／Ａ変換部２８に供給する。

Ｄ／Ａ変換部２８は、乗算部２７から供給された乗算結果信号ＭＳにデジタルアナログ変換を施し、ＶＣＯ２３の発振周波数を調整するためのＶＣＯ調整信号ＶＡＳをＶＣＯ２３に供給する。

このように、ＶＣＯ調整信号ＶＡＳは、校正値ＣＶの値に応じて変化する。すなわち、校正値ＣＶは、ＶＣＯ２３の発振周波数を調整するための校正値であり、周波数変調回路１０が行う周波数変調の変調度の校正値である。

校正演算ブロック１４は、レジスタ３１、比較部３２及び校正値算出部３３を含む。レジスタ３１は、温度等の条件を考慮して予め設定された分周信号ＤＩＶのトグル回数の目標値を記憶する。ここで、トグル回数とは、一定期間内での分周クロックのクロック回数を指し、トグル回数の目標値とは適切な分周クロックとして目標とする一定期間内でのクロック回数を示す。比較部３２は、分周部２４から供給された分周信号ＤＩＶのトグル回数と目標値とを比較して、その差分を比較結果ＣＲとして得る。校正値算出部３３は、比較結果ＣＲに基づいて校正値を算出する。校正演算ブロック１４は、２．４０２ＧＨｚ〜２．４８ＧＨｚまでの全送信周波数帯域を３つに分けた第１帯域、第２帯域及び第３帯域について、分周部２４から供給された分周信号ＤＩＶのトグル回数（すなわち、実測値）に基づいて校正演算を行い、各帯域の中心周波数における実測校正値ＡＣＶを得る。

補間演算ブロック１５は、校正演算ブロック１４から供給された第１〜第３帯域についての実測校正値ＡＣＶに基づいて補間演算を行い、第１〜第３帯域の中心周波数の中間の周波数における校正値と、全送信周波数帯域の両端部の周波数における校正値を算出する。補間演算ブロック１５は、算出した校正値を補間校正値ＩＣＶとして校正値保持ブロック１６に供給する。

校正値保持ブロック１６は、校正演算ブロック１４から供給された実測校正値ＡＣＶ及び補間演算ブロック１５から供給された補間校正値ＩＣＶを保持する。また、校正値保持ブロック１６は、実測校正値ＡＣＶ又は補間校正値ＩＣＶのうちチャネル選択信号ＣＳ（すなわち、送信周波数信号ＴＳ）に対応する校正値を、校正値ＣＶとしてＰＬＬブロック１３に供給する校正値供給部である。

出力部１７は、出力信号ＯＰＳを送信信号として出力する。

次に、本発明の周波数変調回路１０が行う校正動作について、図３及び図４を参照して説明する。

校正演算ブロック１４は、実測値に基づく校正演算の対象帯域（第ｋ帯域とする）を、第１帯域（すなわち、ｋ＝１）に設定する（ステップＳ１）。

校正演算ブロック１４は、レジスタ３１から第ｋ帯域の中心周波数における目標値を読み出す。比較部３２は、読み出した目標値と、分周部２４から供給された分周信号ＤＩＶのトグル回数（すなわち、実測値）とを比較して、その差分を比較結果ＣＲとして算出する。校正値算出部３３は、比較結果ＣＲに基づいて校正演算を行い、これを第ｋ帯域の実測校正値ＡＣＶとして得る（ステップＳ２）。

実測値に基づく校正演算が第１〜３帯域まで終了したかどうかを判定する（ステップＳ３）。実測値に基づく校正演算が第１〜３帯域について終了していない場合には、ｋの値を１だけインクリメントして（ステップＳ４）、ステップＳ２に戻る。

実測値に基づく校正演算を第３帯域まで（すなわち、ｋ＝３まで）行うことより、図４（ａ）に示すように、第１帯域、第２帯域、第３帯域の各々について実測校正値ＡＣＶを得る。校正演算ブロック１４は、実測校正値ＡＣＶを補間演算ブロック１５に供給する。

実測値に基づく校正演算が第１〜３帯域について終了した場合、補間演算ブロック１５は、第１〜３帯域の実測校正値ＡＣＶに基づいて、中間帯域について補間演算を行い、補間校正値ＩＣＶを生成する（ステップＳ５）。具体的には、図４（ｂ）に示すように、第１帯域及び第２帯域の実測校正値ＡＣＶの平均値を算出し、第１帯域と第２帯域の中心周波数の中間値（すなわち、中間帯域）の補間校正値ＩＣＶを得る。同様に、第２帯域及び第３帯域の実測校正値ＡＣＶの平均値を算出し、第２帯域と第３帯域の中心周波数の中間値（すなわち、中間帯域）の補間校正値ＩＣＶを得る。

補間演算ブロック１５は、図４（ｃ）に示すように、全送信周波数帯域の両端部の校正値を線形補間により算出し、補間校正値ＩＣＶを得る（ステップＳ６）。

以上のステップにより、図４（ｄ）に示すように、帯域Ａ〜Ｇの７つの帯域における校正値を得る。

図５は、送信周波数と校正値との関係を示す図である。帯域Ｂ、Ｄ、Ｆの校正値は、校正演算ブロック１４が算出した第１〜第３帯域の実測校正値ＡＣＶに対応する校正値である。帯域Ｃの校正値は、補間演算ブロック１５が算出した、第１帯域及び第２帯域の実測校正値ＡＣＶの平均値である補間校正値ＩＣＶに対応する校正値である。帯域Ｄの校正値ＣＶは、補間演算ブロック１５が算出した、第２帯域及び第３帯域の実測校正値ＡＣＶの平均値である補間校正値ＩＣＶに対応する校正値である。帯域Ａ及びＧの校正値ＣＶは、帯域Ｂ〜Ｆの校正値ＣＶに基づいて、補間演算ブロック１５が線形補間により算出した補間校正値ＩＣＶに対応する校正値である。

以上のように、本実施例の周波数変調回路１０は、３つの帯域（帯域Ｂ、Ｄ、Ｆ）について実測値に基づいて校正演算を行って校正値を得た後、他の４つの帯域（帯域Ａ、Ｃ、Ｅ、Ｇ）については、平均値の算出及び線形補間により校正値を算出する。

したがって、実測値に基づいて校正値を得ることにより高精度の校正を行うことができる一方、３つの帯域の校正値を得る間だけＰＬＬブロック１３及びその周辺回路（校正演算ブロック１４、補間演算ブロック１５等）を動作させればよいため、短時間で校正を行うことができる。

実施例２における周波数変調回路１０は、構成において実施例１と共通し、補間演算ブロック１５が行う補間演算の動作において実施例１と異なる。すなわち、図３のフローチャートのステップＳ４までは実施例１と同様であり、ステップＳ５及びステップＳ６の動作において、実施例１と異なる。

補間演算ブロック１５は、校正演算ブロック１４から供給された第１〜第３帯域についての実測校正値ＡＣＶをもとに、非線形関数に基づいて補間演算を行い、補間校正値ＩＣＶを生成する。

具体的には、補間演算ブロック１５は、第１帯域及び第２帯域の中間の帯域の校正値を、非線形関数により算出し、補間校正値ＩＣＶを得る。同様に、第２帯域及び第３帯域の中間の帯域の校正値を、非線形関数により算出し、補間校正値ＩＣＶを得る（ステップＳ５）。

また、補間演算ブロック１５は、全送信周波数帯域の両端部の校正値を、非線形補間により算出し、補間校正値ＩＣＶを得る（ステップＳ６）。

以上のように、本実施例の周波数変調回路１０は、３つの帯域（帯域Ｂ、Ｄ、Ｆ）について実測値に基づいて校正演算を行って校正値ＣＶを得た後、他の４つの帯域（帯域Ａ、Ｃ、Ｅ、Ｇ）については非線形関数を用いた補間演算によって校正値を算出する。

したがって、図６に示すように、ＰＬＬブロック１３における変調度の校正値が周波数に対して非線形特性を有する場合であっても、補間演算によって校正値を得ることが可能である。

また、実施例１と同様、本発明の周波数変調回路１０は、３つの帯域（帯域Ｂ、Ｄ、Ｆ）について実測値に基づいて校正演算を行って校正値得た後、他の４つの帯域（帯域Ａ、Ｃ、Ｅ、Ｇ）については補間演算により校正値を算出する。したがって、実測値に基づく校正値の算出により高精度の校正を行うことができる一方、３つの帯域の校正値を得る間だけＰＬＬブロック１３及びその周辺回路（校正演算ブロック１４、補間演算ブロック１５等）を動作させればよいため、短時間で校正を行うことができる。

なお、本発明の実施形態は、上記実施例で示したものに限られない。例えば、上記実施例では、本発明を直接変調方式のＶＣＯを有するＰＬＬに適用した例について示したが、直接変調方式ではないＶＣＯに対しても適用可能である。

また、上記実施例では、第１〜第３の３つの帯域について実測校正値ＡＣＶを算出した後、２つの中間帯域及び両端部帯域について補間演算により補間校正値ＩＣＶを算出した。しかし、帯域の数はこれに限られない。例えば、５つの帯域について実測校正値ＡＣＶを算出した後、４つの中間帯域及び両端部帯域について補間演算により補間校正値ＩＣＶを算出しても良い。すなわち、ｎ（ｎ：２以上の整数）個の帯域について実測校正値ＡＣＶを算出した後、（ｎ−１）個の中間帯域及び両端部帯域（すなわち、計（ｎ＋１）個の帯域）について補間演算により補間校正値ＩＣＶを算出するものであればよい。

要するに、本発明に係る周波数変調回路（１０）は、校正値に基づいて変調度を校正しつつ入力データ信号に周波数変調を行う変調部（１３）と、全送信周波数帯域のうちからチャネル選択信号に対応する送信波数帯域を選択して設定する送信周波数帯域設定部（１１）と、変調部における変調度と目標値とを比較して、全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各中心周波数における変調度の校正値を入力データ信号に基づいて算出し、ｎ個の実測校正値を得る校正演算部（１４）と、ｎ個の実測校正値に基づいて補間演算を行い、ｎ個の送信周波数帯域のうち隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る補間演算部（１５）と、ｎ個の実測校正値及び（ｎ＋１）個の補間校正値のうち、送信周波数帯域設定部により設定された送信周波数帯域に対応する値を校正値として変調部に供給する校正値供給部（１６）と、を含むものである。

１０周波数変調回路
１１送信周波数設定ブロック
１２データ値変換部
１３ＰＬＬブロック
１４校正演算ブロック
１５補間演算ブロック
１６校正値保持ブロック
１７出力部
２１発振器
２２位相比較器
２３ＶＣＯ
２４分周部
２５加算部
２６分周値設定部
２７乗算部
２８Ｄ／Ａ変換部
３１レジスタ
３２比較部
３３校正値算出部

Claims

校正値に基づいて変調度を校正しつつ入力データ信号を周波数変調する変調部と、
チャネル選択信号の供給を受け、全送信周波数帯域のうちから前記チャネル選択信号に応じた送信周波数帯域を選択して設定する送信周波数帯域設定部と、
前記全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各々の中心周波数における変調度の校正値を前記入力データ信号に基づいて算出し、ｎ個の実測校正値を得る校正演算部と、
前記ｎ個の実測校正値に基づいて補間演算を行い、前記ｎ個の送信周波数帯域のうち隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、前記全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る補間演算部と、
前記ｎ個の実測校正値及び前記（ｎ＋１）個の補間校正値のうち、前記送信周波数帯域設定部において設定された送信周波数帯域に対応する前記実測校正値又は前記補間校正値を、前記変調部に前記校正値として供給する校正値供給部と、
を含むことを特徴とする周波数変調回路。
前記補間演算部は、隣接する前記送信周波数帯域の中心周波数における校正値の平均値を算出することにより前記中間の周波数の校正値を算出し、線形補間により前記全送信周波数帯域の両端部の周波数の校正値を算出する、ことを特徴とする請求項１に記載の周波数変調回路。
前記補間演算部は、非線形関数に基づいて前記中間の周波数の校正値を算出し、非線形補間により前記全送信周波数帯域の両端部の周波数の校正値を算出する、ことを特徴とする請求項１に記載の周波数変調回路。
前記変調部は、
電圧制御発振回路と、
前記電圧制御発振回路の発振信号を分周して分周信号を生成する分周部と、
前記分周信号と所定のとの位相差を比較して前記位相差を示す位相差信号を前記電圧制御発振回路に供給する位相比較部と、
を含み、
前記電圧制御発振回路は、前記入力データ信号及び前記校正値の乗算結果と、前記位相差信号と、に基づいて前記発振信号を調整することを特徴とする請求項１乃至３のいずれか１に記載の周波数変調回路。
前記校正演算部は、分周信号のトグル回数の目標値を記憶するレジスタを備え、
前記分周部から供給された前記分周信号のトグル回数と前記目標値とを比較して、前記ｎ個の実測校正値を得ることを特徴とする請求項４に記載の周波数変調回路。
入力データ信号を周波数変調して出力する周波数変調回路を有する半導体装置であって、
前記周波数変調回路は、
校正値に基づいて変調度を校正しつつ入力データ信号を周波数変調する変調部と、
チャネル選択信号の供給を受け、全送信周波数帯域のうちから前記チャネル選択信号に応じた送信周波数帯域を選択して設定する送信周波数帯域設定部と、
前記全送信周波数帯域をｎ（ｎ：２以上の整数）に分けたｎ個の送信周波数帯域の各々の中心周波数における変調度の校正値を前記入力データ信号に基づいて算出し、ｎ個の実測校正値を得る校正演算部と、
前記ｎ個の実測校正値に基づいて補間演算を行い、前記ｎ個の送信周波数帯域のうち隣接する送信周波数帯域の中心周波数の中間の周波数における校正値と、前記全送信周波数帯域の両端部の周波数における校正値と、を算出し、（ｎ＋１）個の補間校正値を得る補間演算部と、
前記ｎ個の実測校正値及び前記（ｎ＋１）個の補間校正値のうち、前記送信周波数帯域設定部において設定された送信周波数帯域に対応する前記実測校正値又は前記補間校正値を、前記変調部に前記校正値として供給する校正値供給部と、
を含むことを特徴とする半導体装置。
前記補間演算部は、隣接する前記送信周波数帯域の中心周波数における校正値の平均値を算出することにより前記中間の周波数の校正値を算出し、線形補間により前記全送信周波数帯域の両端部の周波数の校正値を算出する、ことを特徴とする請求項６に記載の半導体装置。
前記補間演算部は、非線形関数に基づいて前記中間の周波数の校正値を算出し、非線形補間により前記全送信周波数帯域の両端部の周波数の校正値を算出する、ことを特徴とする請求項６に記載の半導体装置。
前記変調部は、
電圧制御発振回路と、
前記電圧制御発振回路の発振信号を分周して分周信号を生成する分周部と、
前記分周信号と所定のとの位相差を比較して前記位相差を示す位相差信号を前記電圧制御発振回路に供給する位相比較部と、
を含み、
前記電圧制御発振回路は、前記入力データ信号及び前記校正値の乗算結果と、前記位相差信号と、に基づいて前記発振信号を調整することを特徴とする請求項６乃至８のいずれか１に記載の半導体装置。
前記校正演算部は、分周信号のトグル回数の目標値を記憶するレジスタを備え、
前記分周部から供給された前記分周信号のトグル回数と前記目標値とを比較して、前記ｎ個の実測校正値を得ることを特徴とする請求項９に記載の半導体装置。