JP2016115834A - Electronic circuit device - Google Patents

Electronic circuit device Download PDF

Info

Publication number
JP2016115834A
JP2016115834A JP2014253966A JP2014253966A JP2016115834A JP 2016115834 A JP2016115834 A JP 2016115834A JP 2014253966 A JP2014253966 A JP 2014253966A JP 2014253966 A JP2014253966 A JP 2014253966A JP 2016115834 A JP2016115834 A JP 2016115834A
Authority
JP
Japan
Prior art keywords
shunt resistor
wiring pattern
pattern
substrate
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014253966A
Other languages
Japanese (ja)
Inventor
将央 山本
Masachika Yamamoto
将央 山本
義次 小山
Yoshitsugu Koyama
義次 小山
玲 近藤
Rei Kondo
玲 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2014253966A priority Critical patent/JP2016115834A/en
Publication of JP2016115834A publication Critical patent/JP2016115834A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Details Of Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance current detection accuracy, without compromising heat dissipation of components.SOLUTION: An electronic circuit device including a shunt resistor (22) also includes a dielectric substrate (21), first wiring patterns (26, 27) provided on the surface of the substrate (21), and a first shunt resistor (22a) provided on the surface of the substrate (21), and connected electrically with the first wiring patterns (26, 27). Furthermore, the electronic circuit device included second wiring patterns (36, 37) provided on the back of the substrate (21), a second shunt resistor (22b) provided on the back of the substrate (21), and connected electrically with the second wiring patterns (36, 37), and vias (24) penetrating the substrate (21) on the inflow side and outflow side of current, and electrically connecting the first wiring patterns (26, 27) and second wiring patterns (36, 37).SELECTED DRAWING: Figure 3

Description

本発明は、回路の電流検出用のシャント抵抗を備えた電子回路装置に関する。   The present invention relates to an electronic circuit device provided with a shunt resistor for detecting a current of a circuit.

図11に示すように、回路の電流を検出するためのシャント抵抗(112)を実装する導電性パターン(116,117)は、電極(112a,112b)に対して垂直な方向に電流を通過させるため、該電極(112a,112b)の幅に合わせたパターンが推奨されている。しかしながら、この場合の導電性パターン(116,117)の幅は相対的に小さいため、該導電性パターン(116,117)による放熱性は低く、回路部品の温度が高くなってしまう。   As shown in FIG. 11, the conductive pattern (116, 117) on which the shunt resistor (112) for detecting the current of the circuit is mounted passes the current in a direction perpendicular to the electrodes (112a, 112b). A pattern according to the width of the electrodes (112a, 112b) is recommended. However, since the width of the conductive pattern (116, 117) in this case is relatively small, the heat dissipation by the conductive pattern (116, 117) is low, and the temperature of the circuit component becomes high.

さらに、図12に示すように、回路部品のレイアウト等の制約から、導電性パターン(116,117)の幅は、電極(112a,112b)の長さよりも大きい。さらには、導電性パターン(116,117)の平面形状が非対称となることもあり、電流流入口(116a)と電流流出口(117a)とがシャント抵抗(112)を挟んで斜めに配置される等、図11に示す推奨パターンと異なる場合が多い。このような場合、電流は導電性パターン(116,117)内を広がるため、電極(112a,112b)に対して垂直な方向だけでなく、斜めの方向からも通過する。これにより、電極(112a,112b)に対して平行な方向に電位差が発生して、該電極(112a,112b)の中央部分で検出される電圧値に誤差が生じてしまうという課題がある。   Furthermore, as shown in FIG. 12, the width of the conductive pattern (116, 117) is larger than the length of the electrode (112a, 112b) due to restrictions such as the layout of circuit components. Furthermore, the planar shape of the conductive pattern (116, 117) may be asymmetrical, and the current inlet (116a) and the current outlet (117a) are arranged obliquely across the shunt resistor (112). It is often different from the recommended pattern shown in FIG. In such a case, since the current spreads in the conductive pattern (116, 117), it passes from not only the direction perpendicular to the electrodes (112a, 112b) but also from an oblique direction. As a result, a potential difference is generated in a direction parallel to the electrodes (112a, 112b), and there is a problem that an error occurs in the voltage value detected at the central portion of the electrodes (112a, 112b).

このような課題に対し、従来、図13に示すように、導電性パターン(116,117)におけるシャント抵抗(112)の周辺領域にそれぞれスリット(117a,117b)を設け、電流の経路を電極(112a,112b)に対して垂直な方向に制御することにより、電流の検出精度を向上するという方法が採られている。しかしながら、このような方法では、導電性パターン(116,117)内での熱の広がりが抑制されてしまうことから、シャント抵抗(112)の放熱性が低下する結果、部品の温度が上昇するという別の課題が生じる。   Conventionally, as shown in FIG. 13, slits (117a, 117b) are provided in the peripheral region of the shunt resistor (112) in the conductive pattern (116, 117), and the current path is provided to the electrode (112a, A method is adopted in which the current detection accuracy is improved by controlling in the direction perpendicular to 112b). However, in such a method, since the spread of heat in the conductive pattern (116, 117) is suppressed, the heat dissipation of the shunt resistor (112) is reduced, resulting in an increase in the temperature of the component. Challenges arise.

この放熱性が低下するという課題に対し、以下の特許文献1には、シャント抵抗(13)にヒートシンク(15)を取り付けて冷却するという構成が記載されている。   In response to the problem of a decrease in heat dissipation, Patent Document 1 below describes a configuration in which a heat sink (15) is attached to a shunt resistor (13) for cooling.

また、以下の特許文献2には、シャント抵抗(12)の実装パターンと、電流発生側パターン(16)及び電流流入側パターン(17)とを分離し、バスバー(20,21)等の導体で両者を接続することにより、放熱性と電流検出精度とを向上するという構成が記載されている。   In Patent Document 2 below, the mounting pattern of the shunt resistor (12) is separated from the current generation side pattern (16) and the current inflow side pattern (17), and a conductor such as a bus bar (20, 21) is used. A configuration is described in which heat dissipation and current detection accuracy are improved by connecting the two.

特開2009−010082号公報(図3、4を参照)Japanese Patent Laying-Open No. 2009-010082 (see FIGS. 3 and 4) 特開2014−056951号公報(図2、3を参照)Japanese Patent Laying-Open No. 2014-056951 (see FIGS. 2 and 3)

しかしながら、特許文献1では、電流検出精度の観点からは導電性パターンを理想的な形状(推奨パターン)に設け、且つ、放熱性の観点からはヒートシンクで行うことができるものの、該ヒートシンクをシャント抵抗に取り付けることは容易ではない。   However, in Patent Document 1, although the conductive pattern is provided in an ideal shape (recommended pattern) from the viewpoint of current detection accuracy and can be performed by a heat sink from the viewpoint of heat dissipation, the heat sink is not connected to the shunt resistor. It is not easy to attach to.

また、引用文献2においても、バスバー等の新たな接続部材を追加する必要があり、材料の追加及び製造工程の追加等が発生して、製造コストが上昇する。   Also in Cited Document 2, it is necessary to add a new connecting member such as a bus bar, and the addition of materials, the addition of manufacturing steps, and the like occur, resulting in an increase in manufacturing cost.

本発明は、かかる点に鑑みてなされ、その目的は、部品の放熱性を損なうことなく、電流検出精度を向上することにある。   The present invention has been made in view of the above points, and an object thereof is to improve current detection accuracy without impairing heat dissipation of components.

第1の発明は、シャント抵抗(22)を備えた電子回路装置(20)を対象とし、誘電体からなる基板(21)と、基板(21)の表面に設けられた第1の配線パターン(26,27)と、基板(21)の表面に設けられ、第1の配線パターン(26,27)と電気的に接続された第1のシャント抵抗(22a)と、基板(21)の裏面に設けられた第2の配線パターン(36,37)と、基板(21)の裏面に設けられ、第2の配線パターン(36,37)と電気的に接続された第2のシャント抵抗(22b)と、電流の流入側及び電流の流出側において基板(21)を貫通して、第1の配線パターン(26,27)と第2の配線パターン(36,37)とを電気的に接続するビア(24)とを備えていることを特徴とする。   A first invention is directed to an electronic circuit device (20) having a shunt resistor (22), and includes a substrate (21) made of a dielectric, and a first wiring pattern (on the surface of the substrate (21)) ( 26, 27), a first shunt resistor (22a) provided on the surface of the substrate (21) and electrically connected to the first wiring pattern (26, 27), and a back surface of the substrate (21). The second wiring pattern (36, 37) provided and the second shunt resistor (22b) provided on the back surface of the substrate (21) and electrically connected to the second wiring pattern (36, 37). And a via that penetrates the substrate (21) on the current inflow side and the current outflow side to electrically connect the first wiring pattern (26, 27) and the second wiring pattern (36, 37). (24).

第1の発明では、誘電体からなる基板の表面及び裏面にそれぞれ第1の配線パターンと第2の配線パターンとを設け、第1の配線パターンと接続される第1のシャント抵抗と、第2の配線パターンと接続される第2のシャント抵抗とをそれぞれ設けている。さらに、第1の配線パターンと第2の配線パターンとが電流の流入側及び電流の流出側において基板を貫通するビアによって電気的に接続されているため、該第1の配線パターンと第2の配線パターンとは同一の電位となる。このように、シャント抵抗を基板の表面と裏面とに分割して設けているため、シャント抵抗が1つの場合と比べて、第1のシャント抵抗及び第2のシャント抵抗はそれぞれのワット数を小さくすることができ、すなわちそれぞれの外形を小さくすることができる。従って、各配線パターンの平面形状を電気的接続部(電極)の長さよりも大きくしても、電気的接続部の接続方向に対して斜め方向に通過する電流量を減らすことができる。さらに、各配線パターンの幅をシャント抵抗よりも大きくできること、及び各配線パターンにスリットを設ける必要がないことから放熱性が向上する。   In the first invention, a first wiring pattern and a second wiring pattern are provided on the front surface and the back surface of the substrate made of a dielectric, respectively, and a first shunt resistor connected to the first wiring pattern, A second shunt resistor connected to the wiring pattern is provided. Further, since the first wiring pattern and the second wiring pattern are electrically connected by vias penetrating the substrate on the current inflow side and the current outflow side, the first wiring pattern and the second wiring pattern are connected to each other. The wiring pattern has the same potential. Thus, since the shunt resistor is divided and provided on the front surface and the back surface of the substrate, the first shunt resistor and the second shunt resistor each have a smaller wattage than the case where there is one shunt resistor. That is, the outer shape of each can be reduced. Therefore, even if the planar shape of each wiring pattern is made larger than the length of the electrical connection part (electrode), the amount of current passing in an oblique direction with respect to the connection direction of the electrical connection part can be reduced. Furthermore, since the width of each wiring pattern can be made larger than the shunt resistance, and it is not necessary to provide a slit in each wiring pattern, heat dissipation is improved.

第2の発明は、ビア(24)は、基板(21)における第1のシャント抵抗(22a)と第2のシャント抵抗(22b)とが平面視で重なる領域に配置されていることを特徴とする。   The second invention is characterized in that the via (24) is arranged in a region where the first shunt resistor (22a) and the second shunt resistor (22b) in the substrate (21) overlap in a plan view. To do.

第2の発明では、各ビアは、基板におけるシャント抵抗同士が平面視で重なる領域に配置されているため、2つの配線パターンにおいてシャント抵抗での電位差を検出する際に、ほぼシャント抵抗のみで発生する電圧を検出することができる。   In the second invention, since each via is arranged in a region where the shunt resistors on the substrate overlap each other in plan view, when the potential difference between the shunt resistors is detected in the two wiring patterns, the via is generated only by the shunt resistor. The voltage to be detected can be detected.

第3の発明は、第1のシャント抵抗(22a)と第2のシャント抵抗(22b)とは、平面視において互いの少なくとも一部が重なるように設けられていることを特徴とする。   The third invention is characterized in that the first shunt resistor (22a) and the second shunt resistor (22b) are provided so that at least a part of each other overlaps in a plan view.

第3の発明では、2つのシャント抵抗が平面視において互いの少なくとも一部が重なるように設けられているため、該重なり部分において両配線パターンから両シャント抵抗で発生する電圧を検出すれば、ほぼシャント抵抗のみで発生する電圧を検出することができる。   In the third invention, since the two shunt resistors are provided so that at least a part of each other overlaps in a plan view, if the voltage generated by both the shunt resistors is detected from both wiring patterns in the overlapping portion, A voltage generated only by the shunt resistor can be detected.

本発明によれば、基板の表裏面にそれぞれ設けた2つのシャント抵抗の外形を小さくすることができ、さらに、基板の表裏面に設けられた第1の配線パターンと第2の配線パターンとは、ビアによって同一の電位となるので、基板の片面にのみ設けられたシャント抵抗を備えた電子回路装置と同等に扱うことができる。これにより、表裏面の各配線パターンの平面形状の幅を各シャント抵抗の長さよりも大きくしても、各シャント抵抗の電気的接続部の接続方向に対して斜め方向に通過する電流を減らすことができ、その結果、電流の検出精度を向上することができる。その上、各配線パターンの平面形状の幅を各シャント抵抗の長さよりも大きくできると共に、配線パターンに放熱の広がりを阻害するスリット等を設けないため、各シャント抵抗からの放熱性も良好となる。   According to the present invention, it is possible to reduce the outer shape of the two shunt resistors provided on the front and back surfaces of the substrate, respectively, and further, the first wiring pattern and the second wiring pattern provided on the front and back surfaces of the substrate are Since the same potential is provided by the via, it can be handled in the same manner as an electronic circuit device having a shunt resistor provided only on one side of the substrate. As a result, even if the width of the planar shape of each wiring pattern on the front and back surfaces is made larger than the length of each shunt resistor, the current passing through in an oblique direction with respect to the connection direction of the electrical connection portion of each shunt resistor is reduced. As a result, the current detection accuracy can be improved. In addition, the width of the planar shape of each wiring pattern can be made larger than the length of each shunt resistor, and no slits or the like that inhibit the spread of heat dissipation are provided in the wiring pattern, so the heat dissipation from each shunt resistor is also good. .

また、上記第2の発明によれば、2つの配線パターンにおいてシャント抵抗での電位差を検出する際に、ほぼシャント抵抗のみで発生する電圧を検出することができるので、電流の検出精度を向上することができる。   According to the second aspect of the invention, when detecting a potential difference at the shunt resistor in the two wiring patterns, it is possible to detect a voltage generated only by the shunt resistor, thereby improving the current detection accuracy. be able to.

また、上記第3の発明によれば、2つのシャント抵抗の平面視における重なり部分において電圧を検出すれば、ほぼシャント抵抗のみで発生する電圧を検出することができるので、電流の検出精度を向上することができる。   According to the third aspect of the invention, if the voltage is detected at the overlapping portion of the two shunt resistors in plan view, the voltage generated by only the shunt resistor can be detected, so that the current detection accuracy is improved. can do.

図1は本発明の実施形態1に係る電子回路装置を備えた電力変換装置を示す回路図である。FIG. 1 is a circuit diagram showing a power conversion device including an electronic circuit device according to Embodiment 1 of the present invention. 図2は本発明の実施形態1に係る電子回路装置を示す模式的な平面図である。FIG. 2 is a schematic plan view showing the electronic circuit device according to Embodiment 1 of the present invention. 図3は図2のIII−III線における模式的な断面図である。FIG. 3 is a schematic cross-sectional view taken along line III-III in FIG. 図4(a)は通常のシャント抵抗を有する推奨パターンを示す透視斜視図である。図4(b)は、表面側及び裏面側にそれぞれ配線パターンを有し、表面側にのみ通常のシャント抵抗を配された比較パターンを示す透視斜視図である。図4(c)は本発明の実施形態1に係る電子回路装置を示す透視斜視図である。FIG. 4A is a perspective view showing a recommended pattern having a normal shunt resistance. FIG. 4B is a perspective view showing a comparative pattern in which a wiring pattern is provided on each of the front surface side and the back surface side, and a normal shunt resistor is disposed only on the front surface side. FIG. 4C is a perspective view showing the electronic circuit device according to Embodiment 1 of the present invention. 図5(a)及び図5(b)は推奨パターン、比較パターン及び本実施形態に係る電子回路装置におけるシミュレーション結果を表し、図5(a)はそれぞれの電流検出値の表であり、図5(b)は比較パターン及び本実施形態に係る電子回路装置におけるシャント抵抗の温度を表す測定図である。5A and 5B show a recommended pattern, a comparison pattern, and a simulation result in the electronic circuit device according to the present embodiment, and FIG. 5A is a table of each current detection value. (B) is a measurement figure showing the temperature of a shunt resistance in the electronic circuit device concerning a comparison pattern and this embodiment. 図6は図3の要部の部分拡大図である。FIG. 6 is a partially enlarged view of the main part of FIG. 図7(a)は本発明の実施形態1の第1変形例に係る電子回路装置の要部を示す模式的な部分拡大断面図である。図7(b)は第1変形例に係る電子回路装置の要部を示す部分的な透視斜視図である。FIG. 7A is a schematic partial enlarged cross-sectional view showing a main part of an electronic circuit device according to a first modification of Embodiment 1 of the present invention. FIG. 7B is a partially transparent perspective view showing the main part of the electronic circuit device according to the first modification. 図8は本発明の実施形態1の第2変形例に係る電子回路装置の要部を示す模式的な部分拡大断面図である。FIG. 8 is a schematic partial enlarged cross-sectional view showing a main part of an electronic circuit device according to a second modification of Embodiment 1 of the present invention. 図9は本発明の実施形態1の第3変形例に係る電子回路装置の要部を示す模式的な部分拡大断面図である。FIG. 9 is a schematic partial enlarged cross-sectional view showing the main part of an electronic circuit device according to a third modification of Embodiment 1 of the present invention. 図10は本発明の実施形態2に係る電子回路装置を示す模式的な平面図である。FIG. 10 is a schematic plan view showing an electronic circuit device according to Embodiment 2 of the present invention. 図11は従来の推奨パターンとその電流の流れを示す模式的な平面図である。FIG. 11 is a schematic plan view showing a conventional recommended pattern and its current flow. 図12は比較パターンとその電流の流れを示す模式的な平面図である。FIG. 12 is a schematic plan view showing the comparison pattern and the current flow. 図13は従来例に係るシャント抵抗の近傍の領域にスリットを入れて加工した配線パターンとその電流の流れを示す模式的な平面図である。FIG. 13 is a schematic plan view showing a wiring pattern processed by inserting a slit in a region in the vicinity of a shunt resistor according to a conventional example and a current flow thereof.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

《発明の実施形態1》
−電力変換装置の構成−
本発明の実施形態1について説明する。
Embodiment 1 of the Invention
-Configuration of power converter-
A first embodiment of the present invention will be described.

図1は実施形態1に係る電子回路装置を備えた電力変換装置(1)の回路の一例を示している。   FIG. 1 shows an example of a circuit of a power conversion device (1) provided with the electronic circuit device according to the first embodiment.

本実施形態に係る電力変換装置(1)は、図示しない交流電源からの交流電圧を直流電圧に変換するコンバータ部(2)と、該コンバータ部(2)によって変換された直流電圧を三相交流電圧に変換するインバータ部(3)と、該インバータ部(3)とコンバータ部(2)との間に配置されたDC平滑用のコンデンサ(C)とを備えている。インバータ部(3)は、ダイオード(D)が逆並列接続された、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)又はMOSFET(金属−酸化物−半導体電界効果トランジスタ)等からなる、6個のスイッチング素子(5)が三相ブリッジ結線されて構成されている。インバータ部(3)は、例えば空気調和機の圧縮機を駆動する三相モータ(4)に接続されており、電力変換装置(1)から電力を空気調和機に供給する。三相モータ(4)は、例えばIPM(埋込磁石型)同期モータを用いることができる。   The power converter (1) according to the present embodiment includes a converter unit (2) that converts an AC voltage from an AC power source (not shown) into a DC voltage, and a DC voltage converted by the converter unit (2) that is converted into a three-phase AC. The inverter part (3) which converts into a voltage, and the capacitor | condenser (C) for DC smoothing arrange | positioned between this inverter part (3) and converter part (2) are provided. The inverter unit (3) includes six switching elements (for example, IGBTs (insulated gate bipolar transistors) or MOSFETs (metal-oxide-semiconductor field effect transistors)) in which diodes (D) are connected in antiparallel. 5) is configured with a three-phase bridge connection. The inverter unit (3) is connected to, for example, a three-phase motor (4) that drives a compressor of the air conditioner, and supplies power from the power converter (1) to the air conditioner. As the three-phase motor (4), for example, an IPM (embedded magnet type) synchronous motor can be used.

電力変換装置(1)には、三相モータ(4)の電流を検出するため、コンデンサ(C)との接続部分に、シャント抵抗(22)を含む電子回路装置(20)が配置されている。三相モータ(4)からの電流がシャント抵抗(22)を介してコンデンサ(C)に流れ込む際に、シャント抵抗(22)に流れる電流を電流検出回路(7)によって検出する。電流検出回路(7)により検出された電流はコントローラ(8)に送られ、コントローラ(8)は電流検出回路(7)によって検出されたモータ電流に基づいて、インバータ部(3)の6個のスイッチング素子(5)に対してそれぞれ出力するPWM(パルス幅変調)制御信号を調整して、三相モータ(4)に供給する電圧を三相交流電圧に制御する。   In the power converter (1), an electronic circuit device (20) including a shunt resistor (22) is arranged at the connection portion with the capacitor (C) in order to detect the current of the three-phase motor (4). . When the current from the three-phase motor (4) flows into the capacitor (C) through the shunt resistor (22), the current flowing through the shunt resistor (22) is detected by the current detection circuit (7). The current detected by the current detection circuit (7) is sent to the controller (8), and the controller (8) uses the six motors of the inverter unit (3) based on the motor current detected by the current detection circuit (7). The PWM (pulse width modulation) control signal output to the switching element (5) is adjusted to control the voltage supplied to the three-phase motor (4) to a three-phase AC voltage.

−電子回路装置の構成−
次に、シャント抵抗(22)を含む電子回路装置(20)について図2及び図3に基づいて説明する。図2は平面構成を表し、図3は図2のIII−III線における断面構成を表している。図2及び図3に示すように、本実施形態に係る電子回路装置(20)は、誘電体からなる基板(21)と、該基板(21)の表面に設けられた導体からなる第1の配線パターンとしての表面流入側配線パターン(26)及び表面流出側配線パターン(27)と、基板(21)の裏面に設けられた導体からなる第2の配線パターンとしての裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)とを備えている。表面流入側配線パターン(26)及び表面流出側配線パターン(27)は、基板(21)の表面上に所定の間隔をおいて配置される。また、裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)は、基板(21)の裏面上に所定の間隔をおいて、上記の表面流入側配線パターン(26)及び表面流出側配線パターン(27)とそれぞれ対向するように配置されている。さらに、表面流入側配線パターン(26)と裏面流入側配線パターン(36)とは、また、表面流出側配線パターン(27)と裏面流出側配線パターン(37)とは、それぞれ基板(21)を貫通する複数のビア(24)によって互いに電気的に接続されている。ここで、表面流入側配線パターン(26)と表面流出側配線パターン(27)との平面形状は、図2に示すように同一でなくてもよく、また、図2とは異なり同一であってもよい。これは、裏面流入側配線パターン(36)と裏面流出側配線パターン(37)とでも同様である。
-Configuration of electronic circuit device-
Next, the electronic circuit device (20) including the shunt resistor (22) will be described with reference to FIGS. FIG. 2 shows a planar configuration, and FIG. 3 shows a cross-sectional configuration taken along line III-III in FIG. As shown in FIGS. 2 and 3, the electronic circuit device (20) according to this embodiment includes a substrate (21) made of a dielectric and a first conductor made of a conductor provided on the surface of the substrate (21). The front inflow side wiring pattern (26) and the front outflow side wiring pattern (27) as wiring patterns, and the back inflow side wiring pattern (36 as a second wiring pattern made of a conductor provided on the back surface of the substrate (21). ) And a backside outflow side wiring pattern (37). The surface inflow side wiring pattern (26) and the surface outflow side wiring pattern (27) are arranged on the surface of the substrate (21) at a predetermined interval. Also, the back inflow side wiring pattern (36) and the back outflow side wiring pattern (37) are arranged on the back surface of the substrate (21) at a predetermined interval with the surface inflow side wiring pattern (26) and the surface outflow side. The wiring patterns (27) are arranged so as to face each other. Furthermore, the front inflow side wiring pattern (26) and the back side inflow side wiring pattern (36), and the front outflow side wiring pattern (27) and the back surface outflow side wiring pattern (37) are respectively connected to the substrate (21). They are electrically connected to each other by a plurality of penetrating vias (24). Here, the planar shapes of the surface inflow side wiring pattern (26) and the surface outflow side wiring pattern (27) may not be the same as shown in FIG. Also good. The same applies to the back-surface inflow side wiring pattern (36) and the back-surface outflow side wiring pattern (37).

基板(21)上には、表面流入側配線パターン(26)と表面流出側配線パターン(27)とを跨ぐように、電気的接続部である電極(23)によって固着された表面側シャント抵抗(22a)が設けられている。同様に、裏面流入側配線パターン(36)と裏面流出側配線パターン(37)とを跨ぐように、電気的接続部である電極(23)によって固着された裏面側シャント抵抗(22b)が設けられている。ここでは、一例として、表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)とは、平面視で重なる位置に配置されている。また、一例として、表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)との互いの平面寸法は同一としている。なお、表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)との平面寸法は、必ずしも同一とする必要はない。   On the substrate (21), the surface side shunt resistor (electrical connection part) which is fixed by the electrode (23) so as to straddle the surface inflow side wiring pattern (26) and the surface outflow side wiring pattern (27) ( 22a) is provided. Similarly, a back side shunt resistor (22b) fixed by an electrode (23) as an electrical connection is provided so as to straddle the back side inflow side wiring pattern (36) and the back side outflow side wiring pattern (37). ing. Here, as an example, the front surface side shunt resistor (22a) and the rear surface side shunt resistor (22b) are arranged at positions that overlap in plan view. As an example, the planar dimensions of the front surface shunt resistor (22a) and the rear surface shunt resistor (22b) are the same. Note that the planar dimensions of the front surface shunt resistor (22a) and the rear surface shunt resistor (22b) are not necessarily the same.

図2に示すように、表面流入側配線パターン(26)における表面側シャント抵抗(22a)から離れた位置には、図1に示す三相モータ(4)からの出力電流が流入する電流流入部(26a)が設けられている。一方、表面流出側配線パターン(27)における表面側シャント抵抗(22a)から離れた位置には、図1に示すコンデンサ(C)に電流が流出する電流流出部(27a)が設けられている。なお、図示はしていないが、電流流入部(26a)は、基板(21)を貫通して裏面流入側配線パターン(36)と電気的に接続されると共に、電流流出部(27a)においても、基板(21)を貫通して裏面流出側配線パターン(37)と電気的に接続されている。   As shown in FIG. 2, the current inflow portion into which the output current from the three-phase motor (4) shown in FIG. 1 flows is located at a position away from the surface side shunt resistor (22a) in the surface inflow side wiring pattern (26). (26a) is provided. On the other hand, a current outflow portion (27a) through which current flows out to the capacitor (C) shown in FIG. 1 is provided at a position away from the surface side shunt resistor (22a) in the surface outflow side wiring pattern (27). Although not shown, the current inflow portion (26a) penetrates the substrate (21) and is electrically connected to the back surface inflow side wiring pattern (36) and also in the current outflow portion (27a). The substrate (21) penetrates and is electrically connected to the back surface outflow side wiring pattern (37).

以上のように、本実施形態に係る電子回路装置(20)を構成するシャント抵抗(22)は、その長さ(電極(23)同士が並行する方向の長さ)を小さくし、且つ表面流入側配線パターン(26)及び表面流出側配線パターン(27)と、裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)との平面視で重なる領域に、表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)とに分割して電気的に並列に実装されている。ここで、各シャント抵抗(22a,22b)を2つに分割しているため、それぞれの長さを従来よりも小さくすることにより、シャント抵抗としての所定(規定)のワット数に設定することが可能となる。   As described above, the shunt resistor (22) constituting the electronic circuit device (20) according to the present embodiment has a reduced length (length in the direction in which the electrodes (23) are parallel to each other) and surface inflow. The surface side shunt resistor (22a) is overlapped with the area where the side wiring pattern (26) and the front surface outflow side wiring pattern (27) overlap with the back surface inflow side wiring pattern (36) and the back surface outflow side wiring pattern (37). And the rear shunt resistor (22b) and are electrically mounted in parallel. Here, since each shunt resistor (22a, 22b) is divided into two parts, the respective shunt resistors can be set to a predetermined (specified) wattage as a shunt resistor by making each length smaller than the conventional one. It becomes possible.

このように、長手方向が通常よりも短いシャント抵抗(22a,22b)を用いることにより、電極(23)の長手方向に流れる電流成分の電位差が低減されるので、検出した電流の検出精度が向上する。なお、図2において、各電極(23)と接続されているのは電圧検出器(7a)であるが、該電圧検出器(7a)は、図1に示す電流検出回路(7)に含まれており、検出された電圧値とシャント抵抗(22a,22b)の既知の抵抗値とから電流値が求められる。また、本実施形態において、表面流入側配線パターン(26)及び表面流出側配線パターン(27)における電極(23)の中央部に位置する部位には、該部位からそれぞれ対向する電極(23)側に突き出した電流検出パターン(26b,27b)が設けられている。該電流検出パターン(26b,27b)は電圧検出器(7a)との接続部となる。   Thus, by using the shunt resistor (22a, 22b) whose longitudinal direction is shorter than usual, the potential difference of the current component flowing in the longitudinal direction of the electrode (23) is reduced, so the detection accuracy of the detected current is improved. To do. In FIG. 2, the voltage detector (7a) is connected to each electrode (23), and the voltage detector (7a) is included in the current detection circuit (7) shown in FIG. The current value is obtained from the detected voltage value and the known resistance value of the shunt resistor (22a, 22b). Further, in the present embodiment, the portions located in the center of the electrode (23) in the surface inflow side wiring pattern (26) and the surface outflow side wiring pattern (27) are on the side facing the electrode (23), respectively. The current detection pattern (26b, 27b) protruding in the line is provided. The current detection pattern (26b, 27b) serves as a connection portion with the voltage detector (7a).

−実施形態1の効果−
図4(a)〜図4(c)、図5(a)及び図5(b)を参照しながら、本実施形態に係る電子回路装置の効果について説明する。図4(a)は通常の(長辺型の)シャント抵抗(22A)を有する推奨パターンの透視斜視図である。図4(b)は通常のシャント抵抗(22A)を有する比較パターンを示す透視斜視図であって、表面流入側配線パターン(26)及び表面流出側配線パターン(27)と裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)が設けられており、シャント抵抗(22A)はその表面側にのみ設けられている。図4(c)は、図2及び図3に示した本実施形態に係る電子回路装置を示す透視斜視図である。
-Effect of Embodiment 1-
The effects of the electronic circuit device according to the present embodiment will be described with reference to FIGS. 4 (a) to 4 (c), 5 (a), and 5 (b). FIG. 4A is a perspective view of a recommended pattern having a normal (long-sided) shunt resistor (22A). FIG. 4B is a perspective view showing a comparative pattern having a normal shunt resistance (22A). The front inflow side wiring pattern (26), the front outflow side wiring pattern (27), and the back inflow side wiring pattern ( 36) and a back surface outflow side wiring pattern (37) are provided, and the shunt resistor (22A) is provided only on the front surface side. FIG. 4C is a perspective view showing the electronic circuit device according to this embodiment shown in FIGS. 2 and 3.

図5(a)及び図5(b)は、推奨パターン、比較パターン及び本実施形態に係る電子回路装置におけるシミュレーション結果であって、図5(a)はそれぞれの電流検出値を表し、図5(b)は比較パターン及び本実施形態に係る電子回路装置におけるシャント抵抗の温度を表している。   5A and 5B show the recommended pattern, the comparison pattern, and the simulation result in the electronic circuit device according to the present embodiment, and FIG. 5A shows the respective current detection values. (B) represents the temperature of the shunt resistance in the comparative pattern and the electronic circuit device according to the present embodiment.

図5(a)から分かるように、推奨パターンと同一の大きさで且つ表面にのみ設けられたシャント抵抗(22A)を有する比較パターンは、電流検出値における推奨パターンとの誤差は約1.148%である。これに対し、本実施形態に係るシャント抵抗(22a,22b)を有する電子回路装置は、電流検出値における推奨パターンとの誤差は約0.675%である。   As can be seen from FIG. 5A, the comparison pattern having the same size as the recommended pattern and the shunt resistor (22A) provided only on the surface has an error of about 1.148 in the current detection value from the recommended pattern. %. On the other hand, in the electronic circuit device having the shunt resistor (22a, 22b) according to the present embodiment, the error from the recommended pattern in the current detection value is about 0.675%.

また、図5(b)から分かるように、本実施形態に係る電子回路装置におけるシャント抵抗(22)の温度は42.54℃であり、比較パターンのシャント抵抗(22A)の温度の42.59℃と大きくは変わらない。   5B, the temperature of the shunt resistor (22) in the electronic circuit device according to this embodiment is 42.54 ° C., which is 42.59 which is the temperature of the shunt resistor (22A) of the comparative pattern. Not much different from ℃.

このように、本実施形態に係るシャント抵抗(22a,22b)を有する電子回路装置(20)は、従来のシャント抵抗(22A)を用いて電流検出を行った場合と比較して、シャント抵抗等の部品の温度が上昇することなく電流の検出精度を向上することができる。   As described above, the electronic circuit device (20) having the shunt resistor (22a, 22b) according to the present embodiment has a shunt resistor or the like as compared with the case where current detection is performed using the conventional shunt resistor (22A). The current detection accuracy can be improved without increasing the temperature of the components.

また、本実施形態に係る電子回路装置(20)は、各配線パターン(26,27,36,37)におけるシャント抵抗(22a,22b)の周辺のパターン形状にスリットを入れる等の変更を加える必要がない。このため、部品の放熱性が損なわれることがない。従って、本実施形態に係るシャント抵抗(22a,22b)を有する電子回路装置(20)は、部品の放熱性を損なうことなく、電流検出精度を向上することができる。   Further, the electronic circuit device (20) according to the present embodiment needs to be modified such as slitting the pattern shape around the shunt resistor (22a, 22b) in each wiring pattern (26, 27, 36, 37). There is no. For this reason, the heat dissipation of components is not impaired. Therefore, the electronic circuit device (20) having the shunt resistors (22a, 22b) according to the present embodiment can improve the current detection accuracy without impairing the heat dissipation of the components.

《変形例》
以下に、各配線パターン(26,27,36,37)と電圧検出器(7a)との電気的な接続部を構成する突き出し部である電流検出パターン(26b,27b)の形成位置の種々の変形例について説明する。
<Modification>
Below, various formation positions of current detection patterns (26b, 27b), which are protrusions constituting the electrical connection between each wiring pattern (26, 27, 36, 37) and voltage detector (7a) A modification will be described.

図3の要部を拡大した断面図である図6に示すように、電流検出パターン(26b,27b)は、比較パターンと同様に、上面の表面流入側配線パターン(26)及び表面流出側配線パターン(27)から、それぞれ対向する電極(23)側に突き出すように設けられている。ここで、電圧検出器(7a)による検出電圧の値は、図6に示す表面側の配線パターン(26,27)におけるA部に発生する電圧と、裏面側の配線パターン(36,37)におけるB部に発生する電圧とによって決定される。A部に発生する電圧は、ほぼ表面側シャント抵抗(22a)で発生する電圧値となるが、B部に発生する電圧は、裏面側シャント抵抗(22b)で発生する電圧値に加えて、裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)並びにビア(24)で発生する電圧値が加算されるため、検出電圧の誤差の要因となることも考えられる。   As shown in FIG. 6 which is an enlarged cross-sectional view of the main part of FIG. 3, the current detection pattern (26b, 27b) is similar to the comparison pattern in that the top surface inflow side wiring pattern (26) and the surface outflow side wiring It is provided so as to protrude from the pattern (27) to the opposing electrode (23) side. Here, the value of the voltage detected by the voltage detector (7a) is the voltage generated in part A in the front side wiring pattern (26, 27) shown in FIG. 6 and the back side wiring pattern (36, 37). It is determined by the voltage generated in part B. The voltage generated at part A is approximately the voltage value generated at the front side shunt resistor (22a), but the voltage generated at part B is the back side in addition to the voltage value generated at the back side shunt resistor (22b). Since the voltage values generated in the inflow side wiring pattern (36), the back surface outflow side wiring pattern (37), and the via (24) are added, it may be a factor of an error in the detection voltage.

−第1変形例−
図7(a)及び図7(b)は実施形態1の第1変形例に係る電流検出パターンであって、図7(a)は要部の断面構成を表し、図7(b)は要部の透視斜視図を表している。図7(a)及び図7(b)に示すように、第1変形例に係る電流検出パターンは、表面流入側配線パターン(26)及び表面流出側配線パターン(27)に設けられた電流検出パターン(26b,27b)に加え、裏面流入側配線パターン(36)及び裏面流出側配線パターン(37)に、それぞれ電流検出パターン(26b,27b)と対向するように設けられた電流検出パターン(36b,37b)を有している。さらに、電極(23)の内側に位置する少なくとも1本ずつのビア(24)が、互いに対向する電流検出パターン(26b,27b)と電流検出パターン(36b,37b)とを電気的に接続するように設けられている。
-First modification-
FIGS. 7A and 7B are current detection patterns according to the first modification of the first embodiment. FIG. 7A shows a cross-sectional configuration of the main part, and FIG. The perspective perspective view of a part is represented. As shown in FIGS. 7A and 7B, the current detection pattern according to the first modification is the current detection provided in the surface inflow side wiring pattern (26) and the surface outflow side wiring pattern (27). In addition to the pattern (26b, 27b), the current detection pattern (36b) provided on the back surface inflow side wiring pattern (36) and the back surface outflow side wiring pattern (37) to face the current detection pattern (26b, 27b), respectively. 37b). Further, at least one via (24) located inside the electrode (23) electrically connects the current detection pattern (26b, 27b) and the current detection pattern (36b, 37b) facing each other. Is provided.

この構成により、図7(a)に示すように、表面側の配線パターン(26,27)におけるA部に発生する電圧値は、ほぼ表面側シャント抵抗(22a)に発生する電圧値となり、裏面側の配線パターン(36,37)と電極(23)の内側に位置するビア(24)とからなるB部に発生する電圧値は、ほぼ裏面側シャント抵抗(22b)に発生する電圧値となる。なぜなら、各電極(23)の内側に配置されたビア(24)には電流がほとんど流れず、従って、電圧もほぼ発生しないからである。以上により、電子回路装置(20)における検出電圧の誤差を極めて小さくすることができる。   With this configuration, as shown in FIG. 7A, the voltage value generated at part A in the front-side wiring pattern (26, 27) is substantially the same as the voltage value generated at the front-side shunt resistor (22a). The voltage value generated in part B consisting of the side wiring pattern (36, 37) and the via (24) located inside the electrode (23) is substantially the voltage value generated in the back side shunt resistor (22b). . This is because almost no current flows through the vias (24) arranged inside each electrode (23), and therefore almost no voltage is generated. As described above, the error of the detection voltage in the electronic circuit device (20) can be extremely reduced.

−第2変形例−
図8は第2変形例に係る電流検出パターンの要部の断面構成を表している。図8に示すように、第2変形例においては、裏面流入側配線パターン(36)の電流検出パターン(36b)と、表面流出側配線パターン(27)の電流検出パターン(27b)とが電圧検出器(7a)に接続されている。
-Second modification-
FIG. 8 shows a cross-sectional configuration of the main part of the current detection pattern according to the second modification. As shown in FIG. 8, in the second modification, the current detection pattern (36b) of the back surface inflow side wiring pattern (36) and the current detection pattern (27b) of the front surface outflow side wiring pattern (27) are voltage detected. Connected to the vessel (7a).

このようにしても、表面側の配線パターン(26,27)と電極(23)の内側に位置するビア(24)とからなるA部に発生する電圧値は、ほぼ表面側シャント抵抗(22a)に発生する電圧値となり、裏面側の配線パターン(36,37)と電極(23)の内側に位置するビア(24)とからなるB部に発生する電圧値は、ほぼ裏面側シャント抵抗(22b)に発生する電圧値となる。従って、第1変形例と同様の効果を得ることができる。   Even in this case, the voltage value generated in the part A composed of the wiring patterns (26, 27) on the surface side and the vias (24) located inside the electrodes (23) is substantially equal to the shunt resistance (22a) on the surface side. The voltage value generated in part B consisting of the wiring pattern (36, 37) on the back surface side and the via (24) located inside the electrode (23) is substantially the shunt resistance (22b ) Is generated. Therefore, the same effect as that of the first modification can be obtained.

−第3変形例−
図9は第3変形例に係る電流検出パターンの要部の断面構成を表している。図9に示すように、第3変形例においては、基板として、該基板の内部に形成された少なくとも1層の配線層(25)を有する多層配線基板(21A)を用いている。
-Third modification-
FIG. 9 shows a cross-sectional configuration of a main part of a current detection pattern according to the third modification. As shown in FIG. 9, in the third modification, a multilayer wiring board (21A) having at least one wiring layer (25) formed inside the board is used as the board.

図9に示すように、第3変形例に係る電流検出パターン(25a,25b)は、配線層(25)における電極(23)の内側で互いに対向する端部に設けている。この電流検出パターン(25a,25b)は、電極(23)の内側に位置するビア(24)と電気的に接続されている。   As shown in FIG. 9, the current detection patterns (25a, 25b) according to the third modification are provided at the ends facing each other inside the electrode (23) in the wiring layer (25). The current detection patterns (25a, 25b) are electrically connected to the via (24) located inside the electrode (23).

このようにしても、表面側の配線パターン(26,27)と電極(23)の内側に位置するビア(24)とからなるA部に発生する電圧値は、ほぼ表面側シャント抵抗(22a)に発生する電圧値となり、裏面側の配線パターン(36,37)と電極(23)の内側に位置するビア(24)とからなるB部に発生する電圧値は、ほぼ裏面側シャント抵抗(22b)に発生する電圧値となる。従って、第1変形例と同様の効果を得ることができる。   Even in this case, the voltage value generated in the part A composed of the wiring patterns (26, 27) on the surface side and the vias (24) located inside the electrodes (23) is substantially equal to the shunt resistance (22a) on the surface side. The voltage value generated in part B consisting of the wiring pattern (36, 37) on the back surface side and the via (24) located inside the electrode (23) is substantially the shunt resistance (22b ) Is generated. Therefore, the same effect as that of the first modification can be obtained.

《発明の実施形態2》
本発明の実施形態2について説明する。
<< Embodiment 2 of the Invention >>
A second embodiment of the present invention will be described.

図10はシャント抵抗(22)を含む電子回路装置(20)の模式的な平面構成を表している。図10に示すように、本実施形態に係る電子回路装置(20)を構成する表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)とは、電極(23)の長手方向にずれて配置されているものの、平面視では互いの一部が重なるように配置されている。   FIG. 10 shows a schematic plan configuration of the electronic circuit device (20) including the shunt resistor (22). As shown in FIG. 10, the front side shunt resistor (22a) and the rear side shunt resistor (22b) constituting the electronic circuit device (20) according to the present embodiment are arranged so as to be shifted in the longitudinal direction of the electrode (23). However, they are arranged so that parts of each other overlap each other in plan view.

−実施形態2の効果−
表面側の配線パターン(26,27)と裏面側の配線パターン(図示せず)とを電気的に接続するビア(24)は、実施形態1と同様に、配線パターン(26,27)等の本体にのみ設けてもよい。この場合は、実施形態1と同様の効果を得ることができる。
-Effect of Embodiment 2-
Vias (24) for electrically connecting the wiring patterns (26, 27) on the front surface side and the wiring patterns (not shown) on the back surface side are the same as in the first embodiment, such as the wiring patterns (26, 27). You may provide only in a main body. In this case, the same effect as in the first embodiment can be obtained.

また、実施形態1の第1〜第3変形例のように、少なくとも2つのビア(24)を、互いに対向する電極(23)の内側に突き出す電流検出パターン(26b,27b)に直接に接続される構成とすると、上記の第1〜第3変形例と同様の効果を得ることができる。   Further, as in the first to third modifications of the first embodiment, at least two vias (24) are directly connected to the current detection patterns (26b, 27b) protruding inside the electrodes (23) facing each other. With this configuration, the same effects as those of the first to third modifications can be obtained.

−実施形態2の変形例−
本実施形態の変形例として、表面側シャント抵抗(22a)と裏面側シャント抵抗(22b)とは、規定のワット数が確保される限り、平面寸法が異なっていてもよい。
-Modification of Embodiment 2-
As a modification of the present embodiment, the surface side shunt resistance (22a) and the back surface side shunt resistance (22b) may have different plane dimensions as long as a prescribed wattage is secured.

なお、以上の実施形態及び変形例は、本質的に好ましい例示であって、本発明、その適用物又はその用途の範囲を制限することを意図しない。   In addition, the above embodiment and modification are essentially preferable illustrations, Comprising: It does not intend restrict | limiting the range of this invention, its application thing, or its use.

本発明は、電流検出用のシャント抵抗を備え、部品の放熱性を損なうことなく電流検出精度が向上する電子回路装置に有用である。   INDUSTRIAL APPLICABILITY The present invention is useful for an electronic circuit device that includes a shunt resistor for current detection and improves current detection accuracy without impairing heat dissipation of components.

1 電力変換装置
7 電流検出回路
7a 電圧検出器
20 電子回路装置
21 基板
21A 多層配線基板
22 シャント抵抗
22a 表面側シャント抵抗(第1のシャント抵抗)
22b 裏面側シャント抵抗(第2のシャント抵抗)
23 電極(電気的接続部)
24 ビア
25 配線層
25a 電流検出パターン
25b 電流検出パターン
26 表面流入側配線パターン(第1の配線パターン)
26a 電流流入部
26b 電流検出パターン
27 表面流出側配線パターン(第1の配線パターン)
27a 電流流出部
27b 電流検出パターン
36 裏面流入側配線パターン(第2の配線パターン)
36b 電流検出パターン
37 裏面流出側配線パターン(第2の配線パターン)
37b 電流検出パターン
1 Power converter
7 Current detection circuit
7a Voltage detector
20 Electronic circuit equipment
21 Board
21A multilayer wiring board
22 Shunt resistor
22a Surface side shunt resistance (first shunt resistance)
22b Back side shunt resistor (second shunt resistor)
23 Electrodes (electrical connections)
24 Via
25 Wiring layer
25a Current detection pattern
25b Current detection pattern
26 Surface inflow side wiring pattern (first wiring pattern)
26a Current inlet
26b Current detection pattern
27 Surface outflow side wiring pattern (first wiring pattern)
27a Current source
27b Current detection pattern
36 Back side inflow wiring pattern (second wiring pattern)
36b Current detection pattern
37 Backside outflow side wiring pattern (second wiring pattern)
37b Current detection pattern

Claims (3)

シャント抵抗を備えた電子回路装置であって、
誘電体からなる基板(21)と、
前記基板(21)の表面に設けられた第1の配線パターン(26,27)と、
前記基板(21)の表面に設けられ、前記第1の配線パターン(26,27)と電気的に接続された第1のシャント抵抗(22a)と、
前記基板(21)の裏面に設けられた第2の配線パターン(36,37)と、
前記基板(21)の裏面に設けられ、前記第2の配線パターン(36,37)と電気的に接続された第2のシャント抵抗(22b)と、
電流の流入側及び電流の流出側において前記基板(21)を貫通して、前記第1の配線パターン(26,27)と前記第2の配線パターン(36,37)とを電気的に接続するビア(24)とを備えていることを特徴とする電子回路装置。
An electronic circuit device having a shunt resistor,
A dielectric substrate (21);
A first wiring pattern (26, 27) provided on the surface of the substrate (21);
A first shunt resistor (22a) provided on the surface of the substrate (21) and electrically connected to the first wiring pattern (26, 27);
A second wiring pattern (36, 37) provided on the back surface of the substrate (21);
A second shunt resistor (22b) provided on the back surface of the substrate (21) and electrically connected to the second wiring pattern (36, 37);
The first wiring pattern (26, 27) and the second wiring pattern (36, 37) are electrically connected through the substrate (21) on the current inflow side and the current outflow side. An electronic circuit device comprising a via (24).
請求項1において、
前記ビア(24)は、前記基板(21)における前記第1のシャント抵抗(22a)と前記第2のシャント抵抗(22b)とが平面視で重なる領域に配置されていることを特徴とする電子回路装置。
In claim 1,
The via (24) is arranged in a region where the first shunt resistor (22a) and the second shunt resistor (22b) in the substrate (21) overlap in a plan view. Circuit device.
請求項1又は2において、
前記第1のシャント抵抗(22a)と前記第2のシャント抵抗(22b)とは、平面視において互いの少なくとも一部が重なるように設けられていることを特徴とする電子回路装置。
In claim 1 or 2,
The electronic circuit device, wherein the first shunt resistor (22a) and the second shunt resistor (22b) are provided so that at least a part of each other overlaps in a plan view.
JP2014253966A 2014-12-16 2014-12-16 Electronic circuit device Pending JP2016115834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014253966A JP2016115834A (en) 2014-12-16 2014-12-16 Electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014253966A JP2016115834A (en) 2014-12-16 2014-12-16 Electronic circuit device

Publications (1)

Publication Number Publication Date
JP2016115834A true JP2016115834A (en) 2016-06-23

Family

ID=56140201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014253966A Pending JP2016115834A (en) 2014-12-16 2014-12-16 Electronic circuit device

Country Status (1)

Country Link
JP (1) JP2016115834A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170964A1 (en) * 2019-02-18 2020-08-27 株式会社Gsユアサ Electricity storage device, and method for adjusting temperature of resistor
WO2020241517A1 (en) * 2019-05-29 2020-12-03 三菱電機株式会社 Voltage divider device
JP2021057407A (en) * 2019-09-27 2021-04-08 ダイキン工業株式会社 Electronic circuit device
WO2021182766A1 (en) * 2020-03-10 2021-09-16 Hanon Systems Arrangement for current measurement

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170964A1 (en) * 2019-02-18 2020-08-27 株式会社Gsユアサ Electricity storage device, and method for adjusting temperature of resistor
JPWO2020170964A1 (en) * 2019-02-18 2021-12-23 株式会社Gsユアサ How to adjust the temperature of power storage devices and resistors
WO2020241517A1 (en) * 2019-05-29 2020-12-03 三菱電機株式会社 Voltage divider device
JPWO2020241517A1 (en) * 2019-05-29 2021-10-21 三菱電機株式会社 Pressure divider
JP7069414B2 (en) 2019-05-29 2022-05-17 三菱電機株式会社 Pressure divider
JP2021057407A (en) * 2019-09-27 2021-04-08 ダイキン工業株式会社 Electronic circuit device
WO2021182766A1 (en) * 2020-03-10 2021-09-16 Hanon Systems Arrangement for current measurement

Similar Documents

Publication Publication Date Title
US9237653B2 (en) Electronic circuit apparatus
JP5622043B2 (en) Inverter device
JP6119602B2 (en) Electronic equipment
EP2808892B1 (en) Inverter unit
JP2016115834A (en) Electronic circuit device
WO2017168860A1 (en) Electric power conversion device
JP2011199162A (en) Semiconductor device
JP2006197735A (en) Inverter
JP6352200B2 (en) Semiconductor device
JP6490027B2 (en) Semiconductor device
JP2015033149A (en) Drive unit of semiconductor element and power conversion device using the same
JP6609860B2 (en) Substrate, electric compressor, and air conditioner
JP5724990B2 (en) Electronic circuit equipment
JP6483963B2 (en) Power converter
JP2020087986A (en) Power semiconductor device
JP2017225267A (en) Inverter module
JP2017028058A (en) Electronic circuit device
JP2019174187A (en) Electronic circuit device
JP2017203624A (en) Electronic circuit device
KR102641246B1 (en) Inverter board
JP2019012017A (en) Circuit board and motor controller
JP6989760B2 (en) Electronics
KR20170090135A (en) Inverter package
JP2017200391A (en) Full bridge circuit and power conversion device
WO2015115130A1 (en) Semiconductor device