JP2016111513A - 駆動装置およびそれを用いた半導体装置 - Google Patents

Abstract

【課題】フォトカプラを２個用いることなく、半導体スイッチの高速スイッチ動作を実現することができる駆動装置およびそれを用いた半導体装置を提供する。【解決手段】駆動装置１は、発光部２と、受光部３と、容量素子４と、駆動回路５とを備えている。発光部２は、電気信号を光に変換する。受光部３は、発光部２に光学的に結合されており、発光部２からの光を受けると光起電力を発生する。容量素子４は、受光部３に電気的に接続されており、受光部３の出力によって充電される。駆動回路５は、受光部３に電気的に接続されており、受光部３の出力の立ち上がりから遅延時間の経過後に、容量素子４に蓄積されている電気エネルギーを用いて一対の出力端１１，１２間に駆動信号を発生する。【選択図】図１

Description

本発明は、一般に駆動装置およびそれを用いた半導体装置に関し、より詳細には入力された電気信号に応じて半導体スイッチを駆動する駆動装置およびそれを用いた半導体装置に関する。

従来、この種の半導体装置としては、フォトカプラにより入力信号と電気的に絶縁された出力信号を得るように構成され、この電気信号により半導体スイッチ（主スイッチ）を駆動するように構成された装置が知られている（たとえば特許文献１参照）。

特許文献１に記載の半導体装置（光半導体リレー）は、それぞれ発光素子と受光素子とからなるオン動作用フォトカプラおよびオフ動作用フォトカプラと、各フォトカプラの受光素子で発生する電力を蓄積する小電源回路とを備えている。この半導体装置は、小電源回路に蓄積された電力（小電源）を利用してフォトカプラの受光素子の出力を増幅する増幅器をさらに備えている。ここで、オン動作用フォトカプラはオン信号の入力時に受光素子で電力を発生し、オフ動作用フォトカプラはオフ信号の入力時に受光素子で電力を発生する。小電源回路は、整流ダイオードとコンデンサとからなり、受光素子に発生する電力でコンデンサが充電される。

特許文献１に記載の半導体装置は、オフ信号の入力時にオフ動作用フォトカプラの受光素子に発生する電力を小電源回路のコンデンサに蓄積する。そして、半導体装置は、入力がオン信号に切り替わると、小電源回路に蓄積された電力を利用して、オン動作用フォトカプラの受光素子の出力を増幅器にて増幅し、半導体スイッチのゲート−ソース間に印加する。半導体装置は、このように受光素子で得られる動作信号を増幅して半導体スイッチのゲートを強力に駆動することにより、高速スイッチ動作を達成する。

特開平１−２１５０７２号公報

しかし、特許文献１に記載の構成では、高速スイッチ動作を実現するために、半導体スイッチを駆動する駆動装置に、発光素子と受光素子とからなるフォトカプラが２個必要であるので、駆動装置の小型化や低コスト化が困難である。

本発明は上記事由に鑑みてなされており、フォトカプラを２個用いることなく、半導体スイッチの高速スイッチ動作を実現することができる駆動装置およびそれを用いた半導体装置を提供することを目的とする。

本発明の駆動装置は、電気信号を光に変換する発光部と、前記発光部に光学的に結合されており、前記発光部からの光を受けると光起電力を発生する受光部と、前記受光部に電気的に接続されており、前記受光部の出力によって充電される容量素子と、前記受光部に電気的に接続されており、前記受光部の出力の立ち上がりから遅延時間の経過後に、前記容量素子に蓄積されている電気エネルギーを用いて一対の出力端間に駆動信号を発生する駆動回路とを備えることを特徴とする。

この駆動装置において、前記駆動回路は、前記受光部に電気的に接続されており、前記受光部の出力の立ち上がりから前記遅延時間だけ遅れて変化するトリガ信号をトリガ端子から出力するタイマと、前記容量素子に電気的に接続されており、前記容量素子に蓄積されている電気エネルギーを用いて前記トリガ信号を増幅し前記一対の出力端間に前記駆動信号を発生する増幅部と、前記受光部における前記タイマとの接続点と前記容量素子における前記増幅部との接続点との間に電気的に接続されており、前記容量素子から前記受光部への逆流を防止する整流素子とを有することが望ましい。

この駆動装置において、前記増幅部は、Ｐチャネル型の電界効果トランジスタからなる第１スイッチング素子と、Ｎチャネル型の電界効果トランジスタからなる第２スイッチング素子とを有し、前記第１スイッチング素子のソースは、前記容量素子の高電位側の端子に電気的に接続されており、前記第２スイッチング素子のソースは、前記容量素子の低電位側の端子に電気的に接続されており、前記第１スイッチング素子のドレインは、前記第２スイッチング素子のドレインに電気的に接続されており、前記第１スイッチング素子のゲートおよび前記第２スイッチング素子のゲートは、前記タイマにおける前記トリガ端子に電気的に接続されており、前記一対の出力端の一方は前記第２スイッチング素子のドレインからなり、他方は前記第２スイッチング素子のソースからなることがより望ましい。

この駆動装置において、前記タイマは、第１抵抗および第２抵抗の直列回路からなる第１アームと、第３抵抗およびコンデンサの直列回路からなる第２アームと、前記第１抵抗および前記第２抵抗の接続点からなる第１接続点の電位と、前記第３抵抗および前記コンデンサの接続点からなる第２接続点の電位とを比較し、比較結果を前記トリガ信号として前記トリガ端子から出力する比較器とを有し、前記第１アームは、前記受光部および前記整流素子の直列回路の両端間に電気的に接続されており、前記第２アームは、前記第３抵抗および前記コンデンサのうち前記第３抵抗が高電位側となるように前記受光部の両端間に電気的に接続されていることがより望ましい。

あるいは、上記駆動装置において、前記タイマは、第１抵抗および第２抵抗の直列回路からなる第１アームと、定電流源およびコンデンサの直列回路からなる第２アームと、前記第１抵抗および前記第２抵抗の接続点からなる第１接続点の電位と、前記定電流源および前記コンデンサの接続点からなる第２接続点の電位とを比較し、比較結果を前記トリガ信号として前記トリガ端子から出力する比較器とを有し、前記第１アームは、前記受光部および前記整流素子の直列回路の両端間に電気的に接続されており、前記第２アームは、前記定電流源および前記コンデンサのうち前記定電流源が高電位側となるように前記受光部の両端間に電気的に接続されており、前記定電流源は、前記受光部の出力を受けて前記コンデンサに定電流を流すように構成されていてもよい。

また、上記駆動装置において、前記タイマは、前記第３抵抗と前記コンデンサとの間に電気的に接続されており、前記トリガ信号に応じて前記第３抵抗と前記コンデンサとを電気的に切り離す開閉器をさらに有し、前記第２接続点は、前記開閉器と前記第３抵抗との接続点であってもよい。

本発明の半導体装置は、上記駆動装置と、前記一対の出力端に電気的に接続され、前記駆動信号に応じてオン、オフが切り替わる半導体スイッチとを備えることを特徴とする。

本発明は、駆動回路で遅延時間を設けることにより、まず容量素子を充電し、遅延時間の経過後、容量素子に蓄積された電気エネルギーを駆動信号に用いるようにしているので、発光部および受光部は１組あればよい。したがって、本発明は、フォトカプラを２個用いることなく、半導体スイッチの高速スイッチ動作を実現することができる、という利点がある。

実施形態１に係る半導体装置の概略構成を示す回路図である。 実施形態１に係る駆動装置の構成を示す回路図である。 実施形態１に係る半導体装置の動作を示すタイミングチャートである。 実施形態２に係る駆動装置の構成を示す回路図である。 実施形態３に係る駆動装置の構成を示す回路図である。 実施形態３に係る半導体装置の動作を示すタイミングチャートである。

（実施形態１）
本実施形態の駆動装置１は、図１に示すように、発光部２と、受光部３と、容量素子４と、駆動回路５とを備えている。

発光部２は、電気信号を光に変換する。受光部３は、発光部２に光学的に結合されており、発光部２からの光を受けると光起電力を発生する。容量素子４は、受光部３に電気的に接続されており、受光部３の出力によって充電される。駆動回路５は、受光部３に電気的に接続されており、受光部３の出力の立ち上がりから遅延時間の経過後に、容量素子４に蓄積されている電気エネルギーを用いて一対の出力端１１，１２間に駆動信号を発生する。

また、図１の例においては、一対の出力端１１，１２は、出力用の半導体スイッチ６のゲート−ソース間に電気的に接続されている。これにより、駆動装置１は、一対の出力端１１，１２間に発生する駆動信号を用いて、半導体スイッチ６を駆動する。

この構成によれば、駆動装置１は、容量素子４に蓄積されている電気エネルギーを用いて一対の出力端１１，１２間に駆動信号を発生するので、受光部３の出力を用いて駆動信号を生成する場合に比べて、駆動信号の立ち上がり時の電気エネルギーを大きくできる。したがって、駆動装置１は、駆動信号の立ち上がりから出力用の半導体スイッチ６がオンするまでに要する時間を短縮でき、半導体スイッチ６の高速スイッチ動作を実現することができる。その結果、本実施形態の駆動装置１は、半導体スイッチ６でのスイッチングロスを低減できる。

しかも、この駆動装置１は、駆動回路５で遅延時間を設けることにより、まず容量素子４を充電し、遅延時間の経過後、容量素子４に蓄積された電気エネルギーを駆動信号に用いるようにしているので、発光部２および受光部３は１組あればよい。すなわち、本実施形態の駆動装置１は、フォトカプラを２組用いることなく、半導体スイッチ６の高速スイッチ動作を実現することができる、という利点がある。

以下、本実施形態の駆動装置１およびそれを用いた半導体装置１０について詳しく説明する。以下に説明する駆動装置１および半導体装置１０は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

＜半導体装置＞
本実施形態の駆動装置１は、上述したように一対の出力端１１，１２が出力用の半導体スイッチ６のゲート−ソース間に電気的に接続されている。これにより、駆動装置１は、半導体スイッチ６を駆動するためのドライバとして用いることができる。そして、この駆動装置１は、駆動回路５の出力（駆動信号）によって駆動される半導体スイッチ６と共に半導体装置１０を構成する。言い換えれば、半導体装置１０は、図１に示すように、駆動装置１と、一対の出力端１１，１２に電気的に接続され、駆動信号に応じてオン、オフが切り替わる半導体スイッチ６とを備えている。

半導体装置１０は、たとえば半導体リレーとして用いられる。半導体リレーは、メカニカルリレーのような可動接点を持たない無接点リレーであり、たとえばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、ＤＣモータの各種の制御など、種々の用途がある。半導体リレーでは、半導体スイッチ６が、メカニカルリレーにおける接点の機能を果たすことになる。

図１の例では、半導体スイッチ６はＮチャネル型のエンハンスメント型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなる。半導体スイッチ６のゲートは駆動装置１の高電位側の出力端１１と電気的に接続され、半導体スイッチ６のソースは駆動装置１の低電位側の出力端１２と電気的に接続されている。すなわち、半導体スイッチ６は、ゲート−ソース間に駆動回路５の出力端（一対の出力端１１，１２）が電気的に接続され、駆動回路５の出力（駆動信号）により、半導体スイッチ６のドレイン−ソース間がオン、オフされる。ここにおいて、半導体スイッチ６のドレイン−ソース間には、一対の接点端子１０１，１０２が電気的に接続されている。

このように構成される半導体装置１０は、駆動装置１の一対の入力端１３，１４間へ電気信号が入力されていないときには、半導体スイッチ６がオフである。このとき、一対の接点端子１０１，１０２間は非導通となる。一方、駆動装置１の一対の入力端１３，１４間へ電気信号が入力されて発光部２が発光すると、受光部３に発生する光起電力により、駆動回路５は、容量素子４に蓄積された電気エネルギーを用いて半導体スイッチ６をオンする。このとき、一対の接点端子１０１，１０２間は導通する。すなわち、半導体装置１０は、駆動装置１の駆動に伴い半導体スイッチ６のオン、オフを切り替えて、一対の接点端子１０１，１０２間の導通、非導通を切り替える。

よって、半導体装置１０は、直流電源と負荷との間に一対の接点端子１０１，１０２が電気的に接続される場合、一対の接点端子１０１，１０２間の導通、非導通を切り替えることによって、負荷への電力供給をオンオフすることができる。この場合、直流電源から一対の接点端子１０１，１０２間に印加される出力電圧Ｖ５は、一対の接点端子１０１，１０２間が導通していればＬ（Low）レベルとなり、一対の接点端子１０１，１０２間が非導通であればＨ（High）レベルとなる。

なお、図１の例に限らず、半導体装置１０に用いられる半導体スイッチ６は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）など、ＭＯＳＦＥＴ以外のスイッチング素子であってもよい。

＜駆動装置の構成＞
本実施形態の駆動装置１は、図１に示すように、発光部２、受光部３、容量素子４、および駆動回路５に加えて、一対の出力端１１，１２と一対の入力端１３，１４とを備えている。ただし、一対の出力端１１，１２および一対の入力端１３，１４はそれぞれ端子としての実体を有さなくてもよく、たとえば駆動回路５と半導体スイッチ６とが同一チップ上に形成され端子を介さずに直接接続されていてもよい。

発光部２は、図１に示すように、一対の入力端１３，１４間に電気的に接続されている。発光部２は、本実施形態では一例として発光ダイオード（ＬＥＤ：Light Emitting Diode）である。発光部２のアノードは入力端１３に電気的に接続され、発光部２のカソードは入力端１４に電気的に接続されている。したがって、発光部２は、一対の入力端１３，１４間に電圧が印加されると発光する。以下では、一対の入力端１３，１４間に印加される電圧を入力信号Ｖ０という。なお、発光部２は、発光ダイオードに限らず、電気信号を光に変換する構成、つまり入力信号Ｖ０がＨレベルになると発光する構成であればよく、たとえば有機ＥＬ（Electro Luminescence）素子などであってもよい。

受光部３は、発光部２とは電気的に絶縁されており、且つ発光部２と光学的に結合されている。受光部３は、本実施形態では一例として複数のフォトダイオード３１，３１，…が直列に接続されたフォトダイオードアレイである。この受光部３は、発光部２と対向するように配置されることにより、発光部２と光学的に結合される。受光部３は発光部２と共にフォトカプラを構成する。なお、受光部３は、発光部２からの光を受けて光起電力を発生する構成であればよく、フォトダイオードアレイに限らず、たとえば一つのフォトダイオード、フォトトランジスタ、太陽電池などを用いて構成されていてもよい。

容量素子４は、コンデンサ（キャパシタ）であって、受光部３の両端間に電気的に接続されている。ここでは、容量素子４の一方の端子は、後述する整流素子９を介して受光部３の正極（アノード）と電気的に接続され、容量素子４の他方の端子は、受光部３の負極（カソード）と直接、電気的に接続されている。

これにより、駆動装置１は、一対の入力端１３，１４間に印加される入力信号Ｖ０がＨレベルになると、発光部２が発光して受光部３にて光起電力が発生する。駆動装置１は、受光部３で発生した光起電力が整流素子９を通して容量素子４に供給されることで、容量素子４が充電される。つまり、容量素子４は、受光部３の出力（光起電力）によって充電される。

ところで、本実施形態の駆動装置１は、図１に示すように、タイマ７と、増幅部８と、整流素子９とを駆動回路５に有している。つまり、駆動回路５は、タイマ７と、増幅部８と、整流素子９とを有している。

タイマ７は、受光部３に電気的に接続されており、受光部３の出力の立ち上がりから遅延時間だけ遅れて変化するトリガ信号Ｖ３をトリガ端子７０１から出力する。すなわち、タイマ７は、受光部３の出力（光起電力）を受けると、受光部３の出力に対して遅延時間だけ遅れたトリガ信号Ｖ３を出力する遅延回路である。トリガ信号Ｖ３は、少なくとも受光部３の出力の立ち上がりから遅延時間だけ遅れて変化すればよいが、本実施形態では、トリガ信号Ｖ３は、受光部３の出力の立ち下がりからも遅延時間だけ遅れて変化する。ここで、受光部３の出力の立ち上がり時の遅延時間と立ち下がり時の遅延時間とは、同一の長さでなくてもよい。

増幅部８は、容量素子４に電気的に接続されており、容量素子４に蓄積されている電気エネルギーを用いてトリガ信号Ｖ３を増幅し一対の出力端１１，１２間に駆動信号Ｖ４を発生する。すなわち、増幅部８は、トリガ信号Ｖ３を増幅し、増幅後のトリガ信号Ｖ３を駆動信号Ｖ４として一対の出力端１１，１２間に出力する。これにより、駆動回路５は、受光部３の出力の立ち上がりから遅延時間の経過後に、容量素子４に蓄積されている電気エネルギーを用いて一対の出力端１１，１２間に駆動信号Ｖ４を発生することとなる。

整流素子９は、受光部３におけるタイマ７との接続点と、容量素子４における増幅部８との接続点との間に電気的に接続されており、容量素子４から受光部３への逆流を防止する。つまり、整流素子９は、受光部３から容量素子４への電流経路のうち、タイマ７と増幅部８との間の位置に挿入されている。本実施形態では、整流素子９はダイオードからなる。整流素子９のアノードは、受光部３の正極（アノード）と電気的に接続されている。整流素子９のカソードは、容量素子４の高電位側の端子と電気的に接続されている。これにより、受光部３で発生した光起電力は容量素子４およびタイマ７に供給されるが、容量素子４に蓄積された電気エネルギーが逆流してタイマ７に入力されることを防止できる。よって、容量素子４に蓄積された電気エネルギーは、増幅部８でのみ使用されることになる。

次に、本実施形態の駆動回路５の具体的な構成について図２を参照して説明する。なお、図２では、駆動装置１の要部のみを示しており、発光部２および一対の入力端１３，１４の図示を省略している。

まず、増幅部８の具体的な構成について説明する。増幅部８は、図２に示すように、第１スイッチング素子８１と、第２スイッチング素子８２とを有している。

第１スイッチング素子８１は、Ｐチャネル型の電界効果トランジスタからなる。第２スイッチング素子８２は、Ｎチャネル型の電界効果トランジスタからなる。本実施形態では、第１スイッチング素子８１および第２スイッチング素子８２は、いずれもエンハンスメント型のＭＯＳＦＥＴである。

第１スイッチング素子８１のソースは、容量素子４の高電位側の端子に電気的に接続されている。つまり、第１スイッチング素子８１のソースは、整流素子９のカソードに電気的に接続されている。一方、第２スイッチング素子８２のソースは、容量素子４の低電位側の端子に電気的に接続されている。つまり、第２スイッチング素子８２のソースは、受光部３の負極（カソード）と電気的に接続されている。

第１スイッチング素子８１のドレインは、第２スイッチング素子８２のドレインに電気的に接続されている。また、第１スイッチング素子８１のゲートおよび第２スイッチング素子８２のゲートは、タイマ７におけるトリガ端子７０１に電気的に接続されている。つまり、第１スイッチング素子８１と第２スイッチング素子８２とは、互いにドレイン同士が電気的に接続され、且つゲート同士が電気的に接続されている。そして、第１スイッチング素子８１および第２スイッチング素子８２の共通のゲートには、タイマ７のトリガ端子７０１が電気的に接続されている。

また、一対の出力端１１，１２の一方（ここでは出力端１１）は第２スイッチング素子８２のドレインからなり、他方（ここでは出力端１２）は第２スイッチング素子８２のソースからなる。言い換えれば、第２スイッチング素子８２のドレイン−ソース間には、一対の出力端１１，１２が電気的に接続されている。

上述した構成により、増幅部８は、タイマ７のトリガ端子７０１に発生するトリガ信号Ｖ３がＬレベルであれば、第１スイッチング素子８１がオン、第２スイッチング素子８２がオフとなる。一方、タイマ７のトリガ端子７０１に発生するトリガ信号Ｖ３がＨレベルであれば、第１スイッチング素子８１がオフ、第２スイッチング素子８２がオンとなる。したがって、増幅部８は、トリガ信号Ｖ３に応じて、一対の出力端１１，１２を容量素子４の両端に接続する状態と、接続しない状態とを切り替えることになる。その結果、一対の出力端１１，１２間には、トリガ信号Ｖ３に応じた駆動信号Ｖ４が容量素子４から印加されることになる。

言い換えれば、増幅部８は、容量素子４に蓄積されている電気エネルギーを用いて、トリガ信号Ｖ３を増幅し一対の出力端１１，１２間に駆動信号Ｖ４を発生する。本実施形態では、増幅部８は、トリガ信号Ｖ３がＨレベルのときにＬレベルの駆動信号Ｖ４を出力し、トリガ信号Ｖ３がＬレベルのときにＨレベルの駆動信号Ｖ４を出力するように、トリガ信号Ｖ３を反転して増幅する。ただし、この構成に限らず、増幅部８は、トリガ信号Ｖ３がＨレベルのときにＨレベルの駆動信号Ｖ４を出力し、トリガ信号Ｖ３がＬレベルのときにＬレベルの駆動信号Ｖ４を出力するように構成されていてもよい。

また、一対の出力端１１，１２が容量素子４の両端に接続されていない状態では、一対の出力端１１，１２間には、第２スイッチング素子８２によって電流経路が形成される。つまり、トリガ信号Ｖ３がＨレベルであるとき、第２スイッチング素子８２がオンとなるため、一対の出力端１１，１２間に電流経路が形成される。

次に、タイマ７の具体的な構成について説明する。タイマ７は、図２に示すように、第１アーム７１と、第２アーム７２と、比較器７３とを有している。

第１アーム７１は、第１抵抗Ｒ１および第２抵抗Ｒ２の直列回路からなる。第２アーム７２は、第３抵抗Ｒ３およびコンデンサＣ１の直列回路からなる。比較器７３は、第１抵抗Ｒ１および第２抵抗Ｒ２の接続点からなる第１接続点７１１の電位と、第３抵抗Ｒ３およびコンデンサＣ１の接続点からなる第２接続点７２１の電位とを比較し、比較結果をトリガ信号Ｖ３としてトリガ端子７０１から出力する。

ここにおいて、比較器７３は、たとえばオペアンプ（演算増幅器）を用いて構成され、＋端子には第１接続点７１１が電気的に接続され、−端子には第２接続点７２１が電気的に接続されている。そのため、比較器７３は、第１接続点７１１の電位が第２接続点７２１の電位より大きければトリガ信号Ｖ３をＨレベルとするように機能する。なお、ここでは、比較器７３は、第１接続点７１１の電位と第２接続点７２１の電位とが同値である場合にはＨレベルの出力（トリガ信号Ｖ３）を発生することとする。

第１アーム７１は、受光部３および整流素子９の直列回路の両端間に電気的に接続されている。ここでは、第１アーム７１は、第１抵抗Ｒ１が高電位側（整流素子９のカソード側）となるように接続されている。これにより、受光部３の両端間には、整流素子９を通して、第１抵抗Ｒ１および第２抵抗Ｒ２の直列回路が接続されることとなり、第２抵抗Ｒ２の両端間には、受光部３の出力を第１抵抗Ｒ１および第２抵抗Ｒ２で分圧した第１電圧Ｖ１が発生する。ここでは説明を簡単にするため、整流素子９での電圧降下は無視できる程度と仮定する。この第１電圧Ｖ１は、第１接続点７１１と、駆動回路５の基準電位点（受光部３の負極）との間に生じる電圧であるから、基準電位を０〔Ｖ〕とすれば、第１接続点７１１の電位と等価である。

しかも、第１アーム７１は、容量素子４の両端間に対しても接続されることになるため、第１アーム７１は、容量素子４の放電経路を形成する。ここで、第１アーム７１のインピーダンスは十分に高く設定されている。したがって、受光部３からの光起電力が消失（減少）しても、容量素子４の両端電圧は殆ど低下せず、第１電圧（第１接続点７１１の電位）Ｖ１は容量素子４の両端電圧によって維持される。

また、第２アーム７２は、第３抵抗Ｒ３およびコンデンサＣ１のうち第３抵抗Ｒ３が高電位側となるように受光部３の両端間に電気的に接続されている。これにより、受光部３の両端間には、第３抵抗Ｒ３およびコンデンサＣ１からなるＲＣ直列回路が接続されることとなり、コンデンサＣ１の両端間に発生する第２電圧Ｖ２は、受光部３の出力によって徐々に上昇する。つまり、コンデンサＣ１の両端間には、受光部３の出力をＲＣ直列回路の時定数で決定される遅延時間だけ遅延させた第２電圧Ｖ２が発生する。この第２電圧Ｖ２は、第２接続点７２１と、駆動回路５の基準電位点（受光部３の負極）との間に生じる電圧であるから、基準電位を０〔Ｖ〕とすれば、第２接続点７２１の電位と等価である。

上述した構成により、受光部３で光起電力が発生すると、第１電圧（第１接続点７１１の電位）Ｖ１はすぐに上昇し、第２電圧（第２接続点７２１の電位）Ｖ２は第１電圧Ｖ１より遅れて徐々に上昇する。そのため、受光部３で光起電力が発生してからしばらくの間（Ｖ１≧Ｖ２の間）は比較器７３の出力はＨレベルとなり、その後、第２電圧Ｖ２が上昇して第１電圧Ｖ１より大きくなると比較器７３の出力はＬレベルとなる。言い換えれば、タイマ７は、受光部３の出力の立ち上がりから遅延時間だけ遅れて変化するトリガ信号Ｖ３をトリガ端子７０１から出力する。

さらに、上述した構成によれば、受光部３からの光起電力が消失（減少）すると、第１電圧（第１接続点７１１の電位）Ｖ１は維持されるのに対し、第２電圧（第２接続点７２１の電位）Ｖ２は徐々に低下する。そのため、受光部３の出力（光起電力）が消失してからしばらくの間（Ｖ１＜Ｖ２の間）は比較器７３の出力はＬレベルとなり、その後、第２電圧Ｖ２が低下して第１電圧Ｖ１以下になると比較器７３の出力はＨレベルとなる。言い換えれば、タイマ７は、受光部３の出力の立ち下がりから遅延時間だけ遅れて変化するトリガ信号Ｖ３をトリガ端子７０１から出力する。

なお、ここでいうトリガ信号Ｖ３の変化は、トリガ信号Ｖ３のＨレベルからＬレベルへの変化（立ち下がり）、あるいはトリガ信号Ｖ３のＬレベルからＨレベルへの変化（立ち上がり）を意味している。つまり、トリガ信号Ｖ３は、受光部３の出力の立ち上がりおよび立下がりからそれぞれ遅延時間だけ遅れてＨレベルとＬレベルとが切り替わることになる。

本実施形態では、タイマ７は、第１電圧Ｖ１が第２電圧Ｖ２より小さいときにＬレベルのトリガ信号Ｖ３を出力し、第１電圧Ｖ１が第２電圧Ｖ２より大きいときにＨレベルのトリガ信号Ｖ３を出力する。ただし、この構成に限らず、タイマ７は、第１電圧Ｖ１が第２電圧Ｖ２より大きいときにＬレベルのトリガ信号Ｖ３を出力し、第１電圧Ｖ１が第２電圧Ｖ２より小さいときにＨレベルのトリガ信号Ｖ３を出力するように構成されていてもよい。

なお、部品点数の削減や小型化のためには、発光部２と、受光部３と、容量素子４と、駆動回路５と、半導体スイッチ６とのうち、一部または全部は、１チップに集積化されることが望ましい。

＜半導体装置の動作＞
次に、半導体装置１０の動作について図１〜３を参照して説明する。なお、図３は、横軸を時間軸として、入力信号Ｖ０、第１電圧Ｖ１、第２電圧Ｖ２、トリガ信号Ｖ３、駆動信号Ｖ４、および出力信号Ｖ５を表すタイミングチャートである。ここで、図３中の「Ｌ」並びに「０」は、各信号のＬレベル（０〔Ｖ〕）を表し、「Ｈ」は各信号のＨレベルを表している。

まず、入力信号Ｖ０がＬレベルであれば、第１電圧Ｖ１は少なくとも第２電圧Ｖ２以上であるので、トリガ信号Ｖ３はＨレベルであり、駆動信号Ｖ４はＬレベルである。このとき、半導体スイッチ６はオフであるから、一対の接点端子１０１，１０２間は非導通となり、出力電圧Ｖ５はＨレベルとなる。

入力信号Ｖ０がＬレベルからＨレベルに切り替わると、受光部３の出力が立ち上がるが、受光部３の出力の立ち上がりから第１の遅延時間Ｔ１の間は、第１電圧Ｖ１が第２電圧Ｖ２以上であるので、トリガ信号Ｖ３はＨレベルのままである。そのため、受光部３の出力の立ち上がりから第１の遅延時間Ｔ１の間は、駆動信号Ｖ４はＬレベルのままであり、半導体スイッチ６はオフであるから、一対の接点端子１０１，１０２間は非導通となり、出力電圧Ｖ５はＨレベルとなる。この第１の遅延時間Ｔ１においては、受光部３の出力が整流素子９を介して容量素子４に与えられ、容量素子４が充電されることになる。

受光部３の出力の立ち上がりから第１の遅延時間Ｔ１が経過すると、第２電圧Ｖ２が第１電圧Ｖ１より大きくなるので、トリガ信号Ｖ３はＬレベルとなり、駆動信号Ｖ４はＨレベルとなる。このとき、駆動装置１は、容量素子４に蓄積された電気エネルギーを用いて一対の出力端１１，１２間にＨレベルの駆動信号Ｖ４を発生する。したがって、受光部３の出力の立ち上がりから第１の遅延時間Ｔ１が経過すると、容量素子４に蓄積されていた電荷が半導体スイッチ６のゲートに急速に流れ込む。その結果、半導体スイッチ６は、ゲート容量が急速に充電され、駆動信号Ｖ４によって急速にオンするため、一対の接点端子１０１，１０２間が導通し、出力電圧Ｖ５はＬレベルとなる。なお、容量素子４の容量は、半導体スイッチ６のゲート容量に比べて十分に大きいため、半導体スイッチ６がオンすることによって容量素子４の両端電圧が大幅に低下することはなく、第１電圧Ｖ１は容量素子４の両端電圧によって維持される。

その後、入力信号Ｖ０がＨレベルの間は、第２電圧Ｖ２は第１電圧Ｖ１よりも大きいので、トリガ信号Ｖ３はＬレベルのままであり、駆動信号Ｖ４はＨレベルのままである。このとき、半導体スイッチ６はオンであるから、一対の接点端子１０１，１０２間は導通しており、出力電圧Ｖ５はＬレベルとなる。

一方、入力信号Ｖ０がＨレベルからＬレベルに切り替わると、受光部３の出力が消失する（立ち下がる）が、受光部３の出力の立ち下がりから第２の遅延時間Ｔ２の間は、第２電圧Ｖ２が第１電圧Ｖ１より大きいので、トリガ信号Ｖ３はＬレベルのままである。そのため、受光部３の出力の立ち下がりから第２の遅延時間Ｔ２の間は、駆動信号Ｖ４はＨレベルのままであり、半導体スイッチ６はオンであるから、一対の接点端子１０１，１０２間は導通しており、出力電圧Ｖ５はＬレベルとなる。

受光部３の出力の立ち下がりから第２の遅延時間Ｔ２が経過すると、第１電圧Ｖ１が第２電圧Ｖ２以上となるので、トリガ信号Ｖ３はＨレベルとなり、駆動信号Ｖ４はＬレベルとなる。このとき、駆動装置１は、増幅部８の第２スイッチング素子８２がオンすることで、一対の出力端１１，１２間に第２スイッチング素子８２を通る電流経路が形成される。したがって、受光部３の出力の立ち下がりから第２の遅延時間Ｔ２が経過すると、半導体スイッチ６は、ゲート容量が急速に放電され急速にオフするため、一対の接点端子１０１，１０２間が非導通となり、出力電圧Ｖ５はＨレベルとなる。なお、このとき第１スイッチング素子８１がオフするので、容量素子４の両端電圧は第２電圧Ｖ２に比べてゆっくりと低下する。

ところで、上述した第１の遅延時間Ｔ１および第２の遅延時間Ｔ２は、いずれもタイマ７を構成する第２アーム７２（ＲＣ直列回路）の時定数によって決定される。ここで、第１の遅延時間Ｔ１は容量素子４の充電時間に当たるため、第２アーム７２の時定数は、容量素子４の容量や受光部３の出力の大きさに応じて設定されることが好ましい。また、第２の遅延時間Ｔ２は、第１の遅延時間Ｔ１と同じ時間長さでなくてもよく、たとえば第１の遅延時間Ｔ１より短くてもよい。ただし、第２の遅延時間Ｔ２が第１の遅延時間Ｔ１と同じ時間長さであれば、入力信号Ｖ０と略同一波形の駆動信号Ｖ４を実現でき、入力信号Ｖ０と駆動信号Ｖ４との間の波形歪みを抑制できるという利点がある。

＜効果＞
以上説明した本実施形態の駆動装置１および半導体装置１０によれば、駆動回路５は、受光部３の出力の立ち上がりから遅延時間の経過後に、容量素子４に蓄積されている電気エネルギーを用いて一対の出力端１１，１２間に駆動信号Ｖ４を発生する。すなわち、駆動信号Ｖ４は容量素子４に蓄積されている電気エネルギーを用いて発生するので、受光部３の出力を用いて生成される駆動信号に比べて、立ち上がり時の電気エネルギーを大きくできる。したがって、受光部３の出力の立ち上がりから遅延時間（第１の遅延時間Ｔ１）が経過し駆動信号Ｖ４が立ち上がると、容量素子４の電荷が半導体スイッチ６のゲートに急速に流れ込み、半導体スイッチ６は、ゲート容量が急速に充電されて急速にオンする。その結果、駆動装置１および半導体装置１０は、駆動信号Ｖ４の立ち上がり（受光部３の出力の立ち上がりから遅延時間の経過後）から出力用の半導体スイッチ６がオンするまでの時間を短縮でき、半導体スイッチ６の高速スイッチ動作を実現することができる。これにより、本実施形態の駆動装置１および半導体装置１０は、半導体スイッチ６でのスイッチングロスを低減することができる。

しかも、駆動装置１および半導体装置１０は、駆動回路５で遅延時間を設けることにより、まず容量素子４を充電し、遅延時間の経過後、容量素子４に蓄積された電気エネルギーを駆動信号Ｖ４に用いるので、発光部２および受光部３は１組あればよい。よって、本実施形態の駆動装置１および半導体装置１０は、フォトカプラを２組用いることなく、半導体スイッチ６の高速スイッチ動作を実現することができる、という利点がある。駆動装置１および半導体装置１０は、フォトカプラが１組になることで、フォトカプラを２組用いる場合に比べて、小型化を図ることが可能である。

また、駆動装置１は、本実施形態のように、駆動回路５が、タイマ７と、増幅部８と、整流素子９とを有していることが好ましい。タイマ７は、受光部３に電気的に接続されており、受光部３の出力の立ち上がりから遅延時間だけ遅れて変化するトリガ信号Ｖ３をトリガ端子７０１から出力する。増幅部８は、容量素子４に電気的に接続されており、容量素子４に蓄積されている電気エネルギーを用いてトリガ信号Ｖ３を増幅し一対の出力端１１，１２間に駆動信号Ｖ４を発生する。整流素子９は、受光部３におけるタイマ７との接続点と、容量素子４における増幅部８との接続点との間に電気的に接続されており、容量素子４から受光部３への逆流を防止する。

この構成によれば、駆動回路５は、タイマ７で発生するトリガ信号Ｖ３を増幅部８にて増幅することにより、容量素子４に蓄積された電気エネルギーを用いて駆動信号Ｖ４を生成し、半導体スイッチ６の高速オン動作を実現することができる。また、駆動回路５は、整流素子９を有することにより、容量素子４に蓄積された電気エネルギーが逆流してタイマ７に入力されることを防止できるため、受光部３の出力が消失した際には、駆動信号Ｖ４を変化させて半導体スイッチ６をオフできる。ただし、この構成は必須の構成ではなく、適宜変更、省略が可能である。

また、増幅部８は、本実施形態のようにＰチャネル型の電界効果トランジスタからなる第１スイッチング素子８１と、Ｎチャネル型の電界効果トランジスタからなる第２スイッチング素子８２とを有していることが好ましい。第１スイッチング素子８１のソースは、容量素子４の高電位側の端子に電気的に接続されており、第２スイッチング素子８２のソースは、容量素子４の低電位側の端子に電気的に接続されている。第１スイッチング素子８１のドレインは、第２スイッチング素子８２のドレインに電気的に接続されている。第１スイッチング素子８１のゲートおよび第２スイッチング素子８２のゲートは、タイマ７におけるトリガ端子７０１に電気的に接続されている。一対の出力端１１，１２の一方は第２スイッチング素子８２のドレインからなり、他方は第２スイッチング素子８２のソースからなる。

この構成によれば、受光部３の出力が消失した際には、トリガ信号Ｖ３に応じて第２スイッチング素子８２がオンすることで、一対の出力端１１，１２間に第２スイッチング素子８２を通る電流経路が形成される。これにより、半導体スイッチ６は、ゲート容量が急速に放電され急速にオフするため、半導体スイッチ６のターンオン時だけでなく、ターンオフ時においても、半導体スイッチ６の高速スイッチ動作を実現することができる。また、この構成によれば、増幅部８の構成が比較的シンプルになる。さらに、タイマ７から増幅部８にゲート電流が流れないため、駆動装置１は、タイマ７に要求されるドライブ能力（出力）を低く抑えることが可能である。ただし、この構成は必須の構成ではなく、適宜変更、省略が可能である。

また、タイマ７は、本実施形態のように、第１抵抗Ｒ１および第２抵抗Ｒ２の直列回路からなる第１アーム７１と、第３抵抗Ｒ３およびコンデンサＣ１の直列回路からなる第２アーム７２と、比較器７３とを有していることが好ましい。比較器７３は、第１抵抗Ｒ１および第２抵抗Ｒ２の接続点からなる第１接続点７１１の電位と、第３抵抗Ｒ３およびコンデンサＣ１の接続点からなる第２接続点７２１の電位とを比較し、比較結果をトリガ信号Ｖ３としてトリガ端子７０１から出力する。第１アーム７１は、受光部３および整流素子９の直列回路の両端間に電気的に接続されている。第２アーム７２は、第３抵抗Ｒ３およびコンデンサＣ１のうち第３抵抗Ｒ３が高電位側となるように受光部３の両端間に電気的に接続されている。

この構成によれば、タイマ７での遅延時間はタイマ７を構成する第２アーム７２（ＲＣ直列回路）の時定数によって決定されるため、遅延時間の設定が容易である。また、タイマ７の構成が比較的シンプルであるため、タイマ７を１チップに集積化することができる。さらに、この構成では、受光部３の出力が消失した際、つまり半導体スイッチ６のターンオフ時においても、受光部３の出力の立ち下がりからトリガ信号Ｖ３が変化するまでの遅延時間を設定することができる。とくに、ターンオン時の遅延時間（第１の遅延時間Ｔ１）とターンオフ時の遅延時間（第２の遅延時間Ｔ２）とが同じ時間長さであれば、入力信号Ｖ０と駆動信号Ｖ４との間の波形歪みを抑制できるという利点がある。ただし、この構成は必須の構成ではなく、適宜変更、省略が可能である。

（実施形態２）
本実施形態の駆動装置１は、図４に示すように、タイマ７のうちの第２アーム７２の構成が実施形態１の駆動装置１とは相違する。以下では、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。なお、図４では、駆動装置１の要部のみを示しており、発光部２および一対の入力端１３，１４の図示を省略している。

本実施形態では、タイマ７は、第１抵抗Ｒ１および第２抵抗Ｒ２の直列回路からなる第１アーム７１と、定電流源７４およびコンデンサＣ１の直列回路からなる第２アーム７２と、比較器７３とを有している。第２アーム７２は、定電流源７４およびコンデンサＣ１のうち定電流源７４が高電位側となるように受光部３の両端間に電気的に接続されている。要するに、本実施形態の駆動装置１は、実施形態１の第２アーム７２における第３抵抗Ｒ３に代えて、定電流源７４を採用しているのであって、その他の構成および機能は実施形態１と同様である。

ここで、定電流源７４は、受光部３の出力を受けてコンデンサＣ１に定電流を流すように構成されている。つまり、定電流源７４は、受光部３で光起電力が発生しているときにコンデンサＣ１に定電流を流すように構成されている。以下、定電流源７４の具体的な構成について図４を参照して説明する。

図４の例では、定電流源７４は、第１半導体素子７４１と、第２半導体素子７４２と、第３半導体素子７４３と、第４半導体素子７４４と、第４抵抗Ｒ４と、第５抵抗Ｒ５とを有している。第１半導体素子７４１および第２半導体素子７４２は、それぞれＮチャネル型のエンハンスメント型ＭＯＳＦＥＴからなる。第３半導体素子７４３および第４半導体素子７４４は、それぞれＰチャネル型のエンハンスメント型ＭＯＳＦＥＴからなる。

第１半導体素子７４１のドレインは、第４抵抗Ｒ４を介して受光部３の正極（アノード）と電気的に接続されている。第１半導体素子７４１のソースは、受光部３の負極（カソード）と直接、電気的に接続されている。第２半導体素子７４２のソースは、第５抵抗Ｒ５を介して受光部３の負極と電気的に接続されている。第２半導体素子７４２のドレインは、第３半導体素子７４３のドレインと電気的に接続されている。第１半導体素子７４１のゲートは、第２半導体素子７４２のソースと電気的に接続されている。第２半導体素子７４２のゲートは、第１半導体素子７４１のドレインと電気的に接続されている。

第３半導体素子７４３のソースは、受光部３の正極（アノード）と直接、電気的に接続されている。第４半導体素子７４４のソースは、受光部３の正極と直接、電気的に接続されている。第４半導体素子７４４のドレインは、コンデンサＣ１を介して受光部３の負極（カソード）と電気的に接続されている。第３半導体素子７４３のゲートおよび第４半導体素子７４４のゲートは、互いに電気的に接続され、第３半導体素子７４３のドレイン（第２半導体素子７４２のドレイン）と電気的に接続されている。

本実施形態では、第２接続点７２１は、定電流源７４およびコンデンサＣ１の接続点、つまり第４半導体素子７４４のドレインからなる。そのため、比較器７３は、第１抵抗Ｒ１および第２抵抗Ｒ２の接続点からなる第１接続点７１１の電位と、定電流源７４およびコンデンサの接続点からなる第２接続点７２１の電位とを比較し、比較結果をトリガ信号Ｖ３としてトリガ端子７０１から出力する。

このように構成されるタイマ７は、受光部３で光起電力が発生すると、定電流源７４が第４半導体素子７４４のソース−ドレイン間に定電流を流すことにより、コンデンサＣ１が徐々に充電される。これにより、コンデンサＣ１の両端間に発生する第２電圧Ｖ２は、受光部３の出力によって徐々に上昇する。

上述した構成により、受光部３で光起電力が発生すると、第１電圧（第１接続点７１１の電位）Ｖ１はすぐに上昇し、第２電圧（第２接続点７２１の電位）Ｖ２は第１電圧Ｖ１より遅れて徐々に上昇する。さらに、上述した構成によれば、受光部３からの光起電力が消失（減少）すると、第１電圧（第１接続点７１１の電位）Ｖ１は維持されるのに対し、第２電圧（第２接続点７２１の電位）Ｖ２は徐々に低下する。

＜効果＞
以上説明した本実施形態の駆動装置１によれば、タイマ７の第２アーム７２をＲＣ直列回路で構成する場合に比べて、遅延時間が同じでも、コンデンサＣ１の容量を小さく抑えることができる。そのため、駆動装置１は、タイマ７に用いるコンデンサＣ１のチップサイズを小さく抑えることができ、小型化、並びに低コスト化を図ることができる。

（実施形態３）
本実施形態の駆動装置１は、図５に示すように、タイマ７のうちの第２アーム７２の構成が実施形態１の駆動装置１とは相違する。以下では、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。なお、図５では、駆動装置１の要部のみを示しており、発光部２および一対の入力端１３，１４の図示を省略している。

本実施形態では、タイマ７は開閉器としての第１開閉器７５をさらに有している。第１開閉器７５は、第３抵抗Ｒ３とコンデンサＣ１との間に電気的に接続されており、トリガ信号Ｖ３に応じて第３抵抗Ｒ３とコンデンサＣ１とを電気的に切り離すように構成されている。ここで、第２接続点７２１は、第１開閉器７５と第３抵抗Ｒ３との接続点である。また、本実施形態では、タイマ７は、コンデンサＣ１の両端間に接続された第２開閉器７６をさらに有している。第２開閉器７６は、トリガ信号Ｖ３に応じてコンデンサＣ１の両端間に電流経路を形成するように構成されている。要するに、本実施形態の駆動装置１は、実施形態１のタイマ７に、第１開閉器７５および第２開閉器７６が付加されているのであって、その他の構成および機能は実施形態１と同様である。

第１開閉器７５および第２開閉器７６は、それぞれトリガ信号Ｖ３に応じてオン、オフが切り替わる半導体スイッチ（たとえばＭＯＳＦＥＴ）を用いて構成されている。第１開閉器７５は、トリガ信号Ｖ３がＬレベルにあるときにオフとなり、トリガ信号Ｖ３がＨレベルにあるときにオンとなる常開型のスイッチである。第２開閉器７６は、トリガ信号Ｖ３がＬレベルにあるときにオンとなり、トリガ信号Ｖ３がＨレベルにあるときにオフとなる常閉型のスイッチである。

＜半導体装置の動作＞
次に、本実施形態の駆動装置１を用いた半導体装置１０の動作について図６を参照して説明する。なお、図６は、横軸を時間軸として、入力信号Ｖ０、第１電圧Ｖ１、第２電圧Ｖ２、トリガ信号Ｖ３、駆動信号Ｖ４、および出力信号Ｖ５を表すタイミングチャートである。ここで、図６中の「Ｌ」並びに「０」は、各信号のＬレベル（０〔Ｖ〕）を表し、「Ｈ」は各信号のＨレベルを表している。

まず、入力信号Ｖ０がＬレベルであれば、第１電圧Ｖ１は少なくとも第２電圧Ｖ２以上であるので、トリガ信号Ｖ３はＨレベルであり、第１開閉器７５はオン、第２開閉器７６はオフである。

入力信号Ｖ０がＬレベルからＨレベルに切り替わると、受光部３の出力が立ち上がるが、受光部３の出力の立ち上がりから第１の遅延時間Ｔ１の間は、第１電圧Ｖ１が第２電圧Ｖ２以上であるので、トリガ信号Ｖ３はＨレベルのままである。このとき、第１開閉器７５はオン、第２開閉器７６はオフであるため、実施形態１と同様に第２電圧Ｖ２は徐々に上昇する。

受光部３の出力の立ち上がりから第１の遅延時間Ｔ１が経過すると、第２電圧Ｖ２が第１電圧Ｖ１より大きくなるので、トリガ信号Ｖ３はＬレベルとなる。そのため、第１開閉器７５はオフし、第２開閉器７６はオンする。第１開閉器７５がオフすることにより、第２電圧Ｖ２は急峻に上昇し受光部３の両端電圧に到達する。このとき、第２開閉器７６がオンすることにより、コンデンサＣ１の放電経路が形成され、コンデンサＣ１は急速に放電される。

その後、入力信号Ｖ０がＨレベルの間は、第２電圧Ｖ２は第１電圧Ｖ１よりも大きいので、トリガ信号Ｖ３はＬレベルのままであり、第１開閉器７５はオフ、第２開閉器７６はオンのままである。

一方、入力信号Ｖ０がＨレベルからＬレベルに切り替わると、受光部３の出力が消失する（立ち下がる）。このとき、第１開閉器７５はオフであるため、第２電圧Ｖ２は受光部３の両端電圧と共に急峻に低下する。そのため、受光部３の出力の立ち下がり後すぐに第１電圧Ｖ１が第２電圧Ｖ２以上となり、トリガ信号Ｖ３はＨレベルとなり、駆動信号Ｖ４はＬレベルとなる。このとき、駆動装置１は、増幅部８の第２スイッチング素子８２がオンすることで、一対の出力端１１，１２間に第２スイッチング素子８２を通る電流経路が形成される。言い換えれば、本実施形態においては、実施形態１における第２の遅延時間Ｔ２が略ゼロになる。

したがって、受光部３の出力が立ち下がると、遅延時間の経過を待つことなく、半導体スイッチ６は、ゲート容量が急速に放電され急速にオフするため、一対の接点端子１０１，１０２間が非導通となり、出力電圧Ｖ５はＨレベルとなる。なお、このとき、トリガ信号Ｖ３はＨレベルとなるので、第１開閉器７５はオンし、第２開閉器７６はオフする。そのため、上述した入力信号Ｖ０がＬレベルの状態に戻る。

＜効果＞
以上説明した本実施形態の駆動装置１によれば、タイマ７は、第３抵抗Ｒ３とコンデンサＣ１との間に電気的に接続されており、トリガ信号Ｖ３に応じて第３抵抗Ｒ３とコンデンサＣ１とを電気的に切り離す開閉器（第１開閉器７５）をさらに有している。第２接続点７２１は、第１開閉器７５と第３抵抗Ｒ３との接続点である。そのため、受光部３の出力が消失した際、つまり半導体スイッチ６のターンオフ時においては、第１開閉器７５がオフしていることで、受光部３の出力の立ち下がり後すぐにトリガ信号Ｖ３を変化させることができる。したがって、この駆動装置１は、受光部３の出力の立ち下がりから駆動信号Ｖ４が変化するまでの時間遅れを短縮することができ、応答速度の向上を図ることができる。

なお、本実施形態の駆動装置１は、タイマ７が少なくとも第１開閉器７５を有していればよく、第２開閉器７６を有することは必須の構成ではなく、第２開閉器７６は適宜省略可能である。すなわち、タイマ７は、第１開閉器７５がオフのときにコンデンサＣ１の放電経路を形成するために第２開閉器７６を有しているのであって、第２開閉器７６以外の構成でコンデンサＣ１の放電経路を形成してもよい。

１ 駆動装置
２ 発光部
３ 受光部
４ 容量素子
５ 駆動回路
６ 半導体スイッチ
７ タイマ
８ 増幅部
９ 整流素子
１０ 半導体装置
１１，１２ 一対の出力端
７１ 第１アーム
７２ 第２アーム
７３ 比較器
７４ 定電流源
７５ （第１）開閉器
８１ 第１スイッチング素子
８２ 第２スイッチング素子
７０１ トリガ端子
７１１ 第１接続点
７２１ 第２接続点
Ｃ１ コンデンサ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｖ３ トリガ信号
Ｖ４ 駆動信号

Claims (7)

1. 電気信号を光に変換する発光部と、
   前記発光部に光学的に結合されており、前記発光部からの光を受けると光起電力を発生する受光部と、
   前記受光部に電気的に接続されており、前記受光部の出力によって充電される容量素子と、
   前記受光部に電気的に接続されており、前記受光部の出力の立ち上がりから遅延時間の経過後に、前記容量素子に蓄積されている電気エネルギーを用いて一対の出力端間に駆動信号を発生する駆動回路とを備える
   ことを特徴とする駆動装置。
2. 前記駆動回路は、
   前記受光部に電気的に接続されており、前記受光部の出力の立ち上がりから前記遅延時間だけ遅れて変化するトリガ信号をトリガ端子から出力するタイマと、
   前記容量素子に電気的に接続されており、前記容量素子に蓄積されている電気エネルギーを用いて前記トリガ信号を増幅し前記一対の出力端間に前記駆動信号を発生する増幅部と、
   前記受光部における前記タイマとの接続点と前記容量素子における前記増幅部との接続点との間に電気的に接続されており、前記容量素子から前記受光部への逆流を防止する整流素子とを有する
   ことを特徴とする請求項１に記載の駆動装置。
3. 前記増幅部は、
   Ｐチャネル型の電界効果トランジスタからなる第１スイッチング素子と、
   Ｎチャネル型の電界効果トランジスタからなる第２スイッチング素子とを有し、
   前記第１スイッチング素子のソースは、前記容量素子の高電位側の端子に電気的に接続されており、
   前記第２スイッチング素子のソースは、前記容量素子の低電位側の端子に電気的に接続されており、
   前記第１スイッチング素子のドレインは、前記第２スイッチング素子のドレインに電気的に接続されており、
   前記第１スイッチング素子のゲートおよび前記第２スイッチング素子のゲートは、前記タイマにおける前記トリガ端子に電気的に接続されており、
   前記一対の出力端の一方は前記第２スイッチング素子のドレインからなり、他方は前記第２スイッチング素子のソースからなる
   ことを特徴とする請求項２に記載の駆動装置。
4. 前記タイマは、
   第１抵抗および第２抵抗の直列回路からなる第１アームと、
   第３抵抗およびコンデンサの直列回路からなる第２アームと、
   前記第１抵抗および前記第２抵抗の接続点からなる第１接続点の電位と、前記第３抵抗および前記コンデンサの接続点からなる第２接続点の電位とを比較し、比較結果を前記トリガ信号として前記トリガ端子から出力する比較器とを有し、
   前記第１アームは、前記受光部および前記整流素子の直列回路の両端間に電気的に接続されており、
   前記第２アームは、前記第３抵抗および前記コンデンサのうち前記第３抵抗が高電位側となるように前記受光部の両端間に電気的に接続されている
   ことを特徴とする請求項２または３に記載の駆動装置。
5. 前記タイマは、
   第１抵抗および第２抵抗の直列回路からなる第１アームと、
   定電流源およびコンデンサの直列回路からなる第２アームと、
   前記第１抵抗および前記第２抵抗の接続点からなる第１接続点の電位と、前記定電流源および前記コンデンサの接続点からなる第２接続点の電位とを比較し、比較結果を前記トリガ信号として前記トリガ端子から出力する比較器とを有し、
   前記第１アームは、前記受光部および前記整流素子の直列回路の両端間に電気的に接続されており、
   前記第２アームは、前記定電流源および前記コンデンサのうち前記定電流源が高電位側となるように前記受光部の両端間に電気的に接続されており、
   前記定電流源は、前記受光部の出力を受けて前記コンデンサに定電流を流すように構成されている
   ことを特徴とする請求項２または３に記載の駆動装置。
6. 前記タイマは、
   前記第３抵抗と前記コンデンサとの間に電気的に接続されており、前記トリガ信号に応じて前記第３抵抗と前記コンデンサとを電気的に切り離す開閉器をさらに有し、
   前記第２接続点は、前記開閉器と前記第３抵抗との接続点である
   ことを特徴とする請求項４に記載の駆動装置。
7. 請求項１〜６のいずれか１項に記載の駆動装置と、
   前記一対の出力端に電気的に接続され、前記駆動信号に応じてオン、オフが切り替わる半導体スイッチとを備える
   ことを特徴とする半導体装置。

Images