JP2016109523A - スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 - Google Patents
スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 Download PDFInfo
- Publication number
- JP2016109523A JP2016109523A JP2014246252A JP2014246252A JP2016109523A JP 2016109523 A JP2016109523 A JP 2016109523A JP 2014246252 A JP2014246252 A JP 2014246252A JP 2014246252 A JP2014246252 A JP 2014246252A JP 2016109523 A JP2016109523 A JP 2016109523A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scan
- input terminal
- mosfet
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】スキャンフリップフロップ回路の選択回路SEL1は、スキャンデータ入力端子siに接続されたMP1、スキャンイネーブル入力端子seの反転端子に接続されたMP2、およびデータ入力端子dに接続されたMP3が直列に接続された直列回路と、スキャンイネーブル入力端子seに接続されたMP4、およびスキャンイネーブル入力端子seの反転端子に接続されたMP5が直列に接続された直列回路と、が並列に接続された回路を含み、スキャンイネーブル入力端子seの論理値に応じて通常データおよびテストデータのいずれかを選択して出力するとともに、MP2のサイズが他のMOSFETのサイズより小さく設定されている。
【選択図】図1
Description
図1を参照して、本実施の形態に係る選択回路SEL1について説明する。SEL1は、スキャンフリップフロップにおいて、データ入力としてデータ信号dを入力させるかスキャンデータ信号siを入力させるか切り替える選択回路である。したがって、本実施の形態に係るスキャンフリップフロップは、図4に示すF/F10において、選択回路SEL3を選択回路SEL1に置き換えたものとなる。そこで、本実施の形態においてスキャンフリップフロップに言及する場合には、図4のF/F10を参照して説明する。
このようにして、データ信号dによらず、スキャンデータ信号siがクロック信号ckの”Low”レベルの区間で、F/F10に取り込まれる。
図3を参照して、本実施の形態に係る選択回路SEL2について説明する。選択回路SEL2は、上述した選択回路SEL1において、トランジスタMP2の接続を変更したものである。
10−1 F/F本体
10−2 クロック分配回路
12a、12b 組み合わせ回路
100 半導体集積回路
INV1〜INV9 インバータ
MP P型MOSFET
MN N型MOSFET
NAND1、NAND2 NAND回路
SEL1、SEL2、SEL3 選択回路
SW1 伝送ゲート
d データ信号
ck クロック信号
rn リセット信号
se スキャンイネーブル信号
si スキャンデータ信号
Claims (8)
- 通常データが入力される第1の入力端子、およびテストデータが入力される第2の入力端子を有するとともに、前記通常データおよび前記テストデータのいずれかを選択する第3の入力端子から入力された選択信号に応じて、通常動作時に前記通常データを選択して出力しかつスキャンテスト時に前記テストデータを選択して出力する選択回路と、
前記選択回路からの出力信号をクロック信号に応じて取り込み保持するとともに出力する出力端子を有するフリップフロップ回路と、を備え、
前記選択回路は、前記第2の入力端子に接続された第1のMOSFET、ゲートが前記第3の入力端子またはグランドに接続された第2のMOSFET、および前記第1の入力端子に接続された第3のMOSFETが直列に接続された直列回路と、前記第3の入力端子の反転端子に接続された第4のMOSFET、および前記第3の入力端子に接続された第5のMOSFETが直列に接続された直列回路と、が並列に接続された第1の並列回路を含み、前記第3の入力端子に入力された選択信号の論理値に応じて前記通常データおよび前記テストデータのいずれかを選択して出力するとともに、前記第2のMOSFETのサイズが他のMOSFETのサイズより小さく設定されている
スキャンフリップフロップ回路。 - 前記第1のMOSFETは第1のP型MOSFETであり、前記第2のMOSFETは第2のP型MOSFETであり、前記第3のMOSFETは第3のP型MOSFETであり、前記第4のMOSFETは第4のP型MOSFETであり、前記第5のMOSFETは第5のP型MOSFETであり、
前記選択回路は、前記第2の入力端子に接続された第1のN型MOSFET、および前記第3の入力端子の反転端子に接続された第2のN型MOSFETが直列に接続された直列回路と、前記第3の入力端子に接続された第3のN型MOSFET、および前記第1の入力端子に接続された第4のN型MOSFETが直列に接続された直列回路と、が並列に接続された第2の並列回路をさらに含み、前記第3の入力端子に入力された選択信号の論理値に応じて前記通常データおよび前記テストデータのいずれかを選択して出力するとともに、前記第2のP型MOSFETおよび前記第2のN型MOSFETのサイズが他のMOSFETのサイズより小さく設定されている
請求項1に記載のスキャンフリップフロップ回路。 - 前記第2のP型MOSFETおよび前記第2のN型MOSFETのサイズは、ゲート長を長くして他のMOSFETのサイズより小さく設定されている
請求項2に記載のスキャンフリップフロップ回路。 - 前記選択回路は、前記第1の並列回路と第2の並列回路との間に直列形態で接続された第6のP型MOSFETと第5のN型MOSFETとを備えたクロックドインバータをさらに含み、前記第3の入力端子に入力された選択信号の論理値に応じて前記通常データおよび前記テストデータのいずれかを選択し前記クロックドインバータを介して出力する
請求項2または請求項3に記載のスキャンフリップフロップ回路。 - 前記第1のP型MOSFETに入力された前記テストデータが、前記第2のP型MOSFET、前記第5のP型MOSFET、および前記第6のP型MOSFETを介して出力されるとともに、前記第1のN型MOSFETに入力された前記テストデータが、前記第2のN型MOSFET、および前記第5のN型MOSFETを介して出力される
請求項4に記載のスキャンフリップフロップ回路。 - 複数の請求項1〜請求項5のいずれか1項に記載のスキャンフリップフロップ回路を備え、
前記複数のスキャンフリップフロップの前記第2の入力端子と前記出力端子同士を接続してスキャンテストのためのスキャンパスが構成される
スキャンテスト回路。 - 複数の請求項1〜請求項5のいずれか1項に記載のスキャンフリップフロップ回路と、 前記スキャンフリップフロップ回路の前記第1の入力端子および前記出力端子の少なくとも一方に接続された複数の組み合わせ回路と、
を備えた半導体集積回路。 - 通常データが入力される第1の入力端子、およびテストデータが入力される第2の入力端子を有するとともに、前記通常データおよび前記テストデータのいずれかを選択する第3の入力端子から入力された選択信号に応じて、通常動作時に前記通常データを選択して出力しかつスキャンテスト時に前記テストデータを選択して出力する選択回路と、前記選択回路からの出力信号をクロック信号に応じて取り込み保持するとともに出力するフリップフロップ回路と、を備えたスキャンフリップフロップを複数接続して構成したスキャンパスを用いたスキャンテスト方法であって、
前記第2の入力端子に接続された第1のMOSFET、ゲートが前記第3の入力端子またはグランドに接続された第2のMOSFET、および前記第1の入力端子に接続された第3のMOSFETが直列に接続された直列回路と、前記第3の入力端子の反転端子に接続された第4のMOSFET、および前記第3の入力端子に接続された第5のMOSFETが直列に接続された直列回路と、が並列に接続された回路を前記選択回路に含ませ、
前記第2のMOSFETのサイズを他のMOSFETのサイズより小さく設定し、
前記第3の入力端子に入力された選択信号の論理値に応じて前記通常データおよび前記テストデータのいずれかを選択して出力させる
スキャンテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014246252A JP6449633B2 (ja) | 2014-12-04 | 2014-12-04 | スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014246252A JP6449633B2 (ja) | 2014-12-04 | 2014-12-04 | スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016109523A true JP2016109523A (ja) | 2016-06-20 |
JP6449633B2 JP6449633B2 (ja) | 2019-01-09 |
Family
ID=56122129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014246252A Active JP6449633B2 (ja) | 2014-12-04 | 2014-12-04 | スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6449633B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020165780A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体集積回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0989988A (ja) * | 1995-09-20 | 1997-04-04 | Mitsubishi Electric Corp | スキャンテスト回路 |
JPH10239400A (ja) * | 1997-02-28 | 1998-09-11 | Hitachi Ltd | 論理ゲート回路およびスキャン機能付きラッチ回路 |
US20130166978A1 (en) * | 2010-09-27 | 2013-06-27 | Fujitsu Limited | Integrated circuit |
-
2014
- 2014-12-04 JP JP2014246252A patent/JP6449633B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0989988A (ja) * | 1995-09-20 | 1997-04-04 | Mitsubishi Electric Corp | スキャンテスト回路 |
JPH10239400A (ja) * | 1997-02-28 | 1998-09-11 | Hitachi Ltd | 論理ゲート回路およびスキャン機能付きラッチ回路 |
US20130166978A1 (en) * | 2010-09-27 | 2013-06-27 | Fujitsu Limited | Integrated circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020165780A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体集積回路 |
US11262404B2 (en) | 2019-03-29 | 2022-03-01 | Rohm Co., Ltd. | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6449633B2 (ja) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5058503B2 (ja) | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 | |
US7541841B2 (en) | Semiconductor integrated circuit | |
US20090300448A1 (en) | Scan flip-flop device | |
JP2007028532A (ja) | フリップフロップ回路 | |
US10361686B2 (en) | Scan output flip-flops | |
TWI642275B (zh) | 正反器電路和掃描鏈 | |
JP6337099B2 (ja) | フロップトレイエリアおよび電力最適化のための回路およびレイアウト技法 | |
JP2008066536A (ja) | 半導体集積回路 | |
JP4108374B2 (ja) | スキャンフリップフロップ回路,スキャンフリップフロップ回路列,および集積回路装置 | |
US11366162B2 (en) | Scan output flip-flop with power saving feature | |
JP2009264948A (ja) | 半導体装置 | |
JP4999632B2 (ja) | 半導体集積回路 | |
JP6449633B2 (ja) | スキャンフリップフロップ回路、スキャンテスト回路、半導体集積回路およびスキャンテスト方法 | |
US10060971B2 (en) | Adjusting latency in a scan cell | |
US8643421B1 (en) | Implementing low power, single master-slave elastic buffer | |
JP2011151768A (ja) | レベルシフト回路 | |
US10001523B2 (en) | Adjusting latency in a scan cell | |
JP4191214B2 (ja) | 半導体装置 | |
JP4104634B2 (ja) | 半導体装置 | |
JPH10239400A (ja) | 論理ゲート回路およびスキャン機能付きラッチ回路 | |
JP2019036622A (ja) | 記憶回路及び記憶回路の制御方法 | |
US8621296B2 (en) | Integrated circuit devices having selectively enabled scan paths with power saving circuitry | |
US20160191023A1 (en) | Implementing clock receiver with low jitter and enhanced duty cycle | |
WO2010082238A1 (ja) | 半導体集積回路および電子情報機器 | |
JP2009276181A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6449633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |