JP2016103545A - 光モジュールおよびその製造方法 - Google Patents

Abstract

【課題】レーザ素子と光ファイバとが調芯された状態でレーザ素子の実装基板とそのレーザ素子の保護用の基板とを接合した上でレーザ素子を気密封止することが可能な光モジュールおよびその製造方法を提供する。【解決手段】光モジュール（１）は、表面活性化接合用の接合部（１３，３３）がそれぞれに形成され、レーザ素子を覆って互いに接合されたときにレーザ素子を取り囲む配置となる密封用金属パターン（１５，３５）がそれぞれに形成された第１および第２の基板（１０，３０）と、第１および第２の基板の一方に実装されたレーザ素子（５０）と、第１および第２の基板の他方に固定され、レーザ素子に対して調芯された光ファイバ（６０）と、表面活性化接合により互いに接合された第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する密封部材（７０）とを有する。【選択図】図１

Description

本発明は、光モジュールおよびその製造方法に関する。

レーザダイオード（ＬＤ）などの光素子を用いた光モジュールでは、素子の特性を安定化させ、信頼性を向上させるために、素子を密封して外部からの水分などの浸入を遮断する必要がある。特に、青色などの比較的短波長の光を出射するレーザ素子は、光のエネルギーによる吸着作用があることから、発光点への不純物の堆積を防ぐためにも、素子の密封が必要である。このため、光素子と光ファイバが実装された基板を半田、接着剤などにより密封した光モジュールの気密封止（ハーメチックシール）構造が提案されている。

例えば、特許文献１には、第１の基板中に光導波路が形成され、光導波路に光ファイバが光学的に結合した導波路型光デバイスにおける気密封止構造が記載されている。この光デバイスでは、少なくとも光導波路が形成された光導波路パタンに相対する領域に第１の溝が形成された第２の基板が、第１の基板の光導波路パタンと溝のパタンを一致させるように接合されている。

特許第２６８４９８４号公報

例えばステム基板を用いたＣＡＮタイプパッケージの形態のＬＤモジュールは、シーム溶接のような金属溶接により気密封止を行うことができる。しかしながら、レーザ素子や、光ファイバ、ドライバＩＣなどが基板上に一体的に実装されたフラットタイプの集積化モジュールでは、ＣＡＮタイプパッケージのような気密封止構造を採用することは困難である。さらに、光ファイバに光結合されるレーザ素子が２つの基板の間に実装される光モジュールでは、光ファイバとレーザ素子との調芯と、基板同士の接合とを同時に行う必要があり、調芯時に加熱を要するような接合を行うことは困難である。

そこで、本発明は、レーザ素子と光ファイバとが調芯された状態でレーザ素子の実装基板とそのレーザ素子の保護用の基板とを接合した上でレーザ素子を気密封止することが可能な光モジュールおよびその製造方法を提供することを目的とする。

光モジュールは、表面活性化接合用の接合部がそれぞれに形成され、レーザ素子を覆って互いに接合されたときにレーザ素子を取り囲む配置となる密封用金属パターンがそれぞれに形成された第１および第２の基板と、第１および第２の基板の一方に実装されたレーザ素子と、第１および第２の基板の他方に固定され、レーザ素子に対して調芯された光ファイバと、表面活性化接合により互いに接合された第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する密封部材とを有することを特徴とする。

上記の光モジュールでは、第１および第２の基板の密封用金属パターンは、基板同士の接合面に沿って、互いに対向する位置に形成され、第１および第２の基板の少なくともいずれか一方は、レーザ素子を取り囲む位置に形成された溝部を有し、第１および第２の基板の少なくともいずれか一方の密封用金属パターンは溝部の底面に形成されることが好ましい。

上記の光モジュールでは、第２の基板は、第１の基板の上に接合された基板であり、第１および第２の基板の密封用金属パターンの少なくとも一部は、いずれも他方の基板により覆い隠されない位置に形成されることが好ましい。

上記の光モジュールでは、光ファイバは、一方の端部が第１および第２の基板により覆われてレーザ素子と光結合されるとともに、他方の端部が第１および第２の基板の外側に引き出され、かつ表面の少なくとも一部に形成された密封用金属パターンを有し、密封部材は、光ファイバの密封用金属パターンと接合することにより、光ファイバと第１および第２の基板との間に形成された隙間を塞ぐことが好ましい。

上記の光モジュールでは、第１の基板は、レーザ素子を内部に収容するための凹部を有し、第２の基板は、レーザ素子が実装され、凹部を覆うように第１の基板の上に接合された平坦な基板であることが好ましい。
上記の光モジュールでは、第２の基板にはレーザ素子を駆動するための集積回路が内蔵されていることが好ましい。

光モジュールの製造方法は、レーザ素子を覆って互いに接合される第１および第２の基板のそれぞれに表面活性化接合用の接合部を形成する工程と、基板同士が接合されたときにレーザ素子を取り囲む配置となる密封用金属パターンを第１および第２の基板のそれぞれに形成する工程と、第１および第２の基板の一方にレーザ素子を実装する工程と、第１および第２の基板の他方に光ファイバを固定する工程と、第１の基板の上に第２の基板を配置してレーザ素子と光ファイバとを調芯する工程と、表面活性化接合により第１および第２の基板を互いに接合する工程と、接合された第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する工程とを有することを特徴とする。

上記の製造方法は、第１の基板に接合された第２の基板の外周部に半田を塗布する工程をさらに有し、密封する工程では、半田を溶融させて第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことが好ましい。
上記の製造方法は、接合前の第１および第２の基板の少なくともいずれか一方について、密封用金属パターンの上に予備半田を形成する工程をさらに有することが好ましい。

上記の製造方法の塗布する工程では、第２の基板の各辺の外周部に半田を塗布することが好ましい。

上記の光モジュールおよびその製造方法によれば、レーザ素子と光ファイバとが調芯された状態でレーザ素子の実装基板とそのレーザ素子の保護用の基板とを接合した上でレーザ素子を気密封止することが可能になる。

光モジュール１の概略構成を示す斜視図である。 Ｓｉプラットフォーム１０の斜視図である。 サブ基板３０の斜視図である。 Ｓｉプラットフォーム１０とサブ基板３０の接合部１３，３３について説明する図である。 光モジュール１の製造工程の例を示すフローチャートである。 調芯装置１００の概略構成図である。 調芯実装装置２００の概略構成図である。 Ｓｉプラットフォーム１０とサブ基板３０が互いに表面活性化接合された状態の光モジュール１の断面図である。 サブ基板３０の外周部への半田７０の塗布工程について説明する図である。 半田７０によりＬＤ素子５０が密封された状態の光モジュール１の断面図である。 光モジュール２の概略構成を示す斜視図である。 Ｓｉプラットフォーム２０とサブ基板４０が互いに接合された状態の光モジュール２の上面図および斜視図である。 光モジュール２における半田７０によるＬＤ素子５０の気密封止について説明する断面図である。 光モジュール１，３を比較する断面図である。 光モジュール４の概略構成を示す斜視図である。 光モジュール５の概略構成を示す斜視図である。 光モジュール６の概略構成を示す断面図および上面図である。 光モジュール７の概略構成を示す断面図である。 光ファイバ６０の別の固定方法の例を示す図である。

以下、図面を参照しつつ、光モジュールおよびその製造方法について説明する。ただし、本発明は図面または以下に記載される実施形態には限定されないことを理解されたい。

図１（Ａ）および図１（Ｂ）は、光モジュール１の概略構成を示す斜視図である。光モジュール１は、Ｓｉプラットフォーム１０、サブ基板３０、ＬＤ素子５０、光ファイバ６０などを有する。光モジュール１は、Ｓｉプラットフォーム１０とサブ基板３０の間にＬＤ素子５０と光ファイバ６０が一体的に実装されたフラットタイプの集積化モジュールである。図１（Ｂ）に示すように、ＬＤ素子５０は、サブ基板３０の上に実装され、サブ基板３０がＳｉプラットフォーム１０に被せられることにより保護される。後述するように、Ｓｉプラットフォーム１０とサブ基板３０は、ＬＤ素子５０と光ファイバ６０とが調芯された状態で両方の基板を互いに接合するための調芯用接合部と、サブ基板３０の内周に沿って調芯用接合部の外側に設けられた密封用接合部とを有する。光モジュール１では、この密封用接合部によりＬＤ素子５０が気密封止される。

なお、光モジュール１は、ＬＤ素子５０を駆動するためのドライバＩＣ（後述する図１４（Ａ）に示すドライバＩＣ８０）をさらに有する。このドライバＩＣは、サブ基板３０に内蔵されているが、例えばＳｉプラットフォーム１０またはサブ基板３０の上に実装されていてもよい。

図２（Ａ）および図２（Ｂ）は、Ｓｉプラットフォーム１０の斜視図である。Ｓｉプラットフォーム１０は、第１の基板の一例であり、例えば３ｍｍ×５ｍｍの大きさの上面と０．３〜０．５ｍｍ程度の厚さを有するシリコン製の基板である。図示しないが、Ｓｉプラットフォーム１０は、ＬＤ素子５０に電気信号を供給するための回路基板の上に搭載される。光モジュール１の調芯用接合部および密封用接合部は電気的接続の機能も有し、例えば調芯用接合部を電源ライン、密封用接合部をＧＮＤラインとして、回路基板からＳｉプラットフォーム１０を介してサブ基板３０上のＬＤ素子５０に電気信号が供給される。

図２（Ａ）に示すように、Ｓｉプラットフォーム１０の上面には、凹部１１、溝部１２、接合部１３、溝部１４および密封用金属パターン１５が設けられている。

凹部１１は、Ｓｉプラットフォーム１０とサブ基板３０とが互いに接合されたときにＬＤ素子５０を内部に収容するための凹みであり、例えば０．５ｍｍ×０．５ｍｍの大きさの底面と０．２ｍｍの深さを有する。図２（Ａ）などでは凹部１１を四角い形状として示しているが、凹部１１はＬＤ素子５０を内部に収納できるものであればよいため、例えば円柱状などでもよく、その形状は特に限定されない。

溝部１２は、サブ基板３０との接合面に対して予め定められた深さに光ファイバ６０のコアが位置するように光ファイバ６０を固定するための溝であり、凹部１１に連接して形成されている。光ファイバ６０の直径は例えば０．１２５ｍｍであり、溝部１２は、例えば数μｍ程度の公差の分だけ余裕をもって光ファイバ６０を丁度収容できる大きさの幅と深さを有する。

接合部１３は、ＬＤ素子５０と光ファイバ６０とが調芯された状態でＳｉプラットフォーム１０とサブ基板３０とを互いに表面活性化接合するための調芯用接合部に相当する。接合部１３は、Ｓｉプラットフォーム１０の上面において、溝部１２が設けられている箇所を除いて凹部１１を取り囲むように、略コの字型に形成されている。接合部１３には、例えば金（Ａｕ）などの金属材料で構成された、数μｍ程度の大きさの小突起である多数のマイクロバンプ（以下、単に「バンプ」ともいう）が設けられている。なお、接合部１３の面積と形状は、図２（Ａ）などに示すものとは異なっていてもよい。

溝部１４は、予めＤ−ＲＩＥ加工にて形成されたロの字型の溝部であり、サブ基板３０により覆われる領域の内周に沿って、接合部１３の外側に設けられている。溝部１４は、Ｓｉプラットフォーム１０とサブ基板３０とが互いに接合されたときにＬＤ素子５０を取り囲む位置に形成されている。溝部１４の深さは、溝部１２よりも浅く、例えば５０〜１００μｍ程度である。

密封用金属パターン１５は、例えば下地として銅メッキまたはニッケルメッキを施した後に金メッキを施すことによって形成されたメッキ配線であり、サブ基板３０との接合面に沿って、溝部１４の底面に形成される。密封用金属パターン１５は、接合部１３（調芯用接合部）の外側に設けられた密封用接合部に相当する。密封用金属パターン１５は、ＬＤ素子５０と光ファイバ６０とが調芯されてＳｉプラットフォーム１０とサブ基板３０とが表面活性化接合されるときにサブ基板３０に接触しないように、サブ基板３０との接合面よりも一段低い位置に設けられる。

光ファイバ６０は、ＬＤ素子５０から出射されたレーザ光を導波するシングルモードファイバ（ＳＭＦ）である。光ファイバ６０は、一方の端部がＳｉプラットフォーム１０とサブ基板３０により覆われてレーザ素子５０と光結合されるとともに、他方の端部が両基板の外側に引き出されている。光ファイバ６０は、サブ基板３０がＳｉプラットフォーム１０に被せられる前に溝部１２内に取り付けられ、半田で固定される。ＬＤ素子５０に面した光ファイバ６０の端部には、結合部材としてＧＩ（Graded Index）レンズを一体的に設けてもよい。

図２（Ｂ）は、光ファイバ６０がＳｉプラットフォーム１０に固定された状態を示す。光ファイバ６０のうち、溝部１２内に取り付けられたときに溝部１４と重なる部分には、例えば、ＩＴＯ蒸着膜や無電解ニッケルメッキなどの下地処理を施した上に、密封用金属パターン１５と同じ金メッキによるファイバメタル６１が設けられている。ファイバメタル６１は、光ファイバの密封用金属パターンの一例であり、Ｓｉプラットフォーム１０に対して光ファイバ６０を高精度に固定するために、例えば図２（Ａ）に示すように光ファイバ６０の上半分のみに形成される。光ファイバ６０は、例えばファイバメタル６１の部分において、溝部１２内に半田で固定される。その際、気密封止を確実にするために、溝部１２により途切れている密封用金属パターン１５と光ファイバ６０との間の隙間、ならびに溝部１２の側面および底面と光ファイバ６０との間の隙間が、半田により埋められる。この半田は、レーザ素子を密封する密封部材として機能する。Ｓｉプラットフォーム１０には、密封用金属パターン１５とファイバメタル６１により、密封用接合部として機能する封止用パターンがロの字型に形成される。

図１９（Ａ）および図１９（Ｂ）は、光ファイバ６０の別の固定方法の例を示す図である。これらの図では、光ファイバ６０とＳｉプラットフォーム１０の溝部１２の底面１２Ａのみを示している。符号６２は、ＬＤ素子５０に対向する光ファイバ６０の先端部分である。

図１９（Ａ）に符号６１’で示すように、ファイバメタルは、光ファイバ６０の上半分に限らず、光ファイバ６０の全周に形成してもよい。この場合には、ファイバメタル６１’の厚さによって溝部１２内における光ファイバ６０の高さ方向の位置が変わらないように、溝部１２の底面１２Ａには、ファイバメタル６１’に対応する位置に１段低い部分１２Ｂを設けておく。光ファイバ６０は、ファイバメタル６１’が符号１２Ｂの部分に合うように溝部１２内に配置され、図２（Ａ）の場合と同様に半田で固定される。

あるいは、光ファイバ６０は、表面活性化接合により溝部１２に固定してもよい。この場合には、図１９（Ｂ）に示すように、溝部１２の底面１２Ａにおける１段低い部分に金パターン１２Ｃを予め形成しておき、金パターン１２Ｃとファイバメタル６１’（金メッキ）とを接触させることにより、両者を表面活性化接合させる。なお、この場合でも、気密封止を確実にするために、図２（Ａ）の場合と同様に、固定されたファイバメタル６１’の周囲にできる隙間は半田により埋められる。

図３（Ａ）および図３（Ｂ）は、サブ基板３０の斜視図である。サブ基板３０は、第２の基板の一例であり、例えば２．５ｍｍ×２．５ｍｍの大きさの上面と０．１〜０．３ｍｍ程度の厚さを有する平坦なシリコン製の基板である。サブ基板３０の上にはＬＤ素子５０が実装され、さらにサブ基板３０自体がＳｉプラットフォーム１０上に実装されることにより、ＬＤ素子５０と光ファイバ６０とが光結合する。さらに、サブ基板３０は、Ｓｉプラットフォーム１０との間でＬＤ素子５０をパッケージするカバーとして機能する。なお、サブ基板３０の厚さは、実装されたＬＤ素子５０を凹部１１に収容するように裏返してＳｉプラットフォーム１０上に配置されたときにＬＤ素子５０を保護できる程度の大きさであり、かつ調芯時に赤外線の透過像によりＬＤ素子５０の位置を検知可能なように大き過ぎないことが必要である。

図３（Ａ）および図３（Ｂ）に示すように、サブ基板３０の上面には、実装部３１、接合部３３、密封用金属パターン３５および予備半田３６が設けられている。なお、Ｓｉプラットフォーム１０に実装されるときには、サブ基板３０は裏返されて、これらの図に示す上面がＳｉプラットフォーム１０との接合面になる。また、サブ基板３０には、ＬＤ素子５０を駆動するための集積回路（後述する図１４（Ａ）に示すドライバＩＣ８０）が内蔵されている。

実装部３１は、サブ基板３０の中央に設けられた、ＬＤ素子５０を実装するための領域である。実装部３１には、Ｓｉプラットフォーム１０の接合部１３と同様に、ＬＤ素子５０を表面活性化接合するための多数のマイクロバンプが設けられている。

ＬＤ素子（レーザ素子）５０は、例えば０．３ｍｍ×０．３ｍｍ×０．１ｍｍの大きさを有し、赤色、緑色または青色のレーザ光を出射するレーザダイオードである。あるいは、光モジュール１を例えばアイトラッキングやデプスセンシングに応用する場合には、ＬＤ素子５０としては、例えば７８０ｎｍ〜１３００ｎｍの近赤外のレーザ光を出射するレーザダイオードが用いられる。ＬＤ素子５０は、表面活性化接合によりサブ基板３０の実装部３１に実装される。また、ＬＤ素子５０は、その活性層が実装面とは反対側に位置するようにジャンクションアップ実装される。これにより、サブ基板３０がＳｉプラットフォーム１０に実装されたときに、ＬＤ素子５０の活性層はＳｉプラットフォーム１０に近い側に位置する。また、ＬＤ素子５０のｐ電極とｎ電極は、両方とも実装面側に設けられていてもよいし、サブ基板３０に対する実装面側とそれに対向する面側にそれぞれ設けられていてもよい。後者の場合には、サブ基板３０に対向する面側の電極は、図示しないワイヤボンドによりサブ基板３０に接続される。

接合部３３は、例えば金（Ａｕ）で構成された金属膜であり、Ｓｉプラットフォーム１０の接合部１３と協働してＳｉプラットフォーム１０とサブ基板３０とを互いに表面活性化接合するための調芯用接合部に相当する。接合部３３は、サブ基板３０がＳｉプラットフォーム１０に実装されたときにＳｉプラットフォーム１０の接合部１３に対向する位置に、実装部３１を取り囲むように略コの字型に形成されている。

密封用金属パターン３５は、Ｓｉプラットフォーム１０の密封用金属パターン１５と同様の、例えば金メッキによるメッキ配線であり、接合部３３（調芯用接合部）の外側に設けられた密封用接合部に相当する。密封用金属パターン３５は、Ｓｉプラットフォーム１０との接合面において、ＬＤ素子５０を覆ってＳｉプラットフォーム１０とサブ基板３０とが互いに接合されたときにＳｉプラットフォーム１０の密封用金属パターン１５に対向する位置に、接合部３３を（すなわちＬＤ素子５０を）取り囲むように略ロの字型に形成されている。なお、図３（Ａ）に示す例ではサブ基板３０の上面は平坦な面であるが、Ｓｉプラットフォーム１０とサブ基板３０とが表面活性化接合されるときにＳｉプラットフォーム１０に接触しない位置であれば、密封用金属パターン３５は、接合部３３とは異なる高さに形成されていてもよい。

予備半田３６は、図３（Ｂ）に示すように、密封用金属パターン３５の上に予め印刷形成された半田である。予備半田３６も密封用接合部に相当し、Ｓｉプラットフォーム１０とサブ基板３０との接合部にＬＤ素子５０を気密封止する働きを有する。なお、予備半田３６は、必ずしも一様に形成されていなくてもよく、その形状および分量は気密封止の機能を実現できる範囲内で適宜調整可能である。

図４（Ａ）および図４（Ｂ）は、Ｓｉプラットフォーム１０とサブ基板３０の接合部１３，３３について説明する図である。図４（Ａ）は光モジュール１の一部を示す縦断面図であり、図４（Ｂ）は接合部１３の部分拡大図である。図４（Ａ）および図４（Ｂ）では、接合部１３のマイクロバンプ（バンプ１３０）を誇張して大きく示している。なお、図４（Ａ）では、密封用金属パターン１５，３５など、接合部１３，３３の説明に必要ない部分は図示を省略している。

図４（Ａ）に示すように、Ｓｉプラットフォーム１０とサブ基板３０は、Ｓｉプラットフォーム１０の接合部１３（バンプ）とサブ基板３０の接合部３３（金属膜）とを介して互いに接合される。接合部１３のバンプと接合部３３の金属膜の表面は、接合前にＡｒプラズマによって洗浄されることにより活性化させられる。そして接合時に、接合部１３，３３の位置を合わせてサブ基板３０がＳｉプラットフォーム１０の上に載せられ、常温で荷重が加えられる。すると、接合部１３のバンプの上面と接合部３３の金属膜がそれぞれ接触し、各バンプが潰れることにより、バンプと金属膜の金属原子が相互に相手方に拡散する。こうして、原子間の凝着力を利用することで、Ｓｉプラットフォーム１０とサブ基板３０は、互いに表面活性化接合される。

表面活性化接合は特別な加熱を要しないことから、熱膨張係数差の残留応力による各素子の位置ずれが発生しにくく、サブ基板３０などの接合物を高精度に位置決めして実装することができる。光モジュール１では、サブ基板３０の接合時に加えられる荷重の大きさを制御することで、ＬＤ素子５０と光ファイバ６０とを垂直方向により厳密に調芯することが可能になる。

なお、図４（Ａ）に示すように、サブ基板３０とＬＤ素子５０の間も、実装部３１のバンプとＬＤ素子５０に設けられた金属膜との間で同様に表面活性化接合がなされる。

また、以下では、説明のため、Ｓｉプラットフォーム１０とサブ基板３０との接合面に対する水平方向をｘ，ｙ方向とし、両基板の接合面に対する垂直方向をｚ方向とする。特に、Ｓｉプラットフォーム１０に固定されている光ファイバ６０が延びる方向をｙ方向とする。

次に、光モジュール１の製造方法について説明する。図５は、光モジュール１の製造工程の例を示すフローチャートである。

まず、Ｓｉプラットフォーム１０およびサブ基板３０となる２つの基板を用意し、Ｓｉプラットフォーム１０用の基板には、エッチングおよびＤ-ＲＩＥ加工により凹部１１および溝部１２，１４を予め形成しておく。そして、Ｓｉプラットフォーム１０とサブ基板３０に、表面活性化接合用の接合部１３，３３（調芯用接合部）を形成する（Ｓ１）。また、Ｓｉプラットフォーム１０とサブ基板３０に、基板同士が接合されたときにレーザ素子を取り囲む対向する密封用金属パターン１５，３５を形成する（Ｓ２）。さらに、サブ基板３０の密封用金属パターン３５の上に予備半田３６を形成する（Ｓ３）。なお、予備半田は、サブ基板３０の密封用金属パターン３５の上ではなくＳｉプラットフォーム１０の密封用金属パターン１５の上に形成してもよく、密封用金属パターン１５，３５の両方に形成してもよい。

続いて、サブ基板３０の実装部３１に表面活性化接合でＬＤ素子５０を実装する（Ｓ４）とともに、Ｓｉプラットフォーム１０の溝部１２に半田で光ファイバ６０を固定する（Ｓ５）。この後、サブ基板３０を裏返して、凹部１１内にＬＤ素子５０が収まり凹部１１を覆うようにサブ基板３０をＳｉプラットフォーム１０の上に配置する。

そして、水平方向（ｘ，ｙ方向）に関してＬＤ素子５０と光ファイバ６０とを調芯する（Ｓ６）。この水平方向の調芯は、パッシブアライメントとアクティブアライメントの２段階で行われる。まず、パッシブアライメントには、例えば図６に示す調芯装置１００が用いられる。

図６は、調芯装置１００の概略構成図である。調芯装置１００は、制御部１０１と、赤外線カメラ１０２と、移動機構１０３とを有する。制御部１０１は、例えばＣＰＵ、メモリなどを含むＰＣで構成される。赤外線カメラ１０２は、ＬＤ素子５０が凹部１１内に収容されたサブ基板３０を撮像し、得られた赤外線画像のデータを制御部１０１に出力する。移動機構１０３は、制御部１０１による制御の下で、Ｓｉプラットフォーム１０上に配置されたサブ基板３０を、水平面内および垂直方向に移動させる。

パッシブアライメントの際、制御部１０１は、ＬＤ素子５０を発光させずに、赤外線カメラ１０２によりサブ基板３０の赤外線画像を取得する。そして、制御部１０１は、赤外線の透過像からＬＤ素子５０の位置、およびＳｉプラットフォーム１０とサブ基板３０に予め設けられた図示しないアライメントマークの位置などを検知し、必要なサブ基板３０の移動量を決定する。制御部１０１は、決定した移動量に応じて移動機構１０３を制御することで、Ｓｉプラットフォーム１０とサブ基板３０に予め設けられたアライメントマークの位置を合わせる。

こうしたパッシブアライメントにより、接合面上の水平方向におけるＳｉプラットフォーム１０とサブ基板３０の大まかな相対位置は、ミクロンオーダで粗調整される。このとき、サブ基板３０に実装されたＬＤ素子５０とＳｉプラットフォーム１０に固定された光ファイバ６０との相対位置は、数μｍの精度で調整される。

次に、水平方向について、ＬＤ素子５０と光ファイバ６０のアクティブアライメントを行う。アクティブアライメントには、図７に示す調芯実装装置２００が用いられる。

図７は、調芯実装装置２００の概略構成図である。調芯実装装置２００は、制御部２０１と、光検出器２０２と、調芯実装器２０３とを有する。制御部２０１は、例えばＣＰＵ、メモリなどを含むＰＣで構成される。光検出器２０２は、光ファイバ６０に結合されるレーザ光の強度を検出し、強度に応じた検出出力電圧を制御部２０１に出力する。調芯実装器２０３は、制御部２０１による制御の下で、実装部品に荷重を加えることにより、その実装部品をＳｉプラットフォーム１０上に接合する。

アクティブアライメントの際、制御部２０１は、ＬＤ素子５０を発光させながら、ＬＤ素子５０から光ファイバ６０に結合されるレーザ光の強度に応じた出力電圧を光検出器２０２によりモニタする。そして、制御部２０１は、図示しない移動機構を用いてサブ基板３０の位置を水平方向にサブミクロンオーダで微調整しながら、光検出器２０２の出力電圧が最大となるときのサブ基板３０の位置を決定する。

次に、垂直方向（ｚ方向）の調芯、およびＳｉプラットフォーム１０とサブ基板３０との表面活性化接合を行う（Ｓ７）。垂直方向の調芯はアクティブアライメントであり、両基板の表面活性化接合と同時に行われる。

このために、制御部２０１は、ＬＤ素子５０から光ファイバ６０に結合されるレーザ光の強度を光検出器２０２で検出し、その出力電圧をモニタしながら調芯実装器２０３を制御して、サブ基板３０に印加する荷重を制御する。接合部１３に設けられたバンプは、荷重がかかると変形して（潰れて）縮むが、荷重が開放されると弾性反発によって元の状態の戻ろうとする力が働き、弾性戻り量分だけ戻るという特性を有する。そこで、制御部２０１は、サブ基板３０に印加する荷重を増加させて行き、光検出器２０２からの出力電圧が最大値となった後、さらに一定量だけ増加させてから荷重を開放するように、調芯実装器２０３を制御する。調芯実装器２０３が印加する荷重により、サブ基板３０は、Ｓｉプラットフォーム１０上に表面活性化接合され、固定される。

これにより、ＬＤ素子５０の発光中心は、荷重が印加されているときは光ファイバ６０の端部位置よりも一定量だけ垂直方向にさらに深く押し込まれた位置となり、荷重が開放されるとＬＤ素子５０と光ファイバ６０とが最も効率よく光結合する位置に戻る。なお、上述した荷重の増加量は、調芯実装器２０３、荷重が印加されるサブ基板３０の形状、接合部１３のバンプの材質および形状などに依存するので、実験的に算出される。

図８は、Ｓｉプラットフォーム１０とサブ基板３０が互いに表面活性化接合された状態の光モジュール１の断面図である。図８以降に示す断面図では、主に密封用接合部について説明するため、調芯用接合部である接合部１３，３３については図示を省略する。

表面活性化接合がなされた段階では、Ｓｉプラットフォーム１０とサブ基板３０は、調芯用接合部である接合部１３，３３のみで接合しており、密封用接合部である密封用金属パターン１５と予備半田３６の間には、図８に示すように、若干の隙間が形成されている。表面活性化接合がなされるときに密封用金属パターン１５と予備半田３６が接触してしまうと、その部分が邪魔になって、ＬＤ素子５０と光ファイバ６０とが精度よく調芯されるようにサブ基板３０の位置を調整することができなくなる。しかしながら、光モジュール１では、Ｓｉプラットフォーム１０の密封用金属パターン１５が実装面より一段低い溝部１４の底面に設けられているため、密封用接合部の影響を受けることなく、表面活性化接合を行うことが可能になる。

表面活性化接合の後で、Ｓｉプラットフォーム１０に接合されたサブ基板３０の外周部に半田を塗布する（Ｓ８）。このとき、例えば、光ファイバ６０が固定されているＳｉプラットフォーム１０の溝部１２とサブ基板３０の境界付近、すなわち、ファイバメタル６１の上部付近（図２（Ｂ）を参照）にクリーム半田を塗布するとよい。

図９（Ａ）および図９（Ｂ）は、サブ基板３０の外周部への半田７０の塗布工程について説明する図である。図９（Ａ）に拡大して示すように、例えばサブ基板３０との境界付近の溝部１２内に、半田７０（クリーム半田）が塗布される。図９（Ｂ）は、半田７０がファイバメタル６１の上部付近に塗布された状態を示す断面図である。

続いて、塗布された半田７０を溶融させてＬＤ素子５０を密封する（Ｓ９）。その際、モジュール全体を例えば２００〜３００℃でリフロー加熱することにより、半田７０を溶融させる。すると、溶融した半田７０は、図９（Ｂ）に矢印で示すように、サブ基板３０で覆われた溝部１４内の密封用金属パターン１５と予備半田３６の間の細い隙間に流れ込み、毛細管現象により浸透していくとともに、予備半田３６と接合する。これにより、Ｓｉプラットフォーム１０とサブ基板３０の密封用金属パターン１５，３５同士の間に形成されていた隙間が、ＬＤ素子５０を取り囲むロの字型の密封用接合部の全周にわたって塞がれる。すなわち、半田７０は、表面活性化接合により互いに接合された第１の基板と第２の基板の密封用金属パターン同士の間を塞ぐことによりレーザ素子を密封する密封部材として機能する。こうして、調芯後にＬＤ素子５０の外周部分を半田７０で密封することにより、ＬＤ素子５０が気密封止されたパッケージが構成される。以上で、光モジュール１の製造工程は終了する。

図１０は、半田７０によりＬＤ素子５０が密封された状態の光モジュール１の断面図である。図１０は、完成した光モジュール１を示しており、図１（Ａ）に示すＸ−Ｘ線に沿った断面図に相当する。リフロー加熱により半田７０が溶融して溝部１４内に広がり、予備半田３６と接合することで、図１０に示すように上下の密封用金属パターン１５，３５の間の隙間が埋められる。なお、このとき、半田７０は、溝部１４内の密封用金属パターン１５，３５の間を通って広がるため、溝部１４とＬＤ素子５０との間にある調芯用接合部の接合部１３，３３まで広がることはない。

以上説明したように、光モジュール１では、表面活性化接合されるＳｉプラットフォーム１０とサブ基板３０は、調芯用接合部である接合部１３，３３（金属材料によるマイクロバンプおよび金属膜）と、密封用接合部である密封用金属パターン１５，３５とを有する。そして、サブ基板３０の接合部３３と密封用金属パターン３５は同一面に形成されているが、Ｓｉプラットフォーム１０の密封用金属パターン１５は接合部１３よりも一段低い面に形成されている。これにより、密封用接合部の密封用金属パターン１５，３５と予備半田３６が他方の基板に接触することなく、ＬＤ素子５０と光ファイバ６０との調芯およびＳｉプラットフォーム１０とサブ基板３０との表面活性化接合を行うことが可能になる。そして、両基板の接合後に、半田７０（クリーム半田）を塗布することにより、それが呼び水となって、密封用接合部の密封用金属パターン１５，３５と予備半田３６とが溶融接合する。こうして、ＬＤ−ファイバ間の調芯実装と表面活性化接合を行った後に、Ｓｉプラットフォーム１０とサブ基板３０の間にある若干の隙間を半田７０で溶融接合して、ＬＤ素子５０を気密封止することが可能になる。

なお、リフロー加熱時に光ファイバ６０の固定用の半田が溶けてしまうとＬＤ−ファイバ間の調芯が狂ってしまうため、光ファイバ６０の固定用の半田には、リフロー加熱の温度よりも（すなわち、気密封止用の予備半田３６および半田７０よりも）高融点のものを用いる必要がある。光ファイバ６０の固定用の半田と気密封止用の予備半田３６および半田７０に同じ融点のものを使用したい場合には、例えば光ファイバ６０の先端部分６２（図１９（Ａ）を参照）を接着剤で溝部１２に固定してもよい。ただし、接着剤を用いてＬＤ素子５０を密封しようとすると、接着剤に含まれる有機物が発光点に付着し、素子の信頼性の低下を招くおそれがある。このため、光モジュール１のように無機材料だけでＬＤ素子５０を気密封止することが好ましい。これにより、ＬＤ素子５０の信頼性を向上させることができる。

図１１（Ａ）および図１１（Ｂ）は、光モジュール２の概略構成を示す斜視図である。光モジュール２は、光モジュール１と同様のフラットタイプの集積化モジュールであり、Ｓｉプラットフォーム２０、サブ基板４０、ＬＤ素子５０、光ファイバ６０などを有する。光モジュール２では、Ｓｉプラットフォーム２０の上面には凹部２１、溝部２２、接合部２３、溝部２４および密封用金属パターン２５が設けられ、サブ基板４０の上面には接合部４３および密封用金属パターン４５が設けられている。図１１（Ｂ）に示すように、ＬＤ素子５０は、サブ基板４０の上に実装され、サブ基板４０がＳｉプラットフォーム２０に被せられることにより保護される。光モジュール２の構成は、Ｓｉプラットフォーム２０の密封用金属パターン２５の面積と、サブ基板４０の密封用金属パターン４５に予備半田が設けられていないことを除いて、光モジュール１の構成と同一である。このため、以下では、光モジュール２について、光モジュール１と異なる点を中心に説明し、重複する記載を省略する。

図１２（Ａ）および図１２（Ｂ）は、Ｓｉプラットフォーム２０とサブ基板４０が互いに接合された状態の光モジュール２の上面図および斜視図である。図１１（Ａ）と図１２（Ａ）に示すように、光モジュール２では、Ｓｉプラットフォーム２０の密封用金属パターン２５の外形が、サブ基板４０よりも大きくなっている。このため、Ｓｉプラットフォーム２０の上にサブ基板４０が接合されると、サブ基板４０の周囲において、密封用金属パターン２５が露出する。そこで、光モジュール２の製造時には、図１２（Ｂ）に示すように、表面活性化接合の後で、サブ基板４０の各辺の外周部である露出した密封用金属パターン２５の上に半田７０（クリーム半田）を塗布する。なお、半田７０は必ずしもサブ基板４０の全周にわたって途切れずに塗布しなくてもよく、その分量は適宜調整可能である。

図１３（Ａ）および図１３（Ｂ）は、光モジュール２における半田７０によるＬＤ素子５０の気密封止について説明する断面図である。図１３（Ａ）は、表面活性化接合がなされ、半田７０が塗布されたときの状態を示し、図１２（Ｂ）に示すＸＩＩＩＡ−ＸＩＩＩＡ線に沿った断面図に相当する。一方、図１３（Ｂ）は、半田７０を溶融させてＬＤ素子５０が密封された状態を示し、図１１（Ａ）に示すＸＩＩＩＢ−ＸＩＩＩＢ線に沿った断面図に相当する。

表面活性化接合がなされた段階では、図１３（Ａ）に示すように、光モジュール２でも、光モジュール１と同様に、密封用接合部である密封用金属パターン２５，４５の間には、若干の隙間が形成されている。光モジュール２でも、Ｓｉプラットフォーム２０の密封用金属パターン２５が実装面より一段低い溝部２４の底面に設けられているため、密封用接合部の影響を受けることなく、表面活性化接合を行うことが可能である。

半田７０が塗布されたモジュール全体をリフロー加熱すると、図１３（Ｂ）に示すように、サブ基板４０の各辺において半田７０が溶融して溝部２４内に広がり、上下の密封用金属パターン２５，４５の間の隙間が埋められる。光モジュール１では、密封用金属パターン３５に予備半田３６を形成しておくことにより、サブ基板３０の外周部の１か所に半田７０を塗布しただけで、ＬＤ素子５０を取り囲むロの字型の密封用接合部の全周が密封される。これに対し、光モジュール２では、サブ基板４０の各辺の外周部に半田７０を塗布することにより、密封用金属パターン４５に予備半田を形成しなくても、両基板間の若干の隙間を全周にわたって半田７０で溶融接合して、ＬＤ素子５０を気密封止することが可能になる。

光モジュール１，２の密封用接合部は、モジュールサイズを特に変更することなく気密封止を実現できるものであるため、光モジュールを小型化するために有益な構造である。また、光モジュール１，２では、密封用接合部により気密封止するとともに、調芯用接合部と密封用接合部により２系統の電気的接続を取ることもできる。例えば、調芯用接合部である接合部１３，３３または接合部２３，４３を電源ラインとして使用し、半田７０で接合された密封用接合部である密封用金属パターン１５，３５または密封用金属パターン２５，４５をＧＮＤラインとして使用することが可能である。

また、光モジュール１，２では、ＬＤ素子５０を収容するための凹部をＳｉプラットフォーム１０，２０に設けて、サブ基板３０，４０をフラット型にすることにより、サブ基板３０，４０に集積回路や配線を高密度で形成することが可能になる。このため、光モジュール１，２では、ドライバＩＣなどのＬＳＩをサブ基板に内蔵することが容易になり、例えば、サブ基板単体でのＬＤ素子の合否判定を行うことが可能になる。サブ基板３０，４０については、ウエハ上の段階で集積回路を形成して多数のＬＤ素子を実装することにより、それらの素子のエージング（通電試験）を一括で実施し、素子の良品と不良品を選別することが可能である。このため、そのウエハを分断してサブ基板３０，４０として使用すれば、初めから良品のみが選別された状態で光モジュールを製造することができ、大幅に工数を削減することが可能になる。また、凹部や溝部が形成されているのはＳｉプラットフォーム１０，２０だけであるため、一方の基板のみを機械加工すればよく、この点でも、製造工程が簡略化される。

図１４（Ａ）および図１４（Ｂ）は、光モジュール１，３を比較する断面図である。図１４（Ａ）は、ＬＤ素子５０がサブ基板３０に実装された光モジュール１を示し、図１４（Ｂ）は、ＬＤ素子５０がＳｉプラットフォーム１０Ａに実装された光モジュール３を示す。

図１４（Ｂ）に示すように、ＬＤ素子５０は、下側の基板であるＳｉプラットフォームに実装してもよい。この場合、光ファイバ６０は、Ｓｉプラットフォーム１０Ａの上に実装されるサブ基板３０Ａに固定される。光モジュール３では、Ｓｉプラットフォーム１０Ａ（第１の基板の一例）は、ＬＤ素子５０を駆動するための集積回路（ドライバＩＣ８０）が実装される平坦な基板である。一方、サブ基板３０Ａ（第２の基板の一例）は、ＬＤ素子５０を内部に収容するための凹部３７を有する基板である。光モジュール３のように、Ｓｉプラットフォーム１０ＡをＬＤ素子５０用の凹部がないフラット型にすれば、Ｓｉプラットフォーム１０Ａに集積回路や配線を高密度で形成することが可能になる。また、Ｓｉプラットフォームをフラット型にすれば、サブ基板にＬＤ素子を実装した場合に比べて、アクティブアライメント時にＬＤ素子を発光させることが容易である。

なお、光モジュール１〜３のいずれにおいても、ＬＤ素子５０用の凹部、光ファイバ６０用の溝部、密封用接合部の溝部は、Ｓｉプラットフォームとサブ基板の両側に設けてもよい。ただし、両基板に設けた場合には、気密封止のために塞ぐべき面積が広くなるため、これらの凹部および溝部は、いずれか一方の基板にのみ設ける方が好ましい。

また、気密封止のためには、必ずしもＳｉプラットフォームに接しているサブ基板の外周部に半田７０を塗布しなくてもよい。例えば、両基板との接合面に予め半田を塗布しておき、サブ基板に貫通孔を開け、その貫通孔を通してレーザ加熱することによりその半田を溶融させて、基板間を密封してもよい。

図１５は、光モジュール４の概略構成を示す斜視図である。光モジュール４は、Ｓｉプラットフォーム１０Ｂ、サブ基板３０Ｒ，３０Ｇ，３０Ｂ、ＬＤ素子５０Ｒ，５０Ｇ，５０Ｂ、ＰＤ素子５５Ｒ，５５Ｇ，５５Ｂ、光ファイバ６０Ｒ，６０Ｇ，６０Ｂ、ドライバＩＣ８０などを有する。光モジュール１〜３はいずれも単色のレーザ光を出射するレーザ光源であるのに対し、光モジュール４は、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）のレーザ光をそれぞれ出射する複数のＬＤ素子５０Ｒ，５０Ｇ，５０Ｂを有するレーザ光源である。

サブ基板３０Ｒ，３０Ｇ，３０Ｂのそれぞれは、例えば上記したサブ基板３０Ａと同様の基板である。詳細は図示しないが、光モジュール４では、Ｓｉプラットフォーム１０Ｂと、サブ基板３０Ｒ，３０Ｇ，３０Ｂのそれぞれとの間に、光モジュール１〜３と同様の調芯用接合部および密封用接合部が設けられ、各ＬＤ素子が個別に気密封止される。このように、ＲＧＢ各色に対応する複数のＬＤ素子５０Ｒ，５０Ｇ，５０Ｂと、それに対応する光ファイバ６０Ｒ，６０Ｇ，６０Ｂとを１つのＳｉプラットフォームに固定するとともに、それらを個別に気密封止してもよい。

また、ＰＤ素子５５Ｒ，５５Ｇ，５５Ｂは、対応するＬＤ素子５０Ｒ，５０Ｇ，５０Ｂの後方光を受光し、その光量をモニタするためのフォトダイオードである。このように、ＬＤ素子以外の素子も１つのＳｉプラットフォーム上に固定するとともに、対応するサブ基板により併せて気密封止してもよい。また、光モジュール４では、Ｓｉプラットフォーム１０Ｂ上に、ＬＤ素子５０Ｒ，５０Ｇ，５０Ｂの駆動用のドライバＩＣ８０が設けられている。このように、ドライバＩＣ８０は、基板に内蔵させず、基板上に実装してもよい。

図１６は、光モジュール５の概略構成を示す斜視図である。光モジュール５は、Ｓｉプラットフォーム１０Ｃ、サブ基板３０Ｃ、ＬＤアレイ５０Ｃ、ＰＤ素子５５、光ファイバアレイ６０Ｃ、ドライバＩＣ８０などを有する。光モジュール１〜３はいずれも１個のＬＤ素子からのレーザ光を１本の光ファイバに光結合しているが、光モジュール５は、ＬＤアレイ５０Ｃからのレーザ光を複数本の光ファイバで構成される光ファイバアレイ６０Ｃに光結合する。

サブ基板３０Ｃは、例えば上記したサブ基板３０Ａと同様の基板であるが、サブ基板３０Ａとは異なり、光ファイバアレイ６０Ｃに含まれる光ファイバの本数に対応する複数の溝部を有する。サブ基板３０Ｃは、光ファイバアレイ６０Ａの各光ファイバを固定し、ＬＤアレイ５０ＣおよびＰＤ素子５５を凹部に収容するように、Ｓｉプラットフォーム１０Ｃ上に接合される。詳細は図示しないが、光モジュール５では、Ｓｉプラットフォーム１０Ｃと、サブ基板３０Ｃとの間に、光モジュール１〜３と同様の調芯用接合部および密封用接合部が設けられ、ＬＤアレイ５０ＣとＰＤ素子５５が一括で気密封止される。このように、１つのＳｉプラットフォームに複数のＬＤ素子（ＬＤアレイ）を固定するとともに、それらを一括で気密封止してもよい。

図１７（Ａ）および図１７（Ｂ）は、それぞれ、光モジュール６の概略構成を示す断面図および上面図である。光モジュール６は、光モジュール１の２つの基板と同様のＳｉプラットフォーム１０Ｄおよびサブ基板３０Ｄを有し、Ｓｉプラットフォーム１０Ｄの上面に形成された密封用金属パターン１８と、サブ基板３０Ｄの側面に形成された密封用金属パターン３８とを有する。密封用金属パターン１８，３８は、それぞれ、例えば下地として銅メッキまたはニッケルメッキを施した後に金メッキを施すことによって形成される。密封用金属パターン１８，３８は半田７０により接合され、これらが光モジュール６の密封用接合部に相当する。密封用接合部以外については、光モジュール６の構成は、光モジュール１の構成と同一である。

光モジュール６は、光モジュール１の溝部１４に相当する溝部が設けられておらず、Ｓｉプラットフォーム１０Ｄとサブ基板３０Ｄの密封用金属パターン１８，３８がいずれも他方の基板により覆い隠されない位置に形成されている点が光モジュール１と異なる。光モジュール６のように、Ｓｉプラットフォーム１０Ｄの上面におけるサブ基板３０Ｄの配置位置の外周に密封用金属パターン１８を形成し、サブ基板３０Ｄの側面にも密封用金属パターン３８を形成しておき、両基板の密封用金属パターン同士を半田７０で接合することで、ＬＤ素子５０を気密封止してもよい。なお、密封用金属パターン１８，３８の一部は、他方の基板により覆い隠される位置に形成されていてもよい。これらの場合には、サブ基板の接合面に密封用金属パターンを形成する必要がなくなるため、サブ基板を小型化することが可能になる。

図１８は、光モジュール７の概略構成を示す断面図である。光モジュール７では、Ｓｉプラットフォーム１０Ｅの上面に形成された密封用金属パターン１９と、サブ基板３０Ｅに形成された密封用金属パターン３９とが半田７０により接合され、密封用金属パターン１９，３９および半田７０が密封用接合部に相当する。密封用接合部以外については、光モジュール７の構成は、光モジュール１の構成と同一である。

光モジュール７でも、光モジュール６と同様に、光モジュール１の溝部１４に相当する溝部が設けられておらず、Ｓｉプラットフォーム１０Ｅとサブ基板３０Ｅの密封用金属パターン１９，３９がいずれも他方の基板により覆い隠されない位置に形成されている。ただし、光モジュール７では、サブ基板３０Ｅの接合面の外周部がウェットエッチングなどにより斜めに形成されており、密封用金属パターン３９はこの斜めの面に設けられている。このように、サブ基板３０Ｅに予め切り込みを形成しておき、半田７０がＳｉプラットフォーム１０Ｅの上面において突出しないようにしてもよい。

１，２，３，４，５，６，７ 光モジュール
１０，２０ Ｓｉプラットフォーム
１１，２１ 凹部
１２，１４，２２，２４ 溝部
１３，２３ 接合部
１５，２５ 密封用金属パターン
３０，４０ サブ基板
３３，４３ 接合部
３５，４５ 密封用金属パターン
３６ 予備半田
５０ ＬＤ素子
６０ 光ファイバ
６１，６１’ ファイバメタル
７０ 半田

Claims (10)

1. 表面活性化接合用の接合部がそれぞれに形成され、レーザ素子を覆って互いに接合されたときに前記レーザ素子を取り囲む配置となる密封用金属パターンがそれぞれに形成された第１および第２の基板と、
   前記第１および第２の基板の一方に実装されたレーザ素子と、
   前記第１および第２の基板の他方に固定され、前記レーザ素子に対して調芯された光ファイバと、
   表面活性化接合により互いに接合された前記第１および第２の基板の前記密封用金属パターン同士の間に形成された隙間を塞ぐことにより前記レーザ素子を密封する密封部材と、
   を有することを特徴とする光モジュール。
2. 前記第１および第２の基板の前記密封用金属パターンは、基板同士の接合面に沿って、互いに対向する位置に形成され、
   前記第１および第２の基板の少なくともいずれか一方は、前記レーザ素子を取り囲む位置に形成された溝部を有し、
   前記第１および第２の基板の少なくともいずれか一方の前記密封用金属パターンは前記溝部の底面に形成される、請求項１に記載の光モジュール。
3. 前記第２の基板は、前記第１の基板の上に接合された基板であり、
   前記第１および第２の基板の前記密封用金属パターンの少なくとも一部は、いずれも他方の基板により覆い隠されない位置に形成される、請求項１に記載の光モジュール。
4. 前記光ファイバは、一方の端部が前記第１および第２の基板により覆われて前記レーザ素子と光結合されるとともに、他方の端部が前記第１および第２の基板の外側に引き出され、かつ表面の少なくとも一部に形成された密封用金属パターンを有し、
   前記密封部材は、前記光ファイバの密封用金属パターンと接合することにより、前記光ファイバと前記第１および第２の基板との間に形成された隙間を塞ぐ、請求項１〜３のいずれか一項に記載の光モジュール。
5. 前記第１の基板は、前記レーザ素子を内部に収容するための凹部を有し、
   前記第２の基板は、前記レーザ素子が実装され、前記凹部を覆うように前記第１の基板の上に接合された平坦な基板である、請求項１〜４のいずれか一項に記載の光モジュール。
6. 前記第２の基板には前記レーザ素子を駆動するための集積回路が内蔵されている、請求項５に記載の光モジュール。
7. レーザ素子を覆って互いに接合される第１および第２の基板のそれぞれに表面活性化接合用の接合部を形成する工程と、
   基板同士が接合されたときに前記レーザ素子を取り囲む配置となる密封用金属パターンを前記第１および第２の基板のそれぞれに形成する工程と、
   前記第１および第２の基板の一方に前記レーザ素子を実装する工程と、
   前記第１および第２の基板の他方に光ファイバを固定する工程と、
   前記第１の基板の上に前記第２の基板を配置して前記レーザ素子と前記光ファイバとを調芯する工程と、
   表面活性化接合により前記第１および第２の基板を互いに接合する工程と、
   接合された前記第１および第２の基板の前記密封用金属パターン同士の間に形成された隙間を塞ぐことにより前記レーザ素子を密封する工程と、
   を有することを特徴とする光モジュールの製造方法。
8. 前記第１の基板に接合された前記第２の基板の外周部に半田を塗布する工程をさらに有し、
   前記密封する工程では、前記半田を溶融させて前記第１および第２の基板の前記密封用金属パターン同士の間に形成された隙間を塞ぐ、請求項７に記載の製造方法。
9. 接合前の前記第１および第２の基板の少なくともいずれか一方について、前記密封用金属パターンの上に予備半田を形成する工程をさらに有する、請求項７または８に記載の製造方法。
10. 前記塗布する工程では、前記第２の基板の各辺の外周部に半田を塗布する、請求項８に記載の製造方法。

Images