JP2016102749A - 測定装置 - Google Patents

Abstract

【課題】ノイズの影響を低減して高精度に電流を検出する。
【解決手段】被試験デバイス２０に流れる電流信号Ｉ_ＤＵＴを測定する測定装置１が提供される。トランスインピーダンスアンプ１１０は、電流信号Ｉ_ＤＵＴを電圧信号Ｖ_ＯＵＴに変換する。デジタイザ１１４は、電圧信号Ｖ_ＯＵＴを第１デジタルデータＤ１に変換する。デジタル信号処理部１１６は、第１デジタルデータＤ１を信号処理するとともに、測定装置１を制御する。測定装置１は、測定時に被試験デバイス２０に近接するプローブモジュール２と、プローブモジュール２と少なくとも一本のケーブル８を介して接続されるバックエンドモジュール４に分離して構成される。トランスインピーダンスアンプ１１０は、プローブモジュール２に内蔵される。
【選択図】図５

Description

本発明は、測定装置に関する。

ＤＮＡ（デオキシリボ核酸）やＲＮＡ（リボ核酸）などの塩基配列を解析するために、塩基配列解析装置（シーケンサ）が用いられる。次世代（第４世代）のシーケンサとしてさまざまな手法が研究機関や企業により模索されており、その中のひとつとして、ゲーティングナノポアシーケンス技術が注目を集めている。

ゲーティングナノポアシーケンス技術では、ナノメートルオーダーの１対の電極（ナノ電極）の間をＤＮＡやＲＮＡが通過するときに電極間に流れるトンネル電流が、塩基の種類（Ａ，Ｇ，Ｔ，Ｃ）に応じて変化することを利用して、塩基配列を決定する。この手法によれば、非常に安価でかつ小型な装置により、塩基配列の解析が可能となることが期待されている。なお本明細書において、ナノ電極とは、それよりも大きなサブマイクロ電極やマイクロ電極を包含するものとして用いる。

またゲーティングナノポアシーケンス技術と同様にトンネル電流を利用する手法として、ＭＣＢＪ法（Mechanically Controllable Break Junction）が開発されている。ＭＣＢＪ法では、金属線を破断することによりナノ電極を形成する。

これらのシーケンサにおいて重要な要素技術のひとつに、ナノ電極間に流れるトンネル電流を十分な精度で測定可能な電流測定器が挙げられる。すなわちトンネル電流のオーダーは数十ｐＡであり、塩基の種類を判定するためには、数ｐＳオーダーのコンダクタンスの差を検出しなければならない。

特開２００３−２４０７４７号公報 特開２０１３−２５７３３４号公報 特開２００８−１０７２１６号公報

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズの影響を低減して高精度に電流を検出可能な測定装置の提供にある。

本発明のある態様は、被試験デバイスに流れる電流信号を測定する測定装置に関する。測定装置は、電流信号を電圧信号に変換するトランスインピーダンスアンプと、電圧信号を第１デジタルデータに変換するデジタイザと、第１デジタルデータを信号処理するとともに、測定装置を制御するデジタル信号処理部と、を備える。測定装置は、測定時に被試験デバイスに近接する第１モジュールと、第１モジュールと少なくとも一本のケーブルを介して接続される第２モジュールに分離して構成され、トランスインピーダンスアンプは、第１モジュールに内蔵される。

トランスインピーダンスアンプを第１モジュールに内蔵することにより、電流信号Ｉ_ＤＵＴを、その発生源である被試験デバイスの直近で電圧信号Ｖ_ＯＵＴに変換することができ、これによりトランスインピーダンスアンプがデジタル回路から受けるノイズの影響を低減することができ、高精度な測定が可能となる。またトランスインピーダンスアンプを被試験デバイスに近接コンタクトすることで、入力容量を削減し広帯域な電流測定が可能になる。

ある態様の測定装置は、第１モジュールの内部に電流信号Ｉ_ＤＵＴが伝搬する信号ラインと近接して形成されるガードメタルと、第１モジュールに内蔵され、トランスインピーダンスアンプの仮想接地電圧をガードメタルに印加するガードアンプと、をさらに備えてもよい。
この態様によれば、信号ラインに混入するノイズをガードメタルによって遮蔽することができ、ノイズをさらに低減できる。またガードアンプによってガードメタルの電位を調節することで、ガードメタルと信号ラインを等電位とすることができ、それらの間の寄生容量の影響を低減でき、広帯域な電流測定が可能となる。

ある態様の測定装置は、第１モジュールに内蔵され、トランスインピーダンスアンプの仮想接地電圧を規定する第１電圧を生成する第１電圧源をさらに備えてもよい。
仮想接地電圧を規定する第１電圧を、トランスインピーダンスアンプの近傍で生成することにより、仮想接地電圧にノイズが重畳するのを防止でき、ひいては電流信号Ｉ_ＤＵＴあるいは電圧信号Ｖ_ＯＵＴのノイズ成分を低減できる。

第１電圧源は、デジタル信号処理部により生成される第１制御信号に応じた電圧レベルの第１電圧を生成してもよい。
この場合、デジタル信号処理部における観測結果を、第１電圧の電圧レベルに反映させることができ、被試験デバイスの状態に応じて、被試験デバイスに適切な電圧を与えることができる。また第１電圧をフィードバック制御する場合には、このフィードバックを、第２モジュールを介在せずに第１モジュール内で閉じて行うことで、高速制御が可能となるとともに、フィードバック制御に利用されるデータがケーブルを伝送しないため、放射ノイズを低減できる。

ある態様の測定装置は、第１モジュールに内蔵され、被試験デバイスに供給される第２電圧を生成する第２電圧源をさらに備えてもよい。
被試験デバイスに供給される第２電圧を、被試験デバイスの直近で生成することにより、第２電圧にノイズが重畳するのを防止でき、ひいては電流信号Ｉ_ＤＵＴあるいは電圧信号Ｖ_ＯＵＴのノイズ成分を低減できる。

第２電圧源は、デジタル信号処理部により生成される第２制御信号に応じた電圧レベルの第２電圧を生成してもよい。
この場合、デジタル信号処理部における観測結果を、第２電圧の電圧レベルに反映させることができ、被試験デバイスの状態に応じて、被試験デバイスに適切な電圧を与えることができる。第２電圧をフィードバック制御する場合には、このフィードバックを、第２モジュールを介在せずに第１モジュール内で閉じて行うことで、高速制御が可能となるとともに、フィードバック制御に利用されるデータがケーブルを伝送しないため、放射ノイズを低減できる。

被試験デバイスは、トランスインピーダンスアンプと接続される第１電極と、第１電極と対向する第２電極と、を含んでもよい。測定装置は、第１電極および第２電極の間を流れる電流を測定対象としてもよい。トランスインピーダンスアンプの仮想接地電圧は、接地電圧であり、第２電圧源は、第２電圧を、第２電極に供給してもよい。
この態様では、第２電圧を電極対のバイアス電圧として使用される。そしてバイアス電圧を被試験デバイスの直近で生成することにより、バイアス電圧にノイズが重畳するのを防止でき、ひいては電流信号Ｉ_ＤＵＴあるいは電圧信号Ｖ_ＯＵＴのノイズ成分を低減できる。

第１モジュールは、直流電源電圧を受けるための電源端子を備えてもよい。
これにより、第１モジュールの内部に、ノイズ源となるスイッチング電源を搭載する必要がなくなるため、スイッチングノイズがトランスインピーダンスアンプの入力あるいはその他のノードに混入するのを防止できる。

デジタイザは、第１モジュールに内蔵されてもよい。
被測定信号をデジタル化した後に伝送することで、アナログ伝送する場合に比べて、伝送過程におけるノイズ耐性を高めることができる。

デジタル信号処理部は、第１デジタル信号処理部と、第２デジタル信号処理部とを含んでもよい。第１デジタル信号処理部は第１モジュールに内蔵され、第１デジタルデータのデータ容量を低減して第２デジタルデータを生成し、第２モジュールに伝送してもよい。第２デジタル信号処理部は、第２モジュールに内蔵され、第１デジタル信号処理部から第２デジタルデータを受け、所定の信号処理を実行してもよい。
これにより、第１モジュールから第２モジュールに伝送されるデータ容量が小さくなるため、データレートを落とすことができ、データ伝送にともなうノイズ放射を抑制できる。

測定装置は、第１モジュールに内蔵され、デジタル波形データを受け、デジタル波形データに応じたアナログ電圧を発生する波形発生器をさらに備えてもよい。デジタル信号処理部は、第１モジュールに内蔵され、デジタル波形データを生成する第３デジタル信号処理部を含んでもよい。
波形発生器が生成するアナログ電圧は、被試験デバイスに搭載される電気泳動用の電極を駆動したり、ヒータの制御に利用してもよい。第３デジタル信号処理部と波形発生器の両方を第１モジュールに搭載することで、アナログ電圧の電圧レベル、振幅や波形をアクティブプローブモジュールの内部で高速制御できる。

測定装置は、第１モジュールに設けられたアナログ出力端子と、第１モジュールに内蔵され、アナログ出力端子を介して、第１モジュールの内部の所定のノードの信号を外部に出力する第１アンプをさらに備えてもよい。
たとえば所定のノードを、トランスインピーダンスアンプの出力とした場合、アナログ出力端子に、高精度なデジタイザを外付けし、それを用いて微小電流を測定してもよい。あるいは、アナログ出力端子の電圧を利用することで、第１モジュール内の回路のキャリブレーションや、被試験デバイスの診断が可能となる。

測定装置は、第１モジュールに設けられたアナログ入力端子と、第１モジュールに内蔵され、アナログ入力端子を介して入力されるアナログ信号を、被試験デバイスおよび／または第１モジュールの内部の所定のノードに供給する第２アンプをさらに備えてもよい。
この態様によれば、アナログ入力端子に任意波形発生器やファンクションジェネレータなどの高精度な波形発生器を接続し、被試験デバイスのヒータや電気泳動用電極、バイアス状態を制御したり、第１モジュールの内部の回路のキャリブレーションが可能となる。

測定装置は、第２モジュールに内蔵され、所定の周波数のクロック信号を生成するオシレータと、第１モジュールに内蔵され、クロック信号を逓倍する周波数逓倍器と、をさらに備えてもよい。
これにより、第１モジュールと第２モジュール内を伝送するクロック信号の周波数を低くできるため、放射ノイズを抑制できる。

トランスインピーダンスアンプのゲインは可変に構成されてもよい。デジタル信号処理部は、第１モジュールに内蔵され、第１デジタルデータに応じてゲインを制御するゲインコントローラを含んでもよい。
この場合、デジタル信号処理部における観測結果を、ゲインに反映させることができる。またゲインをフィードバック制御する場合には、このフィードバックを、第２モジュールを介在せずに第１モジュール内で閉じて行うことで、高速制御が可能となるとともに、フィードバック制御に利用されるデータがケーブルを伝送しないため、放射ノイズを低減できる。

測定装置は、第１モジュールに設けられたプローブスルー入力端子と、第１モジュールに設けられ、プローブスルー入力端子と接続されるプローブスルー出力端子と、をさらに備えてもよい。
この態様によれば、プローブスルー入力端子に、外部の装置を接続することで、被試験デバイスと外部の装置との間で、被試験デバイス依存の固有の信号を送受信可能となる。これにより測定装置に、さまざまな種類の被試験デバイスを測定可能な汎用性をもたせることができる。

測定装置は、第２モジュールに内蔵されるデータストレージをさらに備えてもよい。
微小電流の測定中（デジタイザによるサンプリング中）は、データストレージへのアクセスを停止してもよい。これにより、電流測定中に発生するノイズをさらに低減できる。

測定装置は、第２モジュールに着脱可能に接続されるデータストレージをさらに備えてもよい。この場合、測定装置による一連の測定処理が完了した後に、コンピュータによってデータストレージ内のデータを解析することができる。また測定装置の測定中に、コンピュータによるデータアクセスが発生しないため、ノイズを低減できる。

測定装置は、第２モジュールに内蔵されるＰＣインタフェースをさらに備えてもよい。微小電流の測定中は、ＰＣとのデータ伝送を停止してもよい。これにより電流測定中に発生するノイズをさらに低減できる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ノイズの影響を低減して高精度に電流を検出できる。

実施の形態に係る測定装置のブロック図である。 測定装置の機能ブロック図である。 第１の構成例に係るアクティブプローブモジュールの回路図である。 第２の構成例に係るアクティブプローブモジュールの回路図である。 実施の形態に係る測定装置の構成を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（基本構成）
図１は、実施の形態に係る測定装置１のブロック図である。本実施の形態において測定装置１は、塩基配列解析装置（シーケンサ）である。

たとえば被試験デバイス２０は、測定用チップ（ナノポアチップ３０２）である。ナノポアチップ３０２には、電極対３１０、一対の電気泳動用電極３１４およびナノ流路、ナノポアなどが形成される。図示しないナノ流路をＤＮＡサンプル２２が通過することにより、１分子のＤＮＡが分離、抽出され、直線化される。

電気泳動用電極３１４には、測定装置１が発生するアナログ電圧が印加される。電気泳動用電極３１４の間には、アナログ電圧に応じた電界が発生し、ＤＮＡ分子の位置が制御される。

電極対３１０はナノポア（不図示）の内部に形成される。電極対３１０の間には、そのとき通過するＤＮＡ分子の塩基の種類に応じたトンネル電流Ｉ_ＤＵＴが流れる。測定装置１は、このトンネル電流（電流信号）Ｉ_ＤＵＴにもとづいて塩基の種類を特定する。

ヒータ（熱源）３１６は、電極対３１０の近傍に設けられ、ナノポアチップ３０２の温度を制御する。ヒータ３１６には、測定装置１から与えられる信号に応じた電流が流れ、ジュール熱を発生する。測定装置１はヒータ３１６の発熱量を制御し、被試験デバイス２０の電極対３１０の近傍の温度を一定に保つ。

ナノポアチップ３０２には、電極対３１０、電気泳動用電極３１４、ヒータ３１６に信号を与えるための複数のパッドＰＤが形成される。

測定装置１は被試験デバイス２０に流れる電流信号Ｉ_ＤＵＴを測定する。
測定装置１は、主としてアクティブプローブモジュール（第１モジュール、以下、単にプローブモジュールと称する）２およびデジタルバックエンドモジュール（第２モジュール、以下、単にバックエンドモジュールと称する）４に分割して構成される。プローブモジュール２は、測定時に被試験デバイス２０に近接する。たとえばプローブモジュール２には、被試験デバイス２０に形成されるパッドＰＤとコンタクトするプローブやピンが装着される。プローブモジュール２は昇降可能であってもよい。バックエンドモジュール４は、プローブモジュール２と少なくとも一本のケーブル８を介して接続される。プローブモジュール２には、主としてアナログフロントエンド回路が搭載され、バックエンドモジュール４には主としてデジタル回路が搭載される。

プローブモジュール２、バックエンドモジュール４はそれぞれ、外部からのノイズを遮蔽するために、金属製の筐体で覆われることが好ましい。

測定装置１は、被試験デバイス２０に流れる電流信号Ｉ_ＤＵＴを測定し、それをデジタル値に変換し、デジタル値にもとづいて塩基の種類を特定する。また上述のように測定装置１は、電気泳動用電極３１４や電極対３１０に適切な電圧を供給し、ヒータ３１６を制御する。

バックエンドモジュール４には、コンピュータ６が接続される。コンピュータ６は、プローブモジュール２およびバックエンドモジュール４、その他ハードウェア１０，１２，１４を制御するためのプログラムを実行する。

図２は、測定装置１の機能ブロック図である。測定装置１は、主として、トランスインピーダンスアンプ１１０、デジタイザ１１４、信号発生回路１１８を備える。

トランスインピーダンスアンプ１１０は、信号ライン１０８を介して被試験デバイス２０が発生する電流信号Ｉ_ＤＵＴを受け、電流信号Ｉ_ＤＵＴを電圧信号Ｖ_ＯＵＴに変換する。デジタイザ１１４は、電圧信号Ｖ_ＯＵＴを第１デジタルデータＤ１に変換する。デジタル信号処理部１１６は、第１デジタルデータＤ１にもとづいて塩基の種類を特定するために必要なデジタル信号処理の一部、あるいは全部を行なう。本実施の形態では、デジタル信号処理部１１６は、塩基の種類を特定するためのすべての演算処理を行なう。

信号発生回路１１８は、被試験デバイス２０に供給すべきさまざまな信号を生成する。これらの信号には、電気泳動用電極を制御する信号、ヒータを制御する信号、電極対をバイアスするための信号などが含まれる。またデジタル信号処理部１１６は、測定装置１を制御する。たとえばデジタル信号処理部１１６には、信号発生回路１１８を制御する機能が実装される。

以上が測定装置１の機能ブロック図である。続いてその具体的な構成を説明する。本発明者は、図２の測定装置１において、どの回路をどのように配置するかによって、測定精度が大きく影響を受けることを認識するに至った。以下では、ノイズの影響を低減し、高精度な電流測定を可能とする構成について説明する。

はじめに、基本構成を説明する。図３は、第１の構成例に係るプローブモジュール２の回路図である。本実施の形態において、トランスインピーダンスアンプ１１０はプローブモジュール２に搭載される。またプローブモジュール２には、ガードアンプ１４２および第１電圧源１６０が内蔵される。プローブモジュール２には、これらの回路要素に加えて、その他の回路要素も搭載されうるが、ここでは説明の簡易化、理解の容易化のために省略している。

トランスインピーダンスアンプ１１０は反転アンプ１１２、帰還抵抗Ｒ_Ｆ、帰還キャパシタＣ_Ｆを含む。帰還抵抗Ｒ_Ｆおよび帰還キャパシタＣ_Ｆは、反転アンプ１１２の反転入力と出力端子の間に並列に設けられる。トランスインピーダンスアンプ１１０は、可能な限り、ピンＰ１、Ｐ２に近接して配置され、したがって信号ライン１０８の長さな可能な限り短く設計される。

トランスインピーダンスアンプ１１０をプローブモジュール２に内蔵することにより、電流信号Ｉ_ＤＵＴを、その発生源である被試験デバイス２０の直近で電圧信号Ｖ_ＯＵＴに変換することができ、これによりトランスインピーダンスアンプ１１０がデジタル回路（不図示）から受けるノイズの影響を低減することができ、高精度な測定が可能となる。またトランスインピーダンスアンプ１１０を被試験デバイス２０に近接コンタクトすることで、入力容量を削減でき、広帯域な電流測定が可能になる。

ガードメタル１４０は、プローブモジュール２の内部に、信号ライン１０８と近接して形成される。ガードメタル１４０は信号ライン１０８を覆ってもよい。好ましくはガードメタル１４０は、帰還キャパシタＣ_Ｆの入力側、および帰還抵抗Ｒ_Ｆの入力側それぞれの近傍まで伸びていることが望ましい。ガードアンプ１４２は、プローブモジュール２に内蔵されており、トランスインピーダンスアンプ１１０の仮想接地電圧Ｖ_ＲＥＦをガードメタル１４０に印加する。

この構成により、信号ライン１０８に混入するノイズをガードメタル１４０によって遮蔽することができ、ノイズをさらに低減できる。またガードアンプ１４２によってガードメタル１４０の電位を調節することで、ガードメタル１４０と信号ライン１０８を等電位とすることができ、それらの間の寄生容量の影響を低減でき、広帯域な電流測定が可能となる。

第１電圧源１６０は、プローブモジュール２に内蔵される。第１電圧源１６０は、第１電圧Ｖ１を生成する。第１電圧Ｖ１は、トランスインピーダンスアンプ１１０の反転アンプ１１２の非反転入力端子に供給され、仮想接地電圧Ｖ_ＲＥＦを規定する。第２電極３１０ｂには、プローブモジュール２から接地電圧Ｖ_ＧＮＤ（＝０Ｖ）が供給される。

第１電圧源１６０をプローブモジュール２に内蔵し、仮想接地電圧Ｖ_ＲＥＦを規定する第１電圧Ｖ１を、トランスインピーダンスアンプ１１０の近傍で生成することにより、仮想接地電圧Ｖ_ＲＥＦにノイズが重畳するのを防止でき、ひいては電流信号Ｉ_ＤＵＴあるいは電圧信号Ｖ_ＯＵＴのノイズ成分を低減できる。

トランスインピーダンスアンプ１１０は、安定状態において、反転アンプ１１２の反転入力端子と非反転入力端子の電位は両方、仮想接地電圧Ｖ_ＲＥＦに安定化される。この仮想接地電圧Ｖ_ＲＥＦは、信号ライン１０８を介して第１電極３１０ａに供給される。したがって第１電極３１０ａと第２電極３１０ｂの間には、仮想接地電圧Ｖ_ＲＥＦ（第１電圧Ｖ１）がバイアス電圧Ｖ_ＢＩＡＳとして供給されることとなる。この観点から第１電圧Ｖ１は、第１電極３１０ａと第２電極３１０ｂの間に印加されるバイアス電圧Ｖ_ＢＩＡＳを規定するものと把握される。

プローブモジュール２には、直流電源電圧Ｖ_ＤＤを受けるための電源端子ＰＶＤＤが設けられる。したがってプローブモジュール２の内部には、スイッチングノイズを発生するスイッチング電源は配置されない。プローブモジュール２に内蔵されるアクティブデバイスは、電源電圧Ｖ_ＤＤを受けて動作する。
プローブモジュール２の内部に、ノイズ源となるスイッチング電源を搭載する必要がなくなるため、スイッチングノイズがトランスインピーダンスアンプ１１０の入力、あるいはその他のノードに混入するのを防止できる。

以上がプローブモジュール２の第１の構成例である。

図４は、第２の構成例に係るプローブモジュール２の回路図である。第１の構成例と同様に、プローブモジュール２にはトランスインピーダンスアンプ１１０が内蔵される。これによりトランスインピーダンスアンプ１１０がデジタル回路（不図示）から受けるノイズの影響を低減することができ、高精度な測定が可能となる。またトランスインピーダンスアンプ１１０を被試験デバイス２０に近接コンタクトすることで、入力容量を削減でき、広帯域な電流測定が可能になる。

第２電圧源１６２は、プローブモジュール２に内蔵され、被試験デバイス２０に供給される第２電圧Ｖ２を生成する。

この構成例ではトランスインピーダンスアンプ１１０の反転アンプ１１２の非反転入力端子は接地されており、したがって仮想接地電圧は接地電圧Ｖ_ＧＮＤである。第２電圧源１６２が生成する第２電圧Ｖ２は、第２電極３１０ｂに供給される。トランスインピーダンスアンプ１１０は、安定状態において、反転アンプ１１２の反転入力端子と非反転入力端子の電位は両方、仮想接地電圧Ｖ_ＧＮＤに安定化される。この仮想接地電圧Ｖ_ＧＮＤは、信号ライン１０８を介して第１電極３１０ａに供給される。第２電極３１０ｂに第２電圧Ｖ２が供給されるとき、第１電極３１０ａと第２電極３１０ｂの間には、第２電圧Ｖ２がバイアス電圧Ｖ_ＢＩＡＳとして供給されることとなる。この観点から第２電圧Ｖ２は、第１電極３１０ａと第２電極３１０ｂの間に印加されるバイアス電圧Ｖ_ＢＩＡＳを規定するものと把握される。

被試験デバイス２０に供給される第２電圧Ｖ２を、被試験デバイス２０の直近で生成することにより、第２電圧Ｖ２にノイズが重畳するのを防止でき、ひいては電流信号Ｉ_ＤＵＴあるいは電圧信号Ｖ_ＯＵＴのノイズ成分を低減できる。

図３と同様に、プローブモジュール２には、直流電源電圧Ｖ_ＤＤを受けるための電源端子ＰＶＤＤが設けられ、プローブモジュール２の内部のアクティブデバイスは、電源電圧Ｖ_ＤＤを受けて動作する。これにより、プローブモジュール２の内部からスイッチング電源を排除でき、ノイズの影響を低減できる。

以上がプローブモジュール２の第２の構成例である。

続いて、測定装置１全体の具体的な構成を詳細に説明する。
図５は、実施の形態に係る測定装置１の構成を示すブロック図である。図５において、プローブモジュール２では、主としてアナログ信号処理と、図２のデジタル信号処理部１１６によるデジタル信号処理の一部が行なわれる。プローブモジュール２とバックエンドモジュール４の間は、複数のケーブル８ａ〜８ｃを介して接続される。ケーブル８ａは、デジタルインタフェース用のケーブルであり、ケーブル（クロックライン）８ｂはクロック信号ＣＬＫ_Ｌを供給するためのケーブルであり、ケーブル（電源ライン）８ｃは、バックエンドモジュール４からプローブモジュール２に直流電源電圧Ｖ_ＤＤを供給するためのケーブルである。

はじめにプローブモジュール２について説明する。図５のプローブモジュール２は、図３の第１構成例と、図４の第２構成例のハイブリッド型となっており、第１電圧源１６０、第２電圧源１６２、ガードメタル１４０、ガードアンプ１４２を備える。

プローブモジュール２は、デジタイザ１１４、デジタル信号処理部１１６Ａ、１１６Ｃ、１１６Ｄ、波形発生器１２０、第１アンプ１２２、第２アンプ１２４、周波数逓倍器１３０をさらに備える。

デジタイザ１１４は、プローブモジュール２に内蔵され、トランスインピーダンスアンプ１１０の出力Ｖ_ＯＵＴを第１デジタルデータＤ１に変換する。第１デジタル信号処理部（プリプロセッサ）１１６Ａは、第１デジタルデータＤ１を受け、第１デジタルデータＤ１にもとづく塩基配列決定のための一連の信号処理のうち、前処理（プリプロセス）を実行する。第１デジタル信号処理部１１６Ａは、信号処理の結果得られる第２デジタルデータ（被測定信号）Ｄ２を、第２デジタル信号処理部（ポストプロセッサ）１１６Ｂに送信する。

つまり図５において、プローブモジュール２とバックエンドモジュール４の間の被測定信号Ｄ２の伝送は、アナログインタフェースではなく、デジタルインタフェースであるデータＩ／Ｏケーブル８ａを介して行なわれる。被測定信号を、デジタル化した後に伝送することで、アナログ伝送する場合に比べて、伝送過程におけるノイズ耐性を高めることができる。

たとえば第１デジタル信号処理部１１６Ａは、プリプロセスとして、第１デジタルデータＤ１のデータ容量を低減して第２デジタルデータＤ２を生成し、バックエンドモジュール４に伝送する。データ容量の低減とは、データ圧縮やデータの間引き等が例示される。データ容量を圧縮することで、ケーブル８ａの伝送レートを下げることができ、ノイズ放射を低減することができる。

電流信号Ｉ_ＤＵＴは微弱であるため、塩基の種類を特定するために、統計的手法を用いる場合がありえる。デジタイザ１１４は、１塩基あたり、複数回（数十回から数百回）にわたって、電圧信号Ｖ_ＯＵＴをサンプリングする。したがって第１デジタル信号処理部１１６Ａには、１塩基当たり、複数の第１デジタルデータＤ１を受信する。そこで第１デジタル信号処理部１１６Ａは、各第１デジタルデータＤ１のビット数を減らしてデータ容量を減らしてもよい。あるいは、ヒストグラム形式のデータに変換してデータ容量を減らしてもよい。さらに第１デジタル信号処理部１１６Ａは、ヒストグラムのパラメータ（電流の平均値、電流のピーク値、標準偏差、分散など）を演算し、これらのパラメータを第２デジタルデータＤ２としてもよい。

ケーブル８ａを介したデータ伝送は、トランスインピーダンスアンプ１１０による電流測定が行なわれない時間スロットにおいて行なってもよい。これにより、伝送にともなうノイズの影響を排除できる。

第２デジタル信号処理部１１６Ｂは、図２のデジタル信号処理部１１６の一部であり、バックエンドモジュール４に内蔵される。第２デジタル信号処理部１１６Ｂは、第１デジタル信号処理部１１６Ａから第２デジタルデータＤ２を受け、塩基配列決定のための一連の信号処理のうち、後処理（ポストプロセス）を実行する。第２デジタル信号処理部１１６Ｂは、一連の塩基それぞれの種類を、後述するデータストレージ２０８に順次、書き込んでいく。

第１電圧源１６０は、可変電圧源であり、第１デジタル信号処理部１１６Ａ（デジタル信号処理部１１６）により生成される第１制御信号Ｓ１に応じた電圧レベルの第１電圧Ｖ１を生成する。
これによりデジタル信号処理部１１６における観測結果（つまり第１デジタルデータＤ１）を、第１電圧Ｖ１の電圧レベルに反映させることができ、すなわち被試験デバイス２０の状態に応じて、被試験デバイス２０に適切な電圧を与えることができる。

たとえば電極対３１０の摩耗や汚染により、電流信号Ｉ_ＤＵＴの信号レベルが低下することが想定される。この場合、第１電圧Ｖ１を制御してバイアス電圧Ｖ_ＢＩＡＳを増大することにより、電流信号Ｉ_ＤＵＴの信号レベルを大きくでき、Ｓ／Ｎ比を高めることができる。

第１デジタル信号処理部１１６Ａは、第１電圧Ｖ１をデジタルデータＤ１にもとづいてフィードバック制御してもよい。この場合には、このフィードバックを、バックエンドモジュール４を介在せずにプローブモジュール２内で閉じて行うことで、高速制御が可能となる。またこのフィードバック制御に利用されるデータがケーブル８を伝送しないため、放射ノイズを低減できる。

第２電圧源１６２は、可変電圧源であり、第１デジタル信号処理部１１６Ａ（デジタル信号処理部１１６）により生成される第２制御信号Ｓ２に応じた電圧レベルの第２電圧Ｖ２を生成する。
この場合、デジタル信号処理部１１６における観測結果（つまり第１デジタルデータＤ１）を、第２電圧Ｖ２の電圧レベルに反映させることができ、被試験デバイス２０の状態に応じて、被試験デバイス２０に適切な電圧を与えることができる。

たとえば電極対３１０の摩耗や汚染により、電流信号Ｉ_ＤＵＴの信号レベルが低下することが想定される。この場合、第２電圧Ｖ２を制御してバイアス電圧Ｖ_ＢＩＡＳを増大することにより、電流信号Ｉ_ＤＵＴの信号レベルを大きくでき、Ｓ／Ｎ比を高めることができる。

第１デジタル信号処理部１１６Ａは、第２電圧Ｖ２をデジタルデータＤ１にもとづいてフィードバック制御してもよい。第２電圧Ｖ２をフィードバック制御する場合には、このフィードバックを、バックエンドモジュール４を介在せずにプローブモジュール２内で閉じて行うことで、高速制御が可能となる。またこのフィードバック制御に利用されるデータがケーブル８を伝送しないため、放射ノイズを低減できる。

波形発生器１２０は、デジタル波形データＤ_ＡＷＧを受け、デジタル波形データＤ_ＡＷＧに応じたアナログ電圧Ｖ_ＡＷＧを発生する。このアナログ電圧Ｖ_ＡＷＧは、ピンＰ４を介してヒータ制御に利用され、あるいはピンＰ５を介して電気泳動用電極３１４に供給される。波形発生器１２０は複数個、設けられ、複数のアナログ電圧Ｖ_ＡＷＧが生成可能であってもよい。波形発生器１２０は、いわゆる任意波形発生器（Arbitrary Waveform Generator）であってもよいし、ファンクションジェネレータや、Ｄ／Ａコンバータ、その他の電圧源、信号発生器であってもよい。

波形発生器１２０の出力側には、セレクタ１２１が設けられてもよい。セレクタ１２１の入力には、波形発生器１２０の出力と、後述する第２アンプ１２４の出力が接続されてもよい。またセレクタ１２１の出力側には、ピンＰ４，Ｐ５や、プローブモジュール２内の所定のノード（たとえば後述のセレクタ１２３の入力Ｎ１）と接続されてもよい。

プローブモジュール２に内蔵されるデジタル信号処理部１１６は、第３デジタル信号処理部１１６Ｃを含む。第３デジタル信号処理部１１６Ｃは、波形発生器１２０が発生するアナログ電圧Ｖ_ＡＷＧの波形を制御するためのデジタル波形データＤ_ＡＷＧを生成する。

第３デジタル信号処理部１１６Ｃと波形発生器１２０の両方をプローブモジュール２に搭載することで、アナログ電圧Ｖ_ＡＷＧの電圧レベル、振幅や波形をプローブモジュール２の内部で高速制御できる。

たとえばアナログ電圧Ｖ_ＡＷＧを電気泳動用電極３１４に供給する場合、アナログ電圧Ｖ_ＡＷＧは、ＤＮＡ分子の位置制御のための信号に相当する。第３デジタル信号処理部１１６Ｃは、第１デジタルデータＤ１にもとづいて、塩基の位置や速度を推定し、アナログ電圧Ｖ_ＡＷＧに反映させてもよい。あるいは第３デジタル信号処理部１１６Ｃは、オープンループでアナログ電圧Ｖ_ＡＷＧを制御してもよい。

あるいはアナログ電圧Ｖ_ＡＷＧをヒータ３１６の制御に利用する場合、アナログ電圧Ｖ_ＡＷＧは、被試験デバイス２０の温度制御のための信号に相当する。第３デジタル信号処理部１１６Ｃは、第１デジタルデータＤ１にもとづいて、温度変化を推定し、アナログ電圧Ｖ_ＡＷＧに反映させてもよい。あるいは第３デジタル信号処理部１１６Ｃは、オープンループでアナログ電圧Ｖ_ＡＷＧを制御してもよい。

プローブモジュール２にはさらに、アナログ出力端子ＰＯＵＴが設けられる。第１アンプ１２２は、プローブモジュール２に内蔵され、アナログ出力端子ＰＯＵＴを介して、プローブモジュール２の内部の所定のノードの信号を外部に出力する。第１アンプ１２２の入力段に、セレクタ１２３を設け、複数のノードを選択可能としてもよい。

図５においてセレクタ１２３には、トランスインピーダンスアンプ１１０の出力Ｖ_ＯＵＴと、波形発生器１２０の出力であるアナログ電圧Ｖ_ＡＷＧと、後述の第２アンプ１２４の出力が選択可能となっている。

セレクタ１２３によってトランスインピーダンスアンプ１１０の出力を選択した場合、アナログ出力端子ＰＯＵＴに、高精度な外部波形デジタイザ１０を外付けし、それを用いて微小電流Ｉ_ＤＵＴを測定することができる。あるいは、セレクタ１２３によって波形発生器１２０、第１電圧源１６０や第２電圧源１６２の出力を選択することで、プローブモジュール２内の回路（１２０，１６０，１６２）のキャリブレーションが可能となる。あるいは被試験デバイス２０のコンタクトチェック、デバイス不良等の診断が可能となる。

プローブモジュール２には、アナログ入力端子ＰＩＮが設けられる。第２アンプ１２４は、プローブモジュール２に内蔵され、アナログ入力端子ＰＩＮを介して入力されるアナログ信号Ｖ_ＡＵＸを、被試験デバイス２０および／またはプローブモジュール２の内部の所定のノードに供給する。アナログ入力端子ＰＩＮに任意波形発生器やファンクションジェネレータなどの高精度な外部波形発生器１２を接続することで、被試験デバイス２０のヒータ３１６や電気泳動用電極３１４、バイアス状態を制御することができ、あるいは、プローブモジュール２の内部の回路のキャリブレーションが可能となる。

プローブモジュール２には、プローブスルー入力端子およびプローブスルー出力端子（ピン）Ｐ７が設けられる。プローブスルー入力端子ＰＴＨとプローブスルー出力端子（ピン）Ｐ７は、直接、あるいはスイッチＳＷ１を介して接続される。

プローブスルー入力端子ＰＴＨに、特殊機能信号インタフェース装置１４を接続することで、被試験デバイス２０と外部の装置１４との間で、被試験デバイス依存の固有の信号を送受信可能となる。これにより測定装置１に、さまざまな種類の被試験デバイス２０を測定可能な汎用性をもたせることができる。

周波数逓倍器１３０はプローブモジュール２に内蔵され、クロック信号ＣＬＫ_Ｌを逓倍し、高い周波数のクロック信号ＣＬＫ_Ｈを生成する。このクロック信号ＣＬＫ_Ｈは、デジタイザ１１４およびデジタル信号処理部１１６などに供給される。元となるクロック信号ＣＬＫ_Ｌは、バックエンドモジュール４に内蔵されるオシレータ２０４により生成される。

電流信号Ｉ_ＤＵＴは微弱であるため、塩基の種類を特定するためには、統計的手法を用いる必要があるかもしれない。この場合、デジタイザ１１４は、非常に短い時間で、１塩基あたり、数十回から数百回にわたって、出力電圧Ｖ_ＯＵＴをサンプリングする必要があり、デジタル信号処理部１１６は第１デジタルデータＤ１を高速に演算処理する必要がある。この際に、プローブモジュール２にクロック信号ＣＬＫ_Ｈを生成するオシレータを内蔵すれば、オシレータが発生するノイズにより、検出精度が低下する可能性がある。あるいはバックエンドモジュール４においてクロック信号ＣＬＫ_Ｈを生成し、クロックライン８ｂを介してプローブモジュール２に供給する場合、放射ノイズにより検出精度が低下するおそれがある。

図５の測定装置１では、周波数逓倍器１３０をプローブモジュール２に内蔵したことで、クロックライン８ｂを伝送するクロック信号ＣＬＫ_Ｌの周波数は低くてよいため、放射ノイズを抑制できる。

トランスインピーダンスアンプ１１０のゲインは可変に構成される。たとえば帰還抵抗Ｒ_Ｆは可変抵抗で構成される。デジタル信号処理部１１６は、第１デジタルデータＤ１に応じてゲインを制御するゲインコントローラ１１６Ｄを含む。

これによりデジタル信号処理部１１６における観測結果（つまり第１デジタルデータＤ１）を、ゲインに反映させることができる。またゲインをフィードバック制御する場合には、このフィードバックを、バックエンドモジュール４を介在せずにプローブモジュール２内で閉じて行うことで、高速制御が可能となる。さらに、フィードバック制御に利用されるデータがケーブルを伝送しないため、放射ノイズを低減できる。

たとえば電極対３１０の摩耗や汚染により、電流信号Ｉ_ＤＵＴの信号レベルが低下することが想定される。この場合、ゲインを増大することにより、電流信号Ｉ_ＤＵＴの信号レベルを大きくでき、Ｓ／Ｎ比を高めることができる。

バックエンドモジュール４には、電源２０２が内蔵される。電源２０２は、電源電圧Ｖ_ＤＤを発生し、電源ライン８ｃを介してプローブモジュール２に供給する。なおプローブモジュール２の電源電圧Ｖ_ＤＤは、バックエンドモジュール４の外部の電源から供給されてもよい。

プローブ制御信号生成部２０６は、バックエンドモジュール４に内蔵され、プローブモジュール２を統括的に制御する。プローブ制御信号生成部２０６は、制御信号Ｓ３を生成し、シリアルインタフェース８ａを介してデジタル信号処理部１１６に送信する。デジタル信号処理部１１６は、プローブ制御信号生成部２０６の制御下で動作する。

バックエンドモジュール４には、ひとつ、あるいは複数のデータストレージ２０８が搭載される。データストレージ２０８は、ハードディスクやＳＳＤ（Solid State Drive）であってもよい。データストレージ２０８は、塩基配列を示すデータを格納する。

データストレージ２０８へのデータアクセスのタイミングは、測定装置１、より具体的には第２デジタル信号処理部１１６Ｂが制御してもよい。
第２デジタル信号処理部１１６Ｂは、デジタイザ１１４が微小電流をサンプリングする期間を知っている。そこで第２デジタル信号処理部１１６Ｂは、微小電流の測定中は、データストレージ２０８へのアクセスを停止してもよい。これにより、電流測定中に発生するノイズをさらに低減できる。

ＰＣインタフェース２１０は、コンピュータ６を接続するために設けられる。コンピュータ６はＰＣインタフェース２１０を介して、バックエンドモジュール４およびプローブモジュール２を制御する。またコンピュータ６は、データストレージ２０８にアクセスし、データストレージ２０８に格納される塩基配列データを読み出す。コンピュータ６によるデータ読み出しと第２デジタル信号処理部１１６Ｂによるデータ書き込みは排他的に行なわれる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、プローブモジュール２およびバックエンドモジュール４のデジタル信号処理部１１６において、塩基配列の決定まで行なったが本発明はそれには限定されない。第２デジタル信号処理部１１６Ｂにおいては、塩基配列の決定までは行なわずに途中までの処理を行ない、中間データをデータストレージ２０８に格納してもよい。そしてコンピュータ６において、塩基配列のための最終処理を実行してもよい。

（第２変形例）
実施の形態では、プローブモジュール２およびバックエンドモジュール４が、コンピュータ６の制御下で動作する場合を説明したが本発明はそれには限定されない。すなわち測定装置１は、コンピュータ６を必要とせずにスタンドアロンで動作してもよい。

（第３変形例）
データストレージ２０８は、バックエンドモジュール４に着脱可能に接続されてもよい。この場合、測定装置１による一連の測定が完了した後に、ユーザがデータストレージ２０８を回収し、別の場所にあるコンピュータを用いてデータを解析してもよい。

（第４変形例）
プローブモジュール２は、電池を内蔵してもよい。プローブモジュール２の内部のアクティブデバイスは、電池を電源として動作してもよい。この場合も、電源によるノイズのない環境での電流測定が可能となる。

（第５変形例）
実施の形態では、ゲーティングナノポア方式のシーケンサを説明したが、測定装置１はＭＣＢＪ方式のシーケンサにも利用可能である。この場合、ナノポアチップに代えて、ＭＣＢＪチップが使用される。ＭＣＢＪチップには、ナノポアに代えて、金線などの導体と、導体を破断するための破断機構などが集積化される。この場合、プローブモジュール２には、破断機構を駆動するためのアンプ（信号発生回路１１８の一部）が設けられる。あるいは波形発生器１２０を、破断機構を駆動するためのアンプとして使用してもよい。

さらに言えば測定装置１の用途は、ＤＮＡシーケンサには限定されず、そのほかの微小電流を測定する用途に広く適用可能である。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…測定装置、２０…被試験デバイス、２２…ＤＮＡサンプル、２…プローブモジュール、４…バックエンドモジュール、６…コンピュータ、８…ケーブル、８ａ…シリアルバス、８ｂ…クロックライン、８ｃ…電源ライン、１０…外部波形デジタイザ、１２…外部波形発生器、１４…特殊機能信号インタフェース装置、１０８…信号ライン、１１０…トランスインピーダンスアンプ、１１２…反転アンプ、１１４…デジタイザ、１１６…デジタル信号処理部、１１６Ａ…第１デジタル信号処理部、１１６Ｂ…第２デジタル信号処理部、１１６Ｃ…第３デジタル信号処理部、１１６Ｄ…ゲインコントローラ、１１８…信号発生回路、１２０…波形発生器、１２２…第１アンプ、１２４…第２アンプ、１３０…周波数逓倍器、１４０…ガードメタル、１４２…ガードアンプ、１６０…第１電圧源、１６２…第２電圧源、２０２…電源、２０４…オシレータ、２０６…プローブ制御信号生成部、２０８…データストレージ、２１０…ＰＣインタフェース、３０２…ナノポアチップ、３１０…電極対、３１０ａ…第１電極、３１０ｂ…第２電極、３１４…電気泳動用電極、３１６…ヒータ。

Claims (18)

1. 被試験デバイスに流れる電流信号を測定する測定装置であって、
   前記電流信号を電圧信号に変換するトランスインピーダンスアンプと、
   前記電圧信号を第１デジタルデータに変換するデジタイザと、
   前記第１デジタルデータを信号処理するとともに、前記測定装置を制御するデジタル信号処理部と、
   を備え、
   測定時に前記被試験デバイスに近接する第１モジュールと、前記第１モジュールと少なくとも一本のケーブルを介して接続される第２モジュールに分離して構成され、
   前記トランスインピーダンスアンプは、前記第１モジュールに内蔵されることを特徴とする測定装置。
2. 前記第１モジュールの内部に前記電流信号が伝搬する信号ラインと近接して形成されるガードメタルと、
   前記第１モジュールに内蔵され、前記トランスインピーダンスアンプの仮想接地電圧を前記ガードメタルに印加するガードアンプと、
   をさらに備えることを特徴とする請求項１に記載の測定装置。
3. 前記第１モジュールに内蔵され、前記トランスインピーダンスアンプの仮想接地電圧を規定する第１電圧を生成する第１電圧源をさらに備えることを特徴とする請求項１または２に記載の測定装置。
4. 前記第１電圧源は、前記デジタル信号処理部により生成される第３制御信号に応じた電圧レベルの前記第１電圧を生成することを特徴とする請求項３に記載の測定装置。
5. 前記第１モジュールに内蔵され、前記被試験デバイスに供給される第２電圧を生成する第２電圧源をさらに備えることを特徴とする請求項１から４のいずれかに記載の測定装置。
6. 前記第２電圧源は、前記デジタル信号処理部により生成される第４制御信号に応じた電圧レベルの前記第２電圧を生成することを特徴とする請求項５に記載の測定装置。
7. 前記被試験デバイスは、前記トランスインピーダンスアンプと接続される第１電極と、前記第１電極と対向する第２電極と、を含み、
   前記測定装置は、前記第１電極および前記第２電極の間を流れる電流を測定対象とし、
   前記トランスインピーダンスアンプの仮想接地電圧は、接地電圧であり、
   前記第２電圧源は、前記第２電圧を、前記第２電極に供給することを特徴とする請求項５または６に記載の測定装置。
8. 前記第１モジュールは、直流電源電圧を受けるための電源端子を備えることを特徴とする請求項１から７のいずれかに記載の測定装置。
9. 前記デジタイザは、前記第１モジュールに内蔵されることを特徴とする請求項１から８のいずれかに記載の測定装置。
10. 前記デジタル信号処理部は、
    前記第１モジュールに内蔵され、前記第１デジタルデータのデータ容量を低減して第２デジタルデータを生成し、前記第２モジュールに伝送する第１デジタル信号処理部と、
    前記第２モジュールに内蔵され、前記第１デジタル信号処理部から前記第２デジタルデータを受け、所定の信号処理を実行する第２デジタル信号処理部と、
    を含むことを特徴とする請求項９に記載の測定装置。
11. 前記第１モジュールに内蔵され、デジタル波形データを受け、前記デジタル波形データに応じたアナログ電圧を発生する波形発生器をさらに備え、
    前記デジタル信号処理部は、前記第１モジュールに内蔵され、前記デジタル波形データを生成する第３デジタル信号処理部を含むことを特徴とする請求項１から１０のいずれかに記載の測定装置。
12. 前記第１モジュールに設けられたアナログ出力端子と、
    前記第１モジュールに内蔵され、前記アナログ出力端子を介して、前記第１モジュールの内部の所定のノードの信号を外部に出力する第１アンプと、
    をさらに備えることを特徴とする請求項１から１１のいずれかに記載の測定装置。
13. 前記第１モジュールに設けられたアナログ入力端子と、
    前記第１モジュールに内蔵され、前記アナログ入力端子を介して入力されるアナログ信号を、前記被試験デバイスおよび／または第１モジュールの内部の所定のノードに供給する第２アンプと、
    をさらに備えることを特徴とする請求項１から１２のいずれかに記載の測定装置。
14. 前記第２モジュールに内蔵され、所定の周波数のクロック信号を生成するオシレータと、
    前記第１モジュールに内蔵され、前記クロック信号を逓倍する周波数逓倍器と、
    をさらに備えることを特徴とする請求項１から１３のいずれかに記載の測定装置。
15. 前記トランスインピーダンスアンプのゲインは可変に構成され、
    前記デジタル信号処理部は、前記第１モジュールに内蔵され、前記第１デジタルデータに応じて前記ゲインを制御するゲインコントローラを含むことを特徴とする請求項１から１４のいずれかに記載の測定装置。
16. 前記第１モジュールに設けられたプローブスルー入力端子と、
    前記第１モジュールに設けられ、前記プローブスルー入力端子と接続されるプローブスルー出力端子と、
    をさらに備えることを特徴とする請求項１から１５のいずれかに記載の測定装置。
17. 前記第２モジュールに内蔵されるデータストレージをさらに備えることを特徴とする請求項１から１６のいずれかに記載の測定装置。
18. 前記第２モジュールに着脱可能に接続されるデータストレージをさらに備えることを特徴とする請求項１から１６のいずれかに記載の測定装置。

Images