JP2016101422A - 静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 - Google Patents
静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 Download PDFInfo
- Publication number
- JP2016101422A JP2016101422A JP2014242464A JP2014242464A JP2016101422A JP 2016101422 A JP2016101422 A JP 2016101422A JP 2014242464 A JP2014242464 A JP 2014242464A JP 2014242464 A JP2014242464 A JP 2014242464A JP 2016101422 A JP2016101422 A JP 2016101422A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bias
- elements
- electrode
- capacitive transducer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
【課題】第一の電極間を電気的に接続する手段により発生しうるエレメント毎の応答時間ばらつきを低減させることができ、ひいては静電容量型トランスデューサの変換特性への影響を低減させることができる静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置を提供する。【解決手段】第一の電極13と第二の電極とのうち一方の電極を含む振動膜が振動可能に支持された構造のセルを夫々有する複数のエレメント101の各々の第一の電極から引き出されたバイアス配線103同士を、配線基板110上に設けたバイアス配線113に電気的に接続することで短絡する。【選択図】図1
Description
本発明は、静電容量型超音波トランスデューサ及び被検体情報取得装置に関する。特に、音響波を送信又は受信する静電容量型超音波トランスデューサと、前記静電容量型超音波トランスデューサを備えた被検体情報取得装置に関する。
マイクロマシニング技術を用いて作製されたCMUT(Capacitive Micromachined Ultrasonic Transducer)は、圧電エレメントの代替品として研究されている。CMUT等の静電容量型トランスデューサは、振動膜の振動を用いて音響波(典型的には超音波)を送信又は受信することができる。
静電容量型トランスデューサの各セルは、キャビティと呼ばれる略真空に維持された間隙を挟むように設けられた2つの電極を備える。2つの電極のうち一方の電極はメンブレンに固定され、メンブレンと共に振動膜として機能する。
静電容量型トランスデューサは、2つの電極間にバイアス電圧が印加された状態で音響波を受信すると、各セルの振動膜が振動して2つの電極間の距離が変化し、静電容量の変化が生じる。複数のセルからなるエレメントは、この静電容量の変化を電流信号として出力する。また、2つの電極間に、時間的に振幅変化する電圧(つまり交流電圧)が印加されると、振動膜が振動することにより、エレメント単位で音響波を送信することもできる。
特許文献1には、複数のエレメントが1次元に配置されたCMUTについて開示されている。特許文献1のCMUTは、複数のエレメント間で電気的に接続されている下部電極(第一の電極)にバイアス電圧が印加され、エレメント毎に分離された上部電極(第二の電極)はグランドに繋がっている。また各電極はワイヤボンディングによりフレキシブル基板上の配線に接続されている。
静電容量型トランスデューサの各エレメントは、受信特性または送信特性(つまり、変換効率等の変換特性)が均一であることが好ましい。
しかしながら、複数のエレメント間で電気的に接続されている第一の電極同士を電気的に接続する手段の電気特性によっては、エレメント毎の応答時間にばらつきが生じる可能性があった。応答時間にばらつきが生じると、静電容量型トランスデューサの変換特性が低減するなどといった影響が生じる。
本発明の目的は、エレメント毎の応答時間のばらつきを低減させることにより変換特性への影響を低減させた静電容量型トランスデューサを提供することである。
本発明の静電容量型トランスデューサは、間隙を隔てて設けられた第一の電極と第二の電極とのうち一方の電極を含む振動膜が振動可能に支持された構造のセルを夫々有する複数のエレメントと、前記複数のエレメントのうち2個以上のエレメントの第一の電極同士を電気的に接続する配線と、前記複数のエレメントの夫々の前記第一の電極に電気的に接続された第一のバイアス配線と、前記複数のエレメントの夫々の前記第二の電極に電気的に接続された第一の信号配線と、前記第一のバイアス配線の夫々に電気的に接続された第一のバイアス端子と、前記第一の信号配線の夫々に電気的に接続された第一の信号端子とが配置された基板を備え、かつ、第二のバイアス配線と、第二の信号配線と、前記第二のバイアス配線の夫々に電気的に接続された第二のバイアス端子と、前記第二の信号配線の夫々に電気的に接続された第二の信号端子とが配置された配線基板を備え、かつ前記第一のバイアス端子と前記第二のバイアス端子、及び前記第一の信号端子と前記第二の信号端子とが、互いの主面が対向した状態で電気的に接続されていることを特徴とする静電容量型トランスデューサであって、さらに前記第一のバイアス配線の全てが前記第二のバイアス配線に接続されており、かつ前記第二のバイアス配線と前記第一の信号配線との間に絶縁層が配置されていることを特徴とする。
本発明により、第一の電極間を電気的に接続する手段により発生しうるエレメント毎の応答時間ばらつきを低減させることができ、ひいては静電容量型トランスデューサの変換特性への影響を低減させることができる。
以下に、本発明の実施形態について図面を用いて説明する。
(静電容量型トランスデューサの構成)
まず、図1、図2、図3及び図4を用いて本実施形態における静電容量型トランスデューサのエレメント及び配線について説明する。
まず、図1、図2、図3及び図4を用いて本実施形態における静電容量型トランスデューサのエレメント及び配線について説明する。
図1(a)は、複数のエレメントが1次元方向に配置された静電容量型トランスデューサを模式的に示す上面図である。
図1(b)は図1(a)の静電容量型トランスデューサから配線基板110を取り去った状態の上面図を示す。
図2(c)は図1(a)の破線CDにおける断面図の一例である。
図2(d)は図1(a)の破線EFにおける断面図の一例である。
図3(e)は図1(a)のCDにおける断面図の別の一例である。
図3(f)は図1(a)のEFにおける断面図の別の一例である。
図4(a)は静電容量型トランスデューサの一部のエレメントが配置されている様子を示す上面図である。図4(b)は図4(a)の破線ABにおける断面図である。
図1(b)は図1(a)の静電容量型トランスデューサから配線基板110を取り去った状態の上面図を示す。
図2(c)は図1(a)の破線CDにおける断面図の一例である。
図2(d)は図1(a)の破線EFにおける断面図の一例である。
図3(e)は図1(a)のCDにおける断面図の別の一例である。
図3(f)は図1(a)のEFにおける断面図の別の一例である。
図4(a)は静電容量型トランスデューサの一部のエレメントが配置されている様子を示す上面図である。図4(b)は図4(a)の破線ABにおける断面図である。
本実施形態の静電容量型トランスデューサは、基板100と、基板100に形成された複数のエレメント101と、第一のバイアス配線103及び第一の信号配線104と、配線基板110を備える。
基板100には、第一のバイアス配線103に接続される第一のバイアス端子105と第一の信号配線104が接続される第一の信号端子106が設けられている。
配線基板110は、第二のバイアス配線113及び第二の信号配線114と、第二のバイアス配線113が接続される第二のバイアス端子115と第二の信号配線114が接続される第二の信号端子116が設けられている。
第二のバイアス配線113と第一の信号配線104との間には、少なくとも両者が対向する部分を含む領域に、両者の短絡を防ぐための絶縁層117が設けられている。
配線基板110の材料としては、ポリイミドなどの樹脂材料を用いることができ、配線基板110上の配線や端子の材料としては、銅やアルミ二ウム、金などの導電性材料を用いることができる。
絶縁層117としては、ポリイミドなどの樹脂材料、あるいはシリコン窒化物やシリコン酸化物などからなる薄膜を用いることができる。
第二のバイアス配線113及び第二の信号配線114の一部は、基板100端部あるいは静電容量型トランスデューサ外部の導電性物体との接触による短絡を防ぐために絶縁層118で覆われている。
第一のバイアス端子105と第二のバイアス端子115、第一の信号端子106と第二の信号端子116の夫々は、それらの主面が互いに対向した状態でACF(異方性導電膜:Anisotropic Conductive Film)あるいは金属バンプなどにより接続される。
ここで、端子の主面とは、端子の面のうち、基板100あるいは配線基板110に接触している面の反対側に存在する面のことである。
第二のバイアス配線113は、静電容量型トランスデューサの外部に設けられたバイアス電圧源102に接続され、第二のバイアス端子115及び第一のバイアス端子105を介して第一のバイアス配線103に接続される。
第二の信号配線114は、静電容量型トランスデューサの外部に設けられた制御部(不図示)に接続され、第二の信号端子116及び第一の信号端子106を介して第一の信号配線104に接続される。
第二のバイアス配線113の配置方法に関する別の一例として、図2(d)及び図3(e)に示すように、第二のバイアス配線113のうち少なくとも第一の信号配線104と重なる部分が配線基板110の内部に配置されていてもよい。
この場合、配線基板110が絶縁層117の役割を果たす。このような配置方法は、たとえば複数の配線層を有する多層フレキシブル配線基板などを用いて実現することが可能である。
(エレメントの構成)
本実施形態のエレメント101の構成について説明する。
本実施形態のエレメント101の構成について説明する。
本実施形態のエレメント101は、互いに電気的に接続されたセル1を複数備える。
図4(a)では、エレメント101は32個のセル1から構成されているが、エレメント101を構成するセル1の個数は1個以上であればよい。
また、図4(a)では2個のエレメント101のみ記載しているが、エレメント101の個数は2個以上であればよい。
セル1の形状は、図4(a)では円形であるが、円形以外の形状、たとえば四角形や六角形等の形状でもよい。
セル1は、間隙を隔てて設けられた一対の電極のうち、一方の電極を含む振動膜が振動可能に支持された最小単位の構造である。
図4(b)では、セル1は、第一の電極13と、第一の電極13に対して間隙3を隔てて対向する第二の電極4を含む構造となっている。
第一の電極13は基板100上に第一の絶縁膜12を介して形成されており、第一の電極13上には第二の絶縁膜14が形成されている。
また、第二の電極4は振動膜15に形成されており、振動膜15の振動に伴い図4(b)の上下方向に振動することが可能である。
振動膜15は、支持部16により支持されおり、かつ第二の絶縁膜14と間隙3を隔てて配置されている。
エレメント101は、1個以上のセルを備え、電気的に独立した一個の構成単位を示す。つまり、1個のセルが第一の電極及び第二の電極からなる静電容量素子を有すると考えた場合、エレメント内の複数個のセルが有する静電容量素子は電気的に並列接続されており、エレメント単位で信号の入力や出力が行われる。
また、エレメント101を複数個有する場合、各エレメントは互いに電気的に独立している。
本実施形態では、図4(a)のように第一の電極13は複数個のエレメント間で配線108により電気的に接続され、同一のバイアス電圧が印加される。
また、別の形態として図1(a)のように配線108を用いず、一様に形成された電極を第一の電極として複数のエレメント101間で共有してもよい。
この場合、前記の一様な電極のうち各エレメント101の直下に当たる領域を第一の電極13、各エレメントの間の領域に該当する部分を配線108とみなす。
第二の電極4はエレメント毎に対応する制御部に接続されており、夫々のエレメント間は電気的に分離されている。
また、本実施形態の第一の電極13は、静電容量型トランスデューサが有する複数個のエレメント間で電気的に接続されているが、必ずしも静電容量型トランスデューサが有する全てのエレメント間で電気的に接続されている必要はない。
つまり、全エレメントをいくつかのグループに分け、各グループ内の複数個のエレメントはそれぞれ第一の電極13同士が電気的に接続され、グループ間では第一の電極13同士は電気的に接続されていない構成でもよい。
例えば、静電容量型トランスデューサの全エレメント数がm個であるとし、n個のエレメント群からなる第一のグループと、k個のエレメント群からなる第二のグループとを有するとする。
ここで、mは4以上の整数であり、n及びkは2以上かつm未満の整数である。
この場合、第一のグループと第二のグループの夫々における第一の電極同士が互いに電気的に接続されていてもよい。
また、上記の場合において、第一のグループと第二のグループの夫々における第一の電極同士が互いに電気的に分離されており、夫々が異なるバイアス電源に接続されてもよい。
さらに、本実施形態では、基板側の電極13を第一の電極とし、振動膜側の電極4を第二の電極としているが、これらを逆の構成にしても構わない。つまり、基板側の電極13をエレメント毎に分離された第二の電極とし、振動膜側の電極4をエレメント間で電気的に接続された第一の電極としてもよい。
また、振動膜は、図4では振動膜15と第二の電極4とから構成されているが、少なくとも第二の電極4を有し振動膜が振動可能な構成であればよい。
例えば、第二の電極4だけで振動膜を構成してもよいし、あるいは、複数のメンブレン間に第二の電極4が挟まれた構成にしてもよい。
また、本実施形態では、第一の電極13は基板100上に第一の絶縁膜12を介して設けられ、第一の電極13上には、第二の絶縁膜14が設けられている。
しかしながら、第一の電極13は基板100上に第一の絶縁膜12を介さずに直接設けられていても良く、また、第一の電極13上に第二の絶縁膜14が設けられず第一の電極13が露出していてもよい。
基板100としては、シリコン基板あるいはガラス基板等を用いることができる。第一の電極13及び第二の電極4、第一のバイアス配線103、第二の信号配線104としては、チタンあるいはアルミ等の金属や、アルミシリコンなどの合金などといった導電性材料を用いることができる。
第一の絶縁膜12及び第二の絶縁膜14、振動膜15は、シリコン窒化膜あるいはシリコン酸化膜等といった絶縁性材料を用いることができる。
また、静電容量型トランスデューサは、犠牲層をエッチングすることにより間隙を形成する犠牲層型や、SOI基板の活性層(表面シリコン層)を振動膜として用いる接合型等の公知の方法で作製することができる。
(静電容量型超音波トランスデューサの駆動原理)
静電容量型超音波トランスデューサの駆動原理を説明する。
静電容量型超音波トランスデューサの駆動原理を説明する。
静電容量型トランスデューサで音響波を受信する場合、まず、第一の電極13と第二の電極4との間に電位差を生じさせる。
具体的には、バイアス電圧源102からバイアス電圧(直流電圧)が第一の電極13に印加され、第二の電極4は制御部(不図示)の電流−電圧変換手段を介して共通電位につながっている状態にする。
この状態で音響波を受信すると、第二の電極4を有する振動膜が振動するため、第二の電極4と第一の電極13との間の距離が変わり、エレメントの静電容量が変化する。
この静電容量変化によって、第二の電極4から電流信号が出力される。この電流信号は、トランスデューサ外部の制御部(不図示)の電流−電圧変換手段によって受信信号に変換される。
電流−電圧変換手段としては、たとえばトランスインピーダンス回路等を用いることができる。
また、静電容量型トランスデューサで音響波を送信する場合、第一の電極13と第二の電極4との間に電位差がある状態で、外部の制御部から第二の電極4に交流電圧を印加する。
第二の電極4に印加される交流電圧は、一定の波数のパルスや正弦波などを用いることができる。
この交流電圧の印加によって第一の電極3と第二の電極4との間に静電気力が発生し、この静電気力によって振動膜を振動させて音響波を送信することができる。
本実施形態の静電容量型トランスデューサは、音響波の送信及び受信のうち少なくとも一方を行うことが可能である。
(配線基板上のバイアス配線の構成)
次に、本実施形態の配線基板上にある第二のバイアス配線の構成について説明する。
次に、本実施形態の配線基板上にある第二のバイアス配線の構成について説明する。
まず、各エレメントにおける応答時間のばらつきが、送信される音響波、あるいは音響波の受信信号に与える影響について説明する。
第一の電極が基板上の配線のみを介して電気的に接続されている場合、あるエレメントの振動膜が振動すると、その他のエレメントもそのエレメントの振動の影響を受ける。
例えば、あるエレメントで音響波を受信した場合、あるエレメントの振動膜が振動することにより、第一の電極と第二の電極との間の間隔に変化が生じる。
この間隔の変化後においても電極間の電位差をバイアス電圧と同じ値に保つために、各電極間にバイアス電圧源から電荷が供給または吸収される必要がある。
この電荷が供給され、電極間の電位差が所定のバイアス電圧に戻るまでの応答時間には、電荷の供給経路である配線が有する抵抗や、その供給経路に接続されているエレメントの静電容量の影響を受ける。
そのため、各エレメントにおける前記の抵抗及び静電容量が互いに異なる場合、電荷が変化する応答時間が短いエレメントと長いエレメントとが発生する。
複数のエレメントの振動膜が振動すると、応答時間が長いエレメントは、応答時間が短いエレメントに電荷が先に供給されるため、更に応答時間が長くなる。
つまり、ある1個のエレメント(仮に「第一のエレメント」と呼ぶ)の電流の応答時間は、第一の電極同士を接続する配線を共有する他のエレメントからの影響を受けることになる。
上記では、音響波を受信する場合について説明したが、音響波を送信する際にも同様のことが発生する。
このように、エレメント毎の応答時間のばらつきは、静電容量型トランスデューサの音響波の送信特性や受信特性に影響を与える。
具体的には送信される音響波の波形や、音響波を受信した際に静電容量型トランスデューサから出力される受信信号の波形に影響を与える。
第一のエレメントの応答時間は、バイアス電圧源と第一のエレメントとの間の時定数に比例し、時定数は、抵抗と静電容量との積で示すことができる。
つまり、第一のエレメントの応答時間を短くするためには、バイアス電圧源と第一のエレメントとの間の配線、すなわちバイアス電圧の供給経路に存在する抵抗と静電容量を低減する必要がある。
ここで、バイアス電圧源から配線基板上の第二のバイアス配線までの経路の抵抗はどのエレメントに対しても一定であると考える。
また、振動により生じる上記電位変化は第一のエレメントで生じるとする。
このとき、エレメント毎の応答時間のばらつきは、バイアス電圧源を入力とし、第一の電極を共有する複数のエレメントの夫々を出力とした経路における各エレメントの時定数のばらつきに対応する。
つまり、第一のエレメントの応答時間に影響を与える時定数は、バイアス電圧源から任意のエレメントの第一の電極までの経路の配線抵抗と、前記経路に接続されている静電容量(前記第一のエレメントの前記経路を包含する経路を有するエレメントの静電容量の和)との積で近似することができる。
本実施形態は、この時定数のばらつきを小さくすることを特徴とする。
具体的には、時定数が大きいエレメントの時定数を低減させることにより時定数ばらつきが小さくなる。
時定数が大きいエレメントの時定数を低減するためには、1.バイアス電圧の供給経路に接続されるエレメントの静電容量の和を小さくする、2.バイアス電圧の供給経路の抵抗を小さくする、等の方法が考えられる。
ここで、時定数ばらつきを小さくするための本実施形態の一側面について図5を用いて説明する。
図5(a)は、エレメント101が複数個並べられた状態の等価回路を表す。
パルス発生源107からエレメント101にパルス波が入力されると、第一の電極13とバイアス電圧源102との間を接続する配線200を共有するエレメント101の各々に流れる電流に位相差が生じる。
このため、個々のエレメント101に入力されるパルス波形に歪みが発生する。そこで、図5(b)のように、配線200よりも抵抗値の小さい別の配線300を設け、全てのエレメント101の第一の電極同士を接続する。
任意のエレメント101について、第一の電極13とバイアス電圧源102とを接続する配線経路のうち、配線200を経由するものを経路1、配線300を経由するものを経路2とし、それぞれの抵抗値をR1、R2とする。
経路1および経路2の長さが同じ場合、配線300の単位長さあたりの抵抗率が配線200よりも小さくなるようにすることで、全てのエレメントについてR1>R2とすることができる。
任意のエレメント101について、第一の電極13とバイアス電圧源102とを接続する配線経路のうち、配線200を経由するものを経路1、配線300を経由するものを経路2とし、それぞれの抵抗値をR1、R2とする。
経路1および経路2の長さが同じ場合、配線300の単位長さあたりの抵抗率が配線200よりも小さくなるようにすることで、全てのエレメントについてR1>R2とすることができる。
これにより、各エレメント101へのバイアス電圧の供給経路の抵抗が小さくなるので、各エレメント101の時定数のバラつきを小さくすることができる。
以上より、各エレメント101へのバイアス電圧の供給経路の抵抗が小さくなるように配線300を設けることにより、バイアス配線を共有する複数のエレメント101における応答時間のばらつきを抑制することができる。
上述の原理を、配線基板を有する1次元アレイ素子において実施した例を図6に示す。
図6(a)は、図1の構成と同じであり、図6(b)は参考例として、配線基板上の第二のバイアス配線のうち、基板上の第一のバイアス配線103同士を接続する部分が設けられていない形態を示す。
図6(a)及び(b)において、バイアス電圧源102からの経路が最も長い基板100の中央のエレメント101Aにバイアス電圧が供給されるときの経路を破線矢印で示す。
図6(b)の場合、前記の経路は抵抗値が比較的高い基板上の第一の電極13及び配線108を通る破線矢印Yの経路となるため、エレメント101Aの応答時間は比較的長い。
一方、図6(a)の場合、前記の経路は、比較的抵抗値の低い配線基板110上の第二のバイアス配線113を通る破線矢印Xとなるため、エレメント101Aの応答時間は図6(b)の場合と比較して短い。
ここで、配線基板上のバイアス配線の抵抗は、基板上で第一の電極同士を接続する配線の抵抗よりも小さいことが好ましい。
より詳細には、任意の2個のエレメントの第一の電極間において、配線基板上のバイアス配線を介して接続される経路の抵抗値が、基板上で両者を接続する配線の抵抗値よりも低いことが好ましい。
このように、本実施形態では、基板上の第一の電極同士を接続する配線に対して比較的抵抗の低いバイアス電圧の経路を配線基板上に設けることによりエレメント毎の応答時間のばらつきが低減されている。
第一の電極同士を接続する基板上の配線あるいは第一の電極そのものの抵抗値を下げるために、アルミニウムや銅などといった抵抗率の低い導電性材料を用いて形成することも考えられるが、以下に述べるような問題が生じる。
本実施形態のような静電容量型トランスデューサにおいては、各々のエレメントの変換効率を一様にするために、全てのセルにおいて、間隙3の大きさ(図4(b)の図上下方向の幅)が一様であることが望ましい。
そのため、基板上の第一の電極はなるべく平坦に形成されることが求められるが、アルミニウムや銅などといった抵抗率の低い導電性材料を平坦に形成することは困難である。
また、第一の電極間を接続する基板上の配線のみを抵抗率の低い材料で形成することは、第一の電極の近傍をパターニングして別の材料からなる配線を設ける必要があり、電極の平坦性を下げる要因となるので好ましくない。
本発明者は電極の平坦性を重視してチタンやタングステンなどといった抵抗率が比較的高い材料を用いているため、本発明のような時定数の小さなバイアス電圧の経路を別途設ける工夫を行っている。
また、さらに別の側面として、本発明者は鋭意研究の結果、各エレメントの時定数が、静電容量型トランスデューサの中心周波数の逆数に対して10分の1以下であることが好ましいことを見出した。
中心周波数の逆数とは、各エレメントから出力される信号の代表的な周期を示す。つまり、時定数が大きいと応答時間が長くなるため、エレメントから所定の周期で出力される信号の波形を十分に再現することができない。
よって、共通電極が電気的に接続されている各エレメントの時定数τは、静電容量型トランスデューサの中心周波数fの逆数の10分の1以下(つまり、τ≦1/10f)であることが好ましい。
また、各エレメントの時定数は、静電容量型トランスデューサの中心周波数fの逆数の100分の1以下であることがより好ましい。
静電容量型トランスデューサの中心周波数は、典型的には1MHz以上20MHz以下である。
ただし、後述の光音響効果により発生する音響波を受信する静電容量型トランスデューサとしては、1MHz以上10MHz以下であることがより好ましい。
(2次元アレイにおける実施形態)
本実施形態では、エレメントが2次元に配置された静電容量型トランスデューサにおける実施形態の一例について図7(a)を用いて説明する。
本実施形態では、エレメントが2次元に配置された静電容量型トランスデューサにおける実施形態の一例について図7(a)を用いて説明する。
エレメントを2次元に配置することにより、たとえば超音波を3次元空間の任意の位置に収束させることができるので、音響レンズや機械的な走査機構を用いることなく3次元超音波画像を取得することができる。
本実施例における静電容量型トランスデューサは、前記のエレメントが1次元に配置された静電容量型トランスデューサと多くの箇所で共通しているため、以下では前記の静電容量型トランスデューサと異なる部分についてのみ説明する。
図7は、本実施形態の一例における静電容量型トランスデューサの上面図である。
本実施形態における静電容量型トランスデューサは、基板100の上に複数個のエレメント101が紙面縦方向と横方向に並んで配置されている。
基板100上の第一のバイアス配線103は、その一部が複数のエレメント101の第一の電極13によって共有されている。
また、図の上下の配線基板110上の第二のバイアス配線113は第一のバイアス配線103に電気的に接続されている。
第一のバイアス配線103の配線幅は場所によって異なっている。左右端付近の第一のバイアス配線103は配線の幅を広く形成することができるため、単位長さあたりの抵抗値が最も低い。
逆にエレメント101の近傍に設けられた第一のバイアス配線103は、エレメント101の間を通す必要があるため配線幅を狭くせざるを得ず、単位長さ当たりの抵抗値が最も高い。
本実施形態における配線基板上のバイアス配線の効果を以下に説明する。
図7(a)から配線基板110上のバイアス配線113のうち、バイアス電圧源102から基板100上の左上の第一のバイアス端子105までの部分以外を取り去った参照例を図8(b)に示す。
図8(b)においては、バイアス電圧源102から右下隅のエレメント101Aまでの経路は図中の破線矢印Yのようにエレメント101の間を通る抵抗が高くかつ複数のエレメント101に接続された第一のバイアス配線103を通る。
一方、図7(a)においては、前記の経路は破線矢印Xのように基板100の左端の抵抗値の低い第一のバイアス配線103及び図下側の配線基板110上の第二のバイアス配線113を通る。
さらに、この経路は他のエレメント101が接続されていない経路でもある。
よって、図7(a)の本実施形態におけるエレメント101Aの応答時間は、図8(b)の例と比較して低減される。
以上により、本発明を適用することにより、本実施形態のような2次元アレイの静電容量型トランスデューサにおいても、前記の1次元アレイの静電容量型トランスデューサの実施形態と同様にエレメント間の応答時間のばらつきを低減させることができる。
(被検体情報取得装置)
上記の実施形態で説明した静電容量型超音波トランスデューサは、超音波を含む音響波を用いた被検体情報取得装置に適用することができる。
上記の実施形態で説明した静電容量型超音波トランスデューサは、超音波を含む音響波を用いた被検体情報取得装置に適用することができる。
被検体からの音響波を静電容量型トランスデューサで受信し、静電容量型トランスデューサから出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や、音響インピーダンスの違いを反映した被検体情報を取得することができる。
図9(a)は、光音響効果を利用した被検体情報取得装置を示したものである。
光源2010から発生したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。
被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。
プローブ2022内の静電容量型トランスデューサ2020は、光音響波2018を受信して電気信号に変換し、制御部2024に出力する。
制御部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。
データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。
なお、ここでは、制御部2024とデータ処理部2026を含めて、処理部という。
表示部2028は、データ処理部2026から入力された画像データに基づいて、画像を表示する。
なお、図1に示されているバイアス電圧源102は図9(a)の被検体情報取得装置に含まれていても良く、被検体情報取得装置とは別に用意されてもよい。
図9(b)は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。
プローブ内の静電容量型トランスデューサ2120から被検体2114へ送信された音響波は、反射体2116により反射される。
静電容量型トランスデューサ2120は、反射された音響波2118を受信して電気信号に変換し、制御部2124に出力する。
制御部2124は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2126へ出力する。
データ処理部2126は、入力された信号を用いて被検体情報(音響インピーダンスの違いを反映した特性情報)を画像データとして取得する。
なお、ここでは、制御部2124とデータ処理部2126を含めて、処理部という。表示部2128は、データ処理部2126から入力された画像データに基づいて、画像を表示する。
なお、図1に示されているバイアス電圧源102は図9(b)の被検体情報取得装置に含まれていても良く、被検体情報取得装置とは別に用意されてもよい。
プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの(ハンドヘルド型)であってもよい。
また、図9(b)のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けても良い。
さらに、図9(a)と図9(b)の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。
この場合、図9(a)の静電容量型トランスデューサ2020が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
1 セル
4 第二の電極
13 第一の電極
100 基板
101 エレメント
102 バイアス電圧源
103 バイアス配線
104 信号配線
105 端子
110 配線基板
113 (配線基板上の)バイアス配線
114 (配線基板上の)信号配線
115 (配線基板上の)端子
4 第二の電極
13 第一の電極
100 基板
101 エレメント
102 バイアス電圧源
103 バイアス配線
104 信号配線
105 端子
110 配線基板
113 (配線基板上の)バイアス配線
114 (配線基板上の)信号配線
115 (配線基板上の)端子
Claims (7)
- 間隙を隔てて設けられた第一の電極と第二の電極とのうち一方の電極を含む振動膜が振動可能に支持された構造のセルを夫々有する複数のエレメントと、前記複数のエレメントのうち2個以上のエレメントの第一の電極同士を電気的に接続する配線と、前記複数のエレメントの夫々の前記第一の電極に電気的に接続された第一のバイアス配線と、前記第一のバイアス配線の夫々に電気的に接続された第一のバイアス端子と、前記複数のエレメントの夫々の前記第二の電極に電気的に接続された第一の信号配線と、前記第一の信号配線の夫々に電気的に接続された第一の信号端子とが配置された基板を備え、
かつ、第二のバイアス配線と、前記第二のバイアス配線の夫々に電気的に接続された第二のバイアス端子と、第二の信号配線と、前記第二の信号配線の夫々に電気的に接続された第二の信号端子とが配置された配線基板を備え、
かつ前記第一のバイアス端子と前記第二のバイアス端子、及び前記第一の信号端子と前記第二の信号端子とが、互いの主面が対向した状態で電気的に接続されていることを特徴とする静電容量型トランスデューサにおいて、
前記第一のバイアス配線の全てが前記第二のバイアス配線に接続されており、かつ前記第二のバイアス配線と前記第一の信号配線との間に絶縁層が配置されている
ことを特徴とする静電容量型トランスデューサ。 - 前記第一の端子と前記第二の端子とが異方性導電膜を用いて電気的に接続されていることを特徴とする請求項1に記載の静電容量型トランスデューサ。
- 前記複数のエレメントが1次元方向に配置されていることを特徴とする請求項1又は2に記載の静電容量型トランスデューサ。
- 前記複数のエレメントが2次元に配置されていることを特徴とする請求項1又は2に記載の静電容量型トランスデューサ。
- 前記第一の電極同士が互いに電気的に接続されている前記エレメントのうち、任意の2個の前記エレメントの前記第一の電極間を前記基板上で電気的に接続する前記配線の抵抗値をR1とし、前記第二のバイアス配線のうち、前記の任意の2個の前記エレメントの前記第一の電極間を電気的に接続する部分の抵抗値をR2としたとき、前記エレメントの選び方によらず常にR1>R2であることを特徴とする請求項1乃至4のいずれかに記載の静電容量型トランスデューサ。
- 前記配線基板上のバイアス配線のうちバイアス電圧源に接続する箇所を入力とし、前記複数のエレメントの夫々の第二の電極を出力としたとき、前記複数のエレメントのそれぞれの時定数が、前記静電容量型トランスデューサの中心周波数の逆数の10分の1以下であることを特徴とする請求項1乃至5のいずれかに記載の静電容量型トランスデューサ。
- 請求項1乃至6のいずれか1項に記載の静電容量型トランスデューサと、処理部と、を有し、
前記静電容量型トランスデューサは、被検体からの音響波を受信して電気信号に変換し、
前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする被検体情報取得装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242464A JP2016101422A (ja) | 2014-11-28 | 2014-11-28 | 静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242464A JP2016101422A (ja) | 2014-11-28 | 2014-11-28 | 静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016101422A true JP2016101422A (ja) | 2016-06-02 |
Family
ID=56088005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242464A Pending JP2016101422A (ja) | 2014-11-28 | 2014-11-28 | 静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016101422A (ja) |
-
2014
- 2014-11-28 JP JP2014242464A patent/JP2016101422A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6271887B2 (ja) | 静電容量型トランスデューサ、プローブ、及び被検体情報取得装置 | |
JP5855050B2 (ja) | トランスデューサ、被検体情報取得装置 | |
US9258650B2 (en) | Capacitive electromechanical transducer | |
WO2010058565A1 (ja) | 光学反射素子 | |
US10350636B2 (en) | Capacitive transducer and sample information acquisition apparatus | |
US8787117B2 (en) | Electromechanical transducer | |
US7359286B2 (en) | Multi-level capacitive ultrasonic transducer | |
US10119941B2 (en) | Electrostatic capacitance type transducer and drive method therefor | |
JP2016101422A (ja) | 静電容量型超音波トランスデューサ及びこれを用いた被検体情報取得装置 | |
JP2014094111A (ja) | 複数のデバイス駆動回路を有する装置 | |
JP6165221B2 (ja) | トランスデューサ、被検体情報取得装置 | |
JP6478570B2 (ja) | プローブ及び被検体情報取得装置 | |
JP6221679B2 (ja) | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 | |
US10959701B2 (en) | Probe, transducer unit, and subject information acquisition apparatus | |
JP6614872B2 (ja) | 光音響波用プローブ | |
JP2018068363A (ja) | 超音波プローブ、及びそれを用いた被検体情報取得装置 | |
JP2019209169A (ja) | 静電容量型トランスデューサ、及び被検体情報取得装置 | |
JP2016063499A (ja) | トランスデューサ、および被検体情報取得装置 | |
JP2013115495A (ja) | 電気機械変換装置、プローブ、被検体情報取得装置及び電気機械変換装置の作製方法 | |
JP6516468B2 (ja) | 静電容量型トランスデューサ、プローブ、及び被検体情報取得装置 | |
JP5855142B2 (ja) | 静電容量型トランスデューサの制御装置、及び静電容量型トランスデューサの制御方法 | |
JPS63237700A (ja) | 超音波トランスジユ−サ | |
JPS61220597A (ja) | 超音波トランスジユ−サ | |
JPS63237699A (ja) | 超音波トランスジユ−サ | |
JPS63196877A (ja) | 超音波トランスジユ−サ |