JP2016099493A - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP2016099493A
JP2016099493A JP2014236283A JP2014236283A JP2016099493A JP 2016099493 A JP2016099493 A JP 2016099493A JP 2014236283 A JP2014236283 A JP 2014236283A JP 2014236283 A JP2014236283 A JP 2014236283A JP 2016099493 A JP2016099493 A JP 2016099493A
Authority
JP
Japan
Prior art keywords
control signal
data
electro
line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014236283A
Other languages
English (en)
Inventor
増井 淳一
Junichi Masui
淳一 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014236283A priority Critical patent/JP2016099493A/ja
Publication of JP2016099493A publication Critical patent/JP2016099493A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】データ線にデータ電位を書き込むタイミングのずれを抑制することのできる電気光学装置および電子機器を提供する。【解決手段】電気光学装置100では、画素100aの階調を規定するデータ電位S1、S2、・・Snをデータ出力線17からブロックB1、B2、・・Br毎に出力するとともに、複数の制御信号線11から供給された制御信号P1、P2、P3、P4に基づいて、各ブロックB1、B2、・・Brでは、データ線6aにデータ電位S1、S2、・・Snを時系列に書き込む。ここで、複数の制御信号線11では、周囲の配線との間の寄生容量や引き回し長さ等に起因して、時定数に大きな差が存在する場合があるが、複数の制御信号線11には、複数の制御信号線11における時定数のばらつきを抑制する付加容量14が接続されている。また、付加容量1は、制御信号線11の延在方向の複数個所に設けられている。【選択図】図2

Description

本発明は、各画素の階調を規定するデータ電位を制御信号に基づいてデータ線に時系列
的に書き込む電気光学装置、および当該電気光学装置を備えた電子機器に関するものであ
る。
液晶装置等の電気光学装置において、画素の階調を規定するデータ電位を制御信号に基
づいてデータ線に書き込む方式が提案されている(特許文献1参照)。かかる電気光学装
置では、複数のデータ線を複数のブロックにグループ分けするとともに、時分割回路にお
いて、データ出力線から出力されたブロック毎のデータ電位を時分割して複数のデータ線
の各々に時系列的に書き込む。このため、時分割回路には、データ線とデータ出力線との
各間に介在する複数のスイッチング素子と、複数のスイッチング素子のうち、同一のブロ
ックに属するデータ線に接続するスイッチング素子を順次オンオフさせる制御信号を出力
する複数の制御信号線とが設けられる。
特開2006−119404号公報
しかしながら、制御信号線では、周囲の配線との間に寄生容量が発生し、かかる寄生容
量の影響により、複数の制御信号線に寄生する寄生容量の大きさが相違する。また、引き
回し距離の影響で複数の制御信号線の抵抗が相違する。その結果、複数の制御信号線では
、時定数が相違することになり、同一のブロック内やブロック間でデータ線にデータ電位
が書き込まれるタイミングがずれる等の問題点がある。
以上の問題点に鑑みて、本発明は、データ線にデータ電位を書き込むタイミングのずれ
を抑制することのできる電気光学装置および電子機器を提供することにある。
上記課題を解決するために、本発明に係る電気光学装置は、第1方向に延在する複数の
走査線と、該複数の走査線と交差する第2方向に延在する複数のデータ線と、前記複数の
走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素と、前記複数の
データ線をグループ分けした複数のブロック毎に設けられ、階調を規定する複数のデータ
電位を時系列的に出力する複数のデータ出力線と、前記データ出力線から出力された前記
ブロック毎の前記データ電位を時分割して前記複数のデータ線の各々に時系列的に書き込
む時分割回路と、を有し、前記時分割回路は、前記データ線と前記データ出力線との各間
に介在する複数のスイッチング素子と、前記複数のスイッチング素子のうち、同一の前記
ブロックに属する前記データ線に接続するスイッチング素子を順次オンオフさせる制御信
号を出力する複数の制御信号線と、を備え、前記複数の制御信号線の少なくとも1つには
、付加容量が接続されていることを特徴とする。
本発明では、画素の階調を規定するデータ電位をデータ出力線からブロック毎に出力す
るとともに、複数の制御信号線から供給された制御信号に基づいて、各ブロックでは、デ
ータ線にデータ電位を時系列に書き込む。ここで、複数の制御信号線の少なくとも1つに
は、複数の制御信号線における時定数のばらつきを抑制する付加容量が接続されているた
め、ブロック内において、データ線にデータ電位が書き込まれるタイミングのずれを抑制
することができる。それ故、品位の高い画像を表示することができる。
本発明において、前記付加容量は、前記制御信号線の延在方向の複数個所に設けられて
いることが好ましい。かかる構成によれば、制御信号線の延在方向における時定数のばら
つきを抑制することができる。このため、ブロック間において、データ線にデータ電位が
書き込まれるタイミングのずれを抑制することができる。それ故、品位の高い画像を表示
することができる。
本発明において、前記付加容量は、前記制御信号線に対して前記ブロック毎に設けられ
ていることが好ましい。
本発明において、前記付加容量は、前記複数の制御信号線のいずれにも設けられている
ことが好ましい。
本発明において、前記複数の走査線、前記複数のデータ線、前記複数のデータ出力線、
前記複数のスイッチング素子、前記複数の制御信号線、および前記付加容量は、基板の一
方面に形成され、前記データ出力線は、前記第2方向に延在し、前記制御信号線は、前記
第1方向に延在して前記制御信号線と交差する第1方向延在部を備え、前記付加容量は、
前記第1方向延在部に接続している構成を採用することができる。かかる構成の場合には
、データ出力線との間に寄生容量が発生するが、本発明によれは、かかる寄生容量の大き
さの差を付加容量によって緩和することができる。
本発明において、前記基板の端部には、前記制御信号線に接続した接続端子が形成され
ている構成を採用することができる。かかる構成の場合、制御信号線が端子から長い距離
を引き回されるため、複数の制御信号線での時定数の差や、制御信号線の長さ方向での時
定数の差が発生しやすいが、本発明によれは、かかる時定数の差を付加容量によって緩和
することができる。
本発明において、前記画素は、画素電極と、該画素電極と前記データ線との間に介在し
、前記走査線に接続する制御電極を備えた非線形素子と、第1電極層、第1誘電体層およ
び第2電極層を備え、前記データ電位を保持する保持容量と、を備え、前記付加容量は、
前記画素を構成する複数の層のうちのいずれかと同層の層により構成されていることが好
ましい。かかる構成によれば、新たな層を追加しなくても、付加容量を設けることができ
る。
本発明において、前記付加容量は、前記第1電極層と同層の第3電極層、第1誘電体層
と同層の第2誘電体層、および前記第2電極層と同層の第4電極層により構成されている
ことが好ましい。
本発明に係る電気光学装置は、携帯電話機やモバイルコンピューター、カメラのファイ
ンダー、投射型表示装置等の電子機器に用いることができる。これらの電子機器のうち、
投射型表示装置は、電気光学装置に光を供給するための光源部と、電気光学装置によって
光変調された光を投射する投射光学系とを備えている。
本発明を適用した電気光学装置の液晶パネルの説明図である。 本発明を適用した第1基板の電気的構成を示す説明図である。 本発明を適用した電気光学装置の画素の説明図である。 本発明を適用した電気光学装置に形成した付加容量の説明図である。 本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図にお
いては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。また、以下の説明で参照する図においては、走査線、データ線
、信号線等の配線等については、それらの数を少なく表してある。また、第1基板10の
面内方向で交差する2方向をX方向(第1方向)とY方向(第2方向)とし、X方向の一
方側をX1側とし、X方向の他方側をX2とし、Y方向の一方側をY1側とし、Y方向の
他方側をY2として説明する。
[全体構成]
図1は、本発明を適用した電気光学装置の液晶パネルの説明図であり、図1(a)、(
b)は各々、液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのH
−H′断面図である。
図1(a)、(b)に示すように、本形態の電気光学装置100は液晶装置であり、液
晶パネル100pを有している。液晶パネル100pは、第1基板10(素子基板)と第
2基板20(対向基板)とが所定の隙間を介して枠状のシール材107によって貼り合わ
されており、シール材107は第2基板20の外縁に沿うように枠状に設けられている。
シール材107は、光硬化性樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距
離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材107a
が配合されている。液晶パネル100pにおいて、第1基板10と第2基板20との間の
うち、シール材107によって囲まれた領域内には、液晶層50が設けられている。シー
ル材107には、液晶注入口107cとして利用される途切れ部分が形成されており、か
かる液晶注入口107cは、液晶材料の注入後、封止材107dによって封止されている
液晶パネル100pにおいて、第1基板10および第2基板20はいずれも四角形であ
り、第1基板10は、Y方向で対向する2つの辺10e、10f(端部)と、X方向で対
向する2つの辺10g、10h(端部)とを備えている。液晶パネル100pの略中央に
は、表示領域10aが四角形の領域として設けられており、かかる形状に対応して、シー
ル材107も略四角形に設けられている。従って、液晶パネル100pは、表示領域10
aとシール材107の外縁107e(第2基板20の外縁)との間に四角形の非表示領域
10cを有している。
第1基板10において、非表示領域10cでは、第1基板10においてY方向の一方側
Y1に位置する辺10eに沿ってデータ線駆動回路101の時分割回路103、および複
数の接続端子102が形成されており、この辺10eに隣接する他の辺10g、10hの
各々に沿って走査線駆動回路104が形成されている。なお、接続端子102には、フレ
キシブル配線基板105(図1(b)では図示せず)が接続されており、第1基板10に
は、フレキシブル配線基板105を介して各種電位や各種信号が入力される。
図3等を参照して詳しくは後述するが、第1基板10の一方面10sおよび他方面10
tのうち、第2基板20と対向する一方面10sの側において、表示領域10aには、画
素電極9aや、図2等を参照して後述する画素トランジスター30(非線形素子)等がマ
トリクス状に配列されている。従って、表示領域10aは、画素電極9aがマトリクス状
に配列された画素電極配列領域10pとして構成されている。かかる構成の第1基板10
において、画素電極9aの上層側には配向膜16が形成されている。
第1基板10の一方面10sの側において、表示領域10aより外側の非表示領域10
cのうち、表示領域10aとシール材107の内縁107fとに挟まれた四角枠状のダミ
ー領域10b(周辺領域)にはダミー画素電極9bが形成されている。
第2基板20の一方面20sおよび他方面20tのうち、第1基板10と対向する一方
面20sの側には共通電極21が形成されている。共通電極21は、第2基板20の略全
面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。本形態に
おいて、共通電極21は、第2基板20の略全面に形成されている。
第2基板20の一方面20sの側には、共通電極21の下層側に遮光層29が形成され
、共通電極21の表面には配向膜26が積層されている。遮光層29は、表示領域10a
の外周縁に沿って延在する額縁部分29aとして形成されており、遮光層29の内周縁に
よって表示領域10aが規定されている。また、遮光層29は、隣り合う画素電極9aに
より挟まれた画素間領域に重なるブラックマトリクス部29bとしても形成されている。
液晶パネル100pにおいて、シール材107より外側には、第2基板20の一方面2
0sの側の4つの角部分に基板間導通用電極25が形成されており、第1基板10の一方
面10sの側には、第2基板20の4つの角部分(基板間導通用電極25)と対向する位
置に基板間導通用電極19が形成されている。本形態において、基板間導通用電極25は
、共通電極21の一部からなる。基板間導通用電極19には、定電位Vcomが印加されて
いる。基板間導通用電極19と基板間導通用電極25との間には、導電粒子を含んだ基板
間導通材19aが配置されており、第2基板20の共通電極21は、基板間導通用電極1
9、基板間導通材19aおよび基板間導通用電極25からなる基板間導通部190を介し
て第1基板10側に電気的に接続されている。このため、共通電極21は、第1基板10
の側から定電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって第
2基板20の外周縁に沿って設けられているが、第2基板20の角部分と重なる領域では
基板間導通用電極19、25を避けて内側を通るように設けられている。
本形態において、電気光学装置100は透過型電気光学装置であり、画素電極9aおよ
び共通電極21は、ITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等
の透光性導電膜により形成されている。かかる透過型の電気光学装置100では、例えば
、第2基板20の側から入射した光が第1基板10の側から出射される間に変調されて画
像を表示する。また、電気光学装置100が反射型の電気光学装置である場合、共通電極
21は、ITO膜やIZO膜等の透光性導電膜により形成され、画素電極9aは、アルミ
ニウム膜等の反射性導電膜により形成される。かかる反射型の電気光学装置100では、
第1基板10および第2基板20のうち、第2基板20の側から入射した光が第1基板1
0で反射して出射される間に変調されて画像を表示する。
電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカ
ラー表示装置として用いることができ、この場合、第2基板20等には、カラーフィルタ
ー(図示せず)が形成される。また、電気光学装置100は、電子ペーパーとして用いる
ことができる。また、電気光学装置100では、使用する液晶層50の種類や、ノーマリ
ホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム
、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装
置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライ
トバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々
には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光とし
て各々入射されることになるので、カラーフィルターは形成されない。
(第1基板10の電気的構成)
図2は、本発明を適用した電気光学装置100の第1基板10の電気的構成を示す説明
図であり、図2(a)、(b)は、第1基板10の回路や配線の平面的なレイアウトを示
す説明図、および画素の電気的構成を示す説明図である。なお、以下の説明では、データ
線6aの数をnとするが、複数のデータ線6aをX方向においてr個のブロックB1、B
2、・・Brにグループ分けした際、各ブロックB1、B2、・・Brに含まれるデータ
線6aの数を4本として説明する。但し、各ブロックB1、B2、・・Brに含まれるデ
ータ線6aの数は、複数であれば、4本以外の本数であってもよい。
図2(a)、(b)に示すように、電気光学装置100において、第1基板10には複
数の画素100aがマトリクス状に配列された画素電極配列領域10pが設けられている
。画素電極配列領域10pのうち、図1(b)に示す額縁部分29aの内縁で囲まれた領
域が表示領域10aであり、表示領域10aの外側がダミー領域10bである。
第1基板10では、画素電極配列領域10pの内側に、X方向(第1方向)に沿って延
在する複数の走査線3aと、Y方向(第2方向)に沿って延在する複数のデータ線6aと
が形成されており、複数の走査線3aと複数のデータ線6aとの各交差に対応する位置に
画素100aが構成されている。複数の画素100aの各々には、TFT等のトランジス
ター30(非線形素子)、および画素電極9aが形成されている。画素トランジスター3
0のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには
走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9a
が電気的に接続されている。各画素100aにおいて、画素電極9aは、図1を参照して
説明した第2基板20に形成された共通電極21と液晶層50を介して対向し、液晶容量
50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信
号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態
では、保持容量55を構成するために、複数の画素100aに跨って容量線5aが形成さ
れ、かかる容量線5aには、共通電極21に印加される共通電位と同一の定電位Vcomが
印加されている。なお、容量線5aは、走査線3aに沿ってX方向に沿って延在している
構成、およびデータ線6aに沿ってY方向に沿って延在している構成のいずれを採用して
もよい。
第1基板10において、表示領域10a(画素電極配列領域10p)より外側の非表示
領域10cには、走査線駆動回路104、データ線駆動回路101の時分割回路103、
基板間導通用電極19、接続端子102等が構成されており、接続端子102から走査線
駆動回路104、時分割回路103、および基板間導通用電極19に向けて複数の配線が
延在している。また、本形態では、フレキシブル配線基板105にドライバIC15b、
制御回路15c、フレームメモリ15aが実装されており、ドライバIC15b、制御回
路15c、フレームメモリ15a、および時分割回路103によってデータ線駆動回路1
01が構成されている。ここで、走査線駆動回路104に対する各種信号や、共通電位V
comは、フレキシブル配線基板105を介して第1基板10に供給される。
このように構成した電気光学装置100において、本形態では、画素100aの階調を
規定するデータ電位S1、S2、・・Snを制御信号P1、P2、・・に基づいてデータ
線6aに書き込む方式が採用されている。このため、電気光学装置100では、複数のデ
ータ線6aをX方向においてr個のブロックB1、B2、・・Brにグループ分けすると
ともに、複数のブロックB1、B2、・・Br毎に対応するように、階調を規定する複数
のデータ電位S1、S2、S3・・を時系列的に出力する複数のデータ出力線17が設け
られている。複数のデータ出力線17は、非表示領域10cのうち、表示領域10aと第
1基板10の辺10eとの間でY方向に延在し、接続端子102に接続されている。ここ
で、データ出力線17の数は、ブロックB1、B2、・・Brの数と同数であり、r本で
ある。
また、第1基板10には時分割回路103が設けられており、時分割回路103は、デ
ータ線6aとデータ出力線17との各間に介在する複数のスイッチング素子12と、複数
のスイッチング素子12のうち、同一のブロックB1、B2、・・Brに属するデータ線
6aに接続するスイッチング素子12を順次オンオフさせる制御信号P1、P2、・・を
出力する複数の制御信号線11とを有している。制御信号P1、P2、・・は、スイッチ
ング素子12をオンさせるパルスを含んでおり、スイッチング素子12をオンさせるパル
スの位置が制御信号P1、P2、・・においてずれている。制御信号線11は、非表示領
域10cのうち、表示領域10aと第1基板10の辺10eとの間で接続端子102から
Y方向の他方側Y2に延在した後、X方向の一方側に延在しており、データ出力線17と
交差する第1方向延在部11sを有している。
また、本形態では、非表示領域10cにおいて第1方向延在部11sに接続する付加容
量14が設けられており、かかる付加容量14の構成等は、図4を参照して後述する。
本形態では、各ブロックB1、B2、・・Brに含まれるデータ線6aの数を4本とし
たため、制御信号線11の数は4本である。このため、複数の制御信号線11は、制御信
号P1をスイッチング素子12に供給する第1制御信号線11a、制御信号P2をスイッ
チング素子12に供給する第2制御信号線11b、制御信号P3をスイッチング素子12
に供給する第3制御信号線11c、および制御信号P4をスイッチング素子12に供給す
る第4制御信号線11dからなる。また、ブロックB1、B2、・・Brの数、およびデ
ータ出力線17の数は、データ線6aの数をnとしたとき、n/4である。
このように構成した電気光学装置100において、フレームメモリ15aは、外部から
入力された1フレーム分の諧調データを一時記憶し、ドライバIC15bは、かかる諧調
データをブロックB1、B2、・・Br毎の画像信号D1、D2、・・Drに展開し、デ
ータ出力線17に出力する。制御回路15cは、制御信号P1、P2、・・を生成し、制
御信号線11(第1制御信号線11a、第2制御信号線11b、第3制御信号線11c、
第4制御信号線11d)に出力する。その結果、画像信号D1、D2、・・Drが時分割
されてデータ線6aには、データ電位S1、S2・・Snが書き込まれる。
例えば、ブロックB1に対応するデータ出力線17が画像信号D1を出力すると、画像
信号D1には、4本のデータ線6aに対応するデータ電位S1、S2、S3、S4を時系
列に含んでいる。このため、第1制御信号線11aが出力した制御信号P1によって1番
目のスイッチング素子12がオンすると、1番目のデータ線6aにデータ電位S1が書き
込まれ、その後、1番目のスイッチング素子12がオフする。次に、第2制御信号線11
bが出力した制御信号P2によって2番目のスイッチング素子12がオンすると、2番目
のデータ線6aにデータ電位S2が書き込まれ、その後、2番目のスイッチング素子12
がオフする。次に、第3制御信号線11cが出力した制御信号P3によって3番目のスイ
ッチング素子12がオンすると、3番目のデータ線6aにデータ電位S3が書き込まれ、
その後、3番目のスイッチング素子12がオフする。次に、第4制御信号線11dが出力
した制御信号P4によって4番目のスイッチング素子12がオンすると、4番目のデータ
線6aにデータ電位S4が書き込まれ、その後、4番目のスイッチング素子12がオフす
る。このような動作は、複数のブロックB1、B2、・・Brにおいて同時に実施される
結果、全てのデータ線6aに1フレーム分の諧調データが出力される。かかる動作に同期
して、走査線3aによって画素トランジスター30が順次、オンすれば、複数の画素10
0aに諧調データが書き込まれる。従って、1フレーム分の画像が表示されることになる
(画素100aの具体的構成)
図3は、本発明を適用した電気光学装置100の画素100aの説明図であり、図3(
a)、(b)は、第1基板10において隣り合う複数の画素の平面図、および電気光学装
置100をF−F′線に沿って切断したときの断面図である。なお、図3(a)では、各
層を以下の線
下層側の遮光層8a=細くて長い破線
半導体層1a=細くて短い点線
走査線3a=太い実線
ドレイン電極4a=細い実線
データ線6aおよび中継電極6b=細い一点鎖線
容量線5a=太い一点鎖線
上層側の遮光層7aおよび中継電極7b=細い二点鎖線
画素電極9a=太い破線
で示してある。また、図3(a)では、互いの端部が平面視で重なり合う層については、
層の形状等が分かりやすいように、端部の位置をずらしてある。また、第1基板10に形
成されている膜等を説明する際、上層側とは基板本体10wとは反対側(第2基板20の
側、液晶層50の側)を意味し、下層側とは基板本体10wの側(第2基板20とは反対
側、液晶層50とは反対側)を意味する。また、第2基板20に形成されている膜等を説
明する際、上層側とは基板本体20wとは反対側(第1基板10の側、液晶層50の側)
を意味し、下層側とは基板本体20wの側(第1基板10とは反対側、液晶層50とは反
対側)を意味する。
図3(a)に示すように、第1基板10において第2基板20と対向する一方面10s
には、複数の画素100aの各々に画素電極9aが形成されており、隣り合う画素電極9
aにより挟まれた画素間領域に沿ってデータ線6aおよび走査線3aが形成されている。
本形態において、画素間領域は縦横に延在しており、走査線3aは画素間領域のうち、X
方向に沿って延在する第1画素間領域に沿って直線的に延在し、データ線6aは、Y方向
に沿って延在する第2画素間領域に沿って直線的に延在している。また、データ線6aと
走査線3aとの交差に対応して画素トランジスター30が形成されており、本形態におい
て、画素トランジスター30は、データ線6aと走査線3aとの交差領域およびその付近
を利用して形成されている。第1基板10には容量線5aが形成されており、かかる容量
線5aには定電位Vcomが印加されている。本形態において、容量線5aは、走査線3a
およびデータ線6aに重なるように延在して格子状に形成されている。画素トランジスタ
ー30の上層側には遮光層7aが形成されており、かかる遮光層7aは、データ線6aに
重なるように延在している。画素トランジスター30の下層側には遮光層8aが形成され
ており、かかる遮光層8aは、走査線3aと重なるように直線的に延びた主線部分と、デ
ータ線6aと走査線3aとの交差部分でデータ線6aに重なるように延びた副線部分とを
備えている。
図3(b)に示すように、第1基板10は、石英基板やガラス基板等の透光性の基板本
体10wの液晶層50側の基板面(第2基板20と対向する一方面10s側)に画素電極
9a、画素スイッチング用の画素トランジスター30、および配向膜16等が構成されて
いる。第2基板20は、石英基板やガラス基板等の透光性の基板本体20wの液晶層50
側の基板面(第1基板10と対向する一方面20s)に遮光層29、共通電極21、およ
び配向膜26等が構成されている。
より具体的には、第1基板10において、基板本体10wの一方面10s側には、導電
性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からな
る下層側の遮光層8aが形成されている。本形態において、遮光層8aは、タングステン
シリサイド(WSi)等の遮光膜からなり、電気光学装置100を透過した後の光が他の
部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光
電流に起因する誤動作が発生することを防止する。なお、遮光層8aを走査線として構成
する場合もあり、この場合、後述するゲート電極3bと遮光層8aを導通させた構成とす
る。
基板本体10wの一方面10s側において、遮光層8aの上層側には、シリコン酸化膜
等の透光性の絶縁膜47が形成されており、かかる絶縁膜47の表面側に、半導体層1a
を備えた画素トランジスター30が形成されている。画素トランジスター30は、データ
線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交す
る方向に沿って延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3bとを
備えており、本形態において、ゲート電極3bは走査線3aの一部からなる。画素トラン
ジスター30は、半導体層1aとゲート電極3bとの間に透光性のゲート絶縁層2を有し
ている。半導体層1aは、ゲート電極3bに対してゲート絶縁層2を介して対向するチャ
ネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびド
レイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造
を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1
gの両側に低濃度領域を備え、低濃度領域に対してチャネル領域1gとは反対側で隣接す
る領域に高濃度領域を備えている。
半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲ
ート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2
aと、減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層2bとの
2層構造からなる。ゲート電極3bおよび走査線3aは、導電性のポリシリコン膜、金属
シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。
ゲート電極3bの上層側には、NSG、PSG、BSG、BPSG等のシリコン酸化膜
等からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層には、ドレイン電
極4aが形成されている。ドレイン電極4aは、導電性のポリシリコン膜、金属シリサイ
ド膜、金属膜あるいは金属化合物膜等の導電膜からなる。ドレイン電極4aは、半導体層
1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成さ
れており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介
してドレイン領域1cに導通している。
ドレイン電極4a(第1電極層)の上層側には、シリコン酸化膜等からなる透光性の絶
縁膜49、および透光性の誘電体層40(第1誘電体層)が形成されており、かかる誘電
体層40の上層側には容量線5a(第2電極層)が形成されている。誘電体層40として
は、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アル
ミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ラ
ンタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量
線5aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等
の導電膜からなる。ここで、容量線5aは、誘電体層40を介してドレイン電極4aと重
なっており、保持容量55を構成している。
容量線5aの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜42が形成さ
れており、かかる層間絶縁膜42の上層側には、データ線6aと中継電極6bとが同一の
導電膜により形成されている。データ線6aおよび中継電極6bは、導電性のポリシリコ
ン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態にお
いて、データ線6aおよび中継電極6bは、アルミニウム配線からなる。また、データ線
6aおよび中継電極6bは、アルミニウム層と、アルミニウム層の上層に積層された窒化
チタン層からなる。データ線6aは、層間絶縁膜42、絶縁膜49、層間絶縁膜41およ
びゲート絶縁層2を貫通するコンタクトホール42aを介してソース領域1b(データ線
側ソースドレイン領域)に導通している。中継電極6bは、層間絶縁膜42および絶縁膜
49を貫通するコンタクトホール42bを介してドレイン電極4aに導通している。
データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間
絶縁膜43が形成されており、かかる層間絶縁膜43の上層側には、遮光層7aおよび中
継電極7bが同一の導電膜によって形成されている。層間絶縁膜43の表面は平坦化され
ている。遮光層7aおよび中継電極7bは、導電性のポリシリコン膜、金属シリサイド膜
、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、遮光層7aおよび
中継電極7bは、アルミニウム配線からなる。また、本形態において、遮光層7aおよび
中継電極7bは、アルミニウム層と、アルミニウム層の上層に積層された窒化チタン層か
らなる。中継電極7bは、層間絶縁膜43を貫通するコンタクトホール43aを介して中
継電極6bに導通している。遮光層7aは、データ線6aと重なるように延在している。
なお、遮光層7aを容量線5aと導通させて、シールド層として利用してもよい。
遮光層7aおよび中継電極7bの上層側には、シリコン酸化膜等からなる透光性の層間
絶縁膜44が形成されており、かかる層間絶縁膜44の上層側にはITO膜等からなる画
素電極9aが形成されている。層間絶縁膜44には、層間絶縁膜44を貫通して中継電極
7bまで到達したコンタクトホール44aが形成されており、画素電極9aは、コンタク
トホール44aを介して中継電極7bに電気的に接続している。その結果、画素電極9a
は、中継電極7b、中継電極6bおよびドレイン電極4aを介してドレイン領域1cに電
気的に接続している。層間絶縁膜44の表面は平坦化されている。
画素電極9aの表面側には、ポリイミドや無機配向膜からなる配向膜16が形成されて
いる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO
、Al23、In23、Sb23、Ta25等の斜方蒸着膜(傾斜垂直配向膜/無機配向
膜)からなる。
(第2基板20の構成)
第2基板20では、石英基板やガラス基板等の透光性の基板本体20w(透光性基板)
の液晶層50側の面(第1基板10に対向する一方面20s)には、遮光層29、シリコ
ン酸化膜等からなる絶縁膜28、およびITO膜等の透光性導電膜からなる共通電極21
が形成されており、かかる共通電極21を覆うように、ポリイミドや無機配向膜からなる
配向膜26が形成されている。本形態において、共通電極21はITO膜からなる。本形
態において、配向膜26は、配向膜16と同様、SiOX(x<2)、SiO2、TiO2
、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(傾斜垂直配向膜/
無機配向膜)からなる。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負
のネマチック液晶化合物を傾斜垂直配向させ、液晶パネル100pは、ノーマリブラック
のVAモードとして動作する。本形態では、配向膜16、26として、各種無機配向膜の
うち、シリコン酸化膜(SiOX)の斜方蒸着膜が用いられている。
(付加容量14の構成)
図4は、本発明を適用した電気光学装置100に形成した付加容量14の説明図であり
、図4(a)、(b)は、付加容量14の配置例を示す説明図、および付加容量14を構
成する層の一例を示す説明図である。なお、図4(a)では、制御信号線11を中心に表
し、データ出力線17の図示を一部省略してある。
図2および図4(a)に示すように、本形態の電気光学装置100において、第1基板
10の非表示領域10cには、制御信号線11に接続する付加容量14が形成されている
。かかる付加容量14を構成するにあたって、本形態では、制御信号線11と並列するよ
うにY方向に延在する定電位線18が設けられており、付加容量14は、定電位線18と
制御信号線11の第1方向延在部11sとに接続されている。
ここで、付加容量14は、制御信号線11(第1制御信号線11a、第2制御信号線1
1b、第3制御信号線11c、第4制御信号線11d)の1つ、あるいは全部に設けられ
る。本形態では、4本の制御信号線11(第1制御信号線11a、第2制御信号線11b
、第3制御信号線11c、第4制御信号線11d)の全てに設けられている。また、付加
容量14は、制御信号線11の延在方向の複数個所に設けられている。本形態において、
付加容量14は、制御信号線11に対してブロックB1、B2、・・Br毎に設けられて
いる。但し、複数の付加容量14は、静電容量が相違しており、第1制御信号線11a、
第2制御信号線11b、第3制御信号線11c、および第4制御信号線11dのうち、時
定数が大きな制御信号線11には、静電容量の大きな付加容量14が設けられており、4
本の制御信号線11の時定数の差が緩和されている。また、1本の制御信号線11に接続
する複数の付加容量14でも、静電容量が相違しており、本形態では、接続端子102(
図2参照)に近い付加容量14の静電容量が大きく、接続端子102から遠い付加容量1
4の静電容量が小さくなっている。
このような付加容量14を構成するにあたって、本形態では、図3を参照して説明した
ように、画素100aを構成するのに複数の層が用いられていることから、付加容量14
は、画素100aを構成する複数の層のうちのいずれかと同層の層により構成されている
。このため、新たな層を追加しなくても、付加容量14を設けることができる。
例えば、図4(b)に示すように、付加容量14は、図3に示すドレイン電極4a(第
1電極層)と同層の第3電極層4c、誘電体層40(第1誘電体層)と同層の第2誘電体
層40c、および容量線5a(第2電極層)と同層の第4電極層5cを積層した構成を有
している。ここで、第4電極層5cは、定電位線18として延在している。また、制御信
号線11は、データ線6aと同層に形成されており、層間絶縁膜42および絶縁膜49を
貫通するコンタクトホール42cを介して第3電極層4cに電気的に接続されている。
なお、図示を省略するが、付加容量14は、図3に示す半導体層1aと同層の電極層、
ゲート絶縁層2と同層の誘電体層、およびゲート電極3cと同層の電極層を用いて構成し
てもよい。
(本形態の主な効果)
以上説明したように、本形態では、画素100aの階調を規定するデータ電位S1、S
2、・・Snをデータ出力線17からブロックB1、B2、・・Br毎に出力するととも
に、複数の制御信号線11から供給された制御信号P1、P2、P3、P4に基づいて、
各ブロックB1、B2、・・Brでは、データ線6aにデータ電位S1、S2、・・Sn
を時系列に書き込む。ここで、複数の制御信号線11では、周囲の配線との間の寄生容量
や引き回し長さ等に起因して、時定数に大きな差が存在する場合があるが、複数の制御信
号線11には、複数の制御信号線11における時定数のばらつきを抑制する付加容量14
が接続されている。このため、複数の制御信号線11における時定数のばらつきを緩和す
ることができるので、ブロックB1、B2、・・Br内において、データ線6aにデータ
電位が書き込まれるタイミングのずれを抑制することができる。それ故、品位の高い画像
を表示することができる。
また、付加容量14は、制御信号線11の延在方向の複数個所に設けられている。この
ため、制御信号線11の延在方向において時定数の差が存在している場合でも、かかる差
を付加容量14によって緩和することができる。このため、ブロックB1、B2、・・B
r間において、データ線6aにデータ電位が書き込まれるタイミングのずれを抑制するこ
とができる。それ故、品位の高い画像を表示することができる。
また、制御信号線11は、接続端子102から延在しているため、長い距離を引き回さ
れる。従って、制御信号線11では、時定数の差が発生しやすいが、本形態によれば、か
かる時定数の差を付加容量14によって緩和することができる。
[他の実施の形態]
上記実施の形態では、制御回路15cがフレキシブル配線基板105に構成されていた
が、第1基板10に制御回路15cが構成されている場合に本発明を適用してもよい。
また、上記実施の形態では、電気光学装置として液晶装置を例に挙げて説明したが、本
発明はこれに限定されず、有機エレクトロルミネッセンス表示装置、プラズマディスプレ
イ、FED(Field Emission Display)、SED(Surface-Conduction Electron-Emitte
r Display)、LED(発光ダイオード)表示装置、電気泳動表示装置等の液晶装置に本
発明を適用してもよい。
[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図5は、本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成
図である。
図5に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照
射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置
である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイック
ミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、ク
ロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えており、
電気光学装置100およびクロスダイクロイックプリズム119は、光学ユニット200
を構成している。
光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ラ
ンプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透
過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイ
クロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青
色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。この
ように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光R
と緑色光Gと青色光Bとに分離する色分離光学系を構成する。
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター12
1および偏光変換素子122が光源112から順に配置されている。インテグレーター1
21は、光源112から照射された光の照度分布を均一化する構成となっている。また、
偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を
有する偏光にする構成となっている。
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123
で反射した赤色光を画像信号に応じて変調する透過型の電気光学装置である。液晶ライト
バルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(
赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ラ
イトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の
偏光は変化しないことから、s偏光のままである。
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換
する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させ
る偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光
を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換す
る構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過さ
せる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光R
を変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構
成となっている。
なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透
光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、およ
び第1偏光板115bが発熱によって歪むのを回避することができる。
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイッ
クミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の電気光学装置で
ある。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板
116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116
dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー
113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮
断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル
100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又
は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮
断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像
信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム11
9に向けて出射する構成となっている。
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミ
ラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透
過型の電気光学装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115
、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100
(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶
ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイ
クロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー12
5a、125bで反射することから、s偏光となっている。
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換
する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させ
る偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光
を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換す
る構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過さ
せる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光B
を変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構
成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス
板117eに接した状態で配置されている。
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125b
とを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる
光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイ
ックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ1
24bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは
、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bを
リレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125
bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反
射するように配置されている。
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119b
をX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反
射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑
色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライ
トバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、
投射光学系118に向けて出射するように構成されている。
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入
射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム1
19に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入
射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119に
おいて各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に
、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている
。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光
Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光とし
ている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイッ
クプリズム119で合成された光をスクリーン111に投射するように構成されている。
(他の投射型表示装置)
投射型表示装置においては、光源部として、各色の光を出射するLED光源等を用い、
かかるLED光源から出射された色光を各々、別の電気光学装置に供給するように構成し
てもよい。
(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話
機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、カメラ
のファインダー、液晶テレビ、カーナビゲーション装置、ヘッドマウントディスプレイ、
テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装
置として用いてもよい。
3a・・走査線、3c・・ゲート電極、4a・・ドレイン電極(第1電極層)、5a・・
容量線(第2電極層)、5c・・第4電極層、6a・・データ線、9a・・画素電極、1
0・・第1基板、10a・・表示領域、10c・・非表示領域、10e〜10h・・辺、
11・・制御信号線、11a・・第1制御信号線、11b・・第2制御信号線、11c・
・第3制御信号線、11d・・第4制御信号線、11s・・第1方向延在部、12・・ス
イッチング素子、15a・・フレームメモリ、15b・・ドライバIC、15c・・制御
回路、17・・データ出力線、18・・定電位線、14・・付加容量、20・・第2基板
、21・・共通電極、30・・画素トランジスター、40・・誘電体層(第1誘電体層)
、40c・・第2誘電体層、4c・・第3電極層、50・・液晶層、50a・・液晶容量
、55・・保持容量、100・・電気光学装置、100a・・画素、100p・・液晶パ
ネル、101・・データ線駆動回路、102・・接続端子、103・・時分割回路、10
4・・走査線駆動回路、105・・フレキシブル配線基板、110・・投射型表示装置、
B1〜Br・・ブロック、D1〜Dr・・画像信号、P1〜P4・・制御信号、S1〜S
n・・データ電位

Claims (9)

  1. 第1方向に延在する複数の走査線と、
    該複数の走査線と交差する第2方向に延在する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素と

    前記複数のデータ線をグループ分けした複数のブロック毎に設けられ、階調を規定する
    複数のデータ電位を時系列的に出力する複数のデータ出力線と、
    前記データ出力線から出力された前記ブロック毎の前記データ電位を時分割して前記複
    数のデータ線の各々に時系列的に書き込む時分割回路と、
    を有し、
    前記時分割回路は、前記データ線と前記データ出力線との各間に介在する複数のスイッ
    チング素子と、前記複数のスイッチング素子のうち、同一の前記ブロックに属する前記デ
    ータ線に接続するスイッチング素子を順次オンオフさせる制御信号を出力する複数の制御
    信号線と、
    を備え、
    前記複数の制御信号線の少なくとも1つには、付加容量が接続されていることを特徴と
    する電気光学装置。
  2. 前記付加容量は、前記制御信号線の延在方向の複数個所に設けられていることを特徴と
    する請求項1に記載の電気光学装置。
  3. 前記付加容量は、前記制御信号線に対して前記ブロック毎に設けられていることを特徴
    とする請求項2に記載の電気光学装置。
  4. 前記付加容量は、前記複数の制御信号線のいずれにも設けられていることを特徴とする
    請求項1乃至3の何れか一項に記載の電気光学装置。
  5. 前記複数の走査線、前記複数のデータ線、前記複数のデータ出力線、前記複数のスイッ
    チング素子、前記複数の制御信号線、および前記付加容量は、基板の一方面に形成され、
    前記データ出力線は、前記第2方向に延在し、
    前記制御信号線は、前記第1方向に延在して前記制御信号線と交差する第1方向延在部
    を備え、
    前記付加容量は、前記第1方向延在部に接続していることを特徴とする請求項1乃至4
    の何れか一項に記載の電気光学装置。
  6. 前記基板の端部には、前記制御信号線に接続した接続端子が形成されていることを特徴
    とする請求項5に記載の電気光学装置。
  7. 前記画素は、画素電極と、該画素電極と前記データ線との間に介在し、前記走査線に接
    続する制御電極を備えた非線形素子と、第1電極層、第1誘電体層および第2電極層を備
    え、前記データ電位を保持する保持容量と、を備え、
    前記付加容量は、前記画素を構成する複数の層のうちのいずれかと同層の層により構成
    されていることを特徴とする請求項5または6に記載の電気光学装置。
  8. 前記付加容量は、前記第1電極層と同層の第3電極層、第1誘電体層と同層の第2誘電
    体層、および前記第2電極層と同層の第4電極層により構成されていることを特徴とする
    請求項7に記載の電気光学装置。
  9. 請求項1乃至8のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機
    器。
JP2014236283A 2014-11-21 2014-11-21 電気光学装置および電子機器 Pending JP2016099493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014236283A JP2016099493A (ja) 2014-11-21 2014-11-21 電気光学装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236283A JP2016099493A (ja) 2014-11-21 2014-11-21 電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2016099493A true JP2016099493A (ja) 2016-05-30

Family

ID=56077810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014236283A Pending JP2016099493A (ja) 2014-11-21 2014-11-21 電気光学装置および電子機器

Country Status (1)

Country Link
JP (1) JP2016099493A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120376A (ja) * 2015-12-29 2017-07-06 Nltテクノロジー株式会社 表示装置および表示装置の製造方法
WO2021171835A1 (ja) * 2020-02-27 2021-09-02 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120376A (ja) * 2015-12-29 2017-07-06 Nltテクノロジー株式会社 表示装置および表示装置の製造方法
WO2021171835A1 (ja) * 2020-02-27 2021-09-02 株式会社ジャパンディスプレイ 表示装置
JP7479164B2 (ja) 2020-02-27 2024-05-08 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
US10620494B2 (en) Electro-optical device and electronic apparatus
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP6244802B2 (ja) 電気光学装置および電子機器
JP6364891B2 (ja) 電気光学装置、電子機器および半導体装置
US9575371B2 (en) Liquid crystal device and electronic apparatus
JP2012083513A (ja) 液晶装置および電子機器
TW201634995A (zh) 光電裝置及電子機器
JP5810589B2 (ja) 電気光学装置、投射型表示装置、および電子機器
JP2016099493A (ja) 電気光学装置および電子機器
JP6311811B2 (ja) 電気光学装置、投射型表示装置及び電子機器
JP5982094B2 (ja) 電気光学装置、投射型表示装置および電子機器
JP2018084724A (ja) 電気光学装置および電子機器
JP2018045018A (ja) 液晶装置および電子機器
JP6155618B2 (ja) 電気光学装置用基板および電子機器
JP6107919B2 (ja) 電気光学装置、電子機器
US10216044B2 (en) Liquid crystal device and electronic apparatus
JP6065683B2 (ja) 電気光学装置および電子機器
JP2013109258A (ja) 電気光学装置および電子機器
US20210231510A1 (en) Electro-optical device and electronic apparatus
JP2016099491A (ja) 電気光学装置および電子機器
JP2013101200A (ja) 電気光学装置および電子機器
JP5332841B2 (ja) 電気光学装置および電子機器
JP2022007338A (ja) 電気光学装置、及び電子機器
JP2022007339A (ja) 電気光学装置、及び電子機器
JP2014178411A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160622