JP2016090608A

JP2016090608A - 表示装置

Info

Publication number: JP2016090608A
Application number: JP2014220470A
Authority: JP
Inventors: 中山　晃; Akira Nakayama; 中山　　晃
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2014-10-29
Filing date: 2014-10-29
Publication date: 2016-05-23
Anticipated expiration: 2034-10-29
Also published as: JP6697217B2

Abstract

【課題】表示パネルと接続する配線経路を短くすることが可能であり、且つ製造が容易な表示装置を提供する。
【解決手段】表示パネル２０を駆動するデータドライバ１３ａ、１３ｂのｋ個の出力チャンネルを夫々個別にイネーブル又はディスエーブル状態に指定する出力チャンネルデータを含む画像データ信号をドライバに供給する。データドライバは、通常の動作中において、画像データ信号に含まれる出力チャンネルデータに基づき、自身のｋ個の出力チャンネルを夫々個別にイネーブル状態又はディスエーブル状態に設定する。
【選択図】図１

Description

本発明は、表示装置、特に表示パネルを駆動するドライバを備えた表示装置に関する。

液晶パネル、有機ＥＬ（Electro Luminescence）パネル等の表示パネルには、入力映像信号に基づき各画素の輝度レベルに対応した複数の階調電圧を生成して表示パネルのデータラインに供給する複数の出力チャンネルを有するデータドライバが設けられている。

また、近年、表示パネルの各種の解像度に対応させる為にこのようなデータドライバとして、オプションピンによる外部設定によって、有効となる出力チャンネルの数を変更できるようにしたものが提案されている（例えば、特許文献１参照）。

特開２００５−１７３５９１号公報

ところで、上記したデータドライバでは、有効とする出力チャンネルの数を変更できるものの、その出力チャンネルの位置は固定である。よって、表示パネルにデータドライバを設置するにあたり、データドライバの各出力チャンネルの出力端子と、表示パネルの各データラインとを接続する配線が猥雑になる場合があった。また、製品出荷前に、データドライバに対して、オプションピンによる外部設定を人手作業によって施しておかなければならないので、製造に手間が掛かるという問題があった。

本発明は、表示パネルと接続する配線経路を短くすることが可能であり、且つ製造が容易な表示装置を提供することを目的とする。

本発明に係る表示装置は、入力映像信号に基づき各画素の輝度レベルに対応したｋ個（ｋは２以上の整数）の画素駆動電圧を生成して表示パネルに供給するｋ個の出力チャンネルを有するドライバを備えた表示装置であって、前記画素各々の輝度レベルを示す画素データ片の系列と、前記ｋ個の前記出力チャンネルの各々に対応づけして前記出力チャンネルをイネーブル状態に設定するのか又はディスエーブル状態に設定するのかを指定する出力チャンネルデータと、を含む画像データ信号を前記ドライバに供給する制御部を有し、前記ドライバは、前記画像データ信号に含まれる前記出力チャンネルデータに基づき、前記ｋ個の前記出力チャンネルのうちで前記出力チャンネルデータによって前記ディスエーブル状態に指定された出力チャンネルをディスエーブル状態に設定すると共に、前記イネーブル状態に指定された出力チャンネルをイネーブル状態に設定する。

本発明においては、表示パネルを駆動するドライバのｋ個の出力チャンネルを夫々個別にイネーブル又はディスエーブル状態に指定する出力チャンネルデータを含む画像データ信号をドライバに供給する。ドライバは、通常の動作中において、画像データ信号に含まれる出力チャンネルデータに基づき、自身のｋ個の出力チャンネルを夫々個別にイネーブル状態又はディスエーブル状態に設定する。

かかる構成によれば、ドライバに対して、有効化する出力チャンネルの数及び位置を任意の数及び位置に設定することができるので、ドライバの各出力端子と表示パネルの各データラインとを接続するにあたり、その配線の経路を最短化することが可能となる。また、出力チャンネルの数及び位置を設定する為の専用のオプションピン又は制御ラインが不要となり、且つ人手による設定作業も不要となるので、装置規模の縮小化及び製造の容易化が図られるようになる。

本発明に係る表示装置１００の概略構成を示すブロック図である。メモリ１０に格納されている出力ＣＨデータＥ₁〜Ｅ_kの一例を示す図である。画像データ信号ＶＤのフォーマットを示す図である。データドライバ１３ａ及び１３ｂの内部構成の一例を示すブロック図である。

図１は、本発明に係る表示装置１００の概略構成を示すブロック図である。表示装置１００は、メモリ１０、駆動制御部１１、走査ドライバ１２、データドライバ１３ａ、１３ｂ及び表示パネル２０を有する。

表示パネル２０は、例えば液晶パネルからなる。表示パネル２０には、液晶層（図示せぬ）と、２次元画面の水平方向に伸張するｍ個（ｍは２以上の整数）の水平走査ラインＳ₁〜Ｓ_mと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の整数）のデータラインＤ₁〜Ｄ_nとが設けられている。水平走査ライン及びデータラインの交叉部の領域（破線にて示す）には、赤色、緑色又は青色表示を担う画素セルが形成されている。

メモリ１０には、夫々がｋ個（ｋはｎ未満の整数）の出力チャンネルを有するデータドライバ１３ａ及び１３ｂの各々に対応づけして、ｋ個の出力チャンネルを夫々個別にイネーブル及びディスエーブルのうちのいずれの状態に設定するのかを指定する出力ＣＨデータＥ₁〜Ｅ_kが予め格納されている。尚、以降、出力チャンネルをイネーブルの状態に設定することを有効化、ディスエーブルの状態に設定することを無効化とも称する。

図１に示すように、表示パネル２０のデータラインＤ₁〜Ｄ_kをデータドライバ１３ａで駆動し、Ｄ_k+1〜Ｄ_nをデータドライバ１３ｂで駆動する場合には、図２に示す出力ＣＨデータＥ₁〜Ｅ_kをメモリ１０に格納しておく。図２に示す一例では、その出力チャンネルを有効化する場合には論理レベル１、無効化する場合には論理レベル０の出力ＣＨデータＥを設定する。尚、無効化する場合に論理レベル１、有効化する場合に論理レベル０の出力ＣＨデータＥを設定するようにしても良い。

駆動制御部１１は、入力映像信号ＶＳから水平同期信号を検出しこれを走査ドライバ１２に供給する。走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで水平走査パルスを生成し、これを表示パネル２０の走査ラインＳ₁〜Ｓ_m各々に順次、択一的に印加する。

また、駆動制御部１１は、入力映像信号ＶＳに基づき各画素毎にその画素の輝度レベルを表す画素データブロックＰＤの系列からなる画像データ信号ＶＤを生成する。

図３は、駆動制御１１によって生成される画像データ信号ＶＤのフォーマットの一例を示す図である。図３に示すように、各画素データブロックＰＤは、ヘッダビットＨＢ、クロックパルスＣＰ、出力ＣＨビットＥＢ、輝度データビットｄ０〜ｄ７の系列からなる。

ヘッダビットＨＢは、クロックパルスＣＰの直前に設けられており、このクロックパルスＣＰがポジティブタイプのクロックを表す場合には論理レベル０、ネガティブタイプのクロックを表す場合には論理レベル１の状態に固定されている。尚、図３に示す一例では、クロックパルスＣＰは、矢印にて表されるように立ち上がりエッジ部をクロックタイミングとするポジティブタイプのクロックである。よって、この際、ヘッダビットＨＢは、論理レベル０となる。

駆動制御１１は、画素データブロックＰＤ毎に、その画素データブロックＰＤに対応した画素の出力チャンネルに対応した出力ＣＨデータＥをメモリ１０から読み出す。そして、駆動制御１１は、この出力ＣＨデータＥが有効化を示す場合には論理レベル１、無効化を示す場合には論理レベル０を有する出力ＣＨビットＥＢを、クロックパルスＣＰの直後に配置する。要するに、駆動制御部１１は、出力ＣＨデータＥ₁〜Ｅ_kに基づき各出力チャンネル毎に、その出力チャンネルを有効化するのか又は無効化するのかを示す出力ＣＨビットを生成する。そして、画素データブロックＰＤ毎に、その画素データブロックＰＤに対応した出力チャンネルに対応した出力ＣＨビットＥＢをクロックパルスＣＰの直後に付加するのである。

更に、駆動制御１１は、画素データブロックＰＤ毎に、その画素データブロックＰＤに対応した画素の輝度レベルを８ビットで表す輝度データビットｄ０〜ｄ７を、図３に示すように、出力ＣＨビットＥＢの直後に配置する。

駆動制御部１１は、上記のように生成した画素データブロックＰＤの系列からなる画像データ信号ＶＤを、データドライバ１３ａ及び１３ｂに供給する。

データドライバ１３ａ及び１３ｂは、画像データ信号ＶＤによって表される各画素の輝度レベルに対応した階調電圧値を有する画素駆動電圧を生成する。そして、データドライバ１３ａ及び１３ｂは、かかる画素駆動電圧を１水平走査ライン分、つまりｎ個ずつ、表示パネル２０のデータラインＤ₁〜Ｄ_nに供給する。尚、図１に示す実施例では、データドライバ１３ａがデータラインＤ₁〜Ｄ_nのうちのｋ個のデータラインＤ₁〜Ｄ_kの各々に画素駆動電圧Ｇ₁〜Ｇ_kを供給する。また、データドライバ１３ｂが残りの（ｎ−ｋ）個のデータラインＤ_k+1〜Ｄ_nの各々に画素駆動電圧Ｇ₁〜Ｇ_t（ｔはｎ−ｋの整数）を供給する。

データドライバ１３ａ及び１３ｂの各々は単一の半導体チップに形成されており、互いに同一の内部構成を有する。

図４は、データドライバ１３ａ及び１３ｂ各々の内部構成の一例を示すブロック図である。図４に示すように、データドライバ１３ａ及び１３ｂの各々は、シフトレジスタ１３１、ＥＢ抽出部１３２、出力ＣＨ設定部１３３、データラッチ１３４、階調電圧変換部１３５，及び出力アンプ１３６を有する。

シフトレジスタ１３１は、画像データ信号ＶＤにおける各画素データブロックＰＤのクロックパルスＣＰの立ち上がりエッジタイミングにて、画素データブロックＰＤから図３に示す輝度データビットｄ０〜ｄ７を取り込む。シフトレジスタ１３１は、ｋ個の画素データブロックＰＤの各々から輝度データビットｄ０〜ｄ７を取り込む度に、夫々が８ビットの輝度データビットｄ０〜ｄ７にて表される画素データＱ₁〜Ｑ_k（第１の画素データ群）を生成して出力ＣＨ設定部１３３に供給する。

ＥＢ抽出部１３２は、各画素データブロックＰＤから図３に示す出力ＣＨビットＥＢを抽出し、これを順に記憶保持する。この際、出力ＣＨビットＥＢをｋ個記憶保持する度に、ＥＢ抽出部１３２は、これらｋ個の出力ＣＨビットＥＢを、各出力チャンネルに対応した出力ＣＨデータＥ₁〜Ｅ_kとして出力ＣＨ設定部１３３に供給する。すなわち、ＥＢ抽出部１３２は、画像データ信号ＶＤに含まれる出力ＣＨビットＥＢを順次抽出することにより出力ＣＨデータＥ₁〜Ｅ_kを得るのである。

出力ＣＨ設定部１３３は、画素データＱ₁〜Ｑ_kに夫々対応したゲートＧＴ₁〜ＧＴ_kを有する。また、ゲートＧＴ₁〜ＧＴ_kには、出力ＣＨデータＥ₁〜Ｅ_kが夫々に対応づけして供給されている。

ゲートＧＴ₁は、出力ＣＨデータＥ₁が論理レベル１、つまり出力チャンネルの有効化を示す場合には、画素データＱ₁をそのまま画素データＹ₁としてデータラッチ１３４に供給する。一方、出力ＣＨデータＥ₁が論理レベル０、つまり出力チャンネルの無効化を示す場合には、ゲートＧＴ₁は、画素データＱ₁の値を所定の固定値に置き換えたものを画素データＹ₁としてデータラッチ１３４に供給する。

ゲートＧＴ₂は、出力ＣＨデータＥ₂が論理レベル１、つまり出力チャンネルの有効化を示す場合には、画素データＱ₂をそのまま画素データＹ₂としてデータラッチ１３４に供給する。一方、出力ＣＨデータＥ₂が論理レベル０、つまり出力チャンネルの無効化を示す場合には、ゲートＧＴ₂は、画素データＱ₂の値を所定の固定値に置き換えたものを画素データＹ₂としてデータラッチ１３４に供給する。

ゲートＧＴ₃は、出力ＣＨデータＥ₃が論理レベル１、つまり出力チャンネルの有効化を示す場合には、画素データＱ₃をそのまま画素データＹ₃としてデータラッチ１３４に供給する。一方、出力ＣＨデータＥ₃が論理レベル０、つまり出力チャンネルの無効化を示す場合には、ゲートＧＴ₃は、画素データＱ₃の値を所定の固定値に置き換えたものを画素データＹ₃としてデータラッチ１３４に供給する。

以下、同様にしてゲートＧＴ₄〜ＧＴ_kは、出力ＣＨデータＥ₄〜Ｅ_kが出力チャンネの有効化を示す場合には、画素データＱ₄〜Ｑ_kをそのまま画素データＹ₄〜Ｙ_kとしてデータラッチ１３４に供給する。一方、出力ＣＨデータＥ₄〜Ｅ_kが出力チャンネルの無効化を示す場合には、ゲートＧＴ₄〜ＧＴ_kは、画素データＱ₄〜Ｑ_k各々の値を所定の固定値に置き換えたものを画素データＹ₄〜Ｙ_kとしてデータラッチ１３４に供給する。

すなわち、出力ＣＨ設定部１３３は、ｋ個の出力チャンネルのうちで、出力ＣＨデータＥにて有効化に指定された出力チャンネルに対応した画素データＹをそのまま画素データＱとすることにより、この出力チャンネルをイネーブル状態に設定する。一方、出力ＣＨデータＥにて無効化に指定された出力チャンネルに対応した画素データＹに対しては、出力ＣＨ設定部１３３は、これを画素データＱの値に拘わらず、強制的に固定値に置き換えることにより、当該出力チャンネルをディスエーブル状態に設定する。

データラッチ１３４は、出力ＣＨ設定部１３３から供給された画素データＹ₁〜Ｙ_kを取り込み、これらを画素データＰ₁〜Ｐ_kとして階調電圧変換部１３５に供給する。階調電圧変換部１３５は、データラッチ１３４から供給された画素データＰ₁〜Ｐ_kを、夫々の輝度レベルに対応した電圧値を有する階調電圧Ｖ₁〜Ｖ_kに変換する。そして、階調電圧変換部１３５は、階調電圧Ｖ₁〜Ｖ_kを出力アンプ１３６に供給する。出力アンプ１３６は、階調電圧Ｖ₁〜Ｖ_kを夫々個別に増幅することにより画素駆動電圧Ｇ₁〜Ｇ_kを生成する。出力アンプ１３６は、画素駆動電圧Ｇ₁〜Ｇ_kを出力端子Ｔ₁〜Ｔ_kを介して出力する。

この際、出力ＣＨデータＥに基づいて無効化（ディスエーブル）された出力チャンネルは動作停止状態となり、有効化（イネーブル）された出力チャンネルは動作状態となる。これにより、例えば、出力ＣＨデータＥ₁が有効化を指定する論理レベル１である場合には出力チャンネル１が動作状態となる。よって、画素データＱ₁にて示される輝度レベルに基づき、出力チャンネル１に属する画素データＹ₁、Ｐ₁、階調電圧Ｖ₁、画素駆動電圧Ｇ₁及び出力端子Ｔ₁各々の値が生成される。一方、出力ＣＨデータＥ_kが無効化を指定する論理レベル０である場合には出力チャンネルｋが動作停止状態となる。この際、画素データＱ_kにて示される輝度レベルに拘わらず、出力チャンネルｋに属する画素データＹ_k、Ｐ_k、階調電圧Ｖ_k、画素駆動電圧Ｇ_k及び出力端子Ｔ_k各々の値は、所定の固定値に固定される。

ところで、図１に示す実施例では、データドライバ１３ａの全ての出力端子Ｔ₁〜Ｔ_kが、表示パネル２０のｋ個のデータラインＤ₁〜Ｄ_kに夫々接続されている。また、データドライバ１３ｂの全出力端子Ｔ₁〜Ｔ_kのうちのＴ₁〜Ｔ_tが表示パネル２０の残りの（ｎ−ｋ）個のデータラインＤ_k+1〜Ｄ_nに夫々接続されている。すなわち、データドライバ１３ａでは、全ての出力チャンネル１〜ｋに対応した出力端子Ｔ₁〜Ｔ_kが全て用いられる。一方、データドライバ１３ｂでは、出力チャンネル（ｔ＋１）〜ｋに夫々対応した出力端子Ｔ_t+1〜Ｔ_kが未接続、つまり空き端子となる。

そこで、図１に示す表示装置では、データドライバ１３ａに対しては全出力チャンネルを有効化する為に、図２に示すように全てが論理レベル１となる出力ＣＨデータＥ₁〜Ｅ_kを予めメモリ１０に格納しておく。一方、データドライバ１３ｂに対しては、全出力チャンネルのうちの出力チャンネル１〜ｔを有効化し且つ出力チャンネル（ｔ＋１）〜ｋを無効化する為に、図２に示すように論理レベル１の出力ＣＨデータＥ₁〜Ｅ_t、及び論理レベル０の出力ＣＨデータＥ_t+1〜Ｅ_kを予めメモリ１０に格納しておく。これにより、データドライバ１３ｂでは、未接続の出力端子Ｔ_t+1〜Ｔ_kが例えば０ボルト固定の状態、つまり入力映像信号に関与しない無効化された状態になる。

尚、上記実施例では、データドライバ１３ｂのｋ個の出力チャンネルのうちで出力チャンネル（ｔ＋１）〜（ｋ）を無効化しているが、出力ＣＨデータＥ₁〜Ｅ_kによれば、有効化又は無効化する出力チャンネルの数及び位置を夫々任意の数及び位置に設定できることは明らかである。

以上のように、図１に示す表示装置１００では、先ず、駆動制御部１１が、ｋ個の出力チャンネルを夫々個別に有効化するか又は無効化するのかを示す出力ＣＨデータＥ₁〜Ｅ_kを含む画像データ信号ＶＤを、データドライバ１３ａ及び１３ｂに夫々供給する。この際、各データドライバは、画像データ信号ＶＤに含まれる出力ＣＨデータＥ₁〜Ｅ_kに基づき、自身のｋ個の出力チャンネルを夫々個別に有効化又は無効化する為の設定を行う。

これにより、データドライバ１３ａ及び１３ｂの各々に対して、有効化する出力チャンネルの数及び位置を任意の数及び位置に設定することができる。よって、データドライバの各出力端子と表示パネルの各データラインとを接続するにあたり、その配線の経路を最短化することが可能となる。

また、表示装置１００では、出力ＣＨデータＥ₁〜Ｅ_kを画像データ信号ＶＤに含ませてデータドライバ１３ａ及び１３ｂの各々に供給し、通常の表示動作中において各データドライバ１３ａ及び１３ｂ各々内で各出力チャンネルを個別に有効化又は無効化する設定を行うようにしている。よって、有効化する出力チャンネルの数及び位置を設定する為の専用のオプションピン又は制御ラインが不要となり、且つ人手による設定作業も不要となるので、装置規模の縮小化及び製造の容易化が図られるようになる。

尚、図４に示す実施例では、出力ＣＨ設定部１３３をシフトレジスタ１３１及びデータラッチ１３４間に設けるようにしているが、データラッチ１３４及び階調電圧変換部１３５間に出力ＣＨ設定部１３３を設けるようにしても良い。

要するに、本発明に係る表示装置（１００）としては、以下の制御部（１１）及びドライバ（１３ａ、１３ｂ）を備えたものであれば良いのである。つまり、制御部は、各画素の輝度レベルを示す画素データ片（ＰＤ）の系列と、ｋ個の出力チャンネルの各々に対応づけして出力チャンネルをイネーブル状態に設定（有効化）するのか又はディスエーブル状態に設定（無効化）するのかを指定する出力チャンネルデータ（Ｅ₁〜Ｅ_k）と、を含む画像データ信号（ＶＤ、ＶＣＤ）をドライバに供給する。ドライバは、画像データ信号に含まれる出力チャンネルデータに基づき、ｋ個の出力チャンネルのうちで出力チャンネルデータによってディスエーブル状態に指定された出力チャンネルをディスエーブル状態に設定すると共に、イネーブル状態に指定された出力チャンネルをイネーブル状態に設定するのである。

１０メモリ
１１駆動制御部
１３ａ、１３ｂデータドライバ
２０表示パネル
１３２ＥＢ抽出部
１３３出力ＣＨ設定部

Claims

入力映像信号に基づき各画素の輝度レベルに対応したｋ個（ｋは２以上の整数）の画素駆動電圧を生成して表示パネルに供給するｋ個の出力チャンネルを有するドライバを備えた表示装置であって、
前記画素各々の輝度レベルを示す画素データ片の系列と、前記ｋ個の前記出力チャンネルの各々に対応づけして前記出力チャンネルをイネーブル状態に設定するのか又はディスエーブル状態に設定するのかを指定する出力チャンネルデータと、を含む画像データ信号を前記ドライバに供給する制御部を有し、
前記ドライバは、前記画像データ信号に含まれる前記出力チャンネルデータに基づき、前記ｋ個の前記出力チャンネルのうちで前記出力チャンネルデータによって前記ディスエーブル状態に指定された出力チャンネルをディスエーブル状態に設定すると共に、前記イネーブル状態に指定された出力チャンネルをイネーブル状態に設定することを特徴とする表示装置。
前記制御部は、前記出力チャンネルデータに基づき前記出力チャンネル毎に、その出力チャンネルを前記イネーブル状態に設定するのか又はディスエーブル状態に設定するのかを示す出力チャンネルビットを生成し、前記画素データ片の各々にその画素データ片に対応した前記出力チャンネルに対応した前記出力チャンネルビットを付加したものを前記画像データ信号として前記ドライバに供給し、
前記ドライバは、前記画像データ信号に含まれる前記出力チャンネルビットを順次抽出することにより前記出力チャンネルデータを得ることを特徴とする請求項１記載の表示装置。
前記ドライバは、前記画像データ信号に含まれる前記画素データ片の系列を順次取り込み、前記ｋ個の前記出力チャンネルの各々に対応したｋ個の前記画素データ片を第１の画素データ群として出力するシフトレジスタと、
前記第１の画素データ群における前記ｋ個の前記画素データ片各々のうちで前記出力チャンネルデータによって前記ディスエーブル状態に指定された出力チャンネルに対応した画素データ片のみ、その画素データ片にて示される輝度レベルの値を所定の固定値に置き換えて得たｋ個の前記画素データ片を第２の画素データ群として出力する出力チャンネル設定部と、
前記第２の画素データ群における前記ｋ個の前記画素データ片の各々を、夫々が表す輝度レベルに対応したｋ個の階調電圧に変換する階調電圧変換部と、
前記ｋ個の前記階調電圧を増幅して得られた電圧値の各々を前記画素駆動電圧として生成する出力アンプと、を有することを特徴とする請求項１〜３のいずれか１に記載の表示装置。