JP2016072605A - Joint material for semiconductor device and method for producing the same - Google Patents

Joint material for semiconductor device and method for producing the same Download PDF

Info

Publication number
JP2016072605A
JP2016072605A JP2015118548A JP2015118548A JP2016072605A JP 2016072605 A JP2016072605 A JP 2016072605A JP 2015118548 A JP2015118548 A JP 2015118548A JP 2015118548 A JP2015118548 A JP 2015118548A JP 2016072605 A JP2016072605 A JP 2016072605A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
bonding material
silver
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015118548A
Other languages
Japanese (ja)
Other versions
JP6510900B2 (en
Inventor
昭 高月
Akira Takatsuki
昭 高月
全紀 内田
Masanori Uchida
全紀 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Isahaya Electronics Corp
Original Assignee
Isahaya Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Isahaya Electronics Corp filed Critical Isahaya Electronics Corp
Publication of JP2016072605A publication Critical patent/JP2016072605A/en
Application granted granted Critical
Publication of JP6510900B2 publication Critical patent/JP6510900B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a Pb-free joint material for a semiconductor with which a lead frame, a substrate, etc. can be joined with a semiconductor chip by sintering at a relatively low temperature under an atmospheric pressure, and a method for producing the same.SOLUTION: A joint material for a semiconductor device including a metal nanocrystal layer in which metal nanocrystals with an average particle size of 20-500 nm are layered and no halogen compound is contained is formed to both or one of a junction of a semiconductor chip and a junction region of a support body by electrolysis in which a DC current or pulse current is applied between an anode 9 and a cathode 8.SELECTED DRAWING: Figure 1

Description

本発明は、パワー半導体装置等を製造するに際して、主として通電や放熱の機能を有するリードフレームや基板等と半導体チップを接合するための、導電性を有する接合材及びその製造方法に関するものである。   The present invention relates to a conductive bonding material for bonding a semiconductor chip to a lead frame, a substrate or the like mainly having a function of energization and heat dissipation when manufacturing a power semiconductor device and the like, and a method for manufacturing the same.

リードフレームや基板の上に半導体チップを接合する場合、Pbを85%以上含有するSn−Pb系高融点半田材が広く用いられている一方、近年では環境保全の観点からPbフリー化の動きが活発化している。   When bonding a semiconductor chip on a lead frame or a substrate, Sn-Pb refractory solder materials containing 85% or more of Pb are widely used. On the other hand, in recent years, there has been a trend toward Pb free from the viewpoint of environmental conservation. It is becoming active.

また、昨今のエコブームを背景に電力損失を低減する効果のあるSiCやGaNといった次世代パワー半導体の開発も活発化しているが、これらの材料を用いた半導体素子の特徴の一つである250℃以上の高温領域における動作を可能とするためには、導電性を有する接合材についてもより高い耐熱性が要求される。
そして、従来の高融点半田材やPbフリー半田材では、その要求を満足できないため、従来利用してきた材料とは異なる接合材や接合方法の開発が進められている。
In addition, the development of next-generation power semiconductors such as SiC and GaN, which have the effect of reducing power loss, against the background of the recent eco-boom, is also active, but one of the characteristics of semiconductor elements using these materials is 250 ° C. In order to enable the operation in the above high temperature region, higher heat resistance is also required for the conductive bonding material.
Since conventional high melting point solder materials and Pb-free solder materials cannot satisfy the requirements, development of bonding materials and bonding methods different from those conventionally used has been underway.

例えば、特許文献1(特開2005−32834号公報)では、液相拡散接合法によって次世代パワー半導体に対応する300℃以上の耐熱接合を可能とする接合技術が開示されている。
しかし、この接合技術は、接合プロセスにおいて450〜650℃の高温、真空状態で加圧しながら3時間程度保持する必要があるため、生産性の面で難点が多く存在し、また、450〜650℃の高温、真空状態とすることで半導体チップ表面の配線パターン等にダメージが発生するおそれがあるため、信頼性の面でも懸念材料が多い。
For example, Patent Document 1 (Japanese Patent Laid-Open No. 2005-32834) discloses a bonding technique that enables heat-resistant bonding at 300 ° C. or higher corresponding to a next-generation power semiconductor by a liquid phase diffusion bonding method.
However, since this joining technique needs to be held for about 3 hours while being pressurized at 450 to 650 ° C. in a high temperature and 450 ° C. in the joining process, there are many difficulties in terms of productivity, and 450 to 650 ° C. Since there is a possibility that the wiring pattern on the surface of the semiconductor chip may be damaged due to the high temperature and the vacuum state, there are many concerns about the reliability.

そこで、200℃程度の低温加熱により高耐熱接合(例えば、Agを主成分とした材料の場合960℃程度)を可能とする金属ナノ粒子を用いた導電性接合材の開発が進められ、そのような導電性接合材を利用した接合技術についても様々な検討がなされている。
ここで、金属ナノ粒子を用いた導電性接合材について説明すると、5〜100nmサイズの金属ナノ粒子と、これらが常温で凝集してしまうことを防止するために各金属ナノ粒子の周囲を被覆する有機分散剤と、有機溶剤からなるものである。
この金属ナノ粒子を用いた導電性接合材は、量子サイズ効果により融点よりはるかに低い温度で焼結が可能であるとともに、焼結後は有機分散剤と有機溶剤が揮発して完全に金属化してしまうことから、その金属固有の融点に相当する耐熱性、電気抵抗値、放熱性を有するものとなる。
そのため、融点が高く、電気抵抗値が低く、放熱性が高い材料(例えば、Ag、Au、Cu)を選択することによって、パワー半導体等のさらなる性能向上や信頼性向上を達成できる接合が可能になるものと期待されている。
Therefore, development of a conductive bonding material using metal nanoparticles that enables high heat-resistant bonding (for example, about 960 ° C. in the case of a material mainly composed of Ag) by low-temperature heating at about 200 ° C. has been promoted. Various investigations have also been made on bonding techniques using such conductive bonding materials.
Here, the conductive bonding material using metal nanoparticles will be described. Metal nanoparticles having a size of 5 to 100 nm and the periphery of each metal nanoparticle are coated to prevent them from aggregating at room temperature. It consists of an organic dispersant and an organic solvent.
The conductive bonding material using these metal nanoparticles can be sintered at a temperature much lower than the melting point due to the quantum size effect, and after sintering, the organic dispersant and the organic solvent are volatilized and completely metallized. Therefore, it has heat resistance, electric resistance value, and heat dissipation corresponding to the melting point inherent to the metal.
Therefore, by selecting a material (for example, Ag, Au, Cu) having a high melting point, low electrical resistance, and high heat dissipation, it is possible to achieve a bonding that can achieve further performance improvement and reliability improvement of power semiconductors and the like. It is expected to be.

また、特許文献2(特許第5401661号公報)には、半導体等から成るウエハ、チップ、その他各種任意の被接合材を、加熱、加圧等に伴う物理的なダメージを与えることなく接合することを目的として、被接合材の少なくとも一方の接合面に、スパッタリングやイオンプレーティング等の真空成膜により金属や合金等の微結晶構造を有する被膜を形成し、被膜を常温で重合して被接合材間の強固な接合を可能とする常温接合方法が開示されている。   Further, in Patent Document 2 (Japanese Patent No. 5401661), a wafer, a chip, or any other material to be bonded made of a semiconductor or the like is bonded without causing physical damage due to heating, pressurization, or the like. For this purpose, a film having a microcrystalline structure such as metal or alloy is formed on at least one bonding surface of the material to be bonded by vacuum film formation such as sputtering or ion plating, and the film is polymerized at room temperature to be bonded. There is disclosed a room temperature bonding method that enables strong bonding between materials.

特開2005−32834号公報JP 2005-32834 A 特許第5401661号公報Japanese Patent No. 5401661

しかし、金属ナノ粒子を用いた導電性接合材を用いた接合方法では、加熱により有機分散剤と有機溶剤が揮発するため、リードフレームや基板と半導体チップとの間に導電性接合材が挟まれた状態において加熱すると、有機分散剤と有機溶剤が揮発する際に逃げきれなかった揮発ガスがボイドとして発生したり、硬化時の体積収縮によって焼結後の膜厚が不均一になったりするなどの問題がある。
また、特許文献2に記載の接合方法は、常温で被接合材間の強固な接合を可能とする優れた方法ではあるものの、請求項6、段落0020、0066〜0067及び0093等に記載されているように、高真空度雰囲気内で接合するため、大型の装置を必要とし処理時間が長くなるという問題があり、量産化や低コスト化には不利な方法である。
さらに、特表平8−503522号公報には、金属材料をナノ結晶状態で電着する方法について開示されているが、電着させる際に用いる電解液には塩化物が含まれているため、そのような電解液を使用して得られためっき膜を半導体装置の接合に用いたところ、装置内部に浸入した水分とめっき膜中に残存する塩化物が反応することによってアルミ配線等の酸化が進み、装置の信頼性や耐久性低下という問題を引き起こすことが分かった。
そして、ハロゲン化物(塩化物、フッ化物、臭化物及びヨウ化物)、リン又はリン化合物がめっき膜に含まれていると、同様のプロセスにより半導体装置の信頼性や耐久性に悪影響を及ぼすことを確認した。
However, in the bonding method using the conductive bonding material using metal nanoparticles, the organic dispersant and the organic solvent are volatilized by heating, so that the conductive bonding material is sandwiched between the lead frame or the substrate and the semiconductor chip. When heated in a heated state, volatile gases that could not escape when the organic dispersant and organic solvent volatilize are generated as voids, or the film thickness after sintering becomes non-uniform due to volume shrinkage during curing, etc. There is a problem.
Moreover, although the joining method described in Patent Document 2 is an excellent method that enables strong joining between materials to be joined at room temperature, it is described in claim 6, paragraphs 0020, 0066 to 0067, and 0093. As described above, since bonding is performed in a high-vacuum atmosphere, there is a problem that a large apparatus is required and processing time is long, which is a disadvantageous method for mass production and cost reduction.
Furthermore, JP-A-8-503522 discloses a method for electrodeposition of a metal material in a nanocrystalline state, but the electrolyte used for electrodeposition contains chloride, When a plating film obtained using such an electrolytic solution is used for bonding a semiconductor device, the moisture entering the inside of the device reacts with the chloride remaining in the plating film to cause oxidation of aluminum wiring and the like. It has been found that it causes problems such as deterioration of device reliability and durability.
Also, confirm that if halides (chlorides, fluorides, bromides and iodides), phosphorus or phosphorus compounds are contained in the plating film, the reliability and durability of the semiconductor device will be adversely affected by the same process. did.

本発明は、このような問題を解決し、リードフレームや基板等と半導体チップとを大気圧下の比較的低い温度での焼結によって接合できるPbフリーの半導体用接合材及びその製造方法を提供するとともに、半導体装置の信頼性及び耐久性向上、量産化並びに低コスト化を目的とするものである。   The present invention solves such problems and provides a Pb-free bonding material for a semiconductor capable of bonding a lead frame, a substrate, and the like and a semiconductor chip by sintering at a relatively low temperature under atmospheric pressure, and a method for manufacturing the same. At the same time, it aims at improving the reliability and durability of the semiconductor device, mass production, and cost reduction.

請求項1に係る発明は、半導体チップと支持体とを接合するための前記半導体チップの接合部及び前記支持体の接合領域の両方又はいずれか一方に、電気分解によって形成される半導体装置用接合材であって、平均粒径が20nm〜500nmの金属ナノ結晶が積層されるとともに、ハロゲン化物を含有しない金属ナノ結晶層で構成されていることを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor device junction formed by electrolysis at or both of a junction portion of the semiconductor chip and a junction region of the support for joining the semiconductor chip and the support. A metal nanocrystal having an average particle diameter of 20 nm to 500 nm is laminated, and is composed of a metal nanocrystal layer not containing a halide.

請求項2に係る発明は、請求項1に記載の半導体装置用接合材において、前記金属ナノ結晶層は、リン及びリン化合物を含有しないことを特徴とする。   The invention according to claim 2 is the semiconductor device bonding material according to claim 1, wherein the metal nanocrystal layer does not contain phosphorus and a phosphorus compound.

請求項3に係る発明は、請求項1又は2に記載の半導体装置用接合材において、前記金属ナノ結晶層の最大断面高さが4μm未満であることを特徴とする。   The invention according to claim 3 is the bonding material for a semiconductor device according to claim 1 or 2, wherein the maximum cross-sectional height of the metal nanocrystal layer is less than 4 μm.

請求項4に係る発明は、請求項1ないし3のいずれかに記載の半導体装置用接合材において、前記金属ナノ結晶の平均粒径が50nm〜200nmであることを特徴とする。   According to a fourth aspect of the present invention, in the bonding material for a semiconductor device according to any one of the first to third aspects, an average particle size of the metal nanocrystal is 50 nm to 200 nm.

請求項5に係る発明は、請求項1ないし4のいずれかに記載の半導体装置用接合材において、前記金属ナノ結晶層の表面のうねりが0.38μm以下であることを特徴とする。   According to a fifth aspect of the present invention, in the bonding material for a semiconductor device according to any one of the first to fourth aspects, the surface undulation of the metal nanocrystal layer is 0.38 μm or less.

請求項6に係る発明は、半導体装置用接合材の製造方法であって、アノードとカソードとを有する電解セルを準備する第1工程と、前記電解セル内に溶媒に金属塩と錯化剤を溶解させハロゲン化物を含有しない水性電解質を導入する第2工程と、半導体チップ又は支持体を前記カソードに接続するとともに、前記水性電解質中に浸漬する第3工程と、前記水性電解質を所定の温度範囲に維持するとともに、前記アノードと前記カソードとの間に直流電流又はパルス電流を流し、前記半導体チップの接合部又は前記支持体の接合領域に平均粒径が20nm〜500nmの金属ナノ結晶を積層して金属ナノ結晶層を形成する第4工程を有することを特徴とする。   The invention according to claim 6 is a method for producing a bonding material for a semiconductor device, comprising: a first step of preparing an electrolytic cell having an anode and a cathode; and a metal salt and a complexing agent as a solvent in the electrolytic cell. A second step of introducing an aqueous electrolyte that does not contain halide, a third step of connecting a semiconductor chip or a support to the cathode and immersing in the aqueous electrolyte, and a temperature range of the aqueous electrolyte within a predetermined temperature range. In addition, a direct current or a pulsed current is passed between the anode and the cathode, and metal nanocrystals having an average particle size of 20 nm to 500 nm are laminated at the junction of the semiconductor chip or the junction region of the support. And a fourth step of forming the metal nanocrystal layer.

請求項7に係る発明は、請求項6に記載の半導体装置用接合材の製造方法において、前記水性電解質は、リン及びリン化合物を含有しないことを特徴とする。   The invention according to claim 7 is the method of manufacturing a bonding material for a semiconductor device according to claim 6, wherein the aqueous electrolyte does not contain phosphorus and a phosphorus compound.

請求項8に係る発明は、請求項6又は7に記載の半導体装置用接合材の製造方法において、前記支持体の接合領域の最大断面高さが4μm未満であることを特徴とする。   The invention according to claim 8 is the method for manufacturing a bonding material for a semiconductor device according to claim 6 or 7, wherein the maximum cross-sectional height of the bonding region of the support is less than 4 μm.

請求項9に係る発明は、請求項6ないし8のいずれかに記載の半導体装置用接合材の製造方法において、前記金属ナノ結晶の平均粒径が50nm〜200nmであることを特徴とする。   The invention according to claim 9 is the method for manufacturing a bonding material for a semiconductor device according to any one of claims 6 to 8, wherein the average particle diameter of the metal nanocrystal is 50 nm to 200 nm.

請求項1に係る発明の半導体装置用接合材又は請求項6に係る発明の半導体装置用接合材の製造方法によれば、電気分解によって半導体チップの接合部又は支持体の接合領域に平均粒径が20nm〜500nmの金属ナノ結晶が積層されるとともに、ハロゲン化物を含有しない金属ナノ結晶層が形成されるので、接合部と接合領域とを大気圧下の比較的低い温度での焼結によって接合でき、接合された半導体装置の信頼性及び耐久性を向上することができる。
また、スパッタリングやイオンプレーティング等の真空成膜による成膜と比べて、小規模の設備で容易に生産できるので、量産化並びに低コスト化を実現することができる。
さらに、請求項6に係る発明において、アノードとカソードとの間にパルス電流を流した場合、直流電流を流した場合より高密度な金属ナノ結晶層を形成することができる。
According to the manufacturing method of the bonding material for a semiconductor device of the invention according to claim 1 or the bonding material for a semiconductor device of the invention according to claim 6, the average particle size is formed in the bonding portion of the semiconductor chip or the bonding region of the support by electrolysis. Are laminated with metal nanocrystals having a thickness of 20 nm to 500 nm, and a metal nanocrystal layer not containing a halide is formed. Therefore, the joining portion and the joining region are joined by sintering at a relatively low temperature under atmospheric pressure. The reliability and durability of the bonded semiconductor device can be improved.
In addition, as compared with film formation by vacuum film formation such as sputtering or ion plating, it can be easily produced with a small-scale facility, so that mass production and cost reduction can be realized.
Furthermore, in the invention according to claim 6, when a pulse current is passed between the anode and the cathode, a metal nanocrystal layer having a higher density can be formed than when a direct current is passed.

請求項2に係る発明の半導体装置用接合材又は請求項7に係る発明の半導体装置用接合材の製造方法によれば、請求項1に係る発明の半導体装置用接合材又は請求項6に係る発明の半導体装置用接合材の製造方法による効果に加え、金属ナノ結晶層がリン及びリン化合物を含有しないので、半導体装置内に浸入した水分とリン又はリン化合物が反応することによるアルミ配線等の酸化が引き起こされることがない。
そのため、接合された半導体装置の信頼性及び耐久性をさらに向上することができる。
According to the method for manufacturing the bonding material for a semiconductor device of the invention according to claim 2 or the bonding material for the semiconductor device of the invention according to claim 7, the bonding material for a semiconductor device of the invention according to claim 1 or claim 6 is provided. In addition to the effect of the manufacturing method of the bonding material for a semiconductor device of the invention, since the metal nanocrystal layer does not contain phosphorus and a phosphorus compound, the moisture penetrated into the semiconductor device reacts with phosphorus or the phosphorus compound, such as aluminum wiring Oxidation is not caused.
Therefore, the reliability and durability of the joined semiconductor device can be further improved.

請求項3に係る発明の半導体装置用接合材又は請求項8に係る発明の半導体装置用接合材の製造方法によれば、請求項1又は2に係る発明の半導体装置用接合材又は請求項6又は7に係る発明の半導体装置用接合材の製造方法による効果に加え、金属ナノ結晶層又は支持体の接合領域の最大断面高さが4μm未満となっているため、半導体チップの接合部を支持体の接合領域にダイボンドさせた時に、金属ナノ結晶層を介した接合面における非接触部分をほとんどなくすことができるので、十分な接合強度を得ることができる。
そのため、接合された半導体装置の信頼性及び耐久性をさらに向上することができる。
According to the method for manufacturing the bonding material for a semiconductor device of the invention according to claim 3 or the bonding material for the semiconductor device of the invention according to claim 8, the bonding material for a semiconductor device of the invention according to claim 1 or 2 or claim 6. In addition to the effect of the manufacturing method of the bonding material for semiconductor device according to the invention according to 7, the maximum cross-sectional height of the bonding region of the metal nanocrystal layer or the support is less than 4 μm, thereby supporting the bonding portion of the semiconductor chip. When die-bonding to the bonding region of the body, the non-contact portion on the bonding surface through the metal nanocrystal layer can be almost eliminated, so that sufficient bonding strength can be obtained.
Therefore, the reliability and durability of the joined semiconductor device can be further improved.

請求項4に係る発明の半導体装置用接合材又は請求項9に係る発明の半導体装置用接合材の製造方法によれば、請求項1ないし3のいずれかに係る発明の半導体装置用接合材又は請求項6ないし8のいずれかに係る発明の半導体装置用接合材の製造方法による効果に加え、金属ナノ結晶の平均粒径が50nm〜200nmであるため、接合部や接合領域との接合性がさらに良く、電気特性のさらに安定した金属ナノ結晶層を得ることができる。
そのため、接合された半導体装置の信頼性及び耐久性をさらに向上することができる。
According to the bonding material for a semiconductor device of the invention according to claim 4 or the manufacturing method of the bonding material for a semiconductor device of the invention according to claim 9, the bonding material for a semiconductor device of the invention according to any one of claims 1 to 3 or In addition to the effect of the manufacturing method of the bonding material for a semiconductor device according to any one of claims 6 to 8, the average particle size of the metal nanocrystal is 50 nm to 200 nm, so that the bonding property to the bonding portion and the bonding region is high. It is possible to obtain a metal nanocrystal layer with better and more stable electrical characteristics.
Therefore, the reliability and durability of the joined semiconductor device can be further improved.

請求項5に係る発明の半導体装置用接合材によれば、請求項1ないし4のいずれかに係る発明の半導体装置用接合材による効果に加え、金属ナノ結晶層の表面のうねりが0.38μm以下であるため、半導体チップの接合部と支持体の接合領域とを良好に接合することができる。
なお、接合する際に加えるダイボンド荷重をW(kg)、接合部の面積をS(mm2)及び金属ナノ結晶層のビッカース硬さをP0(kg/mm2)とした時、W=0.0053×S×P0の関係式によって必要なダイボンド荷重を容易に求めることが可能である。
According to the bonding material for a semiconductor device of the invention according to claim 5, in addition to the effect of the bonding material for a semiconductor device according to any one of claims 1 to 4, the surface waviness of the metal nanocrystal layer is 0.38 μm. Since it is below, the junction part of a semiconductor chip and the junction area | region of a support body can be favorably joined.
When the die bond load applied at the time of joining is W (kg), the area of the joint is S (mm 2 ), and the Vickers hardness of the metal nanocrystal layer is P0 (kg / mm 2 ), W = 0. The required die bond load can be easily obtained by the relational expression of 0053 × S × P0.

実施例で用いた電解セルの構成を示す図。The figure which shows the structure of the electrolysis cell used in the Example. 実施例の銀ナノ結晶層が形成されたウエハから複数の半導体チップを得る工程を示す図。The figure which shows the process of obtaining a several semiconductor chip from the wafer in which the silver nanocrystal layer of the Example was formed. 半導体チップと支持体を接合する工程を示す図。The figure which shows the process of joining a semiconductor chip and a support body. 実施例1の半導体装置用接合材によって得られた接合体の断面図。FIG. 3 is a cross-sectional view of a joined body obtained using the semiconductor device joining material of Example 1; 実施例1の半導体装置用接合材によって得られた接合体の断面拡大写真。2 is a cross-sectional enlarged photograph of a joined body obtained by the semiconductor device joining material of Example 1. FIG. アミン系錯化剤の種類とめっき膜の外観写真及びFE−SEM写真。Types of amine complexing agents and appearance and FE-SEM photographs of plated films. 半導体チップと銅リードフレームの接合部分に生じる隙間を示す図。The figure which shows the clearance gap which arises in the junction part of a semiconductor chip and a copper lead frame. 直流電流、パルス電流印加時における電極表面の拡散層イメージ図。The diffusion layer image figure of the electrode surface at the time of DC current and pulse current application. 直流電流、パルス電流印加により得られためっき膜のFE−SEM写真。The FE-SEM photograph of the plating film obtained by applying direct current and pulse current.

以下、実施例によって本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described by way of examples.

<第1工程>
図1は、本発明の実施例1で用いる電解セルを示す図であり、この電解セルを準備する工程が第1工程となる。
電解セルはカソードカートリッジ1、クロスヘッド回転子2及びアノード治具3と、これら1〜3を収容するとともに水性電解質を貯留できる第1の浴槽4と、第1の浴槽4を収容するとともに温度調整用の液体(通常は水)を貯留できる第2の浴槽5と、クロスヘッド回転子2を磁力によって回転させるスターラー6と、直流電源7とで構成されている。
カソードカートリッジ1には一辺が23mmの正方形のカソード側開口部が設けられており、そのカソード側開口部に半導体ウエハの一方の面に形成されている金属面(通常は銀メッキ面)を対向させてセットでき、また、カソード8を介して半導体ウエハと直流電源7を接続できるようになっている。
アノード治具3にはカソード側開口部と対向する位置に、一辺が10mmの正方形のアノード側開口部が設けられており、そのアノード側開口部にアノード電極10(金属ナノ結晶と同種の材料が最適)を配置し、また、アノード9を介してアノード電極10と直流電源7を接続できるようになっている。
<First step>
FIG. 1 is a diagram showing an electrolytic cell used in Example 1 of the present invention, and the step of preparing this electrolytic cell is the first step.
The electrolysis cell accommodates the cathode cartridge 1, the crosshead rotor 2 and the anode jig 3, and these 1 to 3, a first bathtub 4 that can store an aqueous electrolyte, and a first bathtub 4, and temperature adjustment. It comprises a second bathtub 5 that can store liquid (usually water), a stirrer 6 that rotates the crosshead rotor 2 by magnetic force, and a DC power source 7.
The cathode cartridge 1 is provided with a square cathode side opening having a side of 23 mm, and a metal surface (usually a silver plating surface) formed on one surface of the semiconductor wafer is opposed to the cathode side opening. The semiconductor wafer and the DC power source 7 can be connected via the cathode 8.
The anode jig 3 is provided with a square anode side opening having a side of 10 mm at a position facing the cathode side opening, and the anode electrode 10 (the same kind of material as that of the metal nanocrystal is formed in the anode side opening. And the anode electrode 10 and the DC power source 7 can be connected via the anode 9.

<第2工程>
電解セルの第1の浴槽4に水性電解質を導入するとともに、第2の浴槽5に適宜の温度の水(5〜20℃)を貯留する。
浴槽4に導入する水性電解質は、金属塩としての硝酸銀を含むとともにアミン系錯化剤を溶解させた純水である。
実施例1では、硝酸銀の濃度は1mol/L、アミン系錯化剤の濃度は3mol/Lとしたが、硝酸銀については0.1mol/L以上(望ましくは0.25〜2mol/L)であれば良く、アミン系錯化剤については、銀とアミンが1:2で錯体を形成し一般的に錯化剤は多めに入れた方が良いことが知られていることから、硝酸銀の濃度の2〜3倍の濃度とする。すなわち、アミン系錯化剤の濃度は0.2mol/L以上(望ましくは0.5〜6mol/L)であれば良いということになる。
硝酸銀の濃度やアミン系錯化剤の種類等と銀結晶析出との関係については後述する。
<Second step>
While introducing an aqueous electrolyte into the first bath 4 of the electrolysis cell, water (5 to 20 ° C.) at an appropriate temperature is stored in the second bath 5.
The aqueous electrolyte introduced into the bathtub 4 is pure water containing silver nitrate as a metal salt and dissolving an amine complexing agent.
In Example 1, the concentration of silver nitrate was 1 mol / L, and the concentration of the amine complexing agent was 3 mol / L. However, silver nitrate should be 0.1 mol / L or more (preferably 0.25 to 2 mol / L). As for amine complexing agents, it is known that silver and amine form a 1: 2 complex, and it is generally better to add more complexing agents. The concentration is 2-3 times. That is, the concentration of the amine complexing agent may be 0.2 mol / L or more (desirably 0.5 to 6 mol / L).
The relationship between the concentration of silver nitrate, the type of amine complexing agent, and silver crystal precipitation will be described later.

<第3工程>
半導体ウエハをカソード8に接続するとともに、第1の浴槽4内の水性電解質中に浸漬する。
なお、カソード8の接続と水性電解質中への浸漬は、どちらが先でも良い。
<Third step>
The semiconductor wafer is connected to the cathode 8 and immersed in the aqueous electrolyte in the first bath 4.
Note that either the connection of the cathode 8 or the immersion in the aqueous electrolyte may be performed first.

<第4工程>
第2の浴槽5に適宜の温度の水を貯留して、水性電解質の温度を所定の温度範囲に維持するとともに、直流電源7を作動させカソード8とアノード9との間に直流電流を流す。
また、スターラー6を作動させてクロスヘッド回転子2を450rpm程度のスピードで回転させ、カソード側開口部とアノード側開口部との間にある水性電解質を攪拌する。
なお、第2の浴槽5内に貯留されている水の温度と室温に差がある時には、水を入れ替えたり適宜の手段で冷却したり温めたりして、水の温度を所定の温度範囲に維持する。
そして、半導体ウエハの金属面上に平均粒径が20nm〜500nmの銀ナノ結晶を所望の厚さ(用途に応じて1〜40μm)になるまで通電を継続して、銀ナノ結晶層を形成する。
ここで、析出される銀ナノ結晶の平均粒径は、水性電解質の硝酸銀濃度、錯化剤の種類や濃度、液温及び電流密度の大きさによってコントロールでき、電流密度を高くすると粒径が小さくなり、低くすると粒径が大きくなるものの、同時に電流密度を高くすると結晶層に疎の部分が増え、低くすると結晶層から疎の部分が減ることが実験的に分かった。
したがって、本発明の製造方法においては、銀ナノ結晶の粒径は小さいほど良いということにはならず、平均粒径50nm〜200nmの方が密な銀ナノ結晶層を得やすく、平均粒径50nm〜150nmが最も密で接合性の良い銀ナノ結晶層を得やすい。
<4th process>
Water of an appropriate temperature is stored in the second bath 5 to maintain the temperature of the aqueous electrolyte in a predetermined temperature range, and the DC power source 7 is operated to pass a DC current between the cathode 8 and the anode 9.
Further, the stirrer 6 is operated to rotate the crosshead rotor 2 at a speed of about 450 rpm, and the aqueous electrolyte between the cathode side opening and the anode side opening is stirred.
In addition, when there is a difference between the temperature of the water stored in the second bathtub 5 and the room temperature, the temperature of the water is maintained within a predetermined temperature range by replacing the water or cooling or warming with appropriate means. To do.
Then, energization is continued until a desired thickness (1 to 40 μm depending on the application) of silver nanocrystals having an average particle diameter of 20 nm to 500 nm is formed on the metal surface of the semiconductor wafer to form a silver nanocrystal layer. .
Here, the average particle size of the silver nanocrystals deposited can be controlled by the silver nitrate concentration of the aqueous electrolyte, the type and concentration of the complexing agent, the liquid temperature and the current density, and the particle size decreases as the current density is increased. It has been experimentally found that when the current density is increased, the sparse part increases in the crystal layer, and when the current density is increased, the sparse part decreases from the crystal layer.
Therefore, in the production method of the present invention, the smaller the particle size of the silver nanocrystals, the better. The average particle size of 50 nm to 200 nm facilitates obtaining a dense silver nanocrystal layer, and the average particle size of 50 nm. It is easy to obtain a silver nanocrystal layer having a denseness of ~ 150 nm that is most dense.

図2(1)〜(6)及び図3(1)〜(4)に示す工程は、半導体装置用接合材の製造後、半導体ウエハ11から複数の半導体チップを支持体の接合領域にダイボンドし、銀ナノ結晶層12を介して半導体チップ11と支持体16とを接合させて半導体装置を製造する工程であるが、続けて説明する。
<第5工程>
図2(1)に示すように、第1工程〜第4工程によって得られた厚さ1〜40μmの銀ナノ結晶層12を形成した半導体ウエハ11を、40〜70℃のお湯に10〜180秒間浸漬して湯洗する。
2 (1) to (6) and FIGS. 3 (1) to (4) are steps in which a plurality of semiconductor chips are die-bonded from a semiconductor wafer 11 to a bonding region of a support after manufacturing a bonding material for a semiconductor device. This is a process for manufacturing a semiconductor device by bonding the semiconductor chip 11 and the support 16 via the silver nanocrystal layer 12, which will be described below.
<5th process>
As shown in FIG. 2 (1), the semiconductor wafer 11 on which the silver nanocrystal layer 12 having a thickness of 1 to 40 μm obtained in the first to fourth steps is formed in hot water of 40 to 70 ° C. Immerse for 2 seconds and wash in hot water.

<第6工程>
図2(2)に示すように、湯洗した半導体ウエハ11を銀ナノ結晶層12が上側となるように載置した後、上方から40〜100℃の温風を30〜300秒間当てて乾燥する。
<6th process>
As shown in FIG. 2 (2), after the hot-washed semiconductor wafer 11 is placed so that the silver nanocrystal layer 12 is on the upper side, it is dried by applying hot air of 40 to 100 ° C. for 30 to 300 seconds from above. To do.

<第7工程>
図2(3)に示すように、乾燥させた半導体ウエハ11を銀ナノ結晶層12が下側となるようにウエハ固定シート13の上面に載置した後、上方から円盤状のブレード14を用いて縦方向及び横方向に適宜の間隔でカットし、複数の半導体チップ15に個片化する。図2(4)は個片化した半導体チップ15を示す拡大図である。
<Seventh step>
As shown in FIG. 2 (3), after the dried semiconductor wafer 11 is placed on the upper surface of the wafer fixing sheet 13 so that the silver nanocrystal layer 12 is on the lower side, a disk-shaped blade 14 is used from above. Then, they are cut at appropriate intervals in the vertical direction and the horizontal direction, and separated into a plurality of semiconductor chips 15. FIG. 2 (4) is an enlarged view showing the individual semiconductor chip 15.

<第8工程>
図3(1)に示すように、銅を主な材料とし、表面に厚さ4μm程度の銀めっき層を形成して接合領域とした支持体(リードフレーム16)を準備する。
次に、接合領域が上側となるようにしてホーミングガス17の雰囲気中に置かれたホットプレート上にリードフレーム16を載置する。
ホットプレートの表面は250〜350℃に加熱してあり、その上にリードフレーム16を1〜90秒間載置することによって、表面の接合領域を含むリードフレーム16全体を加熱しておく。
<Eighth process>
As shown in FIG. 3 (1), a support (lead frame 16) is prepared using copper as a main material and forming a silver plating layer having a thickness of about 4 μm on the surface to form a bonding region.
Next, the lead frame 16 is placed on a hot plate placed in the atmosphere of the homing gas 17 so that the bonding region is on the upper side.
The surface of the hot plate is heated to 250 to 350 ° C., and the lead frame 16 is placed on the surface for 1 to 90 seconds to heat the entire lead frame 16 including the bonding region of the surface.

<第9工程>
図3(2)に示すように、ホーミングガス17の雰囲気中において、半導体チップ15を、その銀ナノ結晶層12全面がリードフレーム16の接合領域に接触するようにダイボンドし、半導体チップ15の上面側から150gの荷重を200msecかけて図3(3)に示す状態とする。
なお、ホーミングガス17は半導体チップ15(特に、配線パターンに使用される金属やチップバックメタル19)、リードフレーム16及び銀ナノ結晶層12の酸化を防止するためのものであり、窒素ガス95%及び水素ガス5%を含有するガスである。
<9th process>
As shown in FIG. 3B, in the atmosphere of the homing gas 17, the semiconductor chip 15 is die-bonded so that the entire surface of the silver nanocrystal layer 12 is in contact with the bonding region of the lead frame 16. A load of 150 g from the side is applied for 200 msec to obtain the state shown in FIG.
The homing gas 17 is for preventing the oxidation of the semiconductor chip 15 (particularly, the metal used for the wiring pattern or the chip back metal 19), the lead frame 16, and the silver nanocrystal layer 12, and the nitrogen gas is 95%. And a gas containing 5% hydrogen gas.

<第10工程>
第9工程によって半導体チップ15がリードフレーム16の接合領域にダイボンドされると、その接合領域は予め加熱してあるため、ダイボンド直後から銀ナノ結晶層12は熱せられ焼結が開始される。
ホットプレートの表面は250〜350℃を保持できるようになっており、その上にリードフレーム16を0.5〜60分間載置しておくことによって、銀ナノ結晶層12の焼結が終了する。
そして、焼結終了後にリードフレーム16をホットプレートから移して冷却すると接合工程が完了する。
焼結が終了すると銀ナノ結晶層12はバルクのAg層となるため、融点が高く(約960℃)電気抵抗率の低い(3〜5μΩ・cm)接合層20で半導体チップ15とリードフレーム16が接合された図3(4)の接合体が得られる。
<10th process>
When the semiconductor chip 15 is die-bonded to the bonding region of the lead frame 16 in the ninth step, since the bonding region is preheated, the silver nanocrystal layer 12 is heated immediately after the die bonding and sintering is started.
The surface of the hot plate can be maintained at 250 to 350 ° C., and the lead frame 16 is placed on the surface for 0.5 to 60 minutes to complete the sintering of the silver nanocrystal layer 12. .
When the lead frame 16 is moved from the hot plate and cooled after the sintering is completed, the joining process is completed.
When the sintering is completed, since the silver nanocrystal layer 12 becomes a bulk Ag layer, the semiconductor chip 15 and the lead frame 16 are bonded to each other with the bonding layer 20 having a high melting point (about 960 ° C.) and a low electrical resistivity (3 to 5 μΩ · cm). Thus, the joined body of FIG. 3 (4) is obtained.

このようにして得られた接合体をモールドした素子の断面図が図4であり、図4左下の四角形で囲まれた部分の写真が図5である。
図4及び図5において、18はリードフレーム16の表面に形成されている厚さ4μm程度の銀めっき層、19は半導体チップ15の接合部となるチップバックメタル、20はバルクのAg層よりなる接合層、21はモールド樹脂である。
そして、図5の写真から、ボイドがなく半導体チップ15の下の接合層20の厚さが均一であるとともに、接合層20とリードフレーム16の接合領域である銀めっき層18及びチップバックメタル19との密着性が極めて良好であることが分かる。
なお、図5の接合層20の部分には、小さい穴があることを示す黒い部分が散在しているが、この穴は焼結によってナノ結晶が成長することで自然に生じる細孔であり、焼結の際に発生したガスや金属ナノ接合材塗布時等における空気巻き込みによって生じる一般的なボイドとは異なるものである。
FIG. 4 is a cross-sectional view of an element obtained by molding the joined body obtained in this manner, and FIG. 5 is a photograph of a portion surrounded by a square at the lower left of FIG.
4 and 5, 18 is a silver plating layer having a thickness of about 4 μm formed on the surface of the lead frame 16, 19 is a chip back metal serving as a bonding portion of the semiconductor chip 15, and 20 is a bulk Ag layer. The bonding layer 21 is a mold resin.
From the photograph in FIG. 5, there is no void, the thickness of the bonding layer 20 under the semiconductor chip 15 is uniform, and the silver plating layer 18 and the chip back metal 19 that are the bonding region between the bonding layer 20 and the lead frame 16. It can be seen that the adhesiveness with is extremely good.
In addition, although the black part which shows that there exists a small hole is scattered in the part of the joining layer 20 of FIG. 5, this hole is a pore which arises naturally when nanocrystal grows by sintering, This is different from general voids generated by air entrainment during application of gas generated during sintering or metal nano-joining material.

また、銀ナノ結晶層12を焼結する時の温度と接合強度との関係をダイシェア強度試験(せん断強度試験)によって確認したところ、250℃(焼結時間1分)で平均11N/平方mm、300℃(焼結時間1分)で平均27N/平方mm、350℃(焼結時間1分)で平均37N/平方mmであった。
高融点半田材を用いた接合強度を同強度試験によって確認した結果、平均29N/平方mmであり、10N/平方mm程度でも半導体装置の組立てに耐えられることが分かっているので、250〜350℃(焼結時間1分)で銀ナノ結晶層12を焼結した接合体はいずれも通常の使用に耐え得るものと評価できる。
Further, when the relationship between the temperature at which the silver nanocrystal layer 12 was sintered and the bonding strength was confirmed by a die shear strength test (shear strength test), an average of 11 N / square mm at 250 ° C. (sintering time 1 minute), The average was 27 N / square mm at 300 ° C. (sintering time 1 minute), and the average was 37 N / square mm at 350 ° C. (sintering time 1 minute).
As a result of confirming the bonding strength using the high melting point solder material by the same strength test, it is found that the average is 29 N / square mm, and it is known that the semiconductor device can be assembled even at about 10 N / square mm. It can be evaluated that any of the joined bodies obtained by sintering the silver nanocrystal layer 12 with a sintering time of 1 minute can withstand normal use.

次に、半導体装置用接合材(銀ナノ結晶層)の製造に適した製造条件(錯化剤の種類及び硝酸銀の濃度と銀結晶析出との関係)について説明する。   Next, manufacturing conditions (relationship between the type of complexing agent and the concentration of silver nitrate and silver crystal precipitation) suitable for manufacturing the semiconductor device bonding material (silver nanocrystal layer) will be described.

錯化剤としては、ハロゲン化物及びリンを含有しないアミン系錯化剤に着目し、各種のアミン系錯化剤を1mol/Lの硝酸銀を含有する純水に建浴させてみたが、炭素数が5以上のアミン系錯化剤(n−ペンチルアミン、n−ヘプチルアミン及びn−オクチルアミン)とtert−ブチルアミンは、水に溶けにくく沈殿や分離が発生したため、錯化剤としては適していないことが分かった。
そこで、錯化剤を用いない1mol/Lの硝酸銀を含有する純水、錯化剤として炭素数が2のエチルアミン、炭素数が3のn−プロピルアミン並びに炭素数が4のn−ブチルアミン、sec−ブチルアミン及びイソブチルアミンを、1mol/Lの硝酸銀を含有する純水に3mol/L溶解させた水性電解質について、図1の電解セルを用いて電気分解を行った。
Focusing on amine-based complexing agents that do not contain halides and phosphorus as complexing agents, various amine-based complexing agents were bathed in pure water containing 1 mol / L silver nitrate. Is not suitable as a complexing agent because amine complexing agents (n-pentylamine, n-heptylamine and n-octylamine) of 5 or more and tert-butylamine are hardly soluble in water and precipitate or separate. I understood that.
Therefore, pure water containing 1 mol / L silver nitrate without using a complexing agent, ethylamine having 2 carbon atoms, n-propylamine having 3 carbon atoms, and n-butylamine having 4 carbon atoms as a complexing agent, sec -An aqueous electrolyte prepared by dissolving 3 mol / L of butylamine and isobutylamine in pure water containing 1 mol / L of silver nitrate was electrolyzed using the electrolytic cell of FIG.

表1は各水性電解質について析出した銀結晶の粒径の良否と銀ナノ結晶の品質の良否を示している。
表1によると、アミン系錯化剤を用いない水性電解質では結晶粒径が数百nm以上となり好適な粒径の銀ナノ結晶層を得られないこと、水に溶解するアミン系錯化剤を用いた水性電解質では200nm以下の好適な粒径の銀ナノ結晶層が得られること及び水に溶解するアミン系錯化剤の中でもn−ブチルアミンとイソブチルアミンが、粒径及び品質の両面で良い品質の銀ナノ結晶層を得るために特に適していることが分かる。
なお、表1の品質判定△(めっき膜が疎又は不均一)は、半導体装置用接合材として用いることはできるが、接合後の焼成工程の処理時間を長くする必要があるため、生産性に影響を与えるおそれがある。
Table 1 shows the quality of the silver crystals deposited for each aqueous electrolyte and the quality of the silver nanocrystals.
According to Table 1, in the case of an aqueous electrolyte that does not use an amine complexing agent, the crystal particle size is several hundred nm or more, and a silver nanocrystal layer having a suitable particle size cannot be obtained. In the aqueous electrolyte used, a silver nanocrystal layer having a suitable particle size of 200 nm or less can be obtained, and among amine complexing agents dissolved in water, n-butylamine and isobutylamine are good in terms of both particle size and quality. It can be seen that it is particularly suitable for obtaining a silver nanocrystal layer.
In addition, although the quality judgment Δ (plated film is sparse or non-uniform) in Table 1 can be used as a bonding material for a semiconductor device, it is necessary to lengthen the processing time of the baking process after bonding, which increases productivity. May have an impact.

表1のアミン系錯化剤のうち、エチルアミン、n−ブチルアミン及びイソブチルアミンを用いた場合について、めっき膜の外観写真及びFE−SEM写真(10万倍)を図6に示す。
図6に示すとおり、エチルアミンを用いた場合、めっき膜の外観はほぼ均一であるが、結晶層に疎の部分が多いことが分かる。これに対してn−ブチルアミンとイソブチルアミンを用いた場合、めっき膜の外観がほぼ均一であるとともに、結晶層も密であることが分かる。
これらの実験結果から、n−ブチルアミン及びイソブチルアミンは、粒径及び品質の両面で良い品質の銀ナノ結晶層を得るために特に適した錯化剤であることが分かった。
FIG. 6 shows an appearance photograph and FE-SEM photograph (100,000 times) of the plating film when ethylamine, n-butylamine and isobutylamine are used among the amine complexing agents in Table 1.
As shown in FIG. 6, when ethylamine is used, the appearance of the plating film is almost uniform, but it can be seen that there are many sparse portions in the crystal layer. On the other hand, when n-butylamine and isobutylamine are used, it can be seen that the appearance of the plating film is almost uniform and the crystal layer is dense.
From these experimental results, it was found that n-butylamine and isobutylamine are particularly suitable complexing agents for obtaining a quality silver nanocrystal layer having good particle size and quality.

そこで、錯化剤としてn−ブチルアミンを用い、硝酸銀の濃度を変化させて銀ナノ結晶を析出できるか否か実験を行った。
その結果、硝酸銀の濃度を0.1mol/L未満とした場合、電流密度を高めても銀ナノ結晶を析出することはできなかったが、硝酸銀の濃度を0.1mol/L以上とすれば銀ナノ結晶を析出できること、硝酸銀の濃度が高いほど電流密度を低くしても銀ナノ結晶を析出できることが分かった。
ただし、直流電源の仕様や経済性を考慮すれば、硝酸銀の濃度は0.25〜2mol/Lが望ましく、0.5〜1.5mol/Lが最適である。
Therefore, n-butylamine was used as a complexing agent, and an experiment was conducted to determine whether silver nanocrystals can be deposited by changing the concentration of silver nitrate.
As a result, when the concentration of silver nitrate was less than 0.1 mol / L, silver nanocrystals could not be precipitated even when the current density was increased. However, if the concentration of silver nitrate was 0.1 mol / L or more, It was found that nanocrystals can be precipitated, and that silver nanocrystals can be precipitated even when the current density is lowered as the concentration of silver nitrate is higher.
However, considering the specifications and economical efficiency of the DC power source, the concentration of silver nitrate is preferably 0.25 to 2 mol / L, and most preferably 0.5 to 1.5 mol / L.

さらに、銀ナノ結晶層、半導体チップの接合部及び支持体の接合領域の表面粗さが、半導体装置の信頼性に与える影響について実験を行った。
実験に用いた半導体装置は、半導体チップの接合部に上記第1〜7工程によって銀ナノ結晶層を設け、支持体としての銅リードフレームの接合領域に施された銀めっき上に、上記第8〜10工程によって接合したものとした。
そして、接合前に銀ナノ結晶層と接合領域に施された銀めっき表面の中央を通る線上における断面の変位を測定した。
その結果、半導体チップの接合部に設けた銀ナノ結晶層は非常に平坦度が高く、その変位の差である最大断面高さは最大で1.7μmしかなかったが、銅リードフレームの接合領域に施された銀めっきは概して平坦度が低く、かつ、最大断面高さが1〜5μmとばらついていた。
Furthermore, an experiment was conducted on the influence of the surface roughness of the silver nanocrystal layer, the joint portion of the semiconductor chip, and the joint region of the support on the reliability of the semiconductor device.
In the semiconductor device used in the experiment, a silver nanocrystal layer is provided in the joint portion of the semiconductor chip by the first to seventh steps, and the eighth step is performed on the silver plating applied to the joint region of the copper lead frame as a support. It was what was joined by 10 processes.
And the displacement of the cross section on the line which passes along the silver nanocrystal layer and the center of the silver plating surface given to the joining area | region before joining was measured.
As a result, the silver nanocrystal layer provided at the junction of the semiconductor chip has a very high degree of flatness, and the maximum cross-sectional height, which is the difference in displacement, is only 1.7 μm at the maximum. In general, the silver plating applied to the plate had low flatness and the maximum cross-sectional height varied from 1 to 5 μm.

そこで、銀めっきの最大断面高さが2〜3μmの銅リードフレームと、4〜5μmの銅リードフレームに分けて半導体装置を作製し、電気的特性テストを行った結果、銀めっきの最大断面高さが4〜5μmの銅リードフレームを使用した半導体装置では良品数が0%、銀めっきの最大断面高さが2〜3μmの銅リードフレームを使用した半導体装置では良品数が100%となった。
また、最大断面高さが4〜5μmの銅リードフレームを使用した不良品を断面解析した結果、半導体チップの中央部に未接合部分があることを確認した。すなわち、不良品の発生は、半導体チップと銅リードフレームの接合部分に、図7に示すような隙間が生じることが原因であり、特に支持体側の表面に存在するうねりが接合強度に悪影響を及ぼすものと考えられる。
これらの結果及び考察から、本発明の半導体装置用接合材を用いて半導体チップと支持体を接合するに際しては、接合部分における表面の最大断面高さを4μm未満とすることが必要であり、3μm以下とする方が良いということができる。
そして、本発明の金属ナノ結晶層による半導体装置用接合材としては、特に支持体側に金属ナノ結晶層を積層する場合に、その表面の最大断面高さを4μm未満、好ましくは3μm以下、さらに好ましくは2.5μm以下とすることが信頼性を上げるために重要である。
Therefore, as a result of manufacturing a semiconductor device by dividing into a copper lead frame with a maximum cross section height of 2 to 3 μm and a copper lead frame with 4 to 5 μm and conducting an electrical characteristic test, the maximum cross section height of the silver plating was The number of non-defective products was 0% for semiconductor devices using copper lead frames with a thickness of 4 to 5 μm, and the number of non-defective products was 100% for semiconductor devices using copper lead frames with a maximum cross-section height of silver plating of 2 to 3 μm. .
In addition, as a result of cross-sectional analysis of a defective product using a copper lead frame having a maximum cross-sectional height of 4 to 5 μm, it was confirmed that there was an unjoined portion at the center of the semiconductor chip. That is, the occurrence of defective products is caused by a gap as shown in FIG. 7 at the joint portion between the semiconductor chip and the copper lead frame, and the waviness present on the surface on the support side adversely affects the joint strength. It is considered a thing.
From these results and considerations, when the semiconductor chip and the support are bonded using the bonding material for a semiconductor device of the present invention, it is necessary that the maximum cross-sectional height of the surface at the bonded portion be less than 4 μm. It can be said that the following is better.
And as a bonding material for a semiconductor device using the metal nanocrystal layer of the present invention, particularly when the metal nanocrystal layer is laminated on the support side, the maximum cross-sectional height of the surface is less than 4 μm, preferably 3 μm or less, more preferably In order to increase the reliability, it is important that the thickness is 2.5 μm or less.

以上の実験結果等を総合して、硝酸銀の濃度1mol/L、n−ブチルアミンの濃度3mol/Lである水性電解質を用い、電気分解によって半導体チップの接合部に厚さ10μm程度の半導体装置用接合材を形成した後、接合領域の最大断面高さが2.5μm以下である平坦度の高い銅リードフレームに半導体チップを焼結接合して作製した半導体装置の試験サンプル(サンプル数50)について、代表的な信頼性試験であるPCT試験(プレッシャークッカーテスト)を実施した。
ここで、PCT試験とは通常よりかなり高い2気圧、かつ、湿度100%の環境下で行う性能試験であり、今回の試験では試験サンプルとしてトランジスタを用いたので、コレクタ・エミッタ飽和電圧を測定するとともに、外観検査(目視による異常確認)を行った。
その結果、全ての試験サンプルについて、96時間の試験期間後の電圧変動率が初期値から±10%の範囲に収まり、外観検査でも異常は確認できなかった。
この試験結果からみて、本発明の半導体装置用接合材を用いた半導体装置における電気特性の変動率は高融点半田を用いた半導体装置における電気特性の変動率と遜色がないことが分かる。
なお、同じPCT試験を行って確認したわけではないが、ハロゲン化物やリンを含む接合材では、PCT試験が半導体装置に含まれる配線等の酸化の影響を受けやすい試験であることから、このような結果は得られないものと予測される。
By combining the above experimental results and the like, an aqueous electrolyte having a silver nitrate concentration of 1 mol / L and an n-butylamine concentration of 3 mol / L is used, and a semiconductor device junction having a thickness of about 10 μm is electrolyzed at the junction of the semiconductor chip. After forming the material, a test sample (50 samples) of a semiconductor device manufactured by sintering and bonding a semiconductor chip to a copper flat frame having a high flatness with a maximum cross-sectional height of a bonding region of 2.5 μm or less, A PCT test (pressure cooker test), which is a typical reliability test, was performed.
Here, the PCT test is a performance test performed in an environment of 2 atm and a humidity of 100%, which is considerably higher than usual. In this test, a transistor was used as a test sample, so the collector-emitter saturation voltage was measured. At the same time, an appearance inspection (visual confirmation of abnormality) was performed.
As a result, for all the test samples, the voltage fluctuation rate after the 96-hour test period was within ± 10% from the initial value, and no abnormality was confirmed even in the appearance inspection.
From this test result, it can be seen that the variation rate of the electrical characteristics in the semiconductor device using the bonding material for a semiconductor device of the present invention is comparable to the variation rate of the electrical characteristics in the semiconductor device using the high melting point solder.
Although not confirmed by performing the same PCT test, in the case of a bonding material containing a halide or phosphorus, the PCT test is a test that is susceptible to oxidation of wirings included in a semiconductor device. It is predicted that a correct result will not be obtained.

さらに、同様にして形成された半導体装置用接合材(銀ナノ結晶層)の表面部の定量測定を行ったところ、酸素が13.9%、窒素が0.7%、銀が22.7%、炭素が62.7%含まれていた。なお、測定条件はXPS測定深さ5nm、XPS測定範囲300×700μmである。
また、1mm四方の範囲に深さ40〜50nmのアルゴンスパッタを施した後、同様の測定条件で定量測定を行ったところ、酸素が6.1%、窒素が1.4%、銀が40.1%、炭素が52.5%含まれていた。
これらの測定結果から、銀ナノ結晶中には残渣としてn−ブチルアミンが存在していること及び銀ナノ結晶層の表面側には炭素由来の不純物が堆積していることが確認できた。
なお、後者は表層部にn−ブチルアミンの炭素対窒素比より相当高い比率の炭素が存在していることからそのように推定される。
Furthermore, when the surface part of the bonding material for semiconductor devices (silver nanocrystal layer) formed in the same manner was measured, oxygen was 13.9%, nitrogen was 0.7%, and silver was 22.7%. And 62.7% carbon. The measurement conditions are an XPS measurement depth of 5 nm and an XPS measurement range of 300 × 700 μm.
Further, after argon sputtering having a depth of 40 to 50 nm was performed in a 1 mm square range, and quantitative measurement was performed under the same measurement conditions, oxygen was 6.1%, nitrogen was 1.4%, and silver was 40. 1% and 52.5% carbon were contained.
From these measurement results, it was confirmed that n-butylamine was present as a residue in the silver nanocrystals, and carbon-derived impurities were deposited on the surface side of the silver nanocrystal layer.
The latter is presumed as such because the surface portion has carbon in a ratio considerably higher than the carbon-to-nitrogen ratio of n-butylamine.

実施例2における半導体装置用接合材の製造方法が実施例1と異なる点は、半導体ウエハの金属面上に平均粒径が20nm〜500nmの銀ナノ結晶層12を形成する第4工程において、カソード8とアノード9との間に直流電流を流すのに代えてパルス電流を流す点である。
そのため、第1工程で準備する電解セルが備える直流電源7はオンタイム(以下「tON」という。)及びオフタイム(以下「tOFF」という。)を変更することのできるパルス電源に置き換える。
The manufacturing method of the semiconductor device bonding material in Example 2 is different from Example 1 in that the cathode is formed in the fourth step of forming the silver nanocrystal layer 12 having an average particle diameter of 20 nm to 500 nm on the metal surface of the semiconductor wafer. Instead of passing a direct current between 8 and the anode 9, a pulse current is passed.
Therefore, the DC power supply 7 included in the electrolysis cell prepared in the first step is replaced with a pulse power supply that can change the on-time (hereinafter referred to as “tON”) and off-time (hereinafter referred to as “tOFF”).

平均粒径が20nm〜500nmの銀ナノ結晶を所望の厚さになるまでカソード8とアノード9との間に直流電流を流すのに代えてパルス電流を流すことによって、銀ナノ結晶層12の密度を高めることができる。
その理由は、直流電流を流した場合、図8(A)に示すように、アノード側に発生する拡散層が時間とともに成長し電極表面のイオン濃度が低くなるのに対して、パルス電流を流した場合、図8(B)に示すように、tON時においてはアノード側に拡散層が成長するが、tOFF時においては電気二重層及び拡散層はどちらも減少するので、拡散層の厚さが薄く保たれ、電極表面のイオン濃度を高く保って高電流密度での電解が持続するためである。
The density of the silver nanocrystal layer 12 is obtained by flowing a pulse current instead of a direct current between the cathode 8 and the anode 9 until the silver nanocrystal having an average particle diameter of 20 nm to 500 nm reaches a desired thickness. Can be increased.
The reason for this is that when a direct current is applied, the diffusion layer generated on the anode side grows with time and the ion concentration on the electrode surface decreases as shown in FIG. In this case, as shown in FIG. 8B, the diffusion layer grows on the anode side at the time of tON, but both the electric double layer and the diffusion layer decrease at the time of tOFF. This is because the electrode is kept thin and the ion concentration on the electrode surface is kept high and electrolysis at a high current density is continued.

図9は直流電流、パルス電流印加により得られためっき膜のFE−SEM写真である。
電流密度は直流電流印加並びにtONが20msec及び40msecのパルス電流印加の場合において4A/dm2、tONが10msecのパルス電流印加の場合において21A/dm2であり、膜厚は直流電流印加で1μm、5μm及び10μm、パルス電流印加で1μm及び5μmである。
なお、パルス電流のtOFFはいずれも400msecである。
これらの写真から、直流電流印加により得られためっき膜(以下「直流めっき膜」という。)の場合、各膜厚において空洞部分が確認でき、その空洞部分は膜厚が薄くなるほど大きく、かつ、多くなっていることが分かる。空洞部分は焼結の際に細孔発生の原因にもなるため、その後の焼成工程で長い処理時間が必要となる。
また、パルス電流印加により得られためっき膜の場合、各膜厚において直流めっき膜と比べ、空洞部分が極めて少ないか確認できないレベルとなっている。この状態であれば、焼結の際に発生する細孔は小さく、かつ、少なくなるので、その後の焼成工程における処理時間は直流めっき膜の処理時間よりも短くなる。
FIG. 9 is an FE-SEM photograph of the plating film obtained by applying direct current and pulse current.
The current density is 4 A / dm 2 when a direct current is applied and a pulse current is applied with a tON of 20 msec and 40 msec, and 21 A / dm 2 when a pulse current is applied with a tON of 10 msec. The film thickness is 1 μm when a direct current is applied. 5 μm and 10 μm, and 1 μm and 5 μm when a pulse current is applied.
The pulse current tOFF is 400 msec in all cases.
From these photographs, in the case of a plating film obtained by applying a direct current (hereinafter referred to as “DC plating film”), a cavity portion can be confirmed in each film thickness, and the cavity portion is larger as the film thickness is thinner, You can see that it is increasing. Since the hollow portion also causes generation of pores during sintering, a long processing time is required in the subsequent firing step.
Moreover, in the case of the plating film obtained by applying the pulse current, it is not possible to confirm whether or not the cavity portion is extremely small in each film thickness as compared with the DC plating film. In this state, the pores generated during sintering are small and small, so that the processing time in the subsequent firing step is shorter than the processing time of the DC plating film.

次に、第9工程から第10工程において、ダイボンドしてから銀ナノ結晶層12の焼結が終了するまで荷重をかけるようにしたのは、金属ナノ結晶層を接合材として用いるダイボンドでは、真実接触面積が接合強度に大きく関係していることが分かったからである。
真実接触面積(Ar[mm2])は、ダイボンドにおける垂直荷重(W[kg])及び接合材の膜厚、材質(特に硬さ)によって変化する塑性流動圧力(P0[kg/mm2])と以下の関係がある。
Ar=W/P0・・・(1)
ただし、その関係は金属ナノ結晶層の表面粗さが正規分布に従う場合、すなわち、表面の凹凸のばらつきが小さい場合に成り立つものであるところ、図9に示した9種類のめっき膜については、いずれも表面の凹凸のばらつきは小さい状態であることが確認できた。
Next, in the ninth to tenth steps, the load was applied until the sintering of the silver nanocrystal layer 12 was completed after the die bond, and the die bond using the metal nanocrystal layer as the bonding material is true. This is because it has been found that the contact area is greatly related to the bonding strength.
The real contact area (Ar [mm 2 ]) is a plastic flow pressure (P0 [kg / mm 2 ]) that varies depending on the vertical load (W [kg]) in die bonding, the film thickness of the bonding material, and the material (particularly hardness). And the following relationship.
Ar = W / P0 (1)
However, the relationship is established when the surface roughness of the metal nanocrystal layer follows a normal distribution, that is, when the unevenness of the surface is small, the nine types of plating films shown in FIG. It was also confirmed that the unevenness on the surface was small.

そして、チップ面積(S[mm2])が0.3136mm2(一辺が0.56mmである正方形)の半導体チップに対して実験を重ねた結果、Arは0.001676mm2以上なければ十分な強度が得られないことが分かった。
このことから、チップ面積に対する真実接触面積割合(a[%])は、a=Ar/S×100であるので、Ar及びSに0.001676及び0.3136を代入すれば、a≧0.53とする必要のあることが分かる。
また、式(1)を変形すればW=Ar×P0となり、a=Ar/S×100を変形すればAr=a×S/100となるので、次の式が導かれる。
W=a×S×P0/100・・・(2)
式(2)にa≧0.53を代入すると、W≧0.0053×S×P0となり、P0はビッカース硬さから求められるので、チップ面積と接合材のビッカース硬さを得れば、最低限必要なダイボンド荷重を決定できる。
Then, the chip area (S [mm 2]) is 0.3136Mm 2 result of repeated experiments on semiconductor chip (side square is 0.56 mm), Ar is sufficient strength unless 0.001676Mm 2 or more It was found that could not be obtained.
From this, the ratio of the true contact area to the chip area (a [%]) is a = Ar / S × 100. Therefore, if 0.001676 and 0.3136 are substituted for Ar and S, a ≧ 0. It turns out that it is necessary to set to 53.
Also, if equation (1) is modified, W = Ar × P0, and if a = Ar / S × 100 is modified, Ar = a × S / 100, so the following equation is derived.
W = a × S × P0 / 100 (2)
Substituting a ≧ 0.53 into equation (2) yields W ≧ 0.0053 × S × P0, and P0 is obtained from the Vickers hardness. Therefore, if the chip area and the Vickers hardness of the bonding material are obtained, the minimum The necessary die bond load can be determined.

さらに、実施例1においては、接合領域に施された銀めっき表面又はその銀めっき表面に形成された金属ナノ結晶層表面の最大断面高さを小さくすることが信頼性を上げるために重要であることをつきとめたが、実施例2においては金属ナノ結晶層表面のうねりが実施例1と比べて大きめとなり、そのうねりが大きいと接合強度に悪影響を及ぼすことをつきとめた。
そして、様々な条件のパルス電流を印加して得られた種々の厚さの銀ナノ結晶層について実験を重ねた結果、表面のうねりが0.38μm以下であれば十分な接合強度が得られ、0.21μm以下であればより大きな接合強度が得られることが分かった。
Furthermore, in Example 1, it is important to increase the reliability to reduce the maximum cross-sectional height of the silver plating surface applied to the bonding region or the surface of the metal nanocrystal layer formed on the silver plating surface. As a result, in Example 2, the undulation on the surface of the metal nanocrystal layer was larger than that in Example 1, and it was found that if the undulation was large, the bonding strength was adversely affected.
As a result of repeated experiments on silver nanocrystal layers having various thicknesses obtained by applying pulse currents under various conditions, sufficient bonding strength can be obtained if the surface waviness is 0.38 μm or less, It was found that greater bonding strength can be obtained when the thickness is 0.21 μm or less.

実施例の変形例を列記する。
(1)実施例1及び2の第1〜第4工程においては、半導体ウエハに銀ナノ結晶層を形成したが、半導体ウエハに代えて支持体の接合領域に銀ナノ結晶層を形成するようにしても良い。
(2)実施例1及び2の第1〜第4工程においては、硝酸銀を含む水性電解質を用いて銀ナノ結晶を析出させたが、金、銅又は金、銀若しくは銅を主材料とする合金の金属ナノ結晶を析出させ、金属ナノ結晶層を形成するようにしても良い。
(3)実施例1及び2の第1〜第4工程で用いる電解セルは、クロスヘッド回転子2、第2の浴槽5及びスターラー6を有しているが、装備しなくても良い。水性電解質の攪拌が必要ならば、適宜の攪拌手段を別途用意しても良いし、水性電解質の温度維持が必要ならば適宜の冷却手段や加温手段を用いれば良い。
(4)実施例1及び2の第1〜第4工程においては、半導体ウエハに対して前処理を施さなかったが、必要に応じて半導体ウエハや支持体のめっきを施す表面に対して、脱脂、酸活性、エッチング(化学研磨)等の前処理を行っても良い。
(5)実施例1及び2の第4工程では、銀ナノ結晶を所望の厚さ(1〜40μm)になるようにしたが、銀ナノ結晶の厚さは接合する半導体チップの大きさや用途に応じて適宜選択する。
ただし、銀ナノ結晶層形成に要する時間やコスト及び接合強度等を考慮すると、銀ナノ結晶層の厚さは3〜20μm程度がより適しているといえる。
The modification of an Example is listed.
(1) In the first to fourth steps of Examples 1 and 2, the silver nanocrystal layer was formed on the semiconductor wafer, but instead of the semiconductor wafer, the silver nanocrystal layer was formed in the bonding region of the support. May be.
(2) In the first to fourth steps of Examples 1 and 2, silver nanocrystals were deposited using an aqueous electrolyte containing silver nitrate, but gold, copper, or an alloy mainly composed of gold, silver, or copper. These metal nanocrystals may be deposited to form a metal nanocrystal layer.
(3) Although the electrolysis cell used at the 1st-4th process of Example 1 and 2 has crosshead rotor 2, the 2nd bathtub 5, and stirrer 6, it is not necessary to equip. If stirring of the aqueous electrolyte is necessary, an appropriate stirring means may be separately prepared. If it is necessary to maintain the temperature of the aqueous electrolyte, an appropriate cooling means or heating means may be used.
(4) In the first to fourth steps of Examples 1 and 2, the semiconductor wafer was not pretreated, but degreased on the surface of the semiconductor wafer or support to be plated if necessary. Further, pretreatment such as acid activation and etching (chemical polishing) may be performed.
(5) In the fourth step of Examples 1 and 2, the silver nanocrystals have a desired thickness (1 to 40 μm). The thickness of the silver nanocrystals depends on the size and application of the semiconductor chip to be joined. Select as appropriate.
However, considering the time and cost required for forming the silver nanocrystal layer, the bonding strength, etc., it can be said that the thickness of the silver nanocrystal layer is more preferably about 3 to 20 μm.

(6)実施例1及び2の第5工程においては、半導体ウエハ11を40〜70℃のお湯に10〜180秒間浸漬して湯洗したが、湯洗は場合によっては必要なく、お湯の温度や浸漬時間は金属ナノ結晶層の形成手法、厚さ及び材質に応じて調整する。
また、お湯に代えて洗浄液に浸漬したり、浸漬に代えてお湯や洗浄液を金属ナノ結晶層2の表面に流したりして洗浄しても良く、めっき液の組成や半導体ウエハ11の材質、製品への影響等を考慮して決定する。
(7)実施例1及び2の第6工程においては、半導体ウエハ11に40〜100℃の温風を30〜300秒間当てて乾燥したが、乾燥は場合によっては必要なく、乾燥時間は温風の温度や半導体ウエハ11のサイズ及び材質、めっき液の組成、製品への影響等によって大きく変化するので、製造に際しては実施例の温度範囲や時間範囲にとらわれることなく温度や時間を最適化する必要がある。
また、酸化を防止するために温風に代えて窒素ガスや不活性ガスを当てても良い。
さらに、温風を当てず表面を40〜100℃に熱したプレートの上に載置するか、内部を40〜100℃に保てる乾燥室内に収容して乾燥させても良い。その場合、酸化を防止するために窒素ガスや不活性ガス雰囲気下で乾燥させるとより良い。
(8)実施例1及び2の第8工程においては、250〜350℃に加熱したホットプレートの上にリードフレーム16を1〜90秒間載置することによって、表面の接合領域を含むリードフレーム16全体を加熱したが、加熱時間はホットプレートの表面温度及びリードフレーム16の材質やサイズによって大きく変化するので、製造に際しては実施例の温度範囲や時間範囲にとらわれることなく温度や時間を最適化する必要がある。
(9)実施例1及び2の第8工程においては、半導体チップ15をリードフレーム16にダイボンドしてから銀ナノ結晶層12の焼成が終了するまでの時間を短縮するため、ダイボンド前にリードフレーム16をホットプレート上に載置し全体を加熱したが、加熱は必ずしも必要なく、加熱する場合でも接合領域のみ加熱するようにしても良い。
また、加熱手段もホットプレートに限らず、内部の温度を500℃程度までの任意の温度に保持できる焼成室を用いる等、少なくとも接合領域である銀めっき層18を加熱できるものであれば適宜選択することができる。
(10)実施例1及び2の第9工程においては、ダイボンドをホーミングガス17の雰囲気中で行い、同じく第10工程においては、銀ナノ結晶層12の焼成をホーミングガス17の雰囲気中で行ったが、半導体チップ、リードフレーム16及び金属ナノ結晶層に使用する材料が酸化しない、又は酸化してもその影響が小さくて酸化にこだわる必要がない場合等には、通常の大気雰囲気中で行っても良い。
特に、第9工程はダイボンド後の処理であり、銀ナノ結晶層12や銀めっき層18の露出部分が少ないので、ホーミングガス17の雰囲気中で行う必要性はより低い。
また、ホーミングガス17としては、窒素ガス95%及び水素ガス5%を含有するガスを用いたが、酸素を含まない安定したガス(例えば、窒素ガスや不活性ガス)であれば、どのようなガスであっても良い。
(6) In the fifth step of Examples 1 and 2, the semiconductor wafer 11 was dipped in hot water of 40 to 70 ° C. for 10 to 180 seconds and washed with hot water. The immersion time is adjusted according to the formation method, thickness and material of the metal nanocrystal layer.
Moreover, it may be immersed in a cleaning solution instead of hot water, or may be cleaned by flowing hot water or a cleaning solution over the surface of the metal nanocrystal layer 2 instead of immersion. The composition of the plating solution, the material of the semiconductor wafer 11, and the product Determined in consideration of the impact on
(7) In the sixth step of Examples 1 and 2, the semiconductor wafer 11 was dried by applying hot air of 40 to 100 ° C. for 30 to 300 seconds. However, drying is not necessary in some cases, and the drying time is hot air. The size and material of the semiconductor wafer 11, the composition of the plating solution, the composition of the plating solution, the influence on the product, etc., will greatly change. Therefore, it is necessary to optimize the temperature and time without being bound by the temperature range and time range of the embodiment. There is.
Further, in order to prevent oxidation, nitrogen gas or inert gas may be applied instead of hot air.
Furthermore, it may be placed on a plate whose surface is heated to 40 to 100 ° C. without applying warm air, or may be housed in a drying chamber that can keep the interior at 40 to 100 ° C. and dried. In that case, it is better to dry in an atmosphere of nitrogen gas or inert gas in order to prevent oxidation.
(8) In the eighth step of Examples 1 and 2, the lead frame 16 including the bonding region of the surface is placed by placing the lead frame 16 on a hot plate heated to 250 to 350 ° C. for 1 to 90 seconds. Although the whole was heated, the heating time varies greatly depending on the surface temperature of the hot plate and the material and size of the lead frame 16, so that the temperature and time are optimized without being bound by the temperature range and time range of the embodiment. There is a need.
(9) In the eighth step of Examples 1 and 2, in order to reduce the time from the die bonding of the semiconductor chip 15 to the lead frame 16 until the baking of the silver nanocrystal layer 12 is completed, the lead frame is required before the die bonding. 16 was placed on a hot plate and the whole was heated, but heating is not necessarily required, and even in the case of heating, only the bonding region may be heated.
Further, the heating means is not limited to a hot plate, and may be appropriately selected as long as it can heat at least the silver plating layer 18 as a bonding region, such as using a baking chamber capable of maintaining the internal temperature at an arbitrary temperature up to about 500 ° C. can do.
(10) In the ninth step of Examples 1 and 2, die bonding was performed in the atmosphere of the homing gas 17, and similarly, in the tenth step, the silver nanocrystal layer 12 was baked in the atmosphere of the homing gas 17. However, if the materials used for the semiconductor chip, the lead frame 16 and the metal nanocrystal layer are not oxidized, or if the effect of oxidation is small and it is not necessary to stick to the oxidation, etc., it is performed in a normal atmosphere. Also good.
In particular, the ninth step is a process after die bonding, and since there are few exposed portions of the silver nanocrystal layer 12 and the silver plating layer 18, it is less necessary to perform in the atmosphere of the homing gas 17.
Further, as the homing gas 17, a gas containing 95% nitrogen gas and 5% hydrogen gas was used. However, any gas can be used as long as it is a stable gas not containing oxygen (for example, nitrogen gas or inert gas). Gas may be used.

(11)実施例1及び2の第9工程においては、半導体チップ15をダイボンドし、半導体チップ15の上面側から150gの荷重を200msecかけたが、荷重の大きさ及び荷重をかける時間は適宜選択すれば良い。
なお、荷重の大きさについては上記のとおりチップ面積と接合材のビッカース硬さによって最低限必要なダイボンド荷重を決定でき、荷重をかける時間については長いほど接合強度は増加するが、その増加率は200msec以上で鈍化するので、ダイボンド後継続して荷重をかけ続ける必要性は低い。
(12)実施例1及び2の第9工程においては、銀ナノ結晶層12全面が250〜350℃に加熱されたリードフレーム16の接合領域に接触するように半導体チップ15をダイボンドし、第3工程においてリードフレーム16を250〜350℃に保持することによって、銀ナノ結晶層12の焼結が終了するようにしたが、ダイボンド時にはリードフレーム16の温度を200〜250℃の比較的低温とし、ダイボンド後にホットプレートの表面温度を350〜400℃の比較的高温として銀ナノ結晶層12を焼結するようにしても良い。
そうすることによって、ダイボンド時に発生する応力を緩和できるとともに、焼結時間を短縮することができるという効果が得られる。
(13)実施例1及び2の第10工程においては、ホットプレートの表面温度を250〜350℃に保持し、その上にリードフレーム16を0.5〜60分間載置しておくことによって、銀ナノ結晶層12の焼結が終了するようにしたが、加熱温度や加熱時間はこの範囲に限らず、半導体チップ15やその接合部(チップバックメタル19)、リードフレーム16やその接合領域(銀めっき層18)及び金属ナノ結晶層の材質や用途等に応じて、適宜選択可能である。
そして、焼成する際の上限温度は接合部や接合領域等への影響や半導体チップ15の表面に形成される配線パターン(Al−Si)へのダメージを考慮すると、配線パターンに使用される金属の融点(Al−Siの場合577℃)以下とする必要があることから、第10工程における加熱温度は150〜577℃の範囲で選択可能である。
ただし、低い温度で焼成するには金属ナノ結晶層の材料を厳選する必要があり、高い温度で焼成すると装置コストが上がるとともに歩留まりや信頼性が下がるおそれがあるので、加熱温度の適値は200〜450℃、最適値は250〜350℃である。
なお、加熱温度の適値や最適値の範囲は、金属ナノ結晶層の材料だけでなく加熱装置、半導体チップ15、リードフレーム16等の仕様等にもよるので、銀ナノ結晶層12に代えて他の金属ナノ結晶層(金ナノ結晶層や銅ナノ結晶層等)を用いた場合にもあてはまるものである。
(14)実施例1及び2の第8〜第10工程においては、リードフレーム16の接合領域に銀ナノ結晶層12を形成した半導体チップ15をダイボンドしたが、半導体チップ15の銀ナノ結晶層12に代えて、又は加えてリードフレーム16の接合領域に銀ナノ結晶層を形成し、実施例と同様に半導体チップ15をダイボンドするようにしても良い。
そのうち、半導体チップ15及びリードフレーム16の両方に銀ナノ結晶層を形成する場合には、ダイボンド前及びダイボンド中に半導体チップ15やリードフレーム16を加熱することは行わず、ダイボンド後に加熱を開始する(予め加熱するとダイボンド前に銀ナノ結晶層の焼結が始まってしまうため)。
また、半導体チップ15には銀ナノ結晶層12を形成せず、リードフレーム16の接合領域に銀ナノ結晶層を形成する場合には、ダイボンド前及びダイボンド中に半導体チップ15又はその接合部(チップバックメタル19)を予め加熱するようにしても良い。
(15)実施例2の第4工程においては、印加するパルス電流のtONを10msec、20msec及び40msec、tOFFを400msecとし、印加するパルス電流の電流密度をtONが10msecの場合に21A/dm2とし、tONが20msec及び40msecの場合に4A/dm2としたが、これらは水性電解質の種類、液中の金属濃度、浴槽4の形状及び両電極の形状等の条件や、パルス電源容量及び経済性等の制約条件を考慮して適宜設定する。
なお、tONは短くtOFFは長く設定した方が、拡散層の厚さを薄く、かつ、電極表面のイオン濃度を高く保つためには適している。
(11) In the ninth step of Examples 1 and 2, the semiconductor chip 15 was die-bonded and a load of 150 g was applied from the upper surface side of the semiconductor chip 15 for 200 msec, but the magnitude of the load and the time for applying the load were appropriately selected. Just do it.
Regarding the magnitude of the load, as described above, the minimum required die bond load can be determined by the chip area and the Vickers hardness of the bonding material, and the bonding strength increases as the time for applying the load increases, but the rate of increase is Since it slows down in 200 msec or more, the necessity of continuing to apply a load continuously after die bonding is low.
(12) In the ninth step of Examples 1 and 2, the semiconductor chip 15 is die-bonded so that the entire surface of the silver nanocrystal layer 12 is in contact with the bonding region of the lead frame 16 heated to 250 to 350 ° C. By holding the lead frame 16 at 250 to 350 ° C. in the process, the sintering of the silver nanocrystal layer 12 was finished, but at the time of die bonding, the temperature of the lead frame 16 was set to a relatively low temperature of 200 to 250 ° C. The silver nanocrystal layer 12 may be sintered by setting the surface temperature of the hot plate to a relatively high temperature of 350 to 400 ° C. after die bonding.
By doing so, the effect that the stress which generate | occur | produces at the time of die bonding can be relieve | moderated and sintering time can be shortened is acquired.
(13) In the tenth step of Examples 1 and 2, the surface temperature of the hot plate is maintained at 250 to 350 ° C., and the lead frame 16 is placed thereon for 0.5 to 60 minutes, Although the sintering of the silver nanocrystal layer 12 is finished, the heating temperature and heating time are not limited to this range, and the semiconductor chip 15 and its junction (chip back metal 19), the lead frame 16 and its junction region ( The silver plating layer 18) and the metal nanocrystal layer can be appropriately selected depending on the material and application.
And the upper limit temperature at the time of baking considers the influence to a junction part, a junction area, etc., and the damage to the wiring pattern (Al-Si) formed in the surface of the semiconductor chip 15, The metal used for a wiring pattern Since it is necessary to set it as melting | fusing point (577 degreeC in the case of Al-Si) or less, the heating temperature in a 10th process can be selected in 150-577 degreeC.
However, it is necessary to carefully select the material of the metal nanocrystal layer for firing at a low temperature, and firing at a high temperature may increase the cost of the apparatus and reduce yield and reliability. ˜450 ° C., optimum value is 250˜350 ° C.
Note that the appropriate value and the range of the optimum value of the heating temperature depend on the specifications of the heating device, the semiconductor chip 15, the lead frame 16 and the like as well as the material of the metal nanocrystal layer, so that instead of the silver nanocrystal layer 12, This also applies when other metal nanocrystal layers (gold nanocrystal layer, copper nanocrystal layer, etc.) are used.
(14) In the eighth to tenth steps of Examples 1 and 2, the semiconductor chip 15 having the silver nanocrystal layer 12 formed in the bonding region of the lead frame 16 was die-bonded. Instead of or in addition, a silver nanocrystal layer may be formed in the bonding region of the lead frame 16, and the semiconductor chip 15 may be die-bonded in the same manner as in the embodiment.
Among them, when the silver nanocrystal layer is formed on both the semiconductor chip 15 and the lead frame 16, the semiconductor chip 15 and the lead frame 16 are not heated before and during the die bonding, and heating is started after the die bonding. (Because preheating causes sintering of the silver nanocrystal layer before die bonding).
Further, when the silver nanocrystal layer 12 is not formed on the semiconductor chip 15 and the silver nanocrystal layer is formed in the bonding region of the lead frame 16, the semiconductor chip 15 or its bonding portion (chip) before and during die bonding. The back metal 19) may be preheated.
(15) In the fourth step of Example 2, tON of the applied pulse current is 10 msec, 20 msec and 40 msec, tOFF is 400 msec, and the current density of the applied pulse current is 21 A / dm 2 when tON is 10 msec. , 4 A / dm 2 when tON is 20 msec and 40 msec. These are conditions such as the type of aqueous electrolyte, the metal concentration in the liquid, the shape of the bathtub 4 and the shapes of both electrodes, the pulse power capacity and the economic efficiency. It is set appropriately considering the constraints such as
Note that setting tON short and tOFF long is suitable for reducing the thickness of the diffusion layer and keeping the ion concentration on the electrode surface high.

1 カソードカートリッジ 2 クロスヘッド回転子
3 アノード治具 4 第1の浴槽 5 第2の浴槽
6 スターラー 7 直流電源 8 カソード
9 アノード 10 アノード電極
11 半導体ウエハ 12 銀ナノ結晶層
13 ウエハ固定シート 14 ブレード 15 半導体チップ
16 リードフレーム 17 ホーミングガス 18 銀めっき層
19 チップバックメタル 20 接合層 21 モールド樹脂
DESCRIPTION OF SYMBOLS 1 Cathode cartridge 2 Crosshead rotor 3 Anode jig 4 1st bathtub 5 2nd bathtub 6 Stirrer 7 DC power supply 8 Cathode 9 Anode 10 Anode electrode 11 Semiconductor wafer 12 Silver nanocrystal layer 13 Wafer fixing sheet 14 Blade 15 Semiconductor Chip 16 Lead frame 17 Homing gas 18 Silver plating layer 19 Chip back metal 20 Bonding layer 21 Mold resin

Claims (9)

半導体チップと支持体とを接合するための前記半導体チップの接合部及び前記支持体の接合領域の両方又はいずれか一方に、電気分解によって形成される半導体装置用接合材であって、
平均粒径が20nm〜500nmの金属ナノ結晶が積層されるとともに、ハロゲン化物を含有しない金属ナノ結晶層で構成されていることを特徴とする半導体装置用接合材。
A bonding material for a semiconductor device formed by electrolysis in both or any one of a bonding portion of the semiconductor chip and a bonding region of the support for bonding a semiconductor chip and a support,
A metal nanocrystal having an average particle size of 20 nm to 500 nm is laminated, and is composed of a metal nanocrystal layer not containing a halide.
前記金属ナノ結晶層は、リン及びリン化合物を含有しないことを特徴とする請求項1に記載の半導体装置用接合材。   The bonding material for a semiconductor device according to claim 1, wherein the metal nanocrystal layer does not contain phosphorus and a phosphorus compound. 前記支持体の接合領域に形成された半導体装置用接合材の最大断面高さが4μm未満であることを特徴とする請求項1又は2に記載の半導体装置用接合材。   The bonding material for a semiconductor device according to claim 1 or 2, wherein the bonding material for a semiconductor device formed in the bonding region of the support has a maximum cross-sectional height of less than 4 µm. 前記金属ナノ結晶の平均粒径が50nm〜200nmであることを特徴とする請求項1ないし3のいずれかに記載の半導体装置用接合材。   4. The bonding material for a semiconductor device according to claim 1, wherein an average particle diameter of the metal nanocrystal is 50 nm to 200 nm. 前記金属ナノ結晶層の表面のうねりが0.38μm以下であることを特徴とする請求項1ないし4のいずれかに記載の半導体装置用接合材。   5. The bonding material for a semiconductor device according to claim 1, wherein the undulation of the surface of the metal nanocrystal layer is 0.38 μm or less. アノードとカソードとを有する電解セルを準備する第1工程と、
前記電解セル内に溶媒に金属塩と錯化剤を溶解させハロゲン化物を含有しない水性電解質を導入する第2工程と、
半導体チップ又は支持体を前記カソードに接続するとともに、前記水性電解質中に浸漬する第3工程と、
前記水性電解質を所定の温度範囲に維持するとともに、前記アノードと前記カソードとの間に直流電流又はパルス電流を流し、前記半導体チップの接合部又は前記支持体の接合領域に平均粒径が20nm〜500nmの金属ナノ結晶を積層して金属ナノ結晶層を形成する第4工程
を有することを特徴とする半導体装置用接合材の製造方法。
A first step of preparing an electrolysis cell having an anode and a cathode;
A second step of introducing an aqueous electrolyte not containing a halide by dissolving a metal salt and a complexing agent in a solvent in the electrolytic cell;
A third step of connecting a semiconductor chip or a support to the cathode and immersing in the aqueous electrolyte;
While maintaining the aqueous electrolyte in a predetermined temperature range, a direct current or a pulse current is allowed to flow between the anode and the cathode, and an average particle size of 20 nm to 20 mm in the junction of the semiconductor chip or the junction region of the support A method for producing a bonding material for a semiconductor device, comprising: a fourth step of forming metal nanocrystal layers by laminating metal nanocrystals of 500 nm.
前記水性電解質は、リン及びリン化合物を含有しないことを特徴とする請求項6に記載の半導体装置用接合材の製造方法。   The method for manufacturing a bonding material for a semiconductor device according to claim 6, wherein the aqueous electrolyte does not contain phosphorus and a phosphorus compound. 前記支持体の接合領域の最大断面高さが4μm未満であることを特徴とする請求項6又は7に記載の半導体装置用接合材の製造方法。   8. The method of manufacturing a bonding material for a semiconductor device according to claim 6, wherein the maximum cross-sectional height of the bonding region of the support is less than 4 [mu] m. 前記金属ナノ結晶の平均粒径が50nm〜200nmであることを特徴とする請求項6ないし8のいずれかに記載の半導体装置用接合材の製造方法。   The method for producing a bonding material for a semiconductor device according to claim 6, wherein the metal nanocrystals have an average particle size of 50 nm to 200 nm.
JP2015118548A 2014-09-30 2015-06-11 Bonding material for semiconductor device and method of manufacturing the same Active JP6510900B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014200041 2014-09-30
JP2014200041 2014-09-30

Publications (2)

Publication Number Publication Date
JP2016072605A true JP2016072605A (en) 2016-05-09
JP6510900B2 JP6510900B2 (en) 2019-05-08

Family

ID=55864955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015118548A Active JP6510900B2 (en) 2014-09-30 2015-06-11 Bonding material for semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6510900B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155461A (en) * 2019-03-18 2020-09-24 三菱マテリアル株式会社 Bonding sheet and method for bonding electronic component to substrate using bonding sheet

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772358A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Lead frame and its manufacture
JP2008041707A (en) * 2006-08-01 2008-02-21 Nissan Motor Co Ltd Semiconductor device and manufacturing method therefor
JP2008057035A (en) * 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc Plating process
JP2010153825A (en) * 2008-11-27 2010-07-08 Shinko Electric Ind Co Ltd Lead frame, manufacturing method therefor, and semiconductor device
JP2010282832A (en) * 2009-06-04 2010-12-16 Hitachi Metals Ltd Bonding material, its manufacturing method, and mounting method using the same
WO2012121355A1 (en) * 2011-03-10 2012-09-13 富士電機株式会社 Electronic part and method of manufacturing electronic part

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772358A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Lead frame and its manufacture
JP2008057035A (en) * 2006-06-05 2008-03-13 Rohm & Haas Electronic Materials Llc Plating process
JP2008041707A (en) * 2006-08-01 2008-02-21 Nissan Motor Co Ltd Semiconductor device and manufacturing method therefor
JP2010153825A (en) * 2008-11-27 2010-07-08 Shinko Electric Ind Co Ltd Lead frame, manufacturing method therefor, and semiconductor device
JP2010282832A (en) * 2009-06-04 2010-12-16 Hitachi Metals Ltd Bonding material, its manufacturing method, and mounting method using the same
WO2012121355A1 (en) * 2011-03-10 2012-09-13 富士電機株式会社 Electronic part and method of manufacturing electronic part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155461A (en) * 2019-03-18 2020-09-24 三菱マテリアル株式会社 Bonding sheet and method for bonding electronic component to substrate using bonding sheet
JP7196706B2 (en) 2019-03-18 2022-12-27 三菱マテリアル株式会社 Bonding sheet and method of bonding electronic component to substrate using bonding sheet

Also Published As

Publication number Publication date
JP6510900B2 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
US7931760B2 (en) Whiskerless plated structure and plating method
JP2001068746A (en) Thermoelectric conversion element and its manufacture
CN101182642A (en) Method of electroplating combined vacuum coating preparing Au-Sn alloy solder
JPH11200090A (en) Nanostructural body and its production
CN112317972B (en) Low-temperature rapid manufacturing method of unidirectional high-temperature-resistant welding joint
CN107134415A (en) Semiconductor devices and its manufacture method
TWI386523B (en) Sn-b electro-plating solution and electro-plating method using it
KR101255548B1 (en) Forming method for nanotwined copper material
CN103635066A (en) Method for fabricating a heat sink, and a heat sink
KR102423021B1 (en) Forming Method of Cu to Cu Flip Chip Interconnection and Cu to Cu Flip Chip Interconnection Thereby
JP6510900B2 (en) Bonding material for semiconductor device and method of manufacturing the same
CN116783331A (en) Metal-filled microstructure and method for producing metal-filled microstructure
TWI449810B (en) Electrical and electronic components for the use of composite materials and electrical and electronic components
JP6340215B2 (en) Semiconductor bonding method
TW201604327A (en) Method for the production of a silver sintering agent having silver oxide surfaces; and use thereof in methods for the connection of components by means of pressure sintering
JP4856896B2 (en) Lead frame plating method and lead frame
CN103985651A (en) Method for rapidly connecting activated metal surface and micro-nano connection material at low temperature
JP2018111111A (en) Manufacturing method for metal junction body and semiconductor device
Jiang et al. Cu-Cu bonding with cu nanowire arrays for electronics integration
KR101776149B1 (en) Plating apparatus and plating method for alloy with exothermic and amorphous characteristics plating
JP2016107290A (en) Metal material joining method
KR20230043153A (en) Manufacturing method of metal-filled microstructure
CN105696034A (en) Electrolyte, method of forming a copper layer and method of forming a chip
CN111805068A (en) Discharge plasma diffusion bonding method for porous ODS tungsten and copper
KR101776148B1 (en) Low temperature bonding method using metal coating layer with exothermic and amorphous characteristics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250