JP2016071446A - 電子機器及び画像形成装置 - Google Patents
電子機器及び画像形成装置 Download PDFInfo
- Publication number
- JP2016071446A JP2016071446A JP2014197330A JP2014197330A JP2016071446A JP 2016071446 A JP2016071446 A JP 2016071446A JP 2014197330 A JP2014197330 A JP 2014197330A JP 2014197330 A JP2014197330 A JP 2014197330A JP 2016071446 A JP2016071446 A JP 2016071446A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- image forming
- forming apparatus
- power
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】NOR型フラッシュメモリーにおけるバックアップ用の領域を特に増やすことなく、NOR型フラッシュメモリーのデータ書き換え中の電源断によりデータ復旧不可となる事態を防止する。
【解決手段】画像形成装置1は、NOR型フラッシュメモリー104と、画像形成装置1の主電源が断たれたことを検知する電源断検知部101と、NOR型フラッシュメモリー104に対してデータの読み書き及びデータのイレースシーケンスを実行する制御部102とを備える。制御部102は、NOR型フラッシュメモリー104のイレースシーケンスを実行中に電源断検知部101によって画像形成装置1の主電源の電源断が検知されたとき、そのイレースシーケンスを強制的に中断させ、画像形成装置1の主電源の電源断が検知されたことを示す電源断検知情報を書き込む。
【選択図】図2
【解決手段】画像形成装置1は、NOR型フラッシュメモリー104と、画像形成装置1の主電源が断たれたことを検知する電源断検知部101と、NOR型フラッシュメモリー104に対してデータの読み書き及びデータのイレースシーケンスを実行する制御部102とを備える。制御部102は、NOR型フラッシュメモリー104のイレースシーケンスを実行中に電源断検知部101によって画像形成装置1の主電源の電源断が検知されたとき、そのイレースシーケンスを強制的に中断させ、画像形成装置1の主電源の電源断が検知されたことを示す電源断検知情報を書き込む。
【選択図】図2
Description
本発明は、電子機器及び画像形成装置に関し、特に、NOR型フラッシュメモリーを備えた電子機器及び画像形成装置に関する。
組込系ハードにおいて、プログラム格納場所として不揮発性メモリーであるフラッシュメモリーがあらゆる場面で使用されている。例えば、プリンターやFAX機や複合機等の画像形成装置にもファームウェア等の格納場所としてフラッシュメモリーが用いられている。
フラッシュメモリーは、構造の種類としてNOR型とNAND型の2種類に大別される。特に、NOR型フラッシュメモリーはさまざまなメーカーにより販売されており、内部の半導体構造が各メーカーにより異なるため、細かな仕様としてはさまざまな違いが生じている。
シリアルバスを採用したシリアルフラッシュメモリー(以下、単にフラッシュメモリーと称する)の消去方法としては、チップ単位で消去するチップイレース、セクター単位で消去するセクターイレース、ブロック単位で消去するブロックイレースが存在する。ファームウェアのアップデート時等においてプログラムの書き換えが発生するが、通常ブロックイレース等の一定範囲での書き換えが頻繁に発生する。このブロックイレースにおいても、フラッシュメモリーの種類によって仕様が異なる。
特に、NOR型フラッシュメモリーは内部構造上、過剰消去という問題を有する。過剰消去とは消去過程において過剰にフローティングゲートの電荷を抜いてしまった状態をいい、そのトランジスタの影響が他のトランジスタの論理に影響する現象である。
一般的にNOR型フラッシュメモリー内部の制御回路は、この過剰消去に対する対策を行っている。対策の内容としては消去コマンドによる動作の過程で、過剰消去状態となったトランジスタに対し、電荷量を調整する工程を入れている。
しかし、電荷量を調整する過程においてNOR型フラッシュメモリーの電源がオフになった場合、過剰消去状態のままとなる場合がある。NOR型フラッシュメモリーにはブロックという消去単位が存在してビット線を複数ブロックで共有しているため、このように過剰消去状態の影響が、消去対象となっていないデータ格納ブロックにまで波及してしまい、データの復旧ができなくなる等の問題があった。このようなフラッシュメモリーのプログラム書き換え中の電源断による問題を防ぐために、下記特許文献1に開示されたメモリーアクセス方法では、シリアルフラッシュメモリーのセクター消去を行う場合は、セクターの消去情報及びセクターデータのバックアップを異なるシリアルフラッシュメモリーのセクターに書き込んでいる。
しかし、上記特許文献1に開示されたメモリーアクセス方法では、フラッシュメモリーにバックアップ用の比較的大きなデータ領域を設ける必要があり、コストアップの要因となる。一方、コストを抑制するためにフラッシュメモリーにおけるバックアップ用のデータ領域を小さくすると、すべてのデータのバックアップを保存することができずに、一部のデータが救済できなくなるという問題が生じる。
本発明は、上記の問題を解決するためになされたもので、NOR型フラッシュメモリーにおけるバックアップ用の領域を特に増やすことなく、NOR型フラッシュメモリーのデータ書き換え中の電源断によりデータ復旧が不可となる事態を防止可能にすることを目的とする。
本発明の一局面に係る電子機器は、NOR型フラッシュメモリーと、
本電子機器の主電源が断たれたことを検知する電源断検知部と、
前記NOR型フラッシュメモリーに対してデータの読み書き及びデータのイレースシーケンスを実行する制御部とを備え、
前記制御部は、前記NOR型フラッシュメモリーのイレースシーケンスを実行中に前記電源断検知部によって本電子機器の主電源の電源断が検知されたとき、該イレースシーケンスを強制的に中断させて、前記NOR型フラッシュメモリーへのデータ書き込みが可能な状態とし、前記NOR型フラッシュメモリーに、本電子機器の主電源の電源断が検知されたことを示す電源断検知情報を書き込むものである。
本電子機器の主電源が断たれたことを検知する電源断検知部と、
前記NOR型フラッシュメモリーに対してデータの読み書き及びデータのイレースシーケンスを実行する制御部とを備え、
前記制御部は、前記NOR型フラッシュメモリーのイレースシーケンスを実行中に前記電源断検知部によって本電子機器の主電源の電源断が検知されたとき、該イレースシーケンスを強制的に中断させて、前記NOR型フラッシュメモリーへのデータ書き込みが可能な状態とし、前記NOR型フラッシュメモリーに、本電子機器の主電源の電源断が検知されたことを示す電源断検知情報を書き込むものである。
本発明によれば、NOR型フラッシュメモリーのイレースシーケンスを実行中に画像形成装置の主電源の電源断が発生すると、そのイレースシーケンスが強制的に中断され、NOR型フラッシュメモリーに、本電子機器の主電源の電源断が検知されたことを示す電源断検知情報が書き込まれる。これにより、本発明では、NOR型フラッシュメモリーが過剰消去状態になるのを防ぐことができ、NOR型フラッシュメモリーにおけるバックアップ用の領域を特に増やすことなく、NOR型フラッシュメモリーのデータ書き換え中における電源断でデータ復旧が不可となる事態を防止することができる。
以下、本発明の一実施形態に係る電子機器及び画像形成装置について図面を参照して説明する。図1は、本発明に係る電子機器の一実施形態に係る画像形成装置の構造を示す正面断面図である。
本発明に係る電子機器の一実施形態に係る画像形成装置1は、例えば、コピー機能、プリンター機能、スキャナー機能、及びファクシミリ機能のような複数の機能を兼ね備えた複合機である。画像形成装置1は、装置本体11に、操作部47、画像形成部12、定着部13、給紙部14、原稿給送部6、及び原稿読取部5等を備えて構成されている。
操作部47は、画像形成装置1が実行可能な各種動作及び処理について操作者から画像形成動作実行指示や原稿読取動作実行指示等の指示を受け付ける。操作部47は、表示部473を備える。表示部473は、タッチパネル機能を有するLCD(Liquid Crystal Display)で構成されている。
画像形成装置1が原稿読取動作を行う場合、原稿給送部6により給送されてくる原稿、又は原稿載置ガラス161に載置された原稿の画像を原稿読取部5が光学的に読み取り、画像データを生成する。原稿読取部5により生成された画像データは内蔵HDD又はネットワーク接続されたコンピューター等に保存される。
画像形成装置1が画像形成動作を行う場合は、上記原稿読取動作により生成された画像データ、又はネットワーク接続されたコンピューターから受信した画像データ、又は内蔵HDDに記憶されている画像データ等に基づいて、画像形成部12が、給紙部14から給紙される記録媒体としての用紙Pにトナー像を形成する。カラー印刷を行う場合、画像形成部12のマゼンタ用の画像形成ユニット12M、シアン用の画像形成ユニット12C、イエロー用の画像形成ユニット12Y、及びブラック用の画像形成ユニット12Bkは、それぞれに、上記画像データを構成するそれぞれの色成分からなる画像に基づいて、帯電、露光、及び現像の工程により感光体ドラム121上にトナー像を形成し、当該トナー像を一次転写ローラー126により中間転写ベルト125上に転写させる。
中間転写ベルト125上に転写される上記各色のトナー画像は、転写タイミングを調整して中間転写ベルト125上で重ね合わされ、カラーのトナー像となる。二次転写ローラー210は、中間転写ベルト125の表面に形成された当該カラーのトナー像を、中間転写ベルト125を挟んで駆動ローラー125aとのニップ部Nにおいて、給紙部14から搬送路190を搬送されてきた用紙Pに転写させる。この後、定着部13が、用紙P上のトナー像を、熱圧着により用紙Pに定着させる。定着処理の完了したカラー画像形成済みの用紙Pは、排出トレイ151に排出される。
なお、画像形成装置1において、両面印刷を行う場合は、画像形成部12より一方の面に画像が形成された用紙Pを、排出ローラー対159にニップされた状態とした後、当該用紙Pを排出ローラー対159によりスイッチバックさせて反転搬送路195に送り、搬送ローラー対19により、上記ニップ部N及び定着部13に対して用紙Pの搬送方向上流域に再度搬送する。これにより、画像形成部12により当該用紙の他方の面に画像が形成される。
次に、画像形成装置1の構成を説明する。図2は画像形成装置1の主要内部構成を示す機能ブロック図である。図3は、データ書換中に電源断が生じた場合における動作電圧の変化と、NOR型フラッシュメモリーへの外部リセット信号を出力するタイミングを示す図である。
画像形成装置1は、制御ユニット10、操作部47、原稿給送部6、原稿読取部5、画像形成部12、画像処理部31、画像メモリー32、駆動モーター70、ファクシミリ通信部71、ネットワークインターフェイス部91、HDD92、及びUSBポート80等を備える。
画像形成装置1は、制御ユニット10、操作部47、原稿給送部6、原稿読取部5、画像形成部12、画像処理部31、画像メモリー32、駆動モーター70、ファクシミリ通信部71、ネットワークインターフェイス部91、HDD92、及びUSBポート80等を備える。
原稿読取部5は、制御ユニット10による制御の下、光照射部及びCCDセンサー等を有する読取機構163(図1を参照)を備える。原稿読取部5は、光照射部により原稿を照射し、その反射光をCCDセンサーで受光することにより、原稿から画像を読み取る。
画像処理部31は、原稿読取部5で読み取られた画像の画像データを必要に応じて画像処理する。例えば、画像処理部31は、原稿読取部5により読み取られた画像が画像形成部12により画像形成された後の品質を向上させるために、シェーディング補正等の予め定められた画像処理を行う。
画像メモリー32は、原稿読取部5による読取で得られた原稿画像のデータを一時的に記憶したり、画像形成部12のプリント対象となるデータを一時的に保存する領域である。
画像形成部12は、原稿読取部5で読み取られた印刷データ、ネットワーク接続されたコンピューター200から受信した印刷データ等の画像形成を行う。
操作部47は、画像形成装置1が実行可能な各種動作及び処理について操作者からの指示を受け付ける。操作部47は、表示部473を備える。
表示部473は、操作画面、プレビュー画面、印刷ジョブ状況の確認画面等の各種表示をする。
ファクシミリ通信部71は、図略の符号化/復号化部、変復調部及びNCU(Network Control Unit)を備え、公衆電話回線網を用いてのファクシミリの送信を行うものである。
ネットワークインターフェイス部91は、LANボード等の通信モジュールから構成され、当該ネットワークインターフェイス部91に接続されたLAN等を介して、ローカルエリア内のコンピューター200等と種々のデータの送受信を行う。
HDD92は、原稿読取部5によって読み取られた原稿画像等を記憶する大容量の記憶装置である。
駆動モーター70は、画像形成部12の各回転部材及び搬送ローラー対19等に回転駆動力を付与する駆動源である。
USBポート80は、USBメモリー300が接続可能なインターフェイスである。USBポート80にUSBメモリー300を接続することで、USBポート80が制御ユニット10に接続し、制御ユニット10によりUSBメモリー300に対してデータの読み書きを行うことが可能となる。
制御ユニット10は、CPU(Central Processing Unit)、RAM、ROM及び専用のハードウェア回路等から構成され、画像形成装置1の全体的な動作制御を司る。具体的には、制御ユニット10は、電源断検知部101、CPU102、DRAM103、及びNOR型フラッシュメモリー104を備える。
電源断検知部101は、画像形成装置1の主電源が断たれたことを検知する。画像形成装置1には商用電圧(例えば、AC100V)が供給されており、図示しない電源部が、商用電圧から画像形成装置1の内部で使用される直流電源電圧(例えば、DC24V)を生成している。画像形成装置1の主電源スイッチがオフにされると画像形成装置1に商用電圧が供給されなくなり、図3に示すように、当該電源部によって生成される直流電源電圧(例えば、DC24V)は急激に低下する。電源断検知部101は、このような直流電源電圧を監視しており、直流電源電圧が所定値(例えば、18V)まで低下したとき、画像形成装置1の主電源が電源断になったものとして検知する。
CPU102は、操作部47、原稿給送部6、原稿読取部5、画像処理部31、画像メモリー32、画像形成部12、駆動モーター70、ファクシミリ通信部71、ネットワークインターフェイス部91、HDD92、及びUSBポート80等と接続され、これら各部の制御を行う。また、CPU102は、DRAM103及びNOR型フラッシュメモリー104に対するデータの読み書き、及びNOR型フラッシュメモリー104に対するデータのイレースシーケンスを実行する。CPU102は、特許請求の範囲における制御部に相当する。
DRAM103は、CPU102のワークメモリーとして使用される記憶装置である。DRAM103には、CPU102で実行されるプログラムが展開され、また、実行中のプログラムで使用されるデータが一時的に記憶される。DRAM103は、揮発性メモリーであり、画像形成装置1の主電源が断たれて動作電圧を失うと記憶内容が失われる。
NOR型フラッシュメモリー104は、不揮発性メモリーであり、画像形成装置1の主電源が断たれて動作電圧を失っても記憶内容を保持し続けることができる。また、ROMとは異なり、NOR型フラッシュメモリー104は、イレースシーケンスを実行して記憶データを消去することで記憶データを書き換えることができる。このような特徴を持つNOR型フラッシュメモリー104には、画像形成装置1のファームウェアや印刷枚数等の重要データが保存される。
NOR型フラッシュメモリー104は内部構造上、過剰消去という問題を有する。過剰消去とは消去過程において過剰にフローティングゲートの電荷を抜いてしまった状態をいい、そのトランジスタの影響が他のトランジスタの論理に影響する現象である。このため、本実施形態では、CPU102は、NOR型フラッシュメモリー104のイレースシーケンスでは、消去対象のブロックに属するトランジスタのフローティングゲートの電荷を抜くイレース処理を実行した後に、そのブロックとビット線を共有する他のブロックに属するトランジスタのフローティングゲートの電荷量を調整するポストプログラムを実行する。これにより、過剰消去を防止する。このように、NOR型フラッシュメモリー104のイレースシーケンスとして、CPU102は、消去対象のブロックのイレース処理とそれに続くポストプログラムの一連の処理を行う。なお、この一連の処理が完了するのに3秒程度の時間を要する。
ここで、NOR型フラッシュメモリー104のイレースシーケンスの実行中に動作電圧を失うと、NOR型フラッシュメモリー104は過剰消去状態になり、消去対象ではないブロックのデータまでもが失われるおそれがある。そこで、CPU102は、NOR型フラッシュメモリー104のイレースシーケンスの実行中に電源断検知部101によって画像形成装置1の主電源の電源断が検知されたとき、図3に示すように、NOR型フラッシュメモリー104に外部リセット信号を出力してイレースシーケンスを強制的に中断させる。これにより、イレースシーケンスの実行中に動作電圧を失った場合であっても、NOR型フラッシュメモリー104が過剰消去状態になること防止する。
更に、CPU102は、NOR型フラッシュメモリー104に外部リセット信号を出力した後にすぐさま外部リセット信号を解除して、NOR型フラッシュメモリー104をリセット状態から解除する。これにより、動作電圧を失った場合にNOR型フラッシュメモリー104のイレースシーケンスを強制的に中断させ、NOR型フラッシュメモリー104にデータの書き込みができる状態にする。
なお、電源断検知部101によって画像形成装置1の主電源の電源断が検知されてから、CPU102、DRAM103、及びNOR型フラッシュメモリー104の動作電圧(例えば、3.3V)が失われるまで一定期間(例えば、10ミリ秒程度)の余裕があるため、その間に、CPU102は、上記外部リセット信号の出力及び解除と、NOR型フラッシュメモリー104への画像形成装置1の主電源の電源断が検知されたことを示す電源断検知情報の書き込みとを行う。後述するように、この電源断検知情報は、画像形成装置1の主電源が再投入されたときにNOR型フラッシュメモリー104のデータ修復を行うときに参照される。
また、CPU102は、電源断検知部101によって画像形成装置1の主電源の電源断が検知されてからCPU102、DRAM103、及びNOR型フラッシュメモリー104の動作電圧が失われるまでの間に、NOR型フラッシュメモリー104に上記の電源断検知情報を書き込むとともに、イレースシーケンスを実行していたメモリー領域を示すイレース領域情報を書き込む。後述するように、このイレース領域情報は、画像形成装置1の主電源が再投入されたときにNOR型フラッシュメモリー104のイレースシーケンスを再開するときに参照される。
なお、NOR型フラッシュメモリー104のどの領域についてイレースシーケンスを実行していたかは、CPU102は、DRAM103のワークメモリーを参照して判断可能である。このため、CPU102は、DRAM103を参照して上記のイレース領域情報をNOR型フラッシュメモリー104に書き込むことが可能である。
次に、画像形成装置1のファームウェアアップデート時に画像形成装置1の電源断が発生した場合の画像形成装置1の動作について説明する。図4は、NOR型フラッシュメモリー104のイレースシーケンスの実行中に電源断が発生した場合のフローチャートである。
画像形成装置1のファームウェアアップデートは、ユーザーが、ファームウェアプログラムが格納されているUSBメモリー300をUSBポート80に挿入し(図2を参照)、CPU102がUSBメモリー300からファームウェアプログラムを読み出して、NOR型フラッシュメモリー104に格納されている古いファームウェアプログラムを上書きすることで行われる。このとき、NOR型フラッシュメモリー104のイレースシーケンスを実行して、古いファームウェアプログラムが格納されているメモリー領域を消去する必要がある。
まず、CPU102が、NOR型フラッシュメモリー104のイレースシーケンスを開始する(S1)。上述したように、イレースシーケンスが完了するまでに当該開始時から3秒程度の時間を要する。この間、CPU102は、電源断検知部101によって画像形成装置1の電源断が検知されたか否かを監視しており、もし電源断検知部101により画像形成装置1の電源断が検知されなければ(S2でNO)、CPU102は、NOR型フラッシュメモリー104のイレースシーケンスを続行させ(S3)、イレースシーケンスを正常に完了させる。
一方、イレースシーケンスの実行中に画像形成装置1の電源断が電源断検知部101により検知された場合(S2でYES)、CPU102は、NOR型フラッシュメモリー104に外部リセット信号を出力する。これにより、CPU102により、NOR型フラッシュメモリー104のイレースシーケンスが強制的に中断される(S4)。そして、外部リセット信号を出力した直後に(例えば、1マイクロ秒後)、CPU102は、外部リセット信号を解除して、NOR型フラッシュメモリー104をリセット状態から解除する(S5)。これにより、NOR型フラッシュメモリー104に対してデータの書き込みが可能になる。
なお、外部リセット信号が解除されてからNOR型フラッシュメモリー104の内部回路が所定の動作をした後にNOR型フラッシュメモリー104がデータ書き込み可能な状態になるが、外部リセット信号が解除されると即座にNOR型フラッシュメモリー104がデータ書き込み可能な状態になる。すなわち、画像形成装置1の主電源の電源断が発生してからCPU102、DRAM103、及びNOR型フラッシュメモリー104の動作電圧が失われるまでの間に、NOR型フラッシュメモリー104はデータ書き込み可能な状態になる。
NOR型フラッシュメモリー104がデータ書き込み可能な状態になると、CPU102は、NOR型フラッシュメモリー104に、画像形成装置1の主電源の電源断が検知されたことを示す電源断検知情報と、イレースシーケンスを実行していたメモリー領域を示すイレース領域情報を書き込む(S6)。CPU102は、DRAM103をワークメモリーとしてイレースシーケンスを実行しているため、イレースシーケンスを実行していたメモリー領域は、DRAM103を参照することで判断する。従って、CPU102は、DRAM103を参照してNOR型フラッシュメモリー104にイレース領域情報を書き込むことができる。
なお、NOR型フラッシュメモリー104に電源断検知情報とイレース領域情報を書き込むのに要する時間は短時間(例えば、50マイクロ秒程度)である。従って、画像形成装置1の主電源の電源断が発生してからCPU102、DRAM103、及びNOR型フラッシュメモリー104の動作電圧が失われるまでの間に、CPU102は、NOR型フラッシュメモリー104にそれら情報を書き込む。
その後、CPU102、DRAM103、及びNOR型フラッシュメモリー104の動作電圧が失われて、画像形成装置1は電源オフの状態になる。
次に、画像形成装置1のファームウェアアップデート時に画像形成装置1の主電源が投入された場合の画像形成装置1の動作について説明する。図5は、画像形成装置1の起動時のフローチャートである。
画像形成装置1の主電源が投入されると(S11)、CPU102は、ブートプログラムの実行を開始する(S12)。そして、ブートプログラムに従って、CPU102は、まずNOR型フラッシュメモリー104に電源断検知情報が保存されているか否かを確認する(S13)。もしNOR型フラッシュメモリー104に電源断検知情報が保存されていれば(S13でYES)、ファームウェアのアップデート中に画像形成装置1の電源断が発生して前回のアップデートが正常に終了していないため、CPU102は、異常終了救済用のアップデートシーケンスの実行を開始する(S17)。
一方、NOR型フラッシュメモリー104に電源断検知情報が保存されていなければ(S13でNO)、ファームウェアのアップデート中に画像形成装置1の電源断は発生していないため、CPU102は、前回のファームウェアアップデートが正常に終了したか否か(アップデートモード移行条件があるか否か)を判断し(S14)、アップデートモードへの移行条件がないと判断した場合は(S14でNO)、通常の電源オンシーケンスを実行する(S16)。アップデートモードへの移行条件は、例えば、ファームウェアプログラムが格納されたUSBメモリー300がUSBポート80に挿入された状態にあることをいう。
一方、CPU102は、アップデートモードへの移行条件があると判断した場合(S14でYES)、通常のアップデートシーケンスを実行する(S15)。これにより、CPU102によりUSBメモリー300からファームウェアプログラムが読み出されてNOR型フラッシュメモリー104に格納されている古いファームウェアプログラムが上書きされる。
図6は、異常終了救済用のアップデートシーケンスのフローチャートである。図5のステップS17で異常終了救済用のアップデートシーケンスへ移行した場合、CPU102は、アップデートモードへの移行条件を確認する。もしアップデートモードへの移行条件がなければ(S21でNO)、USBメモリー300がUSBポート80から取り外されている可能性があるため、CPU102は、表示部473に、ファームウェアアップデートのリトライが必要である旨を表示させる(S22)。
一方、ファームウェアプログラムが格納されたUSBメモリー300がUSBポート80に挿入されたままである場合、アップデートモードへの移行条件があるため(S21でYES)、CPU102は、NOR型フラッシュメモリー104からイレース領域情報を読み出す(S23)。読み出したイレース領域情報にはイレースシーケンスを実行していたメモリー領域が示されている。CPU102は、そのメモリー領域からイレースシーケンスを再開させて古いファームウェアプログラムを消去する。これにより、CPU102は、イレースシーケンスが中断されたブロックからファームウェアプログラムのアップデートを再開してデータ修復を行う(S24)。このため、画像形成装置1の主電源の電源断により中断されたファームウェアアップデートが途中から再開され、ファームウェアアップデートを完了させることができる。
上記のように、本実施形態によれば、NOR型フラッシュメモリー104のイレースシーケンスを実行中に画像形成装置1の主電源の電源断が発生すると、そのイレースシーケンスが強制的に中断される。これにより、NOR型フラッシュメモリー104が過剰消去状態になるのを防ぐことができ、NOR型フラッシュメモリー104におけるバックアップ用の領域を特に増やすことなくNOR型フラッシュメモリー104のデータ書き換え中における電源断でデータ復旧が不可となる事態を防止することができる。
なお、本発明は上記実施の形態の構成に限られず種々の変形が可能である。例えば、NOR型フラッシュメモリー104のデータ修復はファームウェアアップデート時に限られず、NOR型フラッシュメモリー104に格納されている印刷枚数等の情報の書き換え時に画像形成装置1の主電源の電源断が発生したような場合においても、画像形成装置1の再起動時にNOR型フラッシュメモリー104のデータ復旧を行うことができる。
また、上記実施形態では、本発明に係る電子機器として画像形成装置1を例にして説明しているが、本発明に係る電子機器は、他の電子機器であってもよい。
また、図1乃至図6を用いて上記実施形態により示した構成及び処理は、本発明の一実施形態に過ぎず、本発明を当該構成及び処理に限定する趣旨ではない。
1 画像形成装置
101 電源断検知部
102 CPU(制御部)
104 NOR型フラッシュメモリー
101 電源断検知部
102 CPU(制御部)
104 NOR型フラッシュメモリー
Claims (5)
- NOR型フラッシュメモリーと、
本電子機器の主電源が断たれたことを検知する電源断検知部と、
前記NOR型フラッシュメモリーに対してデータの読み書き及びデータのイレースシーケンスを実行する制御部とを備え、
前記制御部は、前記NOR型フラッシュメモリーのイレースシーケンスを実行中に前記電源断検知部によって本電子機器の主電源の電源断が検知されたとき、該イレースシーケンスを強制的に中断させて前記NOR型フラッシュメモリーへのデータ書き込みが可能な状態とし、前記NOR型フラッシュメモリーに、本電子機器の主電源の電源断が検知されたことを示す電源断検知情報を書き込む電子機器。 - 前記制御部は、本電子機器の主電源の投入後に前記NOR型フラッシュメモリーに前記電源断検知情報が保存されていることを検出したとき、本電子機器の主電源が断たれたときに強制的に中断させたイレースシーケンスを再開させる請求項1に記載の電子機器。
- 前記制御部は、前記NOR型フラッシュメモリーのイレースシーケンスを強制的に中断させて前記NOR型フラッシュメモリーへのデータ書き込みができるようになったとき、前記NOR型フラッシュメモリーに、該イレースシーケンスを実行していたメモリー領域を示すイレース領域情報を書き込む請求項1に記載の電子機器。
- 前記制御部は、本電子機器の主電源の投入後に前記NOR型フラッシュメモリーに前記電源断検知情報が保存されていることを検出したとき、前記NOR型フラッシュメモリーに保存されている前記イレース領域情報に示されたメモリー領域のデータ修復を行う請求項3に記載の電子機器。
- 請求項1乃至請求項4のいずれかに記載の電子機器であって、
記録媒体に対して画像形成を行う画像形成部を更に備え、
前記制御部は、ファームウェアに従って前記画像形成に関する動作を制御すると共に、当該ファームウェアのアップデート時に前記NOR型フラッシュメモリーのイレースシーケンスを実行しているときに、前記電源断検知部によって本画像形成装置の主電源の電源断が検知された場合に、当該イレースシーケンスを強制的に中断させる画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197330A JP2016071446A (ja) | 2014-09-26 | 2014-09-26 | 電子機器及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197330A JP2016071446A (ja) | 2014-09-26 | 2014-09-26 | 電子機器及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016071446A true JP2016071446A (ja) | 2016-05-09 |
Family
ID=55866850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014197330A Pending JP2016071446A (ja) | 2014-09-26 | 2014-09-26 | 電子機器及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016071446A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017204602A1 (de) | 2016-03-31 | 2017-10-05 | Ngk Insulators, Ltd. | Schneidverfahren für einen Körper mit Wabenstruktur und Herstellungsverfahren einer Wabenstruktur |
-
2014
- 2014-09-26 JP JP2014197330A patent/JP2016071446A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017204602A1 (de) | 2016-03-31 | 2017-10-05 | Ngk Insulators, Ltd. | Schneidverfahren für einen Körper mit Wabenstruktur und Herstellungsverfahren einer Wabenstruktur |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5917163B2 (ja) | 情報処理装置、その制御方法及びプログラム並びに記憶媒体 | |
JP6226243B2 (ja) | 画像形成装置及び動作制御方法並びに動作制御プログラム | |
JP6178294B2 (ja) | 画像形成装置 | |
JP2016071446A (ja) | 電子機器及び画像形成装置 | |
JP5761486B2 (ja) | 画像形成装置および画像形成方法 | |
US7821665B2 (en) | Image forming device and firmware overwriting method | |
JP5088511B2 (ja) | 画像形成装置 | |
JP6406219B2 (ja) | 通信装置及び画像形成装置 | |
JP2010009165A (ja) | 記録装置、画像形成装置、及びオプション装置 | |
JP5657588B2 (ja) | 画像形成装置 | |
JP5470124B2 (ja) | 電子機器及び電子機器用プログラム | |
JP6459543B2 (ja) | 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム | |
JP6213438B2 (ja) | 画像形成装置 | |
JP6637389B2 (ja) | メモリ制御装置、メモリ装置、及び画像形成装置 | |
JP5383722B2 (ja) | 情報処理装置 | |
US20240106953A1 (en) | Information processing apparatus, non-transitory computer readable medium, and method | |
US20240103782A1 (en) | Image forming apparatus and control method for image forming apparatus | |
JP4292866B2 (ja) | 画像形成装置、ファームウエアの書換方法、書換プログラムならびに記録媒体 | |
JP2022082940A (ja) | 画像形成装置 | |
JP2017097077A (ja) | 画像形成装置、及びその制御方法 | |
JP2009139874A (ja) | 画像形成装置 | |
JP2006262402A (ja) | 画像形成装置およびそのデータ処理方法 | |
JP4169308B2 (ja) | 画像形成装置 | |
JP2015090508A (ja) | 電子機器 | |
JP6248910B2 (ja) | 画像処理装置及びプログラムのバックアップ方法 |