JP2016063322A - 固体撮像装置 - Google Patents

Abstract

【課題】撮影モードに応じた信号処理に支障をきたすことなく消費電力を低減することが可能な固体撮像装置を提供する。【解決手段】ロジック部３８は、ＡＤ変換部２３から出力された画素信号をブロックごとに信号処理し、ブロック選択部３９は、ロジック部３８のブロックを選択し、非活性化データ入力部４０は、ブロック選択部３９にて選択されたブロックを非活性化する非活性化データをブロックに入力する。【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。

固体撮像装置では、画質や操作性を向上させるため、自動露出調整、傷補正およびレンズシェーティングなどの様々な信号処理が行われている。

特開２００３−３１９４１０号公報

本発明の一つの実施形態は、撮影モードに応じた信号処理に支障をきたすことなく消費電力を低減することが可能な固体撮像装置を提供することを目的とする。

本発明の一つの実施形態によれば、画素アレイ部と、カラムＡＤＣ回路と、ロジック部と、ブロック選択部と、非活性化データ入力部とを備える。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。カラムＡＤＣ回路は、前記画素から出力された画素信号をカラムごとにＡＤ変換する。ロジック部は、前記ＡＤ変換された画素信号をブロックごとに信号処理する。ブロック選択部は、前記ロジック部のブロックを選択する。非活性化データ入力部は、前記ブロック選択部にて選択されたブロックを非活性化する非活性化データを前記ブロックに入力する。

図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図２は、図１のセンサ部およびＡＤ変換部の構成例を示すブロック図である。 図３は、図２の固体撮像装置の画素の構成例を示す回路図である。 図４は、図２の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図５は、図１の非活性化データ入力部およびブロック選択部の構成例を示すブロック図である。 図６は、図５のカウンタの構成例を示す回路図である。 図７は、図６のカウンタの動作時の各部の電圧波形を示すタイミングチャートである。 図８は、第２実施形態に係る固体撮像装置に適用される非活性化データ入力部およびブロック選択部の構成例を示すブロック図である。 図９は、第２実施形態に係る固体撮像装置に適用されるカウンタの構成例を示す回路図である。 図１０は、図９のカウンタの動作時の各部の電圧波形を示すタイミングチャートである。 図１１は、第３実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。

以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、センサ部２２、ＡＤ変換部２３、ロジック部３８、ブロック選択部３９および非活性化データ入力部４０が設けられている。ロジック部３８は、ＡＤ変換部２３から出力された画素信号をブロックごとに信号処理する。なお、ブロックは、信号処理単位ごとに設けることができる。このブロックは、画質を調整する画質調整用ブロックおよび撮像操作を自動化する撮像自動化用ブロックを挙げることができる。例えば、ロジック部３８には、ラインメモリ２４、２９、３６、傷補正部２５、ノイズキャンセル部２６、レンズシェーディング補正部２７、デジタルアンプ２８、画素補間部３０、カラーマトリクス部３１、ホワイトバランス／ゲイン調整部３２、バンドパスフィルタ３３、ガンマ補正部３４、ＹＵＶ変換部３５および輪郭強調部３７を各ブロックとして設けることができる。なお、各ブロックはクロックＣＬＫに同期して動作することができる。センサ部２２の前段にはレンズ２１が設けられている。
センサ部２２は被写体を画素ごとに光電変換し、画素信号を生成する。ＡＤ変換部２３はセンサ部２２から出力された画素信号をデジタル値に変換する。ラインメモリ２４は、画素から読み出された画素信号をラインごとに保持する。傷補正部２５は、画素の傷が修復されるように画素から読み出された画素信号を補正する。ノイズキャンセル部２６は、画素から読み出された画素信号のフィルタリングを行う。レンズシェーディング補正部２７は、レンズ２１のケラレによる周辺部の光量の減衰を補償する。デジタルアンプ２８は、画素から読み出された画素信号を増幅する。ラインメモリ２９は、デジタルアンプ２８で増幅された画素信号をラインごとに保持する。画素補間部３０は、周辺画素の画素信号に基づいて画素信号を補間する。カラーマトリクス部３１は、ＲＧＢ信号に対するマトリクス演算に基づいて画素信号の色調整を行う。ホワイトバランス／ゲイン調整部３２は、画素から読み出された画素信号のホワイトバランスおよびゲインを調整する。バンドパスフィルタ３３は、デジタルアンプ２８で増幅された画素信号から所定の周波数帯を抽出する。ガンマ補正部３４は、画素信号のガンマ補正を行う。ＹＵＶ変換部３５は、ＲＧＢ信号をＹＵＶ信号に変換する。輪郭強調部３７は画素信号の輪郭強調を行う。
ブロック選択部３９は、ロジック部３８のブロックを選択する。非活性化データ入力部４０は、ブロック選択部３９にて選択されたブロックを非活性化する非活性化データをブロックに入力する。なお、非活性化データは、ロジック部３８のブロックが処理可能な最大値または最小値などの固定値とすることができる。

そして、レンズ２１を介してセンサ部２２に光が入射することにより撮像が行われる。そして、画素から読み出された画素信号はＡＤ変換部２３にてデジタル値に変換され、ラインメモリ２４に保持される。そして、傷補正部２５およびノイズキャンセル部２６において、ラインメモリ２４に保持された画素信号に基づいて、画素から読み出された画素信号の傷補正およびノイズキャンセルが行なわれる。そして、デジタルアンプ２８において、画素信号が増幅された後、ラインメモリ２９に保持される。そして、画素補間部３０において、ラインメモリ２９に保持された画素信号に基づいて、画素信号が補間された後、カラーマトリクス部３１において、画素信号の色調整が行われる。さらに、ガンマ補正部３４において、画素信号のガンマ補正が行われた後、ＹＵＶ変換部３５において、ＲＧＢ信号がＹＵＶ信号に変換され、ラインメモリ３６に保持される。そして、ＵＶ信号はラインメモリ３６を介して出力される。Ｙ信号については、バンドパスフィルタ３３において、ラインメモリ２９に保持された画素信号から所定の周波数帯が抽出される。そして、輪郭強調部３７において、バンドパスフィルタ３３にて抽出された信号に基づいて輪郭強調が行われ、Ｙ信号として出力される。また、ホワイトバランス／ゲイン調整部３２において、カラーマトリクス部３１にて色調整された画素信号のホワイトバランスおよびゲインが調整され、その調整結果が画素信号に反映されるようにデジタルアンプ２８に指示される。
ここで、撮影モードや撮影シーンによっては、ロジック部３８の各ブロックにおける信号処理を省略することができる。例えば、オートフォーカス動作時またはプレビュー動作時において高画質化の要請が低い場合には、画質調整に関するブロックでの処理を省略することができる。また、静止画撮影時において高画質化の要請が高い場合には、画質調整に関するブロックでの処理を省略しないようにすることができる。あるいは、消費電力を抑えながら長時間撮像動作を行わせる場合には、マニュアル操作によってロジック部３８の各ブロックにおける信号処理を省略することができる。
このような場合、ブロック選択部３９によってロジック部３８のブロックが選択される。そして、非活性化データ入力部４０において、ブロック選択部３９にて選択されたブロックを非活性化する非活性化データがその選択ブロックに入力される。この時、その選択ブロックは非活性化され、消費電力を抑えることができる。また、ブロック選択部３９は、非活性化データから画素信号に切り替えることにより、非活性化ブロックを活性化させることができる。
ここで、選択ブロックのクロックＣＬＫを停止させることで選択ブロックを非活性化する構成（ゲーティッドクロック構成）では、ブロック間でクロックＣＬＫの配線遅延などを合わせ込む必要がある。これに対して、選択ブロックに非活性化データを入力することで選択ブロックを非活性化する構成では、選択ブロックのクロックＣＬＫを停止させる必要がなくなり、ブロック間でクロックＣＬＫの配線遅延などを合わせ込む作業を不要とすることができる。
また、選択ブロックに非活性化データを入力することで選択ブロックを非活性化する構成では、非活性化データから画素信号に切り替えることにより、非活性化ブロックを活性化させることができる。このため、撮影モードの切り替えがある場合においても、初期リセットを不要とすることができ、撮影時のタイムラグの発生を防止することができる。

図２は、図１のセンサ部およびＡＤ変換部の構成例を示すブロック図である。
図２において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。

また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６、各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７および画素ＰＣを駆動する駆動電圧ＤＶを発生する駆動電圧発生回路８が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。

そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択され、駆動電圧発生回路８にて発生された駆動電圧ＤＶが画素ＰＣに供給される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。

図３は、図２の固体撮像装置の画素の構成例を示す回路図である。
図３において、各画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｒおよび読み出しトランジスタＴｄが設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｒと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。

そして、画素ＰＣにおいて、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ΦＤが入力される。また、リセットトランジスタＴｒのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｒのゲートには、リセット信号ΦＲが入力され、リセットトランジスタＴｒのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ΦＡが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。なお、図２の水平制御線Ｈｌｉｎは、読み出し信号ΦＤ、リセット信号ΦＲおよび行選択信号ΦＡをロウごとに画素ＰＣに伝送することができる。図２の負荷回路３には定電流源ＧＡ１がカラムごとに設けられ、定電流源ＧＡ１は垂直信号線Ｖｌｉｎに接続されている。なお、駆動電圧ＤＶは、行選択信号ΦＡ、読み出し信号ΦＤおよびリセット信号ΦＲのパルス電圧として用いることができる。

図４は、図２の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図４において、行選択信号ΦＡがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ΦＤとリセット信号ΦＲがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｒを介して電源電位ＶＤＤに排出される。

フォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに排出された後、読み出し信号ΦＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。

次に、リセット信号ΦＲが立ち上がると、リセットトランジスタＴｒがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。

そして、行選択信号ΦＡがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成される。そして、フローティングディフュージョンＦＤのリセットレベルＲＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルＲＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。

この時、基準電圧ＶＲＥＦとしてランプ波ＷＲが与えられ、リセットレベルＲＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、リセットレベルＲＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまでダウンカウントされることで、リセットレベルＲＬの画素信号Ｖｓｉｇがデジタル値ＤＲに変換され保持される。

次に、読み出し信号ΦＤが立ち上がると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルＳＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルＳＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
この時、基準電圧ＶＲＥＦとしてランプ波ＷＳが与えられ、信号レベルＳＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、信号レベルＳＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまで今度はアップカウントされることで、信号レベルＳＬの画素信号Ｖｓｉｇがデジタル値ＤＳに変換される。そして、リセットレベルＲＬの画素信号Ｖｓｉｇと信号レベルＳＬの画素信号Ｖｓｉｇとの差分ＤＲ−ＤＳが保持され、出力信号Ｓ１として出力される。

図５は、図１の非活性化データ入力部およびブロック選択部の構成例を示すブロック図である。
図５において、ブロック選択部３９として、セレクタＳＬ１〜ＳＬ４が設けられている。セレクタＳＬ１は、ＡＤ変換部２３の後段に設けられている。そして、セレクタＳＬ１は、選択信号ＳＷ１に基づいて、ＡＤ変換部２３から出力される出力信号Ｓ１と固定値ＦＸ１とを切り替えてラインメモリ２４に入力することができる。なお、固定値ＦＸ１は、例えば、１０ビット入力の場合、１０’ｈ３ＦＦに設定することができる。セレクタＳＬ２は、傷補正部２５の後段に設けられている。そして、セレクタＳＬ２は、選択信号ＳＷ１に基づいて、ＡＤ変換部２３から出力される出力信号Ｓ１と傷補正部２５の出力とを切り替えてデジタルアンプ２８に入力することができる。セレクタＳＬ３は、レンズシェーディング補正部２７の後段に設けられている。そして、セレクタＳＬ３は、選択信号ＳＷ２に基づいて、レンズシェーディング補正部２７の出力と固定値ＦＸ２とを切り替えてデジタルアンプ２８に入力することができる。なお、固定値ＦＸ２は、例えば、レンズシェーディング係数として１２’ｈ０００に設定することができる。セレクタＳＬ４は、デジタルアンプ２８の後段に設けられている。そして、セレクタＳＬ４は、選択信号ＳＷ２に基づいて、セレクタＳＬ２の出力とデジタルアンプ２８の出力とを切り替えてラインメモリ２９に入力することができる。ラインメモリ２４、傷補正部２５、ノイズキャンセル部２６、レンズシェーディング補正部２７およびデジタルアンプ２８には、カウンタＫＡ１〜ＫＡ５がそれぞれ設けられている。カウンタＫＡ１〜ＫＡ３は、セレクタＳＬ１にて固定値ＦＸ１に切り替えられた場合、所定値に固定され、セレクタＳＬ１にて出力信号Ｓ１に切り替えられた場合、カウント動作を行うことができる。カウンタＫＡ４、ＫＡ５は、セレクタＳＬ３にて固定値ＦＸ２に切り替えられた場合、所定値に固定され、セレクタＳＬ３にてレンズシェーディング補正部２７の出力に切り替えられた場合、カウント動作を行うことができる。

そして、選択信号ＳＷ１、ＳＷ２が‘１’の場合、セレクタＳＬ１にて出力信号Ｓ１が選択され、セレクタＳＬ２にて傷補正部２５の出力が選択され、セレクタＳＬ３にてレンズシェーディング補正部２７の出力が選択され、セレクタＳＬ４にてデジタルアンプ２８の出力が選択される。このため、出力信号Ｓ１は、傷補正部２５、ノイズキャンセル部２６、レンズシェーディング補正部２７およびデジタルアンプ２８により信号処理が行われ、セレクタＳＬ４を介してラインメモリ２９に出力される。
一方、選択信号ＳＷ１が‘０’、選択信号ＳＷ２が‘１’の場合、セレクタＳＬ１にて固定値ＦＸ１が選択され、セレクタＳＬ２にて出力信号Ｓ１が選択され、セレクタＳＬ３にてレンズシェーディング補正部２７の出力が選択され、セレクタＳＬ４にてデジタルアンプ２８の出力が選択される。このため、傷補正部２５およびノイズキャンセル部２６には固定値ＦＸ１が入力され、データが変化しないことから、傷補正部２５およびノイズキャンセル部２６の活性が低下し、消費電力を低減することができる。また、出力信号Ｓ１は、セレクタＳＬ２を介してデジタルアンプ２８に入力され、デジタルアンプ２８にて増幅された後、セレクタＳＬ４を介してラインメモリ２９に出力される。
一方、選択信号ＳＷ１が‘１’、選択信号ＳＷ２が‘０’の場合、セレクタＳＬ１にて出力信号Ｓ１が選択され、セレクタＳＬ２にて傷補正部２５の出力が選択され、セレクタＳＬ３にて固定値ＦＸ２が選択され、セレクタＳＬ４にてセレクタＳＬ２の出力が選択される。このため、デジタルアンプ２８には固定値ＦＸ２が入力され、デジタルアンプ２８の活性が低下することから、消費電力を低減することができる。また、出力信号Ｓ１は、傷補正部２５およびノイズキャンセル部２６により信号処理が行われた後、セレクタＳＬ２、ＳＬ４を介してラインメモリ２９に出力される。
一方、選択信号ＳＷ１、ＳＷ２が‘０’の場合、セレクタＳＬ１にて固定値ＦＸ１が選択され、セレクタＳＬ２にて出力信号Ｓ１が選択され、セレクタＳＬ３にて固定値ＦＸ２が選択され、セレクタＳＬ４にてセレクタＳＬ２の出力が選択される。このため、傷補正部２５およびノイズキャンセル部２６には固定値ＦＸ１が入力されるとともに、デジタルアンプ２８には固定値ＦＸ２が入力され、傷補正部２５、ノイズキャンセル部２６およびデジタルアンプ２８の活性が低下することから、消費電力を低減することができる。また、出力信号Ｓ１は、セレクタＳＬ２、ＳＬ４を介してラインメモリ２９に出力される。
なお、図５の例では、出力信号Ｓ１をセレクタＳＬ４を介してラインメモリ２９に直接出力できるようにするために、セレクタＳＬ４を設けた構成について説明したが、セレクタＳＬ４はなくてもよい。

図６は、図５のカウンタの構成例を示す回路図である。
図６において、アップカウンタＫＡには、リセット信号ＲＥＳ、クロックＣＬＫおよびＡＮＤ回路ＮＡの出力が入力される。ＡＮＤ回路ＮＡは、選択信号ＳＷとイネーブル信号ＥＮＥとの論理積をとることができる。選択信号ＳＷはセレクタＳＬにも入力される。なお、アップカウンタＫＡは、図５のカウンタＫＡ１〜ＫＡ５として用いることができる。セレクタＳＬは、図５のセレクタＳＬ１〜ＳＬ４として用いることができる。選択信号ＳＷは、図５の選択信号ＳＷ１、ＳＷ２として用いることができる。

図７は、図６のカウンタの動作時の各部の電圧波形を示すタイミングチャートである。
図７において、リセット信号ＲＥＳが立ち上がる前は、アップカウンタＫＡの出力は０に固定される。そして、リセット信号ＲＥＳが立ち上がると、アップカウンタＫＡの出力は最大値ＭＸに固定される。この時、選択信号ＳＷが‘０’の場合は、イネーブル信号ＥＮＥが立ち上がった場合においても、アップカウンタＫＡの出力は最大値ＭＸに固定され続ける。このため、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６に固定値ＦＸ１が入力される場合には、カウンタＫＡ１〜ＫＡ３の活性を低下させることができ、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６の消費電力を低減することができる。また、デジタルアンプ２８に固定値ＦＸ２が入力される場合には、カウンタＫＡ４、ＫＡ５の活性を低下させることができ、レンズシェーディング補正部２７およびデジタルアンプ２８の消費電力を低減することができる。
一方、イネーブル信号ＥＮＥが立ち上がった状態で選択信号ＳＷが‘１’になると、イネーブル端子ＥＮの電位が立ち上がり、アップカウンタＫＡはクロックＣＬＫに従ってカウント動作を行う。このため、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６に画素信号が入力される場合には、カウンタＫＡ１〜ＫＡ３を正常に動作させることができ、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６は、カウンタＫＡ１〜ＫＡ３のカウント値にそれぞれ従って信号処理を行うことができる。また、レンズシェーディング補正部２７の出力がデジタルアンプ２８に入力される場合には、カウンタＫＡ４、ＫＡ５を正常に動作させることができ、レンズシェーディング補正部２７およびデジタルアンプ２８は、カウンタＫＡ４、ＫＡ５のカウント値にそれぞれ従って信号処理を行うことができる。そして、イネーブル信号ＥＮＥが立ち下がると、イネーブル端子ＥＮの電位が立ち下がり、その時のカウント値が出力端子ＯＵＴから出力される。
なお、図７の例では、選択信号ＳＷとイネーブル信号ＥＮＥとの論理積をアップカウンタＫＡのイネーブル端子ＥＮに入力する構成について説明したが、選択信号ＳＷをアップカウンタＫＡのイネーブル端子ＥＮに入力するようにしてもよい。

（第２実施形態）
図８は、第２実施形態に係る固体撮像装置に適用される非活性化データ入力部およびブロック選択部の構成例を示すブロック図である。
図８において、この構成では、図５の構成にホスト４１が追加されている。セレクタＳＬ１〜ＳＬ４には、選択信号ＳＷ１、ＳＷ２の代わりにホスト信号ＳＨがホスト４１から入力される。そして、ホスト４１は、撮影シーンまたは撮影モードに基づいてセレクタＳＬ１〜ＳＬ４を切り替えたり、カウンタＫＡ１〜ＫＡ５を動作させたりすることができる。例えば、オートフォーカス動作時またはプレビュー動作時にはホスト信号ＳＨを‘０’に設定し、静止画撮影時にはホスト信号ＳＨを‘１’に設定することができる。
あるいは、セレクタＳＬ１〜ＳＬ４を切り替えたり、カウンタＫＡ１〜ＫＡ５を動作させたりするために、ホワイトバランス／ゲイン調整部３２の演算結果を用いるようにしてもよい。ホワイトバランス／ゲイン調整部３２の演算結果としては、色温度判定結果または明るさ判定結果を用いることができる。例えば、明るさが極端に明るい場合や暗い場合には、選択信号ＳＷ１、ＳＷ２を‘０’に設定し、明るさが中間レベルの場合には、選択信号ＳＷ１、ＳＷ２を‘１’に設定することができる。

図９は、第２実施形態に係る固体撮像装置に適用されるカウンタの構成例を示す回路図である。
図９において、この構成では、図６の構成に対し、ホスト信号ＳＨとイネーブル信号ＥＮＥとの論理積がアップカウンタＫＡのイネーブル端子に入力される。

図１０は、図９のカウンタの動作時の各部の電圧波形を示すタイミングチャートである。
図１０において、リセット信号ＲＥＳが立ち上がる前は、アップカウンタＫＡの出力は０に固定される。そして、オートフォーカスが起動されると、リセット信号ＲＥＳが立ち上がり、アップカウンタＫＡの出力は最大値ＭＸに固定される。この時、ホスト信号ＳＨが‘０’に設定される。このため、イネーブル信号ＥＮＥが立ち上がった場合においても、アップカウンタＫＡの出力は最大値ＭＸに固定され続ける。このため、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６に固定値ＦＸ１が入力される場合には、カウンタＫＡ１〜ＫＡ３の活性を低下させることができ、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６の消費電力を低減することができる。また、デジタルアンプ２８に固定値ＦＸ２が入力される場合には、カウンタＫＡ４、ＫＡ５の活性を低下させることができ、レンズシェーディング補正部２７およびデジタルアンプ２８の消費電力を低減することができる。
次に、静止画撮影が起動されると、ホスト信号ＳＨが‘１’に設定される。このため、イネーブル端子ＥＮの電位が立ち上がり、アップカウンタＫＡはクロックＣＬＫに従ってカウント動作を行う。このため、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６に画素信号が入力される場合には、カウンタＫＡ１〜ＫＡ３を正常に動作させることができ、ラインメモリ２４、傷補正部２５およびノイズキャンセル部２６は、カウンタＫＡ１〜ＫＡ３のカウント値にそれぞれ従って信号処理を行うことができる。また、レンズシェーディング補正部２７の出力がデジタルアンプ２８に入力される場合には、カウンタＫＡ４、ＫＡ５を正常に動作させることができ、レンズシェーディング補正部２７およびデジタルアンプ２８は、カウンタＫＡ４、ＫＡ５のカウント値にそれぞれ従って信号処理を行うことができる。そして、イネーブル信号ＥＮＥが立ち下がると、イネーブル端子ＥＮの電位が立ち下がり、その時のカウント値が出力端子ＯＵＴから出力される。
これにより、撮影動作に応じてシーケンシャルにロジック部３８の各ブロックを活性化させることができ、撮影動作に支障をきたすことなく、低消費電力化を図ることが可能となる。
なお、上述した実施形態では、非活性化データが入力されるブロックとして、傷補正部２５、ノイズキャンセル部２６およびデジタルアンプ２８を例にとって説明したが、非活性化データが入力されるブロックはこれらのブロックに限定されることなく、画素補間部３０、カラーマトリクス部３１、ガンマ補正部３４および輪郭強調部３７などのブロックでもよい。

（第３実施形態）
図１１は、第３実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図１１において、デジタルカメラ５１は、カメラモジュール５２および後段処理部５３を有する。カメラモジュール５２は、撮像光学系５４および固体撮像装置５５を有する。後段処理部５３は、イメージシグナルプロセッサ（ＩＳＰ）５６、記憶部５７、表示部５８および操作部５９を有する。なお、ロジック部３８、ブロック選択部３９および非活性化データ入力部４０はイメージシグナルプロセッサ５６に設けることができる。また、ＩＳＰ５６の少なくとも一部の構成は固体撮像装置５５とともに１チップ化するようにしてもよい。

撮像光学系５４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置５５は、被写体像を撮像する。ＩＳＰ５６は、固体撮像装置５５での撮像により得られた画像信号を信号処理する。記憶部５７は、ＩＳＰ５６での信号処理を経た画像を格納する。記憶部５７は、ユーザの操作等に応じて、表示部５８へ画像信号を出力する。表示部５８は、ＩＳＰ５６あるいは記憶部５７から入力される画像信号に応じて、画像を表示する。表示部５８は、例えば、液晶ディスプレイである。操作部５９は、撮影モードの切り替えなどデジタルカメラ５１の各種操作を行う。この時、ロジック部３８のブロックの選択は操作部５９を介して行うようにしてもよい。なお、カメラモジュール５２は、デジタルカメラ５１以外にも、例えばカメラ付き携帯端末またはスマートフォン等の電子機器に適用するようにしてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２１ レンズ、２２ センサ部、２３ ＡＤ変換部、２４、２９、３６ ラインメモリ、２５ 傷補正部、２６ ノイズキャンセル部、２７ レンズシェーディング補正部、２８ デジタルアンプ、３０ 画素補間部、３１ カラーマトリクス部、３２ ホワイトバランス／ゲイン調整部、３３ バンドパスフィルタ、３４ ガンマ補正部、３５ ＹＵＶ変換部、３７ 輪郭強調部、３８ ロジック部、３９ ブロック選択部、４０ 非活性化データ入力部

Claims (5)

1. 光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
   前記画素から出力された画素信号をカラムごとにＡＤ変換するカラムＡＤＣ回路と、
   前記ＡＤ変換された画素信号をブロックごとに信号処理するロジック部と、
   前記ロジック部のブロックを選択するブロック選択部と、
   前記ブロック選択部にて選択されたブロックを非活性化する非活性化データを前記ブロックに入力する非活性化データ入力部とを備える固体撮像装置。
2. 前記非活性化データは、前記ブロックが処理可能な最大値または最小値である請求項１に記載の固体撮像装置。
3. 前記ブロック選択部は、
   選択信号に基づいて、前記非活性化データと、前記画素信号または前記画素信号の演算に用いられる係数とを切り替えて前記ブロックに入力する第１セレクタと、
   前記非活性化データが入力されたブロックの出力が選択されないようにする第２セレクタとを備える請求項１または２に記載の固体撮像装置。
4. 前記ブロックはカウンタを備え、前記非活性化データに切り替えられた場合、前記カウンタは所定値に固定され、前記画素信号に切り替えられた場合、前記カウンタはカウント動作を行う請求項３に記載の固体撮像装置。
5. 前記ロジック部は画質調整用ブロックを備え、オートフォーカス動作時またはプレビュー動作時には前記画質調整用ブロックに前記非活性化データが入力され、静止画撮影時には前記画質調整用ブロックに前記画素信号が入力される請求項３または４に記載の固体撮像装置。

Images