JP2016058093A - コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 - Google Patents
コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 Download PDFInfo
- Publication number
- JP2016058093A JP2016058093A JP2015214707A JP2015214707A JP2016058093A JP 2016058093 A JP2016058093 A JP 2016058093A JP 2015214707 A JP2015214707 A JP 2015214707A JP 2015214707 A JP2015214707 A JP 2015214707A JP 2016058093 A JP2016058093 A JP 2016058093A
- Authority
- JP
- Japan
- Prior art keywords
- module
- connector
- electrodes
- attached
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【解決手段】基板2と、この基板2上に配置され、複数の電極5を備えたコネクタ3と、基板2に対してコネクタ3を介して着脱可能に取り付けられるモジュール4と、を備え、モジュール4は、第1のモジュール4aと、第2のモジュール4bとの少なくとも2種から構成され、第1のモジュール4aと、第2のモジュール4bとは、コネクタ3の複数の電極5のうち、異なる組み合わせの電極5と電気的に接続される。
【選択図】図1
Description
特許文献1には、同一スロットに高速系のインターフェースパッケージと低速系のインターフェースパッケージとの何れの種類のパッケージも収容可能とする電子交換機が開示されている。この特許文献1の電子交換機は、各パッケージの実装有無やパッケージの種別、あるいは、パッケージの有する機能を制御部が自動的に認識している。
特許文献2には、ブレードサーバなどの複合型計算機装置において、プロセッサモジュールに複数のCPUスロットを設けることが開示されている。この特許文献2には、拡張I/Oカード用I/Oモジュールに、複数の拡張I/Oカード用スロットを設けることが更に開示されている。
特許文献3には、モジュール単位のバックボード同士を、コネクタを介して接続することで、拡張モジュールを増設する入出力制御装置が開示されている。
その他関連する技術として、非特許文献1もある。
この発明は、上記事情に鑑みてなされたものであり、空きスペースが増大することを抑制して更なる高密度化を図ることができるコンピュータ、サーバー、モジュール、および、コンピュータの組立方法を提供することを目的とする。
この発明のコンピュータは、基板と、この基板上に配置され、複数の電極を備えたコネクタと、前記基板に対して前記コネクタを介して着脱可能に取り付けられるとともに、一つの前記コネクタに対して択一的に取り付け可能なモジュールである第1のモジュールおよび第2のモジュールと、を備え、前記第1のモジュールと前記第2のモジュールとの何れか一方が前記コネクタに取り付けられたときに、前記第1のモジュールと前記第2のモジュールとの何れか一方は、前記コネクタの複数の電極のうち、前記第1のモジュールと前記第2のモジュールとの何れか他方が同じ前記コネクタに取り付けられた場合とは異なる組み合わせの前記電極と電気的に接続される。
図1は、第一実施形態のコンピュータ1の斜視図である。
図1に示すように、コンピュータ1は、基板2と、コネクタ3と、モジュール4とを備えている。このコンピュータ1は、例えば、複数のサーバーユニットを実装可能な複合型の高密度サーバーなどに適用可能である。
基板2は、例えば、PCB(Printed Circuit Board)などからなる。この基板2は、筐体(図示せず)などに収容されて用いられる。基板2は、コネクタ3に接続されるプリント配線などの配線(図示せず)を備えている。この基板2としては、例えば、多層プリント基板を用いることができる。また、基板2は、モジュール4の駆動電力を供給する電源配線(図示せず)を備えている。この電源配線は、コネクタ3を介してモジュール4に接続可能とされる。
なお、上述した第一実施形態においては、モジュール4が第1のモジュール4aと第2のモジュール4bとの2種類から構成される場合について説明したが、3種類以上であっても良い。また、コネクタ3やモジュール4の形状は、図1に示す形状に限られるものではない。
なお、この第二実施形態のコンピュータ101は、第一実施形態のコンピュータ1のコネクタ3を複数配列した点で異なる。そのため、第一実施形態と同一部分に同一符号を付して説明する。
図2は、この発明の第二実施形態におけるコンピュータ101の構成を示す正面図である。
図2に示すように、コンピュータ101は、基板2と、コネクタ3と、モジュール4と、を備えている。
コネクタ3は、基板2の面に沿う第1の方向D1(図2における紙面左右方向)に複数並んで配置されている。複数のコネクタ3は、互いに第1の方向D1に所定の間隔をあけて並んでいる。第1の方向D1に並んで配置されたコネクタ3は、その電極5(図2中、図示を省略)同士が互いに基板2に形成された配線7を介して電気的に接続されている。
この場合、並んで配置されるコネクタ3間において、その電極5を強制的に利用できないようにすることができる。
これら第1モジュール4aと第2のモジュール4bとは、全てのコネクタ3に対して着脱可能に構成されている。
なお、この第三実施形態のコンピュータ201は、第二実施形態のコンピュータ101のコネクタ3を第2の方向D2に複数配列した点で異なる。そのため、第一、第二実施形態と同一部分に同一符号を付して説明する。
図3は、この発明の第三実施形態におけるコンピュータ201の構成を示す平面図である。
図3に示すように、コンピュータ201は、基板2と、コネクタ3と、モジュール4(図示略)と、を備えている。ここで、モジュール4については、上述した第一実施形態および第二実施形態と同様の構成であるため詳細説明を省略する。
図3中、この第3実施形態における第1の方向D1および第2の方向D2を矢印で示している(図4も同様)。
例えば、第三実施形態の変形例として図4に示すように、コネクタ3の短手方向が第1の方向D1を向くようにしても良い。このようにコネクタ3の短手方向が第1の方向D1を向くようにした場合、コネクタ群8内におけるコネクタ3の電極5同士を接続する配線7を最短距離で接続できる。そのため、配線7のインピーダンスを低減できる点で有利となる。
なお、この第四実施形態のコンピュータ301は、第二実施形態のコンピュータ101の第1のモジュール4aが、第2のモジュール4bの備える電子機器を制御する点で異なる。そのため、第一から第三実施形態と同一部分に同一符号を付して説明する。また、重複する説明を省略する。
図5は、この発明の第四実施形態におけるコンピュータ301の構成を示す正面図である。図5中、第1の方向D1を矢印で示す。
第1のモジュール4aは、制御部9を備えている。この制御部9は、第1のモジュール4aが取り付けられたコネクタ3の電極5を介して制御信号を出力可能となっている。
また、第3実施形態と同様に、コネクタ群8を第2の方向D2に並べて配置しても良い。さらに、2つのコネクタ3を第1の方向D1に並べて配置したり、3つ以上のコネクタ3を第1の方向D1に並べて配置したりしても良い。
この第五実施形態のコンピュータ401は、上述した各実施形態の構成を、複数のサーバーユニットを搭載可能な高密度サーバーに適用したものである。そのため、上述した各実施形態と同一部分に同一符号を付して説明する。また、重複する説明を省略する。
図7は、この発明の第五実施形態におけるコンピュータ401の基板2およびコネクタ403の平面図である。図8は、この発明の第五実施形態におけるモジュール4を示す正面図である。図9は、この発明の第五実施形態におけるモジュール4の接続状況を概念的に示す平面図である。
コネクタ403は、長手方向が第1の方向D1を向く平面視矩形状に形成されている。
コネクタ403は、複数の電極5(図7中、図示を省略)を備えている。これら電極5は、それぞれ記憶装置用電極群5a(図7中、「D」で示す)、ネットワーク用電極群5b(図7中、「N」で示す)、および、拡張用電極群5c(図7中、「P」で示す)を構成している。
これら拡張用電極群5cは、例えば、コネクタ3内に拡張用のスロット(図示せず)を設けて、この拡張用のスロットに配置しても良い。
第1のモジュール4aは、CPU12を備えている。第1のモジュール4aのCPU12は、第2のモジュール4bが備える電子機器を制御する。この第1のモジュール4aは、記憶装置用電極群6aaと、ネットワーク用電極群6abと、拡張用電極群6acとを備えている。
接続モジュール4bbは、拡張用電極群6acのみを備えている。この拡張用電極群6acは、上述した第1のモジュール4aが備える拡張用電極群6acと同一構成となっている。
このコネクタ群8dのように各モジュール4を取り付けることで、第1行15aの第1のモジュール4aと第2行15bの第1のモジュール4aとは、各コネクタ3の記憶装置用電極群5aおよび配線7を介して互いに電気的に接続される。また、第2行15bの第1のモジュール4aと第3行15cの第1のモジュール4aとは、各コネクタ3の拡張用電極群5cおよび配線7を介して互いに電気的に接続される。しかし、第1のモジュール4aには、互いのCPU12により制御される被制御機器(電子機器)が設けられていないため、これら第1のモジュール4a同士の電気的な接続は利用されず3つの第1のモジュール4aは、それぞれ独立して動作する。すなわち、コネクタ群8cには、単独の第1のモジュール4aによるサーバーユニットが3つ構成されることとなる。
図10に示すように、第1のモジュール4aは、検出部17と、送信部18と、返信受信部19とを備えている。
一方で、返信受信部19は、返信信号が受信された場合には、その電極5の組み合わせの接続先に記憶モジュール4ba又は接続モジュール4bbが接続されていると判定する。
返信送信部22は、受信部21により返信要求信号が受信された場合、すなわち、返信要求信号を受信した旨の信号が入力された場合、この返信要求信号を受信した電極5の組み合わせを介して正常に返信要求信号を受信した旨を知らせるための返信信号(例えば、「ACK」)を送信する。ここで、制御部13a,14aは、返信信号を送信した後、通信が開始されるまで待機する。
また、第1のモジュール4aを第1行15aから第3行15cの何れのコネクタ3に対しても取り付け可能であるため、一つのコネクタ群8に対して複数のサーバーユニットUを構築できる。そのため、空きスペースが増大することを抑制することができ、その結果、上記コンピュータ401を備えるサーバーの更なる小型化を図ることができる。
上述した第五実施形態においては、各コネクタ3に記憶装置用電極群5a、ネットワーク用電極群5b、および、拡張用電極群5cを設ける場合について説明した。しかし、この構成に限られない。例えば、記憶モジュール4baが取り付け可能な第1行15aのコネクタ3の拡張用電極群5cを省略しても良い。同様に、接続モジュール4bbが取り付け可能な第3行15cのコネクタ3の記憶装置用電極群5aを省略しても良い。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
(付記1)基板上に配置され複数の電極を有したコネクタに対して、着脱可能に取り付けられるモジュールであって、第1のモジュールと、第2のモジュールとの少なくとも2種から構成され、前記第1のモジュールと、前記第2のモジュールとは、前記コネクタの複数の電極のうち、異なる組み合わせの前記電極と電気的に接続され、前記コネクタは、前記基板の面に沿う第1の方向へ複数並んで配置され、第1の方向に並んで配置された前記コネクタの前記電極同士が互いに電気的に接続され、前記第2のモジュールは、前記第1のモジュールに制御される電子機器を備えるモジュール。
(付記2)前記第1のモジュールは、CPUを備え、前記第2のモジュールは、前記第1のモジュールのCPUによって制御されるCPUを搭載しない電子機器を備える付記1に記載のモジュール。
(付記3)前記第2のモジュールは、前記第1のモジュールに搭載されたCPUで処理されるデータを記憶する記憶モジュールと、前記第1のモジュールと外部の機器とを接続する通信回路を有する接続モジュールとを含む付記2に記載のモジュール。
(付記4)前記第1の方向における最も外側のコネクタに前記接続モジュール又は前記記憶モジュールが取り付けられる付記3に記載のモジュール。
(付記5)前記第1のモジュールが接続されているコネクタと前記第1の方向で隣り合う2つのコネクタにそれぞれ前記記憶モジュールと前記接続モジュールとが取り付けられる付記3又は付記4に記載のモジュール。
2 基板
3 コネクタ
3a 電極配置面
4 モジュール
4a 第1のモジュール
4b 第2のモジュール
4ba 記憶モジュール
4bb 接続モジュール
5 電極
5a 記憶装置用電極群
5b ネットワーク用電極群
5c 拡張用電極群
6a モジュール側電極
6b モジュール側電極
7 配線
8 コネクタ群
9 制御部
10 電子機器
11 筐体
12 CPU
13 記憶装置
13a 制御部
14 接続装置
14a 制御部
15a 第1行
15b 第2行
15c 第3行
16 管理モジュール
17 検出部
18 送信部
19 返信受信部
21 受信部
22 返信送信部
101 コンピュータ
201 コンピュータ
301 コンピュータ
401 コンピュータ
Claims (21)
- 基板と、
この基板上に配置され、複数の電極を備えたコネクタと、
前記基板に対して前記コネクタを介して着脱可能に取り付けられるとともに、一つの前記コネクタに対して択一的に取り付け可能なモジュールである第1のモジュールおよび第2のモジュールと、
を備え、
前記第1のモジュールと前記第2のモジュールとの何れか一方が前記コネクタに取り付けられたときに、前記第1のモジュールと前記第2のモジュールとの何れか一方は、前記コネクタの複数の電極のうち、前記第1のモジュールと前記第2のモジュールとの何れか他方が同じ前記コネクタに取り付けられた場合とは異なる組み合わせの前記電極と電気的に接続されるコンピュータ。 - 前記コネクタは、前記基板の面に沿う第1の方向へ複数並んで配置され、
第1の方向に並んで配置された前記コネクタの前記電極同士が互いに電気的に接続されている請求項1に記載のコンピュータ。 - 前記複数のコネクタにおいて同じ位置に配置された電極同士が互いに電気的に接続されている請求項2に記載のコンピュータ。
- 前記第2のモジュールは、前記第1のモジュールに制御される電子機器を備える請求項2又は3に記載のコンピュータ。
- 前記第1のモジュールは、CPUを備え、
前記第2のモジュールは、前記第1のモジュールのCPUによって制御されるCPUを搭載しない電子機器を備える請求項2から4の何れか一項に記載のコンピュータ。 - 前記第2のモジュールは、
前記第1のモジュールに搭載されたCPUで処理されるデータを記憶する記憶モジュールと、
前記第1のモジュールと外部の機器とを接続する通信回路を有する接続モジュールとを含む請求項5に記載のコンピュータ。 - 前記第1の方向における最も外側のコネクタに前記接続モジュール又は前記記憶モジュールが取り付けられていることを特徴とする請求項6に記載のコンピュータ。
- 前記第1のモジュールが接続されているコネクタと前記第1の方向で隣り合う2つのコネクタにそれぞれ前記記憶モジュールと前記接続モジュールとが取り付けられている請求項6又は7に記載のコンピュータ。
- 前記第1の方向には、前記コネクタが3つ並んで配置され、
前記第1の方向における中央の前記コネクタに前記第1のモジュールが取り付けられている請求項2から8の何れか一項に記載のコンピュータ。 - 前記第1の方向に複数並んで配置された前記コネクタに、第1のモジュールと他の第1のモジュールとがそれぞれ取り付けられた場合に、前記第1のモジュールと前記他の第1のモジュールとは、独立して動作する請求項2から9の何れか一項に記載のコンピュータ。
- 前記電気的に接続され前記第1の方向に複数並んで配置された前記コネクタに、第1のモジュールと第2のモジュールとがそれぞれ取り付けられた場合に、前記第1のモジュールは前記第2のモジュールを制御する請求項10に記載のコンピュータ。
- 前記第1のモジュールは、
前記コネクタに取り付けられた状態を検出する検出部と、
前記検出部により前記コネクタに取り付けられた状態が検出された場合に、前記第1の方向に複数並んで配置された前記コネクタに対して前記電極の組み合わせ毎に返信要求信号を送信する送信部と、
前記返信要求信号を送信してから所定時間、前記電極の組み合わせ毎に返信信号を受信する返信受信部と、を備え、
前記返信受信部により返信信号が受信された場合に、この返信信号を受信した前記電極の組み合わせを介して通信を開始し、
前記第2のモジュールは、
前記第1のモジュールから送信される返信要求信号を受信する受信部と、
前記受信部により返信要求信号が受信された場合に、この返信要求信号を受信した電極の組み合わせを介して返信信号を送信する返信送信部と、を備え、
前記返信送信部により返信信号を送信した場合に、この返信信号を送信した電極の組み合わせを介して通信を開始する請求項2から11の何れか一項に記載のコンピュータ。 - 前記コネクタは、
その長手方向が、前記基板の面に沿う第1の方向とされ、前記第1の方向と交差する第2の方向に複数配置されている請求項2から12の何れか一項に記載のコンピュータ。 - 前記コネクタは、
その長手方向が、前記基板の面に沿う第1の方向と交差する第2の方向とされ、前記第2の方向に複数配置されている請求項2から12の何れか一項に記載のコンピュータ。 - 前記基板は、
前記コネクタ毎の消費電力を測定する管理モジュールを備える請求項2から14の何れか一項に記載のコンピュータ。 - 請求項1から15の何れか一項に記載のコンピュータを備えるサーバー。
- 基板上に配置され複数の電極を有したコネクタに対して、着脱可能に取り付けられるとともに、一つの前記コネクタに対して択一的に取り付け可能な第1のモジュールと第2のモジュールとを含むモジュールであって、
前記第1のモジュールと前記第2のモジュールとの少なくとも一方が前記コネクタに取り付けられるときに、前記第1のモジュールと前記第2のモジュールとの何れか一方は、前記コネクタの複数の電極のうち、前記第1のモジュールと前記第2のモジュールとの何れか他方が前記コネクタに取り付けられるときとは異なる組み合わせの前記電極と電気的に接続されるモジュール。 - 前記コネクタは、前記基板の面に沿う第1の方向へ複数並んで配置され、
第1の方向に並んで配置された前記コネクタの前記電極同士が互いに電気的に接続され、
前記第1の方向に複数並んで配置された前記コネクタに、第1のモジュールと他の第1のモジュールが取り付けられた場合に、前記第1のモジュールと前記他の第1のモジュールとは、独立して動作する請求項17に記載のモジュール。 - 前記電気的に接続され前記第1の方向に複数並んで配置された前記コネクタに、第1のモジュールと第2のモジュールとがそれぞれ取り付けられた場合に、前記第1のモジュールは前記第2のモジュールを制御する請求項18に記載のモジュール。
- 基板と、
この基板上に配置され、複数の電極を備えたコネクタと、
前記基板に対して前記コネクタを介して着脱可能に取り付けられるとともに、一つの前記コネクタに対して択一的に取り付け可能な複数種のモジュールと、
を備えるコンピュータの組立方法であって、
複数種のモジュールを、その種類毎に、一つの前記コネクタの備える複数の電極のうち、それぞれ異なる組み合わせの前記電極に対して電気的に接続するコンピュータの組立方法。 - 前記基板の面に沿う第1の方向へ前記コネクタを複数並べて配置し、
これらコネクタ同士を互いに電気的に接続し、
複数のモジュール同士が第1の方向で並ぶように、前記モジュールを前記コネクタに取り付ける請求項20に記載のコンピュータの組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015214707A JP2016058093A (ja) | 2015-10-30 | 2015-10-30 | コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015214707A JP2016058093A (ja) | 2015-10-30 | 2015-10-30 | コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014100281A Division JP5880620B2 (ja) | 2014-05-14 | 2014-05-14 | コンピュータ、サーバー、モジュール、コンピュータの制御方法、および、開通制御プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058093A true JP2016058093A (ja) | 2016-04-21 |
Family
ID=55758778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015214707A Pending JP2016058093A (ja) | 2015-10-30 | 2015-10-30 | コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058093A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0348884U (ja) * | 1989-09-21 | 1991-05-10 | ||
JPH0580883A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 補助記憶装置、およびそれを使用したコンピユータ装置 |
JPH0876900A (ja) * | 1994-09-08 | 1996-03-22 | Iwaki Electron Corp Ltd | カードコンピュータ |
JP2000354093A (ja) * | 1999-03-11 | 2000-12-19 | Nokia Mobile Phones Ltd | 移動局において追加カードを使用する方法及び手段 |
JP2001256723A (ja) * | 2000-03-15 | 2001-09-21 | Matsushita Electric Ind Co Ltd | Dvd再生装置 |
JP2002152342A (ja) * | 2000-11-16 | 2002-05-24 | Sanyo Electric Co Ltd | 電子装置 |
JP2003122459A (ja) * | 2001-08-07 | 2003-04-25 | Hewlett Packard Co <Hp> | サーバシステムにおける電力管理のためのシステム及び方法 |
US20060158864A1 (en) * | 2005-01-18 | 2006-07-20 | Raphael Gay | Circuit board adapted to couple to different types of add-in cards |
-
2015
- 2015-10-30 JP JP2015214707A patent/JP2016058093A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0348884U (ja) * | 1989-09-21 | 1991-05-10 | ||
JPH0580883A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 補助記憶装置、およびそれを使用したコンピユータ装置 |
JPH0876900A (ja) * | 1994-09-08 | 1996-03-22 | Iwaki Electron Corp Ltd | カードコンピュータ |
JP2000354093A (ja) * | 1999-03-11 | 2000-12-19 | Nokia Mobile Phones Ltd | 移動局において追加カードを使用する方法及び手段 |
JP2001256723A (ja) * | 2000-03-15 | 2001-09-21 | Matsushita Electric Ind Co Ltd | Dvd再生装置 |
JP2002152342A (ja) * | 2000-11-16 | 2002-05-24 | Sanyo Electric Co Ltd | 電子装置 |
JP2003122459A (ja) * | 2001-08-07 | 2003-04-25 | Hewlett Packard Co <Hp> | サーバシステムにおける電力管理のためのシステム及び方法 |
US20060158864A1 (en) * | 2005-01-18 | 2006-07-20 | Raphael Gay | Circuit board adapted to couple to different types of add-in cards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374726B2 (en) | Rack level pre-installed interconnect for enabling cableless server/storage/networking deployment | |
JP5313380B2 (ja) | サーバシャーシ | |
US10398032B1 (en) | Modular expansion card bus | |
EP3127407A1 (en) | Cableless connection apparatus and method for communication between chassis | |
EP3067984B1 (en) | Wireless data concentrators for aircraft data networks | |
JP2006509351A (ja) | ラックマウントシステムのための後部接続ブレード | |
JP5880620B2 (ja) | コンピュータ、サーバー、モジュール、コンピュータの制御方法、および、開通制御プログラム | |
JP2016058093A (ja) | コンピュータ、サーバー、モジュール、および、コンピュータの組立方法 | |
US11757220B2 (en) | Paddle card for crosstalk cancellation in high-speed signaling | |
US10606792B2 (en) | Interface arrangement on a system board and computer system | |
US9936588B2 (en) | Printed circuit board having a non-plated hole with limited drill depth | |
US7668985B2 (en) | Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives | |
US10073804B2 (en) | Computer, server, module, connector set, assembly method, control method, and opening control program | |
JP2008123200A (ja) | 半導体ストレージ装置 | |
US8554975B2 (en) | Mass storage device and mass storage assembly | |
US20210235594A1 (en) | Rack switch coupling system | |
JP2007233879A (ja) | 情報処理装置 | |
US20230319978A1 (en) | Micro-ground vias for improved signal integrity for high-speed serial links | |
JP4819351B2 (ja) | 基板組立体及びこれを備えた画像形成装置 | |
JP6028824B2 (ja) | コンピュータ、サーバー、モジュール、コネクターセット、組立方法、制御方法、開通制御プログラム | |
JP2007157914A (ja) | 基板モジュール | |
KR20150010329A (ko) | 화상형성장치 및 칩 | |
JP2016514379A (ja) | ランド・グリッド・アレイパッケージモジュール及び機器 | |
JP5665308B2 (ja) | 状態検知システムおよび中継コネクタユニット | |
JP2011186540A (ja) | インタフェース装置及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180313 |