JP2016051420A - バスブリッジ及びバスブリッジ群 - Google Patents
バスブリッジ及びバスブリッジ群 Download PDFInfo
- Publication number
- JP2016051420A JP2016051420A JP2014177716A JP2014177716A JP2016051420A JP 2016051420 A JP2016051420 A JP 2016051420A JP 2014177716 A JP2014177716 A JP 2014177716A JP 2014177716 A JP2014177716 A JP 2014177716A JP 2016051420 A JP2016051420 A JP 2016051420A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- read
- bus bridge
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
図1はこの発明の実施の形態であるバスブリッジ群10の構成を示すブロック図である。同図に示すように、バスブリッジ群10はAXI用バスブリッジ11(第1のバスブリッジ)及びPCIe用バスブリッジ12(第2のバスブリッジ)から構成される。
上述した実施の形態では、バスブリッジ群10におけるマスタ側のブリッジとしてAXIバス仕様のAXI用バスブリッジ11を示したが、AXI用バスブリッジ11に代えてAHB(Advanced High-performance Bus)バス仕様のバスブリッジを設けることも可能である。ただし、AHBバス仕様及びAXIバス仕様においては、インクリメントバースト転送処理(アドレスをインクリメントしながら行うバースト転送処理)を実行するタイプに限定される。なお、上述した実施の形態では、インクリメントバースト転送処理を実行するタイプのAXIバス仕様を前提として説明している。
11 AXI用バスブリッジ
12 PCIe用バスブリッジ
20 デコーダ
21 変換情報記憶部
22 トランザクション変換部
32 PCIeバス
400 メモリ
Claims (5)
- 第1のバス仕様を採用した第1の読み出し制御信号に基づき、第2のバス仕様を採用した読み出し対象部に対しアンアラインドにデータを読み出すバスブリッジであって、
前記第1の読み出し制御信号に基づき、前記第1及び第2のバス仕様間におけるデータ対応表あるいはデータ変換式を用いて、読み出し対象部用の第2の読み出し制御信号を生成して前記読み出し対象部に出力することにより、第2のバス仕様の第2の読み出しデータを前記読み出し対象部より出力させるデコーダと、
前記第1及び第2の読み出し制御信号の少なくとも一部をデータ変換情報として保持する変換情報記憶部と、
前記データ変換情報に基づき、前記第2の読み出しデータを前記第1のバス仕様の第1の読み出しデータに変換して出力するデータ変換部とを備える、
バスブリッジ。 - 請求項1記載のバスブリッジであって、
前記第1の読み出しデータは少なくとも1回の第1のデータ転送処理により出力され、前記第1の読み出し制御信号は、前記第1の読み出しデータにおける開始アドレス、前記第1のデータ転送処理時における1回のデータサイズである第1のデータサイズ、及び前記第1のデータ転送処理の実行回数である第1のバースト長を指示する制御情報を含み、
前記第2の読み出しデータは、少なくとも1回の第2のデータ転送処理により出力され、前記第2の読み出し制御信号は前記第2の読み出しデータにおける開始アドレス、前記第2のデータ転送処理時における1回のデータサイズである第2のデータサイズ、及び前記第2のデータ転送処理の実行回数である第2のバースト長を指示する制御情報を含み、
前記第2の読み出し制御信号は、前記少なくとも1回の第2のデータ転送処理における最初のデータ転送処理時における転送データにおける有効部分を指示する第1のイネーブル情報と、前記少なくとも1回の第2のデータ転送処理における最後のデータ転送処理時における転送データにおける有効部分を指示する第2のイネーブル情報をさらに含む、
バスブリッジ。 - マスタ側の第1のバスブリッジと、
スレーブ側の第2のバスブリッジとを備え、
前記第2のバスブリッジは請求項1または請求項2記載のバスブリッジであり、
前記第1のバスブリッジは前記第1の読み出し制御信号を出力し、前記第1の読み出しデータを受ける、
バスブリッジ群。 - 請求項3記載のバスブリッジ群であり、
前記第1のバス仕様はAXIバス仕様であり、
前記第2のバス仕様はPCIeバス仕様である、
バスブリッジ群。 - 請求項3記載のバスブリッジ群であり、
前記第1のバス仕様はインクリメントバースト処理を行うAHBバス仕様であり、
前記第2のバス仕様はPCIeバス仕様である、
バスブリッジ群。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014177716A JP6385761B2 (ja) | 2014-09-02 | 2014-09-02 | バスブリッジ及びバスブリッジ群 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014177716A JP6385761B2 (ja) | 2014-09-02 | 2014-09-02 | バスブリッジ及びバスブリッジ群 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016051420A true JP2016051420A (ja) | 2016-04-11 |
JP6385761B2 JP6385761B2 (ja) | 2018-09-05 |
Family
ID=55658850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014177716A Active JP6385761B2 (ja) | 2014-09-02 | 2014-09-02 | バスブリッジ及びバスブリッジ群 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6385761B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042767A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社ソシオネクスト | バス制御回路、半導体集積回路、回路基板、情報処理装置およびバス制御方法 |
CN113961494A (zh) * | 2021-10-21 | 2022-01-21 | 上海安路信息科技股份有限公司 | 一种pcie总线与axi总线的桥接系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134326A (ja) * | 1995-11-10 | 1997-05-20 | Toshiba Corp | コンピュータシステム |
JP2003508850A (ja) * | 1999-08-30 | 2003-03-04 | インテル・コーポレーション | ローカルi/oバスに近接するブリッジでの入出力(i/o)アドレス変換 |
JP2010134627A (ja) * | 2008-12-03 | 2010-06-17 | Canon Inc | バス中継装置 |
-
2014
- 2014-09-02 JP JP2014177716A patent/JP6385761B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134326A (ja) * | 1995-11-10 | 1997-05-20 | Toshiba Corp | コンピュータシステム |
JP2003508850A (ja) * | 1999-08-30 | 2003-03-04 | インテル・コーポレーション | ローカルi/oバスに近接するブリッジでの入出力(i/o)アドレス変換 |
JP2010134627A (ja) * | 2008-12-03 | 2010-06-17 | Canon Inc | バス中継装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018042767A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社ソシオネクスト | バス制御回路、半導体集積回路、回路基板、情報処理装置およびバス制御方法 |
US10747699B2 (en) | 2016-08-31 | 2020-08-18 | Socionext Inc | Bus control circuit, semiconductor integrated circuit, circuit board, information processing device and bus control method |
CN113961494A (zh) * | 2021-10-21 | 2022-01-21 | 上海安路信息科技股份有限公司 | 一种pcie总线与axi总线的桥接系统 |
CN113961494B (zh) * | 2021-10-21 | 2023-09-15 | 上海安路信息科技股份有限公司 | 一种pcie总线与axi总线的桥接系统 |
Also Published As
Publication number | Publication date |
---|---|
JP6385761B2 (ja) | 2018-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101642646B1 (ko) | 인터럽트가능 저장 익스클루시브 | |
JP5366288B2 (ja) | プログラマブル・インタフェース | |
WO2012127590A1 (ja) | エンディアン変換方法、およびシステム | |
JP6385761B2 (ja) | バスブリッジ及びバスブリッジ群 | |
JP2006113689A (ja) | バスブリッジ装置およびデータ転送方法 | |
JP6294732B2 (ja) | データ転送制御装置及びメモリ内蔵装置 | |
US20120245915A1 (en) | Semiconductor integrated circuit simulation apparatus and simulation method for semiconductor integrated circuit | |
EP2336883B1 (en) | Programming system in multi-core environment, and method and program of the same | |
JP4548505B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP6416488B2 (ja) | 半導体装置 | |
TWI783742B (zh) | 存取記憶體的電子裝置及資料寫入方法 | |
JP5710833B2 (ja) | レジスタファイル間におけるデータ伝送の実現方法及び実現装置 | |
US8819378B2 (en) | Data processing apparatus and method for performing memory transactions within such a data processing apparatus | |
JP2018173856A (ja) | 情報処理装置およびその制御方法 | |
JP6570046B2 (ja) | Dmaコントローラ、実現方法及びコンピュータ記憶媒体 | |
JPS6158861B2 (ja) | ||
JP3981373B2 (ja) | 半導体集積回路 | |
JP6294142B2 (ja) | 被演算データ読み出しのための外部メモリアクセスが発生しないプログラマブルコントローラ | |
US20090216932A1 (en) | Data processing apparatus | |
JP2019074896A (ja) | データ処理装置 | |
JP2010015295A (ja) | マルチプロセッサシステム | |
JP2006268487A (ja) | エミュレーション装置及びエミュレーション方法、並びに、エミュレーションプログラム | |
JPH0317135B2 (ja) | ||
JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6385761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |