JP2010015295A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP2010015295A JP2010015295A JP2008173396A JP2008173396A JP2010015295A JP 2010015295 A JP2010015295 A JP 2010015295A JP 2008173396 A JP2008173396 A JP 2008173396A JP 2008173396 A JP2008173396 A JP 2008173396A JP 2010015295 A JP2010015295 A JP 2010015295A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- instruction set
- boot
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
【課題】命令セットの異なる2つのコンフィギュラブルプロセッサをスリムなシステム構成でブートできる。
【解決手段】マルチプロセッサシステム10は、基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有する第1サブプロセッサ21と、基本命令セットと該基本命令セットとは異なる自己に固有の第2追加命令セットとを有する第2サブプロセッサ22と、第1及び第2サブプロセッサ21,22に接続され第1及び第2追加命令セットを使用せず基本命令セットを使用して作成されたマシンコードのブートプログラムを格納するブートROM34とを備えている。そして、第1及び第2サブプロセッサ21,22は、ブートを実行するときに、ブートROM34に記憶されたマシンコードのブートプログラムにしたがってブートを実行する。
【選択図】図1
【解決手段】マルチプロセッサシステム10は、基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有する第1サブプロセッサ21と、基本命令セットと該基本命令セットとは異なる自己に固有の第2追加命令セットとを有する第2サブプロセッサ22と、第1及び第2サブプロセッサ21,22に接続され第1及び第2追加命令セットを使用せず基本命令セットを使用して作成されたマシンコードのブートプログラムを格納するブートROM34とを備えている。そして、第1及び第2サブプロセッサ21,22は、ブートを実行するときに、ブートROM34に記憶されたマシンコードのブートプログラムにしたがってブートを実行する。
【選択図】図1
Description
本発明は、マルチプロセッサシステムに関する。
従来より、複数のプロセッサと1つのブートROMとがシステムバスを介して接続されたマルチプロセッサシステムが知られている。例えば、特許文献1では、すべてのプロセッサに対するリセット信号が解除されたあと、各プロセッサはブートプログラムが格納されたブートROMの先頭アドレスの命令をフェッチするためにシステムバス獲得要求をシステムバス調停機構に出力する。システムバス調停機構は、各プロセッサに対して、優先順位を規定するある規則に従って、システムバス獲得要求の単位でシステムバス使用許可を送出する。そして、システムバス使用許可を受信したプロセッサは、システムバスを獲得してブートを実行する。
特開平8−272756号公報
こうしたマルチプロセッサシステムでは、各プロセッサはすべて同じ命令セットを有することを前提としている。このため、ブートROMに格納されたブートプログラムのオブジェクトプログラムは、そのブートプログラムのソースプログラムをいずれのプロセッサに対応するコンパイラを用いてコンパイルしたものであったとしても、すべてのプロセッサにおいて支障なくブートが可能となる。
しかしながら、プロセッサとしてコンフィギュラブルプロセッサを採用した場合には、ブートを実行する際に不具合が生じることがある。すなわち、コンフィギュラブルプロセッサは、加算や減算などを含む基本命令セットのほか、オプションとして予め用意された命令セットをオペレータが選択して追加したり、オペレータが自分自身で作成した命令セットを追加したりすることができるものである。このため、例えば、あるコンフィギュラブルプロセッサが持つ命令セットには乗算が含まれるものの、他のコンフィギュラブルプロセッサが持つ命令セットには乗算が含まれない場合があり得る。その場合、前者のコンフィギュラブルプロセッサに対応するコンパイラを用いてブートプログラムのソースプログラムをコンパイルすると、ソースプログラムに加算処理があったときにその加算処理を乗算処理に置き換えた方が処理速度が速くなるのであれば乗算処理に置き換えてブートプログラムのマシンコードプログラムが生成される。そして、このマシンコードプログラムを、命令セットに乗算が含まれていないコンフィギュラブルプロセッサに実行させようとすると、このコンフィギュラブルプロセッサは乗算処理を実行できないためブートすることができない。したがって、複数のコンフィギュラブルプロセッサがシステムバスに接続されたマルチプロセッサシステムでは、各プロセッサに対応したコンパイラでブートプログラムのソースプログラムをコンパイルしたマシンコードプログラムを、各プロセッサにローカル接続した個別のブートROMに格納していた。
本発明は、上述した課題に鑑みなされたものであり、命令セットの異なる2つのコンフィギュラブルプロセッサをスリムなシステム構成でブートできるようにすることを主目的とする。
本発明は、上述の主目的を達成するために以下の手段を採った。
本発明のマルチプロセッサシステムは、
基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有する第1コンフィギュラブルプロセッサと、
前記基本命令セットと該基本命令セットとは異なる自己に固有の第2追加命令セットとを有する第2コンフィギュラブルプロセッサと、
前記第1及び第2コンフィギュラブルプロセッサに接続され、前記第1及び第2追加命令セットを使用せず前記基本命令セットを使用して作成されたマシンコードのブートプログラムを格納する共有メモリと、
を備え、
前記第1及び第2コンフィギュラブルプロセッサは、ブートを実行するときに、前記共有メモリに記憶された前記マシンコードのブートプログラムにしたがってブートを実行するものである。
基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有する第1コンフィギュラブルプロセッサと、
前記基本命令セットと該基本命令セットとは異なる自己に固有の第2追加命令セットとを有する第2コンフィギュラブルプロセッサと、
前記第1及び第2コンフィギュラブルプロセッサに接続され、前記第1及び第2追加命令セットを使用せず前記基本命令セットを使用して作成されたマシンコードのブートプログラムを格納する共有メモリと、
を備え、
前記第1及び第2コンフィギュラブルプロセッサは、ブートを実行するときに、前記共有メモリに記憶された前記マシンコードのブートプログラムにしたがってブートを実行するものである。
このマルチプロセッサシステムでは、基本命令セットと第1追加命令セットとを有する第1コンフィギュラブルプロセッサも、基本命令セットと第2追加命令セットとを有する第2コンフィギュラブルプロセッサも、ブートを実行するときには、共有メモリに記憶されたマシンコードのブートプログラムにしたがってブートを実行する。ここで、マシンコードのブートプログラムは、第1及び第2追加命令セットを使用せず共通の基本命令セットを使用して作成されたものである。このため、第1及び第2コンフィギュラブルプロセッサは、支障なくブートを実行することができる。したがって、命令セットの異なる2つのコンフィギュラブルプロセッサにつき、ブート用のメモリを個別に用意したりマシンコードのブートプログラムを複数用意したりする必要がないため、スリムなシステム構成でブートを実行することができる。
本発明のマルチプロセッサシステムにおいて、前記マシンコードのブートプログラムは、ソースコードのブートプログラムを、前記基本命令セットのみを有する基本のコンフィギュラブルプロセッサに対応した基本コンパイラを用いてコンパイルしたものとしてもよい。こうすれば、第1及び第2コンフィギュラブルプロセッサの両方とも支障なくブートを実行することのできるマシンコードのブートプログラムを比較的容易に作成することができる。
本発明のマルチプロセッサシステムにおいて、前記第1及び第2コンフィギュラブルプロセッサを含む複数のコンフィギュラブルプロセッサを備え、前記複数のコンフィギュラブルプロセッサは、いずれも前記基本命令セットを有し、ブートを実行するときに、前記共有メモリに記憶された前記マシンコードのブートプログラムにしたがってブートを実行してもよい。こうすれば、マルチプロセッサシステムに備えられた複数のコンフィギュラブルプロセッサにつき、ブート用のメモリを個別に用意したりマシンコードのブートプログラムを複数用意したりする必要がないため、一層スリムなシステム構成でブートを実行することができる。
次に、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の一実施形態であるマルチプロセッサシステム10の構成の概略を示す構成図である。
本実施形態のマルチプロセッサシステム10は、図1に示すように、バス12を介して、メインプロセッサ11と、このメインプロセッサ11からの指示に基づいて動作する第1〜第6サブプロセッサ21〜26と、バス12の使用許可を調停したり共有メモリであるDDR−SDRAM(以下、DDRという)33のアクセスを制御したり各サブプロセッサ21〜26のリセットを制御したりするコントローラ31とが接続されている。また、コントローラ31には、各サブプロセッサ21〜26が実行するプログラムが格納されたプログラム格納用ROM32、このプログラム格納用ROM32に格納されたジャンプテーブルや各サブプロセッサ用プログラムがロードされるDDR33、各サブプロセッサ21〜26に共通のブートプログラムが格納されたブートROM34などが接続されている。なお、ジャンプテーブルとは、第1〜第6サブプロセッサ21〜26のそれぞれの識別番号IDに対応するアドレスを記憶したテーブルである。
メインプロセッサ11や第1〜第6サブプロセッサ21〜26は、図示しないが、いずれも、計算に使われるデータを一時的に記憶するレジスタ、実際に計算を実行する算術論理ユニット、バス12に対してデータや信号の送受を行うバスインタフェース、プロセッサ内の各モジュール(レジスタ、算術論理ユニット、バスインタフェースなど)の動作を制御するシーケンサなどを備えている。
メインプロセッサ11は、第1〜第6サブプロセッサ21〜26に指令を出力することにより、印刷制御の全体を司る役割を果たすものである。ここで、印刷制御とは、印刷対象の画像データに基づいて印刷イメージデータを生成し、その印刷イメージデータが図示しない印刷処理装置によって印刷されるよう制御することをいう。
第1サブプロセッサ21は、コンフィギュラブルプロセッサであり、図2に示すように、各サブプロセッサ21〜26に共通の基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有している。ここで、基本命令セットとしては、例えば、加算、減算、ループなどが挙げられる。第1追加命令セットには、予めこの第1サブプロセッサ21に用意された命令セットの中からオペレータが選択したオプション命令セットとオペレータが自身によって作成した自由作成命令セットとが含まれる。前者としては16ビット乗算やバイトアクセス、オーバーヘッドなしのループなどが挙げられ、後者としては加算して乗算して更に加算する処理などが挙げられる。また、第1サブプロセッサ21が実行する第1サブプロセッサ用プログラム(ブートプログラムを除く)は、DDR33に格納されているが、図3に示すように、第1サブプロセッサ21が有する命令セット(基本命令セットと第1追加命令セットとを含む命令セット)に対応する第1コンパイラによって、ソースコードプログラムがコンパイルされてマシンコードプログラムに変換されたものである。これらのプログラムは、DDR33のジャンプテーブルから第1サブプロセッサ21の識別番号IDに対応するアドレスを取得し、その取得したアドレスを使ってDDR33から読み出すようになっている。
第2〜第6サブプロセッサ22〜26は、第1サブプロセッサ21と同様の構成であり、図2に示すように、共通の基本命令セットのほか自己に固有の第2〜第6追加命令セットをそれぞれ有している。また、第2〜第6サブプロセッサ22〜26が実行する第2〜第6サブプロセッサ用プログラム(ブートプログラムを除く)は、DDR33に格納されているが、図3に示すように、第2〜第6サブプロセッサ22〜26が有する各命令セットに対応する第2〜第6コンパイラによって、それぞれソースコードプログラムがコンパイルされてマシンコードプログラムに変換されたものである。これらのプログラムは、第1サブプロセッサ21と同様にしてDDR33から読み出すようになっている。
プログラム格納用ROM32は、メインプロセッサ用プログラムや各サブプロセッサ用プログラムを格納している。例えば、第1サブプロセッサ用プログラムとしては画像処理やリサイズ、レイアウトのプログラムが格納され、第2サブプロセッサ用プログラムとしてはJPEG展開プログラムが格納され、第3サブプロセッサ用プログラムとしてはフォーマット変換プログラムが格納され、第4サブプロセッサ用プログラムとしては画像補正プログラムが格納され、第5サブプロセッサ用プログラムとしては色変換やハーフトーンエンコードのプログラムが格納され、第6サブプロセッサ用プログラムとしてはハーフトーンデコードのプログラムが格納されている。また、プログラム格納用ROM32は、前出のジャンプテーブルも格納している。
DDR33は、ジャンプテーブルと、このジャンプテーブルに記憶されたアドレスを先頭アドレスとする各サブプロセッサ用プログラムとを格納している。ジャンプテーブルや各サブプロセッサ用プログラムは、初期化が終了したあとのメインプロセッサ11によってプログラム格納用ROM32からDDR33へロードされる。
ブートROM34は、第1〜第6サブプロセッサ21〜26の共有メモリであり、第1〜第6サブプロセッサ21〜26に共通のブートプログラムを格納している。このブートプログラムは、図4に示すように、第1〜第6サブプロセッサ21〜26に共通の基本命令セットに対応する基本コンパイラによってソースコードのブートプログラムがコンパイルされてマシンコードのブートプログラムに変換されたものである。このブートプログラムは、ブートROM34の先頭アドレスを使って読み出せるようになっている。
なお、コントローラ31は、メインプロセッサ11や各サブプロセッサ21〜26とバス12とは別の信号線11a,21a〜26aによっても接続されている。これらの信号線11a,21a〜26aは、例えばメインプロセッサ11や各サブプロセッサ21〜26から出力されたバス獲得要求REQをコントローラ31が入力したり、コントローラ31から出力されたバス使用許可GNTをメインプロセッサ11や各サブプロセッサ21〜26が入力したりするのに利用される。
次に、こうして構成された本実施形態のマルチプロセッサシステム10の動作、特にシステムリセットを解除する場合の動作について説明する。図5及び図6は、それぞれ、メインプロセッサ11及び第1〜第6サブプロセッサ21〜26により実行される処理ルーチンのフローチャートである。ここで、システムリセット信号がオンのときにはコントローラ31がメインプロセッサ11及び第1〜第6サブプロセッサ21〜26のそれぞれに対してリセット信号を出力してリセットをかけ続ける。その結果、各プロセッサ11,21〜26は動作を全く実行しない状態となり、各種のフラグはすべてリセットされてオフの状態となる。一方、システムリセット信号がオフのときつまりシステムリセットが解除されると、コントローラ31は、各プロセッサ11,21〜26のそれぞれに対して出力していたリセット信号を停止することによりリセットを解除する。図5及び図6の処理ルーチンは、このようにリセットが解除されたときに開始される。
メインプロセッサ11は、リセットが解除されると、まず、各種の初期設定を実行したあと、プログラム格納用ROM32からジャンプテーブルや各サブプロセッサ用プログラムをDDR33にロードすると共に、図示しないUSBの初期化や割り込みのプライオリティの設定などを行う(ステップS100)。そして、これらの設定が終了したあと、DDR設定終了フラグをオンにし(ステップS110)、その後、プログラム格納用ROM32に格納されたメインプロセッサ用のアプリプログラムを実行し(ステップS120)、アプリプログラムの実行後、この処理ルーチンを終了する。
一方、第1〜第6サブプロセッサ21〜26は、リセットが解除されると、まず、ブートROM34の先頭アドレスの命令をフェッチするためバス獲得要求REQをコントローラ31に出力する(ステップS200)。コントローラ31は、バス獲得要求REQを出力してきた第1〜第6サブプロセッサ21〜26につき、予め優先順位を規定した規則にしたがって、どのサブプロセッサにバス使用許可GNTを与えるかを決定し、そのサブプロセッサにバス使用許可GNTを与える。ここでは、序数(つまり第nサブプロセッサの数字n)が小さいほど優先順位が高いが、一度バス使用許可GNTを与えたサブプロセッサの優先順位は最下位に変更するものとする。また、コントローラ31は、バス使用許可GNTを与えなかったサブプロセッサに対してリセット信号を出力する。このため、ここでは、動作するプロセッサは第1サブプロセッサ21だけとなる。第1サブプロセッサ21は、コントローラ31からバス使用許可GNTを入力すると、ブートROM34からブートプログラムのコードを読み込んでプロセッサ自身の初期化などのブートを実行し(ステップS210)、その後、この処理ルーチンを終了する。
ここで、ブートROM34に格納されているマシンコードのブートプログラムは、ソースコードのブートプログラムを第1〜第6サブプロセッサ21〜26に共通の基本命令セットに対応するコンパイラによってコンパイルしたものであるため、第1サブプロセッサ21が実施不能な命令は存在しない。したがって、第1サブプロセッサ21はブートを開始したあと滞りなくブートを終了することができる。
さて、第1サブプロセッサ21のブートが終了してバス12が解放されると、コントローラ31は第2〜第6サブプロセッサ22〜26へのリセット信号を停止することによりリセットを解除する。すると、第2〜第6サブプロセッサ22〜26はバス獲得要求REQをコントローラ31に出力する(ステップS200)。コントローラ31は、バス獲得要求REQを出力してきた第2〜第6サブプロセッサ22〜26につき、今度は第2サブプロセッサ22にバス使用許可GNTを与えると共に、第3〜第6サブプロセッサ23〜26へリセット信号を出力する。バス使用許可GNTが与えられた第2サブプロセッサ22は、ブートROM34からブートプログラムのコードを読み込んでブートを実行し(ステップS210)、その後、この処理ルーチンを終了する。そして、第2サブプロセッサ22のブートが終了してバス12が解放されると、コントローラ31は第3〜第6サブプロセッサ23〜26のリセットを解除する。このようにして、コントローラ31は、順次、第1〜第6サブプロセッサ21〜26にバス使用許可GNTを与えるため、第1〜第6サブプロセッサ22〜26は、順次、ブートを実行する。そして、すべてのブートが終了した後、第1〜第6サブプロセッサ22〜26は、DDR設定終了フラグがオンになるのを待って、適時、DDR33から自身のサブプロセッサ用プログラムを読み出して実行する。
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態の第1〜第6サブプロセッサ21〜26のいずれか2つが本発明の第1及び第2コンフィギュラブルプロセッサに相当し、ブートROM34が共有メモリに相当する。
以上詳述した本実施形態のマルチプロセッサシステム10によれば、マシンコードのブートプログラムは共通の基本命令セットを使用して作成されたものであるため、第1〜第6サブプロセッサ21〜26はいずれも支障なくブートを実行することができる。したがって、命令セットの異なる第1〜第6サブプロセッサ21〜26につき、ブート用のメモリを個別に用意したりマシンコードのブートプログラムを複数用意したりする必要がないため、スリムなシステム構成でブートを実行することができる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態では、第1〜第6サブプロセッサ21〜26のすべてに共通のブートプログラムを作成してブートROM34に格納したが、例えば、第1〜第6サブプロセッサ21〜26のうちのm個のサブプロセッサ(mは2〜5の整数)に共通のブートプログラムを作成してブートROM34に格納し、残りのサブプロセッサについては個別のブートプログラムを作成してブートROM34(又はブートROM34以外のメモリ)に格納してもよい。こうしても、第1〜第6サブプロセッサ21〜26のそれぞれに個別のブートプログラムを作成する場合に比べて、スリムなシステム構成でブートを実行することができるという効果が得られる。なお、個別のブートプログラムとは、ソースコードのブートプログラムを、各サブプロセッサに用いる固有の命令セット(基本命令セットと追加命令セットとを含む命令セット)に対応するコンパイラによってコンパイルされたものをいう。
上述した実施形態では、マルチプロセッサシステム10はメインプロセッサ11と第1〜第6サブプロセッサ21〜26とを含むものとしたが、メインとサブという関係を持たない同列のプロセッサを複数含むものとしてもよい。
上述した実施形態の基本コンパイラとして、基本命令セットのみを有する基本のサブプロセッサを用意し、そのサブプロセッサに対応したコンパイラを用いてもよい。こうすれば、第1〜第6サブプロセッサ21〜26のすべてが支障なくブートを実行することのできるマシンコードのブートプログラムを比較的容易に作成することができる。
上述した実施形態では、各サブプロセッサ21〜26は図6に示す処理ルーチンを実行するものとして説明したが、図7に示す処理ルーチンを実行するとしてもよい。すなわち、各サブプロセッサ21〜26は、リセットが解除されると、まず、ブートROM34の先頭アドレスの命令をフェッチするためバス獲得要求REQをコントローラ31に出力し(ステップS300)、コントローラ31からバス使用許可GNTが与えられるとブートのための複数命令のうちの一つを読み出して実行する(ステップS310)。その後、ブートのための複数命令のすべてを終了したかを判定し(ステップS320)、まだ複数命令のすべてを終了していない場合には、次の命令をフェッチするために再びステップS300に戻る。一方、ステップS320でブートのための複数命令のすべてを終了していた場合には、この処理ルーチンを終了する。このようにしても上述した実施形態と同様の効果が得られる。
上述した実施形態では、メインプロセッサ11のバス獲得要求REQやバス使用許可GNTに関する説明を省略したが、例えば、バスの使用許可を調停する際に用いる優先順位を規定した規則をメインプロセッサ11が最優先になるように定めてもよいし、メインプロセッサ11が最下位になるように定めてもよい。メインプロセッサ11が最優先になるように定められている場合には、メインプロセッサ11によるDDR33の設定などの処理が終了したあと第1〜第6サブプロセッサ21〜26のブートが順次実行されることになる。また、メインプロセッサ11が最下位になるように定められている場合には、第1〜第6サブプロセッサ21〜26のブートがすべて終了したあとメインプロセッサ11によるDDR33の設定などの処理が実行されることになる。
上述した実施形態では、印刷制御を実行するマルチプロセッサシステム10に本発明を適用したが、印刷制御以外の制御を実行するマルチプロセッサシステムに本発明を適用してもよい。
10 マルチプロセッサシステム、11 メインプロセッサ、11a 信号線、12 バス、21〜26 第1〜第6サブプロセッサ、21a〜26a 信号線、31 コントローラ、32 プログラム格納用ROM、33 DDR−SDRAM、34 ブートROM。
Claims (3)
- 基本命令セットと該基本命令セットとは異なる自己に固有の第1追加命令セットとを有する第1コンフィギュラブルプロセッサと、
前記基本命令セットと該基本命令セットとは異なる自己に固有の第2追加命令セットとを有する第2コンフィギュラブルプロセッサと、
前記第1及び第2コンフィギュラブルプロセッサに接続され、前記第1及び第2追加命令セットを使用せず前記基本命令セットを使用して作成されたマシンコードのブートプログラムを格納する共有メモリと、
を備え、
前記第1及び第2コンフィギュラブルプロセッサは、ブートを実行するときに、前記共有メモリに記憶された前記マシンコードのブートプログラムにしたがってブートを実行する、
マルチプロセッサシステム。 - 前記マシンコードのブートプログラムは、ソースコードのブートプログラムを、前記基本命令セットのみを有する基本のコンフィギュラブルプロセッサに対応した基本コンパイラを用いてコンパイルしたものである、
請求項1に記載のマルチプロセッサシステム。 - 請求項1又は2に記載のマルチプロセッサシステムであって、
前記第1及び第2コンフィギュラブルプロセッサを含む複数のコンフィギュラブルプロセッサ
を備え、
前記複数のコンフィギュラブルプロセッサは、いずれも前記基本命令セットを有し、ブートを実行するときに、前記共有メモリに記憶された前記マシンコードのブートプログラムにしたがってブートを実行する、
マルチプロセッサシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008173396A JP2010015295A (ja) | 2008-07-02 | 2008-07-02 | マルチプロセッサシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008173396A JP2010015295A (ja) | 2008-07-02 | 2008-07-02 | マルチプロセッサシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010015295A true JP2010015295A (ja) | 2010-01-21 |
Family
ID=41701373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008173396A Pending JP2010015295A (ja) | 2008-07-02 | 2008-07-02 | マルチプロセッサシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010015295A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10860331B2 (en) | 2016-08-26 | 2020-12-08 | Canon Kabushiki Kaisha | Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium |
-
2008
- 2008-07-02 JP JP2008173396A patent/JP2010015295A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10860331B2 (en) | 2016-08-26 | 2020-12-08 | Canon Kabushiki Kaisha | Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102414672B (zh) | 具有可编程异常处理等待时间的数字处理器及用于处理处理器中的异常的方法 | |
US8549258B2 (en) | Configurable processing apparatus and system thereof | |
JP3854624B2 (ja) | ハードウェア装置及びコンピュータシステム | |
JP5411587B2 (ja) | マルチスレッド実行装置、マルチスレッド実行方法 | |
JP4911022B2 (ja) | カウンタ制御回路、動的再構成回路およびループ処理制御方法 | |
JP2010500679A (ja) | プロセッサ内のマルチスレッド間通信 | |
EP2972820B1 (en) | Minimizing switchover time during operating system kernel update in a hot swappable program memory | |
TW201638771A (zh) | 具有多個獨立微控制器之微控制器裝置 | |
JP2007219816A (ja) | マルチプロセッサシステム | |
KR20170127421A (ko) | 다수의 독립적인 마이크로컨트롤러들을 구비한 로우-핀 마이크로컨트롤러 디바이스 | |
TWI507991B (zh) | 多核心處理器及其相關控制方法與電腦系統 | |
US9268577B2 (en) | Information processing apparatus | |
JP5578811B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
US20180267829A1 (en) | Method for configuring an it system, corresponding computer program and it system | |
JP2010015295A (ja) | マルチプロセッサシステム | |
US8402260B2 (en) | Data processing apparatus having address conversion circuit | |
JP2008041059A (ja) | マルチプロセッサ制御装置及び情報処理装置 | |
JP2013054625A (ja) | 情報処理装置、情報処理方法 | |
JP4889235B2 (ja) | プログラム制御プロセッサ | |
JP6396715B2 (ja) | データ処理装置 | |
JP6385761B2 (ja) | バスブリッジ及びバスブリッジ群 | |
JP2008217623A (ja) | データプロセッサ | |
US20110225395A1 (en) | Data processing system and control method thereof | |
JP2010020538A (ja) | マルチプロセッサシステム | |
JP2583506B2 (ja) | データ処理装置 |