JP2016050893A - 検出回路及び半導体装置 - Google Patents

検出回路及び半導体装置 Download PDF

Info

Publication number
JP2016050893A
JP2016050893A JP2014177504A JP2014177504A JP2016050893A JP 2016050893 A JP2016050893 A JP 2016050893A JP 2014177504 A JP2014177504 A JP 2014177504A JP 2014177504 A JP2014177504 A JP 2014177504A JP 2016050893 A JP2016050893 A JP 2016050893A
Authority
JP
Japan
Prior art keywords
detection circuit
load
circuit
detection
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014177504A
Other languages
English (en)
Inventor
杉浦　正一
Shoichi Sugiura
正一 杉浦
敦史 五十嵐
Atsushi Igarashi
敦史 五十嵐
直央 大塚
Naohiro Otsuka
直央 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2014177504A priority Critical patent/JP2016050893A/ja
Priority to TW104125938A priority patent/TW201617630A/zh
Priority to US14/837,534 priority patent/US20160064916A1/en
Priority to CN201510543769.2A priority patent/CN105388386A/zh
Priority to KR1020150121811A priority patent/KR20160026790A/ko
Publication of JP2016050893A publication Critical patent/JP2016050893A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/12—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to underload or no-load

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Protection Of Static Devices (AREA)

Abstract

【課題】電源電圧の変動などにより負荷ショート検出回路と負荷オープン検出回路が誤検出をしても、誤った検出結果を出力することを防止することが出来る検出回路を備えた半導体装置を提供すること。【解決手段】負荷のショートを検出する負荷ショート検出回路と、負荷のオープンを検出する負荷オープン検出回路と、負荷ショート検出回路と負荷オープン検出回路の出力信号を出力端子に出力する論理回路を備え、論理回路は負荷オープン検出回路と負荷ショート検出回路の出力が検出論理であるときは、出力端子に非検出論理の信号を出力する構成とした。【選択図】図１

Description

本発明は、接続される負荷のオープン及びショートを検出する検出回路及び半導体装置に関する。
図３は、従来の検出回路を備えた半導体装置の回路図である。従来の検出回路を備えた半導体装置は、電圧入力端子Ｔ１と電圧出力端子Ｔ２の間に接続されたＭＯＳトランジスタ１と、制御回路２と、電圧出力端子Ｔ２に接続された負荷と接地端子のショートを検出する負荷ショート検出回路３と、負荷のオープンを検出する負荷オープン検出回路４と、それら検出回路の出力信号を出力端子Ｔ３に出力する論理回路５とを備えている。
従来の検出回路を備えた半導体装置は、電圧出力端子Ｔ２に接続された負荷と接地端子のショートを負荷ショート検出回路３が検出すると、または負荷のオープンを負荷オープン検出回路４が検出すると、それら検出回路の出力信号を論理回路５（ＯＲ回路）が出力端子Ｔ３に出力する。
特開平６−２８９０８７号公報
検出回路を備えた半導体装置は、負荷のショートやオープンの検出信号を出力すると、その信号を受ける回路は、電源電圧を遮断したり、動作を停止したりして、安全のための処理を行う。
しかしながら、上述の検出回路を備えた半導体装置は、例えば、電源電圧の変動などによって、負荷ショート検出回路３と負荷オープン検出回路４が誤検出する可能性がるが、同時に検出信号を出力する明らかな誤検出であるにもかかわらず、論理回路５（ＯＲ回路）が出力端子Ｔ３に出力してしまう、といった課題があった。半導体装置は、安全のための処理を行うと、動作を停止したり、通常動作に復帰しないといった損傷を受けたりすることがある。
本発明は、以上のような課題を解決するために考案されたものであり、誤った検出結果を出力することがない検出回路を備えた半導体装置を提供するものである。
従来の課題を解決するために、本発明の検出回路を備えた半導体装置は以下のような構成とした。
負荷のショートを検出する負荷ショート検出回路と、負荷のオープンを検出する負荷オープン検出回路と、負荷ショート検出回路と負荷オープン検出回路の出力信号を出力端子に出力する論理回路を備え、論理回路は負荷オープン検出回路と負荷ショート検出回路の出力が検出論理であるときは、出力端子に非検出論理の信号を出力する構成とした。
本発明の検出回路を備えた半導体装置によれば、電源電圧の変動などによりショート検出回路とオープン検出回路が誤検出をしても、誤った検出結果を出力することを防止することが出来る。
本実施形態の検出回路を備えた半導体装置の回路図である。 本実施形態の検出回路を備えた半導体装置の他の例を示す回路図である。 従来の検出回路を備えた半導体装置の回路図である。
以下、本実施形態について、図面を参照して説明する。
図１は、本実施形態の検出回路を備えた半導体装置の回路図である。
本実施形態の検出回路を備えた半導体装置は、電圧入力端子Ｔ１と、電圧出力端子Ｔ２と、出力端子Ｔ３と、ＭＯＳトランジスタ１と、制御回路２と、負荷ショート検出回路３と、負荷オープン検出回路４と、論理回路１０とを備えている。論理回路１０は、ＯＲ回路１１、１４と、インバータ１２、１３と、ＡＮＤ回路１５とを備えている。
検出回路は、電圧出力端子Ｔ２に接続される負荷が外れた（負荷オープン）ことや、短絡した（負荷ショート）ことを検出して、出力端子Ｔ３に検出信号を出力する。
電圧入力端子Ｔ１は、電源電圧が入力される。電圧出力端子Ｔ２は、電圧入力端子Ｔ１入力された電源電圧がＭＯＳトランジスタ１を介して出力される。制御回路２は、ＭＯＳトランジスタ１を制御して、電圧出力端子Ｔ２の出力電圧を制御する。負荷ショート検出回路３は、異常を検出したとき検出信号を出力する。負荷オープン検出回路４は、異常を検出したとき検出信号を出力する。論理回路１０は、それらの検出信号を出力端子Ｔ３に出力する。また、論理回路１０は、それらの検出信号を制御回路２にも出力する。
ＭＯＳトランジスタ１は、電圧入力端子Ｔ１と電圧出力端子Ｔ２の間に接続される。制御回路２は、出力端子がＭＯＳトランジスタ１のゲートに接続される。負荷ショート検出回路３は、入力端子が電圧出力端子Ｔ２に接続される。負荷オープン検出回路４は、入力端子が電圧出力端子Ｔ２に接続される。論理回路１０は、第一入力端子が負荷ショート検出回路３の出力端子に接続され、第二入力端子が負荷オープン検出回路４の出力端子に接続され、出力端子が出力端子Ｔ３に接続される。ＯＲ回路１１は、入力端子が第一入力端子と第二入力端子に接続される。インバータ１２は、入力端子が第一入力端子に接続される。インバータ１３は、入力端子が第二入力端子に接続される。ＯＲ回路１４は、入力端子がインバータ１２、１３の出力端子に接続される。ＡＮＤ回路１５は、入力端子がＯＲ回路１１、１４の出力端子に接続され、出力端子は出力端子Ｔ３に接続される。
次に、本実施形態の検出回路の動作について説明する。負荷ショート検出回路３と負荷オープン検出回路４の検出信号をＨｉレベルとして説明する。
負荷ショート検出回路３または負荷オープン検出回路４のどちらかが異常を検出したとき、ＯＲ回路１１、１４はどちらかの入力信号がＨｉなので、出力信号は検出論理のＨｉになる。従って、ＡＮＤ回路１５は、出力端子Ｔ３に検出論理のＨｉレベルの信号を出力する。
次に、電源電圧の変動などによって、負荷ショート検出回路３と負荷オープン検出回路４が誤検出した場合について説明する。このとき、負荷ショート検出回路３と負荷オープン検出回路４は、同時にＨｉレベルの検出信号を出力する。第一入力端子と第二入力端子が同時にＨｉレベルを入力されたとき、ＯＲ回路１１はＨｉレベルの検出信号を出力するが、ＯＲ回路１４はどちらの入力信号もＬｏなので、Ｌｏレベルの非検出信号を出力する。従って、ＡＮＤ回路１５は、出力端子Ｔ３に非検出論理のＬｏレベルの信号を出力する。
以上説明したように、本実施形態の検出回路を備えた半導体装置は、電源電圧の変動などにより負荷ショート検出回路と負荷オープン検出回路が誤検出をしても、誤った検出結果を出力することを防止することが出来る。
図２は、本実施形態の検出回路を備えた半導体装置の他の例を示す回路図である。
図２の検出回路を備えた半導体装置は、電圧入力端子Ｔ１と、電圧出力端子Ｔ２と、出力端子Ｔ３と、ＭＯＳトランジスタ１と、制御回路２と、負荷ショート検出回路３と、負荷オープン検出回路４と、論理回路２０とを備えている。論理回路２０は、ＯＲ回路１１、１４と、インバータ２１、２２と、ＡＮＤ回路２３、２４と、ＯＲ回路２５とを備えている。
論理回路２０は、第一入力端子が負荷ショート検出回路３の出力端子に接続され、第二入力端子が負荷オープン検出回路４の出力端子に接続され、出力端子が出力端子Ｔ３に接続される。インバータ２１は、入力端子が第二入力端子に接続される。インバータ２２は、入力端子が第一入力端子に接続される。ＡＮＤ回路２３は、入力端子が第一入力端子とインバータ２１の出力端子に接続される。ＡＮＤ回路２４は、入力端子が第二入力端子とインバータ２２の出力端子に接続される。ＯＲ回路２５は、入力端子がＡＮＤ回路２３、２４の出力端子に接続され、出力端子は出力端子Ｔ３に接続される。
論理回路２０をこのように構成すると、負荷オープン検出回路４の出力信号が検出論理にあるときは負荷ショート検出回路３の出力を非検出論理とし、負荷ショート検出回路３の出力信号が検出論理にあるときは負荷オープン検出回路４の出力を非検出論理とする。
従って、図２の検出回路は、負荷オープン検出回路と負荷ショート検出回路の出力が検出論理であるとき、出力端子Ｔ３から非検出論理の信号を出力する。すなわち、図１の検出回路と同様の効果を得ることが出来る。
２ 制御回路
３ ショート検出回路
４ オープン検出回路
１０、２０ 論理回路

Claims (3)

  1. 電圧出力端子に接続された負荷のオープンとショートを検出する検出回路であって、
    前記負荷のショートを検出する負荷ショート検出回路と、
    前記負荷のオープンを検出する負荷オープン検出回路と、
    前記負荷ショート検出回路と前記負荷オープン検出回路の出力信号を出力端子に出力する論理回路と、を備え、
    前記論理回路は、前記負荷オープン検出回路と前記負荷ショート検出回路の出力が検出論理であるときは、前記出力端子から非検出論理の信号を出力する
    ことを特徴とする検出回路。
  2. 前記負荷オープン検出回路の出力信号が検出論理にあるときは、前記負荷ショート検出回路の出力を非検出論理とし、
    前記負荷ショート検出回路の出力信号が検出論理にあるときは、前記負荷オープン検出回路の出力を非検出論理とする、
    ことを特徴とする請求項１記載の検出回路。
  3. 請求項１または２記載の検出回路を備えた半導体装置。
JP2014177504A 2014-09-01 2014-09-01 検出回路及び半導体装置 Pending JP2016050893A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014177504A JP2016050893A (ja) 2014-09-01 2014-09-01 検出回路及び半導体装置
TW104125938A TW201617630A (zh) 2014-09-01 2015-08-10 檢測電路及半導體裝置
US14/837,534 US20160064916A1 (en) 2014-09-01 2015-08-27 Detection circuit and semiconductor device
CN201510543769.2A CN105388386A (zh) 2014-09-01 2015-08-28 检测电路和半导体装置
KR1020150121811A KR20160026790A (ko) 2014-09-01 2015-08-28 검출 회로 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014177504A JP2016050893A (ja) 2014-09-01 2014-09-01 検出回路及び半導体装置

Publications (1)

Publication Number Publication Date
JP2016050893A true JP2016050893A (ja) 2016-04-11

Family

ID=55403623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014177504A Pending JP2016050893A (ja) 2014-09-01 2014-09-01 検出回路及び半導体装置

Country Status (5)

Country Link
US (1) US20160064916A1 (ja)
JP (1) JP2016050893A (ja)
KR (1) KR20160026790A (ja)
CN (1) CN105388386A (ja)
TW (1) TW201617630A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646077A (zh) * 2016-11-18 2017-05-10 深圳市有方科技股份有限公司 一种检测负载开短路的检测装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4143097C3 (de) * 1991-12-27 1999-10-07 Aenea Angewandte En Und Automa Anordnung und Anzeige zur Ortsbestimmung defekter Lampen in Flugplatzbefeuerungsanlagen mit digitalem Lampen-"Intakt"-Signal
JP2974104B2 (ja) 1993-04-02 1999-11-08 矢崎総業株式会社 インテリジェントパワスイッチ用回路
JP5005275B2 (ja) * 2006-07-03 2012-08-22 東芝機械株式会社 デジタルフィルタ装置、位相検出装置、位置検出装置、ａｄ変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。
US7895560B2 (en) * 2006-10-02 2011-02-22 William Stuart Lovell Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects

Also Published As

Publication number Publication date
CN105388386A (zh) 2016-03-09
KR20160026790A (ko) 2016-03-09
TW201617630A (zh) 2016-05-16
US20160064916A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
US10473710B2 (en) Desaturation detection circuit and desaturation circuit monitoring function
US20170019092A1 (en) Semiconductor device
US9103888B2 (en) Protection circuit and gate driving circuit for semiconductor switching device
US9722600B2 (en) Driving circuit of switching device for electric power control
US10666148B2 (en) Detecting current magnitude and direction in a non-isolated DC/DC converter
JP2017525243A (ja) スイッチングトランジスタの短絡不良を検出するための回路及び方法
GB2577794A8 (en) Voltage detector system
US7847632B2 (en) Short-circuit detecting circuit
US8624623B2 (en) Apparatus having error detection in sequential logic
CN104579259B (zh) 时钟信号丢失检测电路
JP2016050893A (ja) 検出回路及び半導体装置
CN111130515B (zh) 一种多输入保护电路、输入控制电路以及电子设备
US20100164559A1 (en) Power-on circuit
JP2009266038A (ja) 信号出力装置
JPWO2015104921A1 (ja) 車載用電子制御装置
US20210149473A1 (en) Power module
TWI556251B (zh) And a semiconductor device having a semiconductor memory circuit
TWI644515B (zh) 電壓切換裝置及方法
KR102169465B1 (ko) 반도체 장치의 파워 업 회로
US20140265630A1 (en) Phase detection circuit
KR102543278B1 (ko) 플로팅 n웰 회로 및 이를 포함하는 전자 소자
JP5391955B2 (ja) 半導体装置
KR101306866B1 (ko) 역전류 검출기 오작동 방지회로
JP2016021730A (ja) 故障検出回路
US10425067B2 (en) Memory device and method for operating a memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112