JP2016042587A - Dummy frame, evaluation method of resin mold, evaluation method of molding metal die, and manufacturing method of molding metal die - Google Patents
Dummy frame, evaluation method of resin mold, evaluation method of molding metal die, and manufacturing method of molding metal die Download PDFInfo
- Publication number
- JP2016042587A JP2016042587A JP2015212443A JP2015212443A JP2016042587A JP 2016042587 A JP2016042587 A JP 2016042587A JP 2015212443 A JP2015212443 A JP 2015212443A JP 2015212443 A JP2015212443 A JP 2015212443A JP 2016042587 A JP2016042587 A JP 2016042587A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- dummy frame
- resin
- metal plate
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 title claims abstract description 164
- 229920005989 resin Polymers 0.000 title claims abstract description 164
- 239000002184 metal Substances 0.000 title claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 70
- 238000000465 moulding Methods 0.000 title claims description 57
- 238000011156 evaluation Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 150
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 39
- 238000012545 processing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 15
- 239000000047 product Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Abstract
Description
本発明は、複数の半導体チップを実装した半導体実装基板の封止樹脂を評価するために用いられるダミーフレーム、及び、そのダミーフレームを用いた樹脂モールド方法に関する。 The present invention relates to a dummy frame used for evaluating a sealing resin of a semiconductor mounting substrate on which a plurality of semiconductor chips are mounted, and a resin molding method using the dummy frame.
半導体実装基板に対して樹脂モールドを行う際には、使用される金型、及び、樹脂の材料や圧力などの諸条件を評価して調整する必要がある。従来、樹脂モールドの評価及び調整を行う場合、実際に半導体チップをワイヤボンディング又はフリップチップで実装した半導体実装基板を用いていた。 When resin molding is performed on a semiconductor mounting substrate, it is necessary to evaluate and adjust various conditions such as a mold to be used and a resin material and pressure. Conventionally, when evaluating and adjusting a resin mold, a semiconductor mounting substrate in which a semiconductor chip is actually mounted by wire bonding or flip chip has been used.
一方、特許文献１には、１ショット成形分のリードフレームの不足部にダミーフレームを供給して樹脂モールドを行い、樹脂モールドされた成形品をリードフレームとダミーフレームに分けて収納するダミーフレームの供給収納機構を備えた樹脂モールド装置が開示されている。 On the other hand, Patent Document 1 discloses a dummy frame that supplies a dummy frame to an insufficient portion of a lead frame for one shot molding and performs resin molding, and separates and molds the resin molded molded product into a lead frame and a dummy frame. A resin molding apparatus having a supply and storage mechanism is disclosed.
しかしながら、実際に半導体チップが半導体実装基板を用いて樹脂モールドの評価及び調整を行おうとすると、樹脂モールドの評価開始時という早い段階から実際の半導体実装基板を用意する必要がある。一方、半導体チップが実装されていない基板を用いて樹脂モールドの評価を行うと、半導体チップが実装された半導体実装基板とはその対象が異なるため、樹脂モールドの正確な評価が困難となる。 However, when the semiconductor chip actually tries to evaluate and adjust the resin mold using the semiconductor mounting substrate, it is necessary to prepare the actual semiconductor mounting substrate from the early stage of the evaluation of the resin mold. On the other hand, when a resin mold is evaluated using a substrate on which a semiconductor chip is not mounted, the target is different from that of a semiconductor mounting substrate on which a semiconductor chip is mounted, so that accurate evaluation of the resin mold becomes difficult.
そこで本発明は、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を高精度に評価可能なダミーフレーム及びそのダミーフレームを用いた樹脂モールド方法を提供する。 Therefore, the present invention provides a dummy frame capable of evaluating a semiconductor chip sealing resin with high accuracy without using an actual semiconductor mounting substrate, and a resin molding method using the dummy frame.
本発明の一側面としてのダミーフレームは、少なくとも１つの半導体チップを実装した半導体実装基板の封止樹脂を評価するために用いられるダミーフレームであって、前記半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体チップを模した少なくとも１つの凸部と、を有する。 A dummy frame as one aspect of the present invention is a dummy frame used for evaluating a sealing resin of a semiconductor mounting substrate on which at least one semiconductor chip is mounted, and is a planar metal imitating the semiconductor mounting substrate A plate, and at least one convex portion that is formed integrally with the metal plate and imitates the semiconductor chip.
本発明の他の側面としての樹脂モールド方法は、半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体実装基板に実装される半導体チップを模した少なくとも１つの凸部と、を有するダミーフレームを用いた樹脂モールド方法であって、前記ダミーフレームを用いて樹脂モールドを行う工程と、前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、前記ダミーフレームを用いて得られた前記樹脂モールドの評価結果に基づいて、実際の半導体チップを実装した半導体実装基板に対して樹脂モールドを行う工程と、を有する。 According to another aspect of the present invention, there is provided a resin molding method comprising: a planar metal plate simulating a semiconductor mounting substrate; and at least one simulating a semiconductor chip formed integrally with the metal plate and mounted on the semiconductor mounting substrate. A resin mold method using a dummy frame having two convex portions, the step of performing resin molding using the dummy frame, the step of evaluating the result of the resin mold using the dummy frame, And a step of performing resin molding on a semiconductor mounting substrate on which an actual semiconductor chip is mounted based on the evaluation result of the resin mold obtained using a dummy frame.
本発明の他の側面としてのモールド金型の製造方法は、半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体実装基板に実装される半導体チップを模した少なくとも１つの凸部と、を有するダミーフレームを用いたモールド金型の製造方法であって、前記モールド金型を用いて前記ダミーフレームをクランプして樹脂モールドを行う工程と、前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、前記ダミーフレームを用いて得られた前記樹脂モールドの評価結果に基づいて、前記モールド金型を加工する工程と、を有する。 According to another aspect of the present invention, there is provided a method for manufacturing a mold, comprising a planar metal plate simulating a semiconductor mounting substrate, and a semiconductor chip formed integrally with the metal plate and mounted on the semiconductor mounting substrate. A method of manufacturing a mold using a dummy frame having at least one protrusion, wherein the dummy frame is clamped using the mold and resin molding is performed. A step of evaluating the result of the resin mold used, and a step of processing the mold die based on the evaluation result of the resin mold obtained using the dummy frame.
本発明の他の目的及び特徴は、以下の実施例において説明される。 Other objects and features of the present invention are illustrated in the following examples.
本発明によれば、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を高精度に評価可能なダミーフレーム及びそのダミーフレームを用いた樹脂モールド方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the resin mold method using the dummy frame which can evaluate the sealing resin of a semiconductor chip with high precision can be provided, without using an actual semiconductor mounting substrate.
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each figure, the same members are denoted by the same reference numerals, and redundant description is omitted.
まず、図１を参照して、本発明の実施例１におけるダミーフレーム及び樹脂モールド方法の対象となる半導体実装基板について説明する。図１は、本実施例における半導体実装基板の概略構成図である。図１（ａ）は平面図、図１（ｂ）は断面図、図１（ｃ）は他の形態の半導体実装基板の断面図である。図１（ｂ）、（ｃ）はそれぞれ、図１（ａ）中のＩ−Ｉ切断面に相当する。 First, with reference to FIG. 1, a dummy frame and a semiconductor mounting substrate that is a target of a resin molding method in Embodiment 1 of the present invention will be described. FIG. 1 is a schematic configuration diagram of a semiconductor mounting substrate in the present embodiment. 1A is a plan view, FIG. 1B is a cross-sectional view, and FIG. 1C is a cross-sectional view of another embodiment of a semiconductor mounting substrate. FIGS. 1B and 1C correspond to the II cut surface in FIG.
図１（ａ）に示されるように、半導体実装基板１１において、基板１０は、例えば縦７０ｍｍ、横２４０ｍｍの長方形の形状を有する。基板１０の上には、複数の半導体チップ１２（本実施例では縦３個、横１１個の半導体チップ）が格子状に配列されている。なお、本実施例では複数の半導体チップが搭載されているが、本実施例はこれに限定されるものではなく、少なくとも一つの半導体チップが実装されている半導体実装基板に対して適用可能である。また、基板１０の四隅にはパイロット孔１４が形成されている。図１（ｂ）に示されるように、基板１０とその上に実装されている複数の半導体チップ１２のそれぞれとの間は、金ワイヤなどのワイヤ１６を用いて電気的に接続されている。図１（ｃ）に示されるように、他の形態の半導体実装基板１１ａでは、複数の半導体チップ１２がフリップチップで基板１０の上に実装され、導電性接着剤１７を用いて基板１０との間で電気的に接続されている。 As shown in FIG. 1A, in the semiconductor mounting substrate 11, the substrate 10 has, for example, a rectangular shape having a length of 70 mm and a width of 240 mm. A plurality of semiconductor chips 12 (three vertical and 11 horizontal semiconductor chips in this embodiment) are arranged on the substrate 10 in a lattice pattern. In the present embodiment, a plurality of semiconductor chips are mounted. However, the present embodiment is not limited to this, and can be applied to a semiconductor mounting substrate on which at least one semiconductor chip is mounted. . Pilot holes 14 are formed at the four corners of the substrate 10. As shown in FIG. 1B, the substrate 10 and each of the plurality of semiconductor chips 12 mounted thereon are electrically connected using wires 16 such as gold wires. As shown in FIG. 1C, in another form of semiconductor mounting substrate 11a, a plurality of semiconductor chips 12 are flip-chip mounted on the substrate 10, and the conductive adhesive 17 is used to connect the substrate 10 to the substrate 10. Are electrically connected between.
次に、図２を参照して、樹脂モールドされた半導体実装基板について説明する。図２は、本実施例における樹脂モールドされた半導体実装基板の概略構成図である。図２（ａ）は平面図であり、図２（ｂ）〜（ｇ）はそれぞれ異なる形態を示す断面図である。図２（ｂ）〜（ｇ）はそれぞれ、図２（ａ）中のＩＩ−ＩＩ切断面に相当する。 Next, a resin-molded semiconductor mounting substrate will be described with reference to FIG. FIG. 2 is a schematic configuration diagram of a resin-molded semiconductor mounting substrate in the present embodiment. Fig.2 (a) is a top view and FIG.2 (b)-(g) is sectional drawing which shows a different form, respectively. 2B to 2G correspond to the II-II cut surface in FIG.
図２（ａ）に示されるように、半導体実装基板１１は、複数の半導体チップ１２の全てを覆うように樹脂２０によりモールドされる。図２（ｂ）の形態では、ワイヤ１６で接続された複数の半導体チップ１２が基板１０に実装され、樹脂２０ｂは半導体チップ１２の全てを覆うように基板１０上にモールドされる。図２（ｃ）の形態では、図２（ｂ）と同様に、樹脂２０ｃは基板１０の一方の面（上面）に配列された半導体チップ１２の全てを覆うように基板１０上にモールドされる。更に、樹脂２０ｃは基板１０の他方の面（下面）にもモールドされている。図２（ｄ）の形態では、ワイヤ１６で接続された複数の半導体チップ１２のそれぞれの上に放熱板１５が配置されている。樹脂２０ａは、半導体チップ１２を覆って放熱板１５の上部が露出するように、基板１０上にモールドされる。 As shown in FIG. 2A, the semiconductor mounting substrate 11 is molded with a resin 20 so as to cover all of the plurality of semiconductor chips 12. 2B, a plurality of semiconductor chips 12 connected by wires 16 are mounted on the substrate 10, and the resin 20b is molded on the substrate 10 so as to cover all of the semiconductor chips 12. In the form of FIG. 2C, as in FIG. 2B, the resin 20c is molded on the substrate 10 so as to cover all of the semiconductor chips 12 arranged on one surface (upper surface) of the substrate 10. . Further, the resin 20c is also molded on the other surface (lower surface) of the substrate 10. In the form of FIG. 2D, the heat sink 15 is disposed on each of the plurality of semiconductor chips 12 connected by the wires 16. The resin 20a is molded on the substrate 10 so as to cover the semiconductor chip 12 and expose the upper portion of the heat sink 15.
図２（ｅ）の形態では、複数の半導体チップ１２がフリップチップで基板１０上に導電性接着剤１７を介して実装されている。樹脂２０ｅは、複数の半導体チップ１２の全てを覆うように基板１０上にモールドされている。図２（ｆ）の形態では、図２（ｅ）と同様に、複数の半導体チップ１２がフリップチップで実装されている。ただし図２（ｅ）とは異なり、樹脂２０ｆは、実装された半導体チップ１２の上面（基板実装面とは反対側の面）が露出するように基板１０上にモールドされている。図２（ｇ）の形態では、フリップチップで実装された複数の半導体チップ１２のそれぞれの上に放熱板１５が配置されている。樹脂２０ｇは、半導体チップ１２を覆って放熱板１５の上部が露出するように、基板１０上にモールドされる。 In the form of FIG. 2E, a plurality of semiconductor chips 12 are mounted on the substrate 10 via a conductive adhesive 17 in a flip chip manner. The resin 20e is molded on the substrate 10 so as to cover all of the plurality of semiconductor chips 12. In the form of FIG. 2 (f), a plurality of semiconductor chips 12 are mounted in a flip chip as in FIG. 2 (e). However, unlike FIG. 2E, the resin 20f is molded on the substrate 10 so that the upper surface (surface opposite to the substrate mounting surface) of the mounted semiconductor chip 12 is exposed. In the form of FIG. 2G, the heat sink 15 is arranged on each of the plurality of semiconductor chips 12 mounted by flip chip. The resin 20g is molded on the substrate 10 so as to cover the semiconductor chip 12 and expose the upper portion of the heat sink 15.
次に、図３及び図４を参照して、本実施例におけるダミーフレームについて説明する。図３は、本実施例におけるダミーフレームの概略平面図であり、図４はダミーフレームの概略断面図であり、図３（ａ）中のＩＶ−ＩＶ切断面に相当する。ダミーフレーム１１０は、複数の半導体チップを実装した半導体実装基板のモールド樹脂を評価するために用いられる。 Next, the dummy frame in the present embodiment will be described with reference to FIGS. FIG. 3 is a schematic plan view of the dummy frame in the present embodiment, and FIG. 4 is a schematic cross-sectional view of the dummy frame, which corresponds to the IV-IV cut plane in FIG. The dummy frame 110 is used for evaluating a mold resin of a semiconductor mounting substrate on which a plurality of semiconductor chips are mounted.
図３（ａ）に示されるように、ダミーフレーム１１０は、半導体実装基板を模した平面状の金属板１００を備える。金属板１００は、実際の半導体実装基板と同様の大きさを有する。例えば、縦７０ｍｍ、横２４０ｍｍの大きさを有する半導体実装基板を模したダミーフレームとして用いる場合には、このダミーフレームは、縦７０ｍｍ、横２４０ｍｍの大きさとして作製される。また、金属板１００は例えばＳＬＤ材質から構成され、その表面にはクロムめっきが施されている。金属板１００の表面上には、半導体チップを模した（擬似チップ形状の）少なくとも一つの凸部１２０が格子状に配列（搭載）されている。本実施例において、金属板１００の上には縦３個、横１１個の凸部１２０が設けられているが、これに限定されるものではない。模倣の対象となる半導体実装基板に実装される半導体チップの個数に応じて、他の個数の凸部を設けることができる。また、ダミーフレーム１１０の四隅のそれぞれには、パイロット孔を模した孔部１４０が形成されている。 As shown in FIG. 3A, the dummy frame 110 includes a planar metal plate 100 imitating a semiconductor mounting substrate. The metal plate 100 has the same size as an actual semiconductor mounting substrate. For example, when used as a dummy frame imitating a semiconductor mounting substrate having a size of 70 mm in length and 240 mm in width, the dummy frame is manufactured in a size of 70 mm in length and 240 mm in width. The metal plate 100 is made of, for example, an SLD material, and the surface thereof is chrome plated. On the surface of the metal plate 100, at least one convex portion 120 simulating a semiconductor chip (in a pseudo chip shape) is arranged (mounted) in a lattice shape. In this embodiment, three vertical and 11 horizontal protrusions 120 are provided on the metal plate 100, but the present invention is not limited to this. Depending on the number of semiconductor chips mounted on the semiconductor mounting substrate to be imitated, other numbers of convex portions can be provided. In addition, holes 140 simulating pilot holes are formed at the four corners of the dummy frame 110.
図３（ｂ）は、他の実施形態におけるダミーフレーム１１０ａの平面図を示している。ダミーフレーム１１０ａは、金属板１００ａの端部近傍の一辺に凹部１８０が形成されている点で、図３（ａ）に示されるダミーフレーム１１０とは異なる。凹部１８０は、オーバーフローキャビティとして設けられている。図３（ｂ）において、二つの凹部１８０が金属板１００ａの下端の近傍に形成されているが、これに限定されるものではなく、一つの凹部１８０として形成してもよい。また、右端や左端の短辺にも同様の凹部１８０を形成することもできる。 FIG. 3B shows a plan view of a dummy frame 110a according to another embodiment. The dummy frame 110a is different from the dummy frame 110 shown in FIG. 3A in that a recess 180 is formed on one side near the end of the metal plate 100a. The recess 180 is provided as an overflow cavity. In FIG. 3B, the two recesses 180 are formed in the vicinity of the lower end of the metal plate 100a. However, the present invention is not limited to this, and may be formed as one recess 180. A similar recess 180 can also be formed on the short side of the right end or the left end.
ダミーフレーム１１０の厚さは、金型や対象とする半導体実装基板に応じて、種々のものを選択することが可能である。例えば、樹脂モールドの際に、金型における下型ライナーを外さずにダミーフレームを使用する場合、図４（ａ）に示されるように、例えば０．１〜０．３ｍｍ程度の厚さｄ１を有する金属板１００ｂが用いられる。一方、樹脂モールドの際に、下型ライナーを外してダミーフレームを使用する場合、図４（ｂ）に示されるように、例えば３．１〜３．３ｍｍ程度の厚さｄ２を有する金属板１００ｃが用いられる。ダミーフレームの金属板は、薄くなると金属板に反りが発生しやすく、結果として割れやすくなる。このため、耐性を考慮すると、金属板はできるだけ厚くすることが好ましい。ただし、通常の金型で使用可能に構成するため、金属板は、下型ライナーを外して使用する場合には、例えば２〜１５ｍｍ程度の厚さに設定される。 Various thicknesses of the dummy frame 110 can be selected according to the mold and the target semiconductor mounting substrate. For example, when using a dummy frame without removing the lower mold liner in the mold during resin molding, as shown in FIG. 4A, the thickness d 1 is about 0.1 to 0.3 mm, for example. A metal plate 100b having the following is used. On the other hand, when using a dummy frame with the lower mold liner removed during resin molding, as shown in FIG. 4B, a metal plate having a thickness d 2 of about 3.1 to 3.3 mm, for example. 100c is used. When the metal plate of the dummy frame is thin, the metal plate is likely to be warped, and as a result, the metal plate is easily cracked. For this reason, it is preferable to make the metal plate as thick as possible in consideration of resistance. However, since it is configured to be usable with a normal mold, the metal plate is set to a thickness of, for example, about 2 to 15 mm when used with the lower mold liner removed.
図４（ｃ）は、金属板１００の上に形成された一つの凸部１２０ａの拡大図である。図４（ｃ）に示されるように、凸部１２０ａの側面の傾斜方向と金属板１００の平面に直交方向とがなす角度αは１０°に設定される。ただし本実施例はこれに限定されるものではなく、樹脂や半導体チップの種類に応じて、角度αを１０°以外の角度に設定してもよい。 FIG. 4C is an enlarged view of one convex portion 120 a formed on the metal plate 100. As shown in FIG. 4C, the angle α formed between the direction of inclination of the side surface of the convex portion 120a and the direction orthogonal to the plane of the metal plate 100 is set to 10 °. However, the present embodiment is not limited to this, and the angle α may be set to an angle other than 10 ° according to the type of resin or semiconductor chip.
次に、図５乃至図１４を参照して、本実施例のダミーフレーム（及び、半導体実装基板）の樹脂モールド時に用いられる金型について説明する。図５は、ダミーフレームを設置する前の金型の概略断面図である。図６は、下型ライナーを用いてダミーフレームを設置した状態における金型の概略断面図である。図７は、下型ライナーを用いずにダミーフレームを設置した状態における金型の概略断面図である。図８は、ダミーフレームをクランプした状態における金型の概略断面図である。 Next, with reference to FIG. 5 thru | or FIG. 14, the metal mold | die used at the time of the resin molding of the dummy frame (and semiconductor mounting board | substrate) of a present Example is demonstrated. FIG. 5 is a schematic cross-sectional view of the mold before the dummy frame is installed. FIG. 6 is a schematic cross-sectional view of a mold in a state where a dummy frame is installed using a lower mold liner. FIG. 7 is a schematic cross-sectional view of a mold in a state where a dummy frame is installed without using a lower mold liner. FIG. 8 is a schematic cross-sectional view of the mold in a state where the dummy frame is clamped.
図５乃至図８に示されるように、本実施例において、金型は上金型５０と下金型６０を備えて構成される。上金型５０は、センターブロック５１とキャビティブロック５２を有する。センターブロック５１には、カル５４とランナ５５の一部が形成されている。キャビティブロック５２には、ランナ５５の一部、ゲート５６、及び、キャビティ５３が形成されている。キャビティ５３は、トランスファモールドにより樹脂モールドされ、ダミーフレームの金属板１００を封止する樹脂の形状を決定する。 As shown in FIGS. 5 to 8, in this embodiment, the mold includes an upper mold 50 and a lower mold 60. The upper mold 50 has a center block 51 and a cavity block 52. The center block 51 is formed with a part of a cull 54 and a runner 55. A part of the runner 55, a gate 56, and a cavity 53 are formed in the cavity block 52. The cavity 53 is resin-molded by transfer molding, and determines the shape of the resin that seals the metal plate 100 of the dummy frame.
下金型６０は、チェイスブロック６２、及び、チェイスブロック６２の上に配置された下センターブロック６１を備える。一つの実施形態として、下金型６０は、図６に示されるようにチェイスブロック６２の上に配置された下型ライナー６３、及び、下型ライナー６３の上に配置された下キャビティブロック６４を備える。凸部１２０を備えたダミーフレーム１１０の金属板１００ｂは、下キャビティブロック６４の上に配置される。他の実施形態として、下金型６０は、図７に示されるようにチェイスブロック６２の上に直接配置された下キャビティブロック６４を備える。ダミーフレーム１１０の金属板１００ｃは、下キャビティブロック６４の上に配置される。図７に示される実施形態では、下型ライナー６３を使用せずにダミーフレームの樹脂モールドが行われる。なお、下型ライナー６３は、本実施例では３ｍｍの厚さを有するが、これに限定されるものではない。このように本実施例の金型は、上金型５０と下金型６０とを主体として構成されている。樹脂モールド時には、図８に示されるように、上金型５０と下金型６０とでダミーフレーム（金属板１００ｂ、１００ｃ）をクランプし（挟み）、キャビティ５３の内部に樹脂が充填される。 The lower mold 60 includes a chase block 62 and a lower center block 61 disposed on the chase block 62. In one embodiment, the lower mold 60 includes a lower mold liner 63 disposed on the chase block 62 and a lower cavity block 64 disposed on the lower mold liner 63 as shown in FIG. Prepare. The metal plate 100 b of the dummy frame 110 having the convex portion 120 is disposed on the lower cavity block 64. In another embodiment, the lower mold 60 includes a lower cavity block 64 disposed directly on the chase block 62 as shown in FIG. The metal plate 100 c of the dummy frame 110 is disposed on the lower cavity block 64. In the embodiment shown in FIG. 7, the resin molding of the dummy frame is performed without using the lower mold liner 63. The lower mold liner 63 has a thickness of 3 mm in this embodiment, but is not limited to this. As described above, the mold of this embodiment is mainly composed of the upper mold 50 and the lower mold 60. At the time of resin molding, as shown in FIG. 8, the dummy frame (metal plates 100 b and 100 c) is clamped (sandwiched) by the upper mold 50 and the lower mold 60, and the inside of the cavity 53 is filled with resin.
７０は、熱硬化性樹脂等をタブレット（円柱）状に成形した樹脂タブレットである。樹脂モールド時には、図５乃至図８に示されるように、予熱された下金型６０のポット６６内に樹脂タブレット７０を投入して、溶融させる。そして、プランジャ６８を上動させて溶融した樹脂を圧送することにより、上金型５０と下金型６０との間が樹脂で充填される。プランジャ６８は、トランスファ機構（不図示）によってポット６６に沿って上下に摺動可能に構成されている。なお、樹脂タブレット７０に代えて液状の熱硬化性樹脂をディスペンサ（不図示）で供給することができ、また、顆粒樹脂をポットに投入することもできる。プランジャ６８によって樹脂が圧送されることにより、溶融した樹脂は、カル５４、ランナ５５、及び、ゲート５６を介してキャビティ５３へ供給され、キャビティ５３の内部が樹脂で充填される。 Reference numeral 70 denotes a resin tablet obtained by molding a thermosetting resin or the like into a tablet (column) shape. At the time of resin molding, as shown in FIGS. 5 to 8, the resin tablet 70 is put into the pot 66 of the preheated lower mold 60 and melted. Then, the resin is filled between the upper mold 50 and the lower mold 60 by moving the plunger 68 upward to pump the molten resin. The plunger 68 is configured to be slidable up and down along the pot 66 by a transfer mechanism (not shown). In addition, it can replace with the resin tablet 70 and can supply a liquid thermosetting resin with a dispenser (not shown), and can also put granular resin into a pot. When the resin is pumped by the plunger 68, the molten resin is supplied to the cavity 53 through the cull 54, the runner 55, and the gate 56, and the inside of the cavity 53 is filled with the resin.
次に、図９乃至図１１を参照して、本実施例で用いられる金型の平面と断面図について説明する。本実施形態では、ボイドがキャビティ内に溜まりやすい等の何らかの問題が発生した場合や、発生する可能性が予測される場合に、オーバーフローキャビティとしての凹部を備えた上金型を加工製作する前に、オーバーフローキャビティを掘り込んだダミーフレームを製作する。そして、実験的に試し打ちを行い、結果が良好になることを確認した後、上金型にオーバーフローキャビティ凹部を加工する。 Next, with reference to FIG. 9 thru | or FIG. 11, the plane and sectional drawing of the metal mold | die used by a present Example are demonstrated. In this embodiment, when any problem such as the tendency of voids to collect in the cavity occurs or when the possibility of occurrence is predicted, before processing and manufacturing an upper mold having a recess as an overflow cavity A dummy frame is dug into the overflow cavity. Then, after experimentally testing and confirming that the result is good, an overflow cavity recess is formed in the upper mold.
図９は、本実施例における上金型５０ａの概略構成図であり、図９（ａ）は上金型５０ａの平面図、図９（ｂ）は図９（ａ）のＢ−Ｂ切断面における断面図を示す。上金型５０ａには、キャビティ凹部が加工されており、上金型５０ａの右半分は長辺に短辺を含むゲート流入辺以外の３箇所が加工され、左半分は長辺のみ加工した場合を示す。また図１０は、ダミーフレームを搭載した状態の下金型６０の概略構成図であり、図１０（ａ）は下金型６０の平面図、図１０（ｂ）は図１０（ａ）のＢ−Ｂ切断面における断面図を示す。また図１１は、図９の上金型及び図１０の下金型を用いた樹脂モールド方法の概略構成図であり、図１１（ａ）は下金型６０（図１０参照）と上金型５０とを用いてダミーフレームをクランプした状態、図１１（ｂ）は上金型５０ａ（図９参照）と下金型６０とを用いて半導体実装基板をクランプした状態を示す。なお、図１１（ｂ）に示される上金型５０ａにおいて、キャビティ凹部（オーバーフローキャビティ５７）は長辺のみに加工されている。 FIG. 9 is a schematic configuration diagram of the upper mold 50a in this embodiment, FIG. 9 (a) is a plan view of the upper mold 50a, and FIG. 9 (b) is a sectional view taken along the line BB of FIG. 9 (a). FIG. The upper mold 50a has a cavity recess, the right half of the upper mold 50a is machined at three locations other than the gate inflow side including the short side on the long side, and only the long side is machined on the left half Indicates. FIG. 10 is a schematic configuration diagram of the lower mold 60 in which a dummy frame is mounted. FIG. 10 (a) is a plan view of the lower mold 60, and FIG. 10 (b) is B in FIG. 10 (a). Sectional drawing in -B cut surface is shown. 11 is a schematic configuration diagram of a resin molding method using the upper mold of FIG. 9 and the lower mold of FIG. 10, and FIG. 11 (a) shows the lower mold 60 (see FIG. 10) and the upper mold. FIG. 11B shows a state in which the semiconductor mounting substrate is clamped by using the upper mold 50a (see FIG. 9) and the lower mold 60. FIG. In the upper mold 50a shown in FIG. 11B, the cavity recess (overflow cavity 57) is processed only on the long side.
図９に示されるように、上金型５０ａは、オーバーフローキャビティ５７が形成されたキャビティブロック５２ａ、及び、オーバーフローキャビティ５７、５８が形成されたキャビティブロック５２ｂを備える。このように上金型５０ａのキャビティブロック５２ｂには、オーバーフローキャビティ５７とは異なる端部（向かい合う両端部）において、オーバーフローキャビティ５８が形成されている。 As shown in FIG. 9, the upper mold 50a includes a cavity block 52a in which an overflow cavity 57 is formed, and a cavity block 52b in which overflow cavities 57 and 58 are formed. In this manner, the cavity block 52b of the upper mold 50a is formed with the overflow cavity 58 at the end portion (both opposite end portions) different from the overflow cavity 57.
図１０に示されるように、ダミーフレーム１１０ａ（金属板１００ａ）は、下金型６０の下キャビティブロック６４の上に搭載される。ダミーフレーム１１０ａの金属板１００ａにはオーバーフローキャビティとしての凹部１８０ａが形成されている。上金型５０と下金型６０を用いてダミーフレーム１１０ａをクランプすると、オーバーフローキャビティとしての凹部１８０ａがダミーフレーム１１０ａと上金型５０との間で形成される。なお、上金型のキャビティ５３の樹脂がダミーフレーム１１０ａの凹部１８０ａに流れ込むための重なりが必要である。また、凹部１８０ａとしては、樹脂硬化後剥離させるために上に１０度程度開いた凹部であることが望ましい。なお、上金型５０ａ（金型）にオーバーフローキャビティ５７、５８を形成するなどの加工を行うと、金型の形状を元に戻すことはできない。このため、ダミーフレーム１１０ａのように金属板１００ａにオーバーフローキャビティとしての凹部１８０ａを形成（試作）して樹脂モールドを評価し、その評価結果が好ましい場合に金型に加工を行うためのものである。 As shown in FIG. 10, the dummy frame 110 a (metal plate 100 a) is mounted on the lower cavity block 64 of the lower mold 60. A recess 180a as an overflow cavity is formed in the metal plate 100a of the dummy frame 110a. When the dummy frame 110 a is clamped using the upper mold 50 and the lower mold 60, a recess 180 a as an overflow cavity is formed between the dummy frame 110 a and the upper mold 50. It is necessary to overlap the resin in the cavity 53 of the upper mold so that the resin flows into the concave portion 180a of the dummy frame 110a. Moreover, as the recessed part 180a, it is desirable that it is a recessed part opened upward about 10 degree | times in order to make it peel after resin hardening. It should be noted that if processing such as forming the overflow cavities 57 and 58 in the upper mold 50a (mold) is performed, the shape of the mold cannot be restored. For this reason, a recess 180a as an overflow cavity is formed in the metal plate 100a as in the dummy frame 110a (prototype), and the resin mold is evaluated. When the evaluation result is preferable, the mold is processed. .
図１１（ａ）に示されるように、本実施形態では、オーバーフローキャビティ５７を備えた上金型を加工製作する前に、オーバーフローキャビティとしての凹部１８０ａを掘り込んだダミーフレーム（金属板１００ａ）を製作する。このとき、凹部１８０ａは、上金型５０のキャビティ５３と重なり合う領域を有し、キャビティ５３内の樹脂が凹部１８０ａへ流れるように構成されている。そして、実験的に試し打ちを行って結果が良好になることを確認した後、図１１（ｂ）に示されるようにオーバーフローキャビティ５７を備えた上金型５０ａを用いて、半導体実装基板（基板１０）に対する樹脂モールドを行う。これにより、低コストで効率的な樹脂モールド方法を提供することができる。 As shown in FIG. 11A, in this embodiment, before the upper mold having the overflow cavity 57 is processed and manufactured, a dummy frame (metal plate 100a) in which a recess 180a as an overflow cavity is dug is formed. To manufacture. At this time, the recess 180a has a region overlapping with the cavity 53 of the upper mold 50, and the resin in the cavity 53 is configured to flow into the recess 180a. Then, after experimentally testing and confirming that the result is good, as shown in FIG. 11B, a semiconductor mounting substrate (substrate) is used by using the upper mold 50a provided with the overflow cavity 57 as shown in FIG. Resin mold for 10) is performed. Thereby, a low-cost and efficient resin molding method can be provided.
次に、図１２及び図１３を参照して、本実施例で用いられる他の形態の金型について説明する。図１２は、本実施例における上金型５０ｂの概略構成図であり、図１２（ａ）は上金型５０ｂの平面図、図１２（ｂ）は図１２（ａ）のＢ−Ｂ切断面における断面図を示す。図１３は、下金型６０の概略構成図であり、図１３（ａ）は下金型６０の平面図を示す。図１３（ｂ）は図１３（ａ）のＢ−Ｂ切断面における断面図であり、図１２（ｂ）の上金型５０ｂと下金型６０とを用いてダミーフレームをクランプした状態を示す。 Next, with reference to FIG.12 and FIG.13, the metal mold | die of the other form used by a present Example is demonstrated. 12 is a schematic configuration diagram of the upper mold 50b in the present embodiment, FIG. 12 (a) is a plan view of the upper mold 50b, and FIG. 12 (b) is a cross-sectional view taken along the line BB of FIG. 12 (a). FIG. FIG. 13 is a schematic configuration diagram of the lower mold 60, and FIG. 13A is a plan view of the lower mold 60. 13B is a cross-sectional view taken along the line BB in FIG. 13A, and shows a state in which the dummy frame is clamped using the upper mold 50b and the lower mold 60 in FIG. .
図１２に示されるように、上金型５０ｂの左半分は、枝分かれランナ５５ａ及びゲート５６ａが形成されたキャビティブロック５２ｃを備える。また上金型５０ｂの右半分は、複数のランナ５５に共通の総ゲート５６ｂが形成されたキャビティブロック５２ｄを備える。本実施形態では、図１３（ａ）の二点鎖線で示されるように、各キャビティに個々１本のランナ及びゲートで樹脂封止をした場合に樹脂流動性に問題が発生したときは、実験的にゲートを枝分かれさせ、又は、総ゲート溝としての凹部をダミーフレームに形成している。図１３に示されるように、下金型６０の下キャビティブロック６４の一方（図１３中の左側の下キャビティブロック）の上には、ダミーフレーム１１０ｄ（金属板１００ｄ）が搭載される。また、下キャビティブロック６４の他方（図１３中の右側の下キャビティブロック）の上には、ダミーフレーム１１０ｅ（金属板１００ｅ）が搭載される。 As shown in FIG. 12, the left half of the upper mold 50b includes a cavity block 52c in which a branching runner 55a and a gate 56a are formed. The right half of the upper mold 50b includes a cavity block 52d in which a total gate 56b common to the plurality of runners 55 is formed. In this embodiment, as shown by the two-dot chain line in FIG. 13A, when a resin flow problem occurs when resin sealing is performed with each runner and gate in each cavity, an experiment is performed. Thus, the gate is branched or a recess as a total gate groove is formed in the dummy frame. As shown in FIG. 13, a dummy frame 110d (metal plate 100d) is mounted on one of the lower cavity blocks 64 of the lower mold 60 (the lower cavity block on the left side in FIG. 13). A dummy frame 110e (metal plate 100e) is mounted on the other side of the lower cavity block 64 (the lower cavity block on the right side in FIG. 13).
ダミーフレーム１１０ｄには、枝分かれランナ溝としての凹部１９０が形成されている。図１３（ｂ）に示されるように、金型を用いてダミーフレーム１１０ｄをクランプした際に、ダミーフレーム１１０ｄの凹部１９０は、上金型５０ｂのランナ５５ａ（ゲート５６ａ）と向かい合うように配置されている。ダミーフレーム１１０ｅには、総ゲート溝としての凹部１９５が形成されている。図１３（ｂ）に示されるように、金型を用いてダミーフレーム１１０ｅをクランプした際に、ダミーフレーム１１０ｅの凹部１９５は、上金型５０ｂの総ゲート５６ｂと向かい合うように配置されている。このような構成により、樹脂モールドの際に、樹脂の流動性を向上させることができる。 The dummy frame 110d has a recess 190 as a branching runner groove. As shown in FIG. 13B, when the dummy frame 110d is clamped using a mold, the recess 190 of the dummy frame 110d is arranged to face the runner 55a (gate 56a) of the upper mold 50b. ing. The dummy frame 110e has a recess 195 as a total gate groove. As shown in FIG. 13B, when the dummy frame 110e is clamped using a mold, the recesses 195 of the dummy frame 110e are disposed so as to face the total gate 56b of the upper mold 50b. With such a configuration, the fluidity of the resin can be improved during resin molding.
なお、上金型５０ｂ（金型）に枝分かれランナ５５ａや総ゲート５６ｂを形成するなどの加工を行うと、金型の形状を元に戻すことはできない。このため、ダミーフレーム１１０ｄ、１１０ｅに凹部１９０、１９５をそれぞれ形成（試作）して樹脂モールドを評価し、その評価結果が好ましい場合に金型に加工を行うように構成する。 Note that if the upper die 50b (die) is processed such as forming the branch runner 55a or the total gate 56b, the shape of the die cannot be restored. Therefore, the recesses 190 and 195 are respectively formed (trially manufactured) in the dummy frames 110d and 110e, the resin mold is evaluated, and the mold is processed when the evaluation result is preferable.
本実施例のダミーフレームは、金属板における封止樹脂の流入箇所に凹部が形成されていればよく、ランナ、ゲート、オーバーフローキャビティを決めるための実験用としてだけでなく、エアーベントの深さ、本数や位置を決めるためにも用いることができる。また、キャビティの樹脂量を決めるために実験的にキャビティ部分となる箇所にも凹部、又は、場合に拠っては凸部の大きさを変えて加工することも可能である。また、下パッケージの場合であっても同様にダミーフレームを加工することができるし、上下パッケージの場合にはダミーフレームのキャビティ部分に通し孔を形成して用いることができる。更に、本実施例は、マップ状の製品に限定されるものではなく、マトリクス配置の製品にも適用可能である。このように本実施例では、樹脂が流れるいずれの箇所でも、ダミーキャビティを使用して実験することが可能である。 The dummy frame of the present embodiment only needs to have a recess formed in the inflow portion of the sealing resin in the metal plate, not only for experiments for determining the runner, gate, and overflow cavity, but also the depth of the air vent, It can also be used to determine the number and position. Further, in order to determine the resin amount of the cavity, it is also possible to process the part which becomes the cavity part experimentally by changing the size of the concave part or the convex part depending on the case. Further, even in the case of the lower package, the dummy frame can be similarly processed. In the case of the upper and lower packages, a through hole can be formed in the cavity portion of the dummy frame. Further, the present embodiment is not limited to a map-like product, and can be applied to a product having a matrix arrangement. Thus, in this embodiment, it is possible to perform an experiment using a dummy cavity at any location where resin flows.
次に、図１４を参照して、本実施例におけるダミーフレームを用いた半導体実装基板の樹脂モールド方法について説明する。図１４は、本実施例における樹脂モールド方法（モールド成形方法）のフローチャートである。 Next, with reference to FIG. 14, the resin molding method of the semiconductor mounting board using the dummy frame in a present Example is demonstrated. FIG. 14 is a flowchart of a resin molding method (molding method) in the present embodiment.
まず、ステップＳ１０１において、金属板を加工して、所望の形状を有するダミーフレームを作製する。続いてステップＳ１０２において、所定の金型（上金型及び下金型）を用いて、ステップＳ１０１で作製されたダミーフレームをクランプして樹脂モールドを行い、その結果を評価する。この評価結果が好ましい場合（良）にはステップＳ１０４に進み、評価結果が好ましくない場合（不良）にはステップＳ１０３に進む。 First, in step S101, a metal plate is processed to produce a dummy frame having a desired shape. Subsequently, in step S102, a predetermined mold (upper mold and lower mold) is used to clamp the dummy frame produced in step S101 to perform resin molding, and the result is evaluated. If this evaluation result is favorable (good), the process proceeds to step S104. If the evaluation result is not desirable (bad), the process proceeds to step S103.
ステップＳ１０２における評価結果が好ましくない場合には、ステップＳ１０３においてパラメータ振りを行う。すなわち、樹脂モールドを行う際の各種条件を変更する。ここで各種条件とは、例えば、樹脂材料、樹脂モールド時の圧力と温度、半導体チップを模して搭載された凸部１２０の大きさ、金型のゲート形状などであるが、これらに限定されるものではない。 If the evaluation result in step S102 is not preferable, parameter assignment is performed in step S103. That is, various conditions for resin molding are changed. Here, the various conditions include, for example, a resin material, a pressure and temperature at the time of resin molding, a size of the convex portion 120 mounted to imitate a semiconductor chip, and a gate shape of a mold, but are not limited thereto. It is not something.
ステップＳ１０３におけるパラメータ振りが完了すると、ステップＳ１０１に戻り、ステップＳ１０３で設定された各種条件を満たすように（変更後の条件で）ダミーフレームを加工する。また、ステップＳ１０２において、所定の金型（変更後の金型）を用いて再度樹脂モールドを行い、その結果を評価する。評価結果が好ましくなるまで、すなわち「良」と判定されるまで、これらの工程を繰り返す。 When the parameter assignment in step S103 is completed, the process returns to step S101, and the dummy frame is processed so as to satisfy the various conditions set in step S103 (under the changed conditions). Further, in step S102, resin molding is performed again using a predetermined mold (modified mold), and the result is evaluated. These steps are repeated until the evaluation result becomes favorable, that is, until it is determined as “good”.
ステップＳ１０２において評価結果が好ましいと判定された場合には、ステップＳ１０４に進み、正規の半導体実装基板、すなわち実際の半導体チップが実装された半導体実装基板を用意する。ここで用意される半導体実装基板は、ステップＳ１０２で評価結果が好ましいと判定されたときに用いられたダミーフレームの形状に相当するものである。続いてステップＳ１０５において、ステップＳ１０２で用いた金型により、この半導体実装基板をクランプして樹脂モールドを行う。ステップＳ１０５では、ステップＳ１０２にて最終的に好ましいと判断されたとき同様の金型及び樹脂などの樹脂モールドの各種条件で、実際の樹脂モールドが行われる。 If it is determined in step S102 that the evaluation result is preferable, the process proceeds to step S104, and a regular semiconductor mounting board, that is, a semiconductor mounting board on which an actual semiconductor chip is mounted is prepared. The semiconductor mounting substrate prepared here corresponds to the shape of the dummy frame used when the evaluation result is determined to be preferable in step S102. Subsequently, in step S105, the semiconductor mounting substrate is clamped by the mold used in step S102 to perform resin molding. In step S105, an actual resin mold is performed under various conditions of a resin mold such as a mold and a resin when it is finally determined to be preferable in step S102.
ステップＳ１０５における樹脂モールドが好ましくない場合（不良）には、ステップＳ１０６に進み、金型の形状などの条件を修正する。条件修正後、ステップＳ１０４に戻って実際の半導体実装基板を用意し、ステップＳ１０５において、修正後の金型を用いて樹脂モールドが行われる。これらの工程は、ステップＳ１０５において樹脂モールドが好ましいと判定されるまで繰り返される。ステップＳ１０５における樹脂モールドが好ましい（良）と判定された場合には、このときの条件が最終的な樹脂モールドの条件に決定され、金型が完成する（ステップＳ１０７）。以後、決定された各種条件で半導体実装基板の樹脂モールドが行われる。 If the resin mold in step S105 is not preferable (defective), the process proceeds to step S106, and conditions such as the shape of the mold are corrected. After the condition correction, the process returns to step S104 to prepare an actual semiconductor mounting board. In step S105, resin molding is performed using the corrected mold. These processes are repeated until it is determined in step S105 that a resin mold is preferable. If it is determined that the resin mold is preferable (good) in step S105, the condition at this time is determined as the final resin mold condition, and the mold is completed (step S107). Thereafter, resin molding of the semiconductor mounting substrate is performed under the determined various conditions.
このように、本実施例の樹脂モールド方法によれば、ダミーフレームを用いて樹脂モールドを行って樹脂モールド時の好ましい諸条件を決定してから実際の半導体チップが実装された半導体実装基板に対する樹脂モールドを行い、最終的な諸条件を確定する。このため、実際の半導体実装基板を用いることなく、最適な樹脂モールドの条件をある程度まで決定することができる。最終的には、実際の半導体実装基板が必要であるが、半導体実装基板を用いて最適な諸条件を確定するまでの工程を減少させることが可能である。 Thus, according to the resin molding method of the present embodiment, resin molding is performed using a dummy frame to determine preferable conditions during resin molding, and then the resin for the semiconductor mounting substrate on which the actual semiconductor chip is mounted. Perform molding and final conditions are determined. For this reason, the optimal resin mold conditions can be determined to some extent without using an actual semiconductor mounting substrate. Eventually, an actual semiconductor mounting substrate is required, but it is possible to reduce the steps required to determine optimum conditions using the semiconductor mounting substrate.
次に、図１５及び図１６を参照して、本発明の実施例２におけるダミーフレーム及び半導体実装基板について説明する。図１５は、本実施例におけるダミーフレームの概略平面図である。図１６（ａ）〜（ｄ）は、本実施例における半導体実装基板が最終製品としての半導体装置に個片化されるまでの工程を示す図である。本実施例の半導体実装基板は、ＥＷＬＰ（埋め込み型ウェーハ・レベル・パッケージ）である。 Next, with reference to FIG. 15 and FIG. 16, a dummy frame and a semiconductor mounting substrate in Example 2 of the present invention will be described. FIG. 15 is a schematic plan view of a dummy frame in the present embodiment. FIGS. 16A to 16D are diagrams showing steps until the semiconductor mounting substrate in this embodiment is separated into semiconductor devices as final products. The semiconductor mounting substrate of this embodiment is an EWLP (embedded wafer level package).
図１５に示されるように、本実施例のダミーフレーム１１１は、半導体ウエハ形状を有する。このため、ダミーフレーム１１１は、円形の一部に切り欠き部１３１が形成されている。また、ダミーフレーム１１１は、例えば８インチ又は１２インチの半導体ウエハ形状の金属板１３０の上に、複数の半導体チップを模倣して格子状に配列された複数の凸部１２０が形成されている。なお本実施例において、ダミーフレームは半導体ウエハ形状に限定されるものではなく、四角形状等の他の形状を有するものであってもよい。 As shown in FIG. 15, the dummy frame 111 of the present embodiment has a semiconductor wafer shape. For this reason, the dummy frame 111 has a notch 131 formed in a part of a circle. In addition, the dummy frame 111 has a plurality of convex portions 120 arranged in a lattice pattern imitating a plurality of semiconductor chips on, for example, an 8-inch or 12-inch semiconductor wafer-shaped metal plate 130. In the present embodiment, the dummy frame is not limited to the shape of the semiconductor wafer, and may have another shape such as a square shape.
次に、図１６を参照して、本実施例における半導体実装基板から最終製品である半導体装置に個片化されるまでの工程について説明する。図１６（ａ）に示されるように、本実施例の半導体実装基板では、キャリア１３の上に両面テープ２５を介して複数の半導体チップ１２が実装されている。キャリア１３は、例えばステンレスガラス、又は、半導体ウエハなどの材料からなる。半導体チップ１２は、半導体ウエハから個片化された半導体チップである。 Next, with reference to FIG. 16, a process from the semiconductor mounting substrate in this embodiment to separation into a semiconductor device as a final product will be described. As shown in FIG. 16A, in the semiconductor mounting substrate of this embodiment, a plurality of semiconductor chips 12 are mounted on a carrier 13 via a double-sided tape 25. The carrier 13 is made of a material such as stainless glass or a semiconductor wafer. The semiconductor chip 12 is a semiconductor chip separated from a semiconductor wafer.
続いて、図１６（ｂ）に示されるように、金型（不図示）を用いて複数の半導体チップ１２を覆うように樹脂２０をキャリア１３上に充填する。そして図１６（ｃ）に示されるように、樹脂モールド後、キャリア１３を外す。また、図１６（ｄ）に示されるように、はんだボール２８を搭載して、ダイサー（不図示）を用いて最終製品である複数の半導体装置に個片化する。 Subsequently, as shown in FIG. 16B, a resin 20 is filled on the carrier 13 so as to cover the plurality of semiconductor chips 12 using a mold (not shown). Then, as shown in FIG. 16C, after resin molding, the carrier 13 is removed. Further, as shown in FIG. 16D, the solder balls 28 are mounted and separated into a plurality of semiconductor devices as final products using a dicer (not shown).
本実施例によれば、半導体ウエハ形状を有するダミーフレームを用いることで、ＥＷＬＰのような半導体実装基板の樹脂モールドを簡易かつ高精度に評価することができる。 According to the present embodiment, by using a dummy frame having a semiconductor wafer shape, a resin mold of a semiconductor mounting substrate such as EWLP can be evaluated easily and with high accuracy.
上記各実施例によれば、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を高精度に評価可能なダミーフレーム及びそのダミーフレームを用いた樹脂モールド方法を提供することができる。 According to each of the above embodiments, it is possible to provide a dummy frame capable of evaluating the sealing resin of a semiconductor chip with high accuracy without using an actual semiconductor mounting substrate, and a resin molding method using the dummy frame.
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。 The embodiment of the present invention has been specifically described above. However, the present invention is not limited to the matters described as the above-described embodiments, and can be appropriately changed without departing from the technical idea of the present invention.
５０ 上金型
６０ 下金型
７０ 樹脂タブレット
１００ 金属板
１１０ ダミーフレーム
１２０ 凸部
１８０ 凹部
50 Upper mold 60 Lower mold 70 Resin tablet 100 Metal plate 110 Dummy frame 120 Convex part 180 Concave part
本発明は、複数の半導体チップを実装した半導体実装基板の封止樹脂を評価するために用いられるダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法に関する。 The present invention relates to a dummy frame , a resin mold evaluation method , a mold evaluation method, and a mold manufacturing method used for evaluating a sealing resin of a semiconductor mounting substrate on which a plurality of semiconductor chips are mounted.
そこで本発明は、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を高精度に評価可能なダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法を提供する。 Accordingly, the present invention provides a dummy frame , a resin mold evaluation method , a mold evaluation method, and a mold manufacturing method capable of highly accurately evaluating a semiconductor chip sealing resin without using an actual semiconductor mounting substrate. I will provide a.
本発明の一側面としてのダミーフレームは、少なくとも１つの半導体チップを実装した半導体実装基板の樹脂モールドを評価するために用いられるダミーフレームであって、前記半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体チップを模した少なくとも１つの凸部と、を有し、前記ダミーフレームの表面に前記樹脂モールドを剥がしやすくするためのめっきが施されており、前記凸部の側面は、前記金属板の平面に直交する方向から傾斜している。 A dummy frame as one aspect of the present invention is a dummy frame used for evaluating a resin mold of a semiconductor mounting substrate on which at least one semiconductor chip is mounted, and is a planar metal plate imitating the semiconductor mounting substrate When the metal plate and is formed integrally with said semiconductor chips have at at least one protrusion simulating, and said plating to the resin mold easily peeled is applied to the surface of the dummy frame, A side surface of the convex portion is inclined from a direction orthogonal to the plane of the metal plate .
本発明の他の側面としての樹脂モールド評価方法は、半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体実装基板に実装される半導体チップを模した少なくとも１つの凸部と、を有し、表面に樹脂モールドを剥がしやすくするためのめっきが施されており、前記凸部の側面は、前記金属板の平面に直交する方向から傾斜しているダミーフレームを用いた樹脂モールド評価方法であって、前記ダミーフレームを用いて樹脂モールドを行う工程と、前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、前記樹脂モールドの評価結果が好ましくない場合、前記ダミーフレームから前記樹脂モールドを剥離する工程と、樹脂モールドの条件を変更して、変更後の条件で再び前記ダミーフレームを用いて樹脂モールドを行い、前記樹脂モールドの結果を評価する工程と、前記樹脂モールドの評価結果が好ましい場合、実際の半導体チップを実装した半導体実装基板に対して樹脂モールドを行う工程と、前記半導体実装基板を用いた前記樹脂モールドの結果を評価する工程と、を有する。
本発明の他の側面としてのモールド金型の評価方法は、半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体実装基板に実装される半導体チップを模した少なくとも１つの凸部と、を有し、表面に樹脂モールドを剥がしやすくするためのめっきが施されており、前記凸部の側面は、前記金属板の平面に直交する方向から傾斜しているダミーフレームを用いたモールド金型の評価方法であって、前記モールド金型を用いて前記ダミーフレームをクランプして樹脂モールドを行う工程と、前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、前記樹脂モールドの評価結果が好ましくない場合、前記ダミーフレームから前記樹脂モールドを剥離する工程と、樹脂モールドの条件を変更して、変更後の条件で再び前記モールド金型を用いて前記ダミーフレームをクランプして樹脂モールドを行い、前記樹脂モールドの結果を評価する工程と、前記樹脂モールドの評価結果が好ましい場合、前記モールド金型を用いて実際の半導体チップを実装した半導体実装基板をクランプして樹脂モールドを行う工程と、前記半導体実装基板を用いた前記樹脂モールドの結果を評価する工程と、を有する。
According to another aspect of the present invention, there is provided a resin mold evaluation method comprising: a planar metal plate simulating a semiconductor mounting substrate; and at least a semiconductor chip formed integrally with the metal plate and mounted on the semiconductor mounting substrate. possess one of the protrusions, the surface is plated to easily peel off the resin mold is applied to the side surface of the convex portion is a dummy frame which is inclined from a direction perpendicular to the plane of the metal plate The resin mold evaluation method using the above-mentioned method, wherein the step of performing resin molding using the dummy frame, the step of evaluating the result of the resin mold using the dummy frame, and the evaluation result of the resin mold are not preferable. In this case, the step of peeling the resin mold from the dummy frame and the condition of the resin mold are changed, and the dummy frame is again mounted under the changed condition. There performed resin mold, a step of evaluating the results of the resin mold, when the evaluation result of the resin mold is preferred, and performing resin molding on the semiconductor mounted board on which actual semiconductor chip, the semiconductor mounting And a step of evaluating the result of the resin mold using a substrate .
According to another aspect of the present invention, there is provided a method for evaluating a mold, which includes a planar metal plate simulating a semiconductor mounting substrate, and a semiconductor chip formed integrally with the metal plate and mounted on the semiconductor mounting substrate. At least one convex portion, and the surface is plated to make it easy to peel off the resin mold, and the side surface of the convex portion is inclined from the direction orthogonal to the plane of the metal plate. A method for evaluating a mold using a dummy frame, the step of clamping the dummy frame using the mold and performing resin molding, and evaluating the result of the resin mold using the dummy frame If the evaluation result of the process and the resin mold is not preferable, the process of peeling the resin mold from the dummy frame and the condition of the resin mold are changed and changed. When the resin mold is clamped by using the mold again under the above conditions to perform resin molding and the result of the resin mold is evaluated, and the evaluation result of the resin mold is preferable, the mold is used. A step of clamping a semiconductor mounting substrate on which an actual semiconductor chip is mounted and performing resin molding, and a step of evaluating a result of the resin molding using the semiconductor mounting substrate.
本発明の他の側面としてのモールド金型の製造方法は、半導体実装基板を模した平面状の金属板と、前記金属板と一体に形成され、前記半導体実装基板に実装される半導体チップを模した少なくとも１つの凸部と、を有し、表面に樹脂モールドを剥がしやすくするためのめっきが施されており、前記凸部の側面は、前記金属板の平面に直交する方向から傾斜しているダミーフレームを用いたモールド金型の製造方法であって、前記モールド金型を用いて前記ダミーフレームをクランプして樹脂モールドを行う工程と、前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、前記ダミーフレームを用いて得られた前記樹脂モールドの評価結果に基づいて、前記モールド金型を加工する工程と、を有する。 According to another aspect of the present invention, there is provided a method for manufacturing a mold, comprising a planar metal plate simulating a semiconductor mounting substrate, and a semiconductor chip formed integrally with the metal plate and mounted on the semiconductor mounting substrate. possess the at least one protrusion, the plating has been applied for facilitating peeling the resin mold on the surface, the side surface of the convex portion is inclined from a direction perpendicular to the plane of the metal plate A method of manufacturing a mold using a dummy frame, the step of clamping the dummy frame using the mold and performing resin molding, and evaluating the result of the resin mold using the dummy frame And a step of processing the mold mold based on the evaluation result of the resin mold obtained using the dummy frame.
本発明によれば、実際の半導体実装基板を用いることなく、半導体チップの封止樹脂を高精度に評価可能なダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法を提供することができる。
ADVANTAGE OF THE INVENTION According to this invention, the dummy frame which can evaluate the sealing resin of a semiconductor chip with high precision, without using an actual semiconductor mounting board , the resin mold evaluation method , the evaluation method of a mold, and manufacture of a mold A method can be provided.
Claims (10)
前記半導体実装基板を模した平面状の金属板と、
前記金属板と一体に形成され、前記半導体チップを模した少なくとも１つの凸部と、を有することを特徴とするダミーフレーム。 A dummy frame used for evaluating a sealing resin of a semiconductor mounting substrate on which at least one semiconductor chip is mounted,
A planar metal plate imitating the semiconductor mounting substrate;
A dummy frame having at least one convex portion that is formed integrally with the metal plate and imitates the semiconductor chip.
前記ダミーフレームを用いて樹脂モールドを行う工程と、
前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、
前記ダミーフレームを用いて得られた前記樹脂モールドの評価結果に基づいて、実際の半導体チップを実装した半導体実装基板に対して樹脂モールドを行う工程と、を有することを特徴とする樹脂モールド方法。 Resin using a dummy frame having a planar metal plate that imitates a semiconductor mounting substrate and at least one convex portion that is formed integrally with the metal plate and imitates a semiconductor chip mounted on the semiconductor mounting substrate A molding method,
Performing resin molding using the dummy frame;
Evaluating the result of the resin mold using the dummy frame;
And a step of performing resin molding on a semiconductor mounting substrate on which an actual semiconductor chip is mounted based on the evaluation result of the resin mold obtained using the dummy frame.
前記モールド金型を用いて前記ダミーフレームをクランプして樹脂モールドを行う工程と、
前記ダミーフレームを用いた前記樹脂モールドの結果を評価する工程と、
前記ダミーフレームを用いて得られた前記樹脂モールドの評価結果に基づいて、前記モールド金型を加工する工程と、を有することを特徴とするモールド金型の製造方法。 A mold using a dummy frame having a planar metal plate that imitates a semiconductor mounting substrate, and at least one convex portion that is formed integrally with the metal plate and imitates a semiconductor chip mounted on the semiconductor mounting substrate A method for manufacturing a mold,
Clamping the dummy frame using the mold and performing resin molding;
Evaluating the result of the resin mold using the dummy frame;
And a step of processing the mold die based on the evaluation result of the resin mold obtained by using the dummy frame.
前記モールド金型を加工する工程は、前記樹脂モールドの評価結果に基づいて、前記モールド金型に前記凹部に応じた凹部を形成することを特徴とする請求項９に記載のモールド金型の製造方法。 The dummy frame has a recess,
10. The mold manufacturing method according to claim 9, wherein in the step of processing the mold mold, a recess corresponding to the recess is formed in the mold mold based on an evaluation result of the resin mold. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015212443A JP6093834B2 (en) | 2015-10-29 | 2015-10-29 | Dummy frame, resin mold evaluation method, mold die evaluation method, and mold die manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015212443A JP6093834B2 (en) | 2015-10-29 | 2015-10-29 | Dummy frame, resin mold evaluation method, mold die evaluation method, and mold die manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010263065A Division JP2012114305A (en) | 2010-11-26 | 2010-11-26 | Dummy frame and resin molding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016042587A true JP2016042587A (en) | 2016-03-31 |
| JP6093834B2 JP6093834B2 (en) | 2017-03-08 |
Family
ID=55592177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015212443A Active JP6093834B2 (en) | 2015-10-29 | 2015-10-29 | Dummy frame, resin mold evaluation method, mold die evaluation method, and mold die manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6093834B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645446U (en) * | 1987-06-26 | 1989-01-12 | ||
| JPH03277516A (en) * | 1990-03-27 | 1991-12-09 | Mitsubishi Materials Corp | Cleaning apparatus for mold for resin package of element |
| JPH04322435A (en) * | 1991-04-22 | 1992-11-12 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
| JPH10223626A (en) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Semiconductor chip, its manufacture, semiconductor device, and electronic device |
| JP2002294033A (en) * | 2001-03-30 | 2002-10-09 | Sumitomo Bakelite Co Ltd | Flame-retardant epoxy resin composition, semiconductor sealing material and semiconductor devices |
| JP2004079566A (en) * | 2002-08-09 | 2004-03-11 | Hitachi Chem Co Ltd | Release sheet for molding semiconductor element |
| JP2004319900A (en) * | 2003-04-18 | 2004-11-11 | Towa Corp | Mold for method for sealing with resin and method for deciding specification of the same |
| JP2005353852A (en) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
-
2015
- 2015-10-29 JP JP2015212443A patent/JP6093834B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645446U (en) * | 1987-06-26 | 1989-01-12 | ||
| JPH03277516A (en) * | 1990-03-27 | 1991-12-09 | Mitsubishi Materials Corp | Cleaning apparatus for mold for resin package of element |
| JPH04322435A (en) * | 1991-04-22 | 1992-11-12 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
| JPH10223626A (en) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Semiconductor chip, its manufacture, semiconductor device, and electronic device |
| JP2002294033A (en) * | 2001-03-30 | 2002-10-09 | Sumitomo Bakelite Co Ltd | Flame-retardant epoxy resin composition, semiconductor sealing material and semiconductor devices |
| JP2004079566A (en) * | 2002-08-09 | 2004-03-11 | Hitachi Chem Co Ltd | Release sheet for molding semiconductor element |
| JP2004319900A (en) * | 2003-04-18 | 2004-11-11 | Towa Corp | Mold for method for sealing with resin and method for deciding specification of the same |
| JP2005353852A (en) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6093834B2 (en) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732242B2 (en) | Composite board with semiconductor chips and plastic housing composition and method | |
| US8117742B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| US10573537B2 (en) | Integrated circuit package mold assembly | |
| CN109887890B (en) | Fan-out type inverted packaging structure and preparation method thereof | |
| KR100417182B1 (en) | Resin-molding method, molding dies and circuit board | |
| TWI671829B (en) | Manufacturing method of semiconductor device | |
| KR102437774B1 (en) | Printed circuit board | |
| CN103779480B (en) | For using the method and apparatus of liquid molding technology manufacture LED component | |
| JP6093834B2 (en) | Dummy frame, resin mold evaluation method, mold die evaluation method, and mold die manufacturing method | |
| US7674656B2 (en) | Die positioning for packaged integrated circuits | |
| JP2012114305A (en) | Dummy frame and resin molding method | |
| US20050106786A1 (en) | Method of manufacturing a semiconductor device | |
| JP6266888B2 (en) | Dummy frame, convex member, dummy frame manufacturing method, resin fluidity evaluation method, resin molding method, and mold manufacturing method | |
| JP2002254481A (en) | Resin mold die and method for manufacturing resin mold package | |
| TWI684250B (en) | Packaging substrate, manufacturing method thereof and semiconductor device | |
| JP2011151104A (en) | Method for manufacturing semiconductor device and intermediate structure of the semiconductor device | |
| WO2005067029A1 (en) | Method for packaging integrated circuit dies | |
| JP7015390B2 (en) | Mold body and package manufacturing method, and mold body manufacturing equipment | |
| TW448547B (en) | Substrate piece of the flexible substrate based package | |
| JP2006147686A (en) | Resin sealing body and electronic component manufacturing method | |
| JP2002170909A (en) | Manufacturing method and device of semiconductor assembly substrate resin sealing body | |
| JP2016159521A (en) | Method for manufacturing electronic device | |
| KR20120052149A (en) | Microelectronic package with terminals on dielectric mass | |
| JP2006324539A (en) | Method for manufacturing semiconductor device, and molding die | |
| CN112117194A (en) | Manufacturing method of chip packaging structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6093834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |