JP2016039348A - 半導体回路装置および半導体回路装置の試験方法 - Google Patents

半導体回路装置および半導体回路装置の試験方法 Download PDF

Info

Publication number
JP2016039348A
JP2016039348A JP2014163764A JP2014163764A JP2016039348A JP 2016039348 A JP2016039348 A JP 2016039348A JP 2014163764 A JP2014163764 A JP 2014163764A JP 2014163764 A JP2014163764 A JP 2014163764A JP 2016039348 A JP2016039348 A JP 2016039348A
Authority
JP
Japan
Prior art keywords
group
terminals
terminal
test
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014163764A
Other languages
English (en)
Other versions
JP6398451B2 (ja
Inventor
剛広 式部
Takehiro Shikibu
剛広 式部
達己 中田
Tatsuki Nakada
達己 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014163764A priority Critical patent/JP6398451B2/ja
Priority to US14/810,831 priority patent/US9823291B2/en
Priority to EP15179023.5A priority patent/EP2985615B1/en
Publication of JP2016039348A publication Critical patent/JP2016039348A/ja
Application granted granted Critical
Publication of JP6398451B2 publication Critical patent/JP6398451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 隣同士の配線の短絡に対する故障耐性を向上させる。【解決手段】 半導体回路装置は、複数のチップと、複数のチップの所定の面に配置された複数の端子を相互に接続する接続部とを有し、複数のチップの各々の端子は、複数の第１グループまたは他のグループのいずれかに属し、複数の第１グループのうち、１つの第１グループに属する端子は、所定間隔より大きい間隔で配置され、１つの第１グループに属する複数の端子のうちの第１端子と、第１端子に隣接する端子であって、複数の第１グループのうちの他の第１グループまたは他のグループのいずれかに属する複数の端子のうちの第２端子との間隔は、所定間隔であり、複数のチップの各々は、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択する選択部を有する。【選択図】 図２

Description

本発明は、半導体回路装置および半導体回路装置の試験方法に関する。
ＳｉＰ（System in Package）では、複数のチップが単一のパッケージに格納される。例えば、複数のチップが積層された半導体装置が提案されている（例えば、特許文献１参照）。なお、複数のチップは、横方向に並べて配置されてもよい。複数のチップのＩ／Ｏ（Input/Output）端子同士は、例えば、マイクロバンプ等のバンプにより接合される。マイクロバンプでは、従来に比べて狭い間隔で配置されたＩ／Ｏ端子を接合できるため、チップ間で転送されるデータのバス幅を従来に比べて広くできる。したがって、マイクロバンプで接合されたチップでは、従来に比べて高い伝送速度を実現できる。
一方、多数のＩ／Ｏ端子が配置された場合、マイクロバンプの製造不良等により、Ｉ／Ｏ端子、マイクロバンプ等を含む配線に故障が発生する可能性がある。例えば、Ｉ／Ｏ端子、マイクロバンプ等を含む配線が開放状態になる故障や、隣同士の配線が短絡する故障が発生する。
なお、Ｉ／Ｏ端子の間隔が従来に比べて狭い場合、Ｉ／Ｏ端子周りのテストは、チップ単体で実行することが困難であるため、ＳｉＰの組み立て後（パッケージ後）に実行されることもある。また、マイクロバンプでの接合不良による歩留まりの低下は、ＳｉＰのコストを増加させる大きな要因の１つになる。
このため、例えば、複数のチップが積層される半導体装置では、故障箇所を迂回する技術が提案されている（例えば、特許文献２、３参照）。この種の半導体装置では、予備の信号経路（以下、冗長配線とも称する）と、予備の信号経路との切り替えを実行する冗長回路とを有する。例えば、チップ間の複数の信号経路のうちの１つが断線等により故障した場合、予備の信号経路が使用される。
特開２０１３−１３１５３４号公報 特開２００７−１５８２３７号公報 国際公開ＷＯ２０１０／０９７９４７号公報
チップ間の複数の信号経路のいずれかが隣同士の配線の短絡により故障した場合、１本の冗長配線では、チップ間の信号経路の故障を救済できない。例えば、隣同士の配線が短絡した場合、チップ間の信号経路は、短絡した２本の配線の代わりに２本の冗長配線を使用することにより、救済される。２本以上の冗長配線を用いて故障箇所を迂回する場合、使用する配線を選択するためのセレクタ等を含む冗長回路の規模が増加する。
１つの側面では、本件開示の半導体回路装置および半導体回路装置の試験方法は、隣同士の配線の短絡に対する故障耐性を向上させることを目的とする。
一観点によれば、半導体回路装置は、複数のチップと、複数のチップの所定の面に配置された複数の端子を相互に接続する接続部とを有し、複数のチップの各々の端子は、複数の第１グループまたは他のグループのいずれかに属し、複数の第１グループのうち、１つの第１グループに属する端子は、所定間隔より大きい間隔で配置され、１つの第１グループに属する複数の端子のうちの第１端子と、第１端子に隣接する端子であって、複数の第１グループのうちの他の第１グループまたは他のグループのいずれかに属する複数の端子のうちの第２端子との間隔は、所定間隔であり、複数のチップの各々は、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択する選択部を有する。
別の観点によれば、複数のチップと、複数のチップの所定の面に配置された複数の端子を相互に接続する接続部とを有し、複数のチップの各々の端子は、複数の第１グループまたは他のグループのいずれかに属し、複数の第１グループのうち、１つの第１グループに属する端子は、所定間隔より大きい間隔で配置され、１つの第１グループに属する複数の端子のうちの第１端子と、第１端子に隣接する端子であって、複数の第１グループのうちの他の第１グループまたは他のグループのいずれかに属する複数の端子のうちの第２端子との間隔が、所定間隔である半導体回路装置の試験方法では、半導体回路装置をテストするテスト装置が、接続部により互いに接続された端子を含む信号経路をテストし、テストの結果に基づいて、複数のチップの各々が有する選択部が、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択する。
本件開示の半導体回路装置および半導体回路装置の試験方法は、隣同士の配線の短絡に対する故障耐性を向上できる。
半導体回路装置および半導体回路装置の試験方法の一実施形態を示す図である。 図１に示したチップの端子配列の一例を示す図である。 図１に示した冗長回路の一例を示す図である。 図１に示した冗長回路の別の例を示す図である。 図１に示した半導体回路装置の試験方法の一例を示す図である。 図１に示した半導体回路装置の試験方法の別の例を示す図である。 図１に示したチップの端子配列の別の例を示す図である。 図１に示したチップの端子配列の別の例を示す図である。 図１に示したチップの端子配列の別の例を示す図である。 図１に示したチップの端子配列の別の例を示す図である。
以下、実施形態を図面を用いて説明する。
図１は、半導体回路装置および半導体回路装置の試験方法の一実施形態を示す。なお、図１は、半導体回路装置ＳＥＭの側面から見た状態を示す。半導体回路装置ＳＥＭは、複数のチップＣＨＩＰが単一のパッケージに格納されるＳｉＰ（System in Package）である。例えば、半導体回路装置ＳＥＭは、複数のチップＣＨＩＰ（ＣＨＩＰ１、ＣＨＩＰ２）と、複数のチップＣＨＩＰの所定の面に配置された複数の端子ＴＭＦ、ＴＭＳを相互に接続するバンプＢＰとを有する。端子ＴＭＦ、ＴＭＳは、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用されるＩ／Ｏ（Input/Output）端子等の各チップＣＨＩＰの端子である。なお、図１では、図を見やすくするために、パッケージ基板、パッケージ基板に接続される端子等の記載を省略している。
各チップＣＨＩＰは、半導体回路ＩＣ（ＩＣ１、ＩＣ２）と、冗長回路ＲＤＤ（ＲＤＤ１、ＲＤＤ２）と、複数のグループに分類された端子ＴＭＦ、ＴＭＳとを有する。なお、図１では、半導体回路ＩＣ（ＩＣ１、ＩＣ２）および冗長回路ＲＤＤ（ＲＤＤ１、ＲＤＤ２）は、複数の半導体素子を含むため、破線の箱で示す。
半導体回路ＩＣは、例えば、半導体回路装置ＳＥＭの機能を実現するための集積回路である。また、半導体回路装置ＳＥＭの試験方法では、冗長回路ＲＤＤ１に含まれるテスト回路（例えば、図３に示すテスト回路ＴＣＮＴ１）が、半導体回路装置ＳＥＭを試験するテスト装置により制御される。すなわち、半導体回路装置ＳＥＭを試験するテスト装置は、冗長回路ＲＤＤ１に含まれるテスト回路（例えば、図３に示すテスト回路ＴＣＮＴ１）を制御して、半導体回路装置ＳＥＭを試験する。半導体回路装置ＳＥＭの試験方法は、図５および図６で説明する。
複数のグループは、冗長化された端子ＴＭＦ、ＴＭＳが属する複数の第１グループ（以下、冗長グループとも称する）を有する。各冗長グループは、冗長な端子ＴＭＦ、ＴＭＳ（予備の端子ＴＭＦ、ＴＭＳ）の組を少なくとも１つ有する。冗長グループについては、図２および図３で説明する。
例えば、端子ＴＭＦ、ＴＭＳは、チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路の故障箇所を回避可能な複数の冗長グループと冗長グループ以外のグループとのいずれかに属する。チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路には、互いに接続された端子ＴＭＦ、ＴＭＳ（互いに対応する端子ＴＭＦ、ＴＭＳの組）が含まれる。
複数の端子ＴＭＦは、チップＣＨＩＰ１の表面（半導体回路ＩＣ１が形成される面）に配置され、半導体回路ＩＣ１または冗長回路ＲＤＤ１に接続される。また、複数の端子ＴＭＳは、チップＣＨＩＰ２の表面（半導体回路ＩＣ２が形成される面）に配置され、半導体回路ＩＣ２または冗長回路ＲＤＤ２に接続される。
チップＣＨＩＰ１の端子ＴＭＦは、マイクロバンプ等のバンプＢＰを介して、チップＣＨＩＰ２の端子ＴＭＳに電気的に接続される。このように、バンプＢＰは、互いに異なるチップＣＨＩＰの端子ＴＭＦ、ＴＭＳを電気的に接続する。すなわち、バンプＢＰは、複数のチップＣＨＩＰの所定の面に配置された複数の端子ＴＭＦ、ＴＭＳを相互に接続する接続部の一例である。図１の例では、チップＣＨＩＰ１、ＣＨＩＰ２は、チップＣＨＩＰ１の表面（半導体回路ＩＣ１が形成される面）とチップＣＨＩＰ２の表面（半導体回路ＩＣ２が形成される面）とが対向するように接合される。
冗長回路ＲＤＤ１、ＲＤＤ２は、複数の端子ＴＭＦ、ＴＭＳのうち、信号を伝達する端子ＴＭＦ、ＴＭＳを冗長グループ毎に選択する選択部の一例である。例えば、冗長回路ＲＤＤ１、ＲＤＤ２は、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路（バンプＢＰにより互いに接続された端子ＴＭＦ、ＴＭＳを含む信号経路）を冗長グループ毎に設定する。冗長回路ＲＤＤ１、ＲＤＤ２の構成等は、図３および図４で説明する。
なお、半導体回路装置ＳＥＭの構成は、この例に限定されない。例えば、チップＣＨＩＰ１、ＣＨＩＰ２は、チップＣＨＩＰ１の裏面（半導体回路ＩＣ１が形成される面の反対側の面）とチップＣＨＩＰ２の表面（半導体回路ＩＣ２が形成される面）とが対向するように接合されてもよい。この場合、チップＣＨＩＰ１は、チップＣＨＩＰ１を貫通する貫通電極を有する。チップＣＨＩＰ１に形成された貫通電極の裏面側の端子が、チップＣＨＩＰ２の端子ＴＭＳにバンプＢＰ等を介して電気的に接続される。これにより、チップＣＨＩＰ１に形成された貫通電極の表面側の端子は、貫通電極、バンプＢＰ等を介して、チップＣＨＩＰ２の端子ＴＭＳに電気的に接続される。
貫通電極の裏面側の端子をチップＣＨＩＰ１の所定の面に配置された複数の端子ＴＭＦと定義した場合、貫通電極の裏面側の端子と端子ＴＭＳとを接続するバンプＢＰは、複数のチップＣＨＩＰの端子ＴＭＦ、ＴＭＳを相互に接続する接続部の一例である。また、貫通電極の表面側の端子をチップＣＨＩＰ１の所定の面に配置された複数の端子ＴＭＦと定義した場合、貫通電極およびバンプＢＰを含む配線は、複数のチップＣＨＩＰの端子ＴＭＦ、ＴＭＳを相互に接続する接続部の一例である。
あるいは、半導体回路装置ＳＥＭは、３次元実装された３つ以上のチップＣＨＩＰを有してもよい。また、半導体回路装置ＳＥＭは、パッケージ基板上に横並びに配置された複数のチップＣＨＩＰを有してもよい。
図２は、図１に示したチップＣＨＩＰ１の端子配列の一例を示す。なお、図２は、チップＣＨＩＰ１の表面を示す。図２では、冗長グループに属する端子ＴＭＦの配置を中心に説明する。なお、端子ＴＭＦをチップＣＨＩＰ２の端子ＴＭＳに接続するバンプＢＰも、端子ＴＭＦと同一または同様に配置される。また、チップＣＨＩＰ２の端子ＴＭＳの配置は、例えば、図２の端子配列を左右反転した配置と同一または同様である。図２の符号Ａ、Ｂは、冗長グループＡ、Ｂを示す。すなわち、図２の例では、冗長グループは、２つである。なお、冗長グループは、３つ以上でもよい。
端子ＴＭＦは、隣同士の間隔が所定間隔β以上になるように、チップＣＨＩＰ１の表面に配置される。例えば、端子ＴＭＦは、格子状に配置される。格子状に配置された端子ＴＭＦの横方向の間隔および縦方向の間隔は、両方とも所定間隔βである。なお、複数の冗長グループのうち、１つの冗長グループに属する端子ＴＭＦは、所定間隔βより大きい間隔で配置される。すなわち、複数の冗長グループの少なくとも１つでは、互いに同じ冗長グループに属する端子ＴＭＦ同士は、所定間隔βより大きい間隔で配置される。例えば、冗長グループＡに属する端子ＴＭＦと冗長グループＢに属する端子ＴＭＦとが、図２の横方向に沿って交互に配置され、かつ、縦方向に沿って交互に配置される。
この場合、図２の斜め方向に隣接する端子ＴＭＦの間隔は、（√２）×βで表され、所定間隔βより大きい。このように、冗長グループＡに属する端子ＴＭＦ同士は、所定間隔βより大きい間隔で配置される。また、冗長グループＢに属する端子ＴＭＦ同士は、所定間隔βより大きい間隔で配置される。これにより、半導体回路装置ＳＥＭでは、互いに同じ冗長グループに属する端子ＴＭＦ同士が所定間隔βで隣接する配置に比べて、互いに同じ冗長グループに属する端子ＴＭＦ同士が短絡する確率を小さくできる。
なお、チップＣＨＩＰ１の端子配列は、この例に限定されない。例えば、冗長グループが３つ以上の場合、端子ＴＭＦは、図１０に示すように、千鳥状に配置されてもよい。
図３は、図１に示した冗長回路ＲＤＤ１、ＲＤＤ２の一例を示す。図３の破線の矢印は、信号の流れの一例を示す。また、バンプＢＰ（ＢＰ１０ａ、ＢＰ１５ｂ、ＢＰ２０ｔ等）の符号の末尾のａ、ｂ、ｔは、バンプＢＰが冗長グループＡ、ＢおよびグループＴにそれぞれ属することを示す。グループＴは、冗長化されていない端子ＴＭＦ、ＴＭＳが属するグループであり、冗長グループ以外のグループの１つである。
なお、図３では、図を見やすくするために、冗長グループＡ、Ｂに属するバンプＢＰの数を図２に示した冗長グループＡ、Ｂに属するバンプＢＰの数より少なくしている。図３の例では、冗長グループＡに属するバンプＢＰの数は、５つである。また、図３では、バンプＢＰにより互いに接続された端子ＴＭＦ、ＴＭＳ等の記載を省略している。
冗長回路ＲＤＤ１は、テスト回路ＴＣＮＴ１、テスト用のフリップフロップ部ＴＦＦ１０、レジスタＲＥＧ１、デコーダＤＥＣ１および選択回路ＳＥＬＣ１、ＴＭＯＤＥＳＥＬを有する。フリップフロップ部ＴＦＦ１０、レジスタＲＥＧ１、デコーダＤＥＣ１および選択回路ＳＥＬＣ１、ＴＭＯＤＥＳＥＬは、例えば、複数の冗長グループのそれぞれに対応して設けられる。図３では、冗長グループＡ以外の冗長グループ（例えば、冗長グループＢ）に対応するフリップフロップ部ＴＦＦ１０、レジスタＲＥＧ１、デコーダＤＥＣ１および選択回路ＳＥＬＣ１、ＴＭＯＤＥＳＥＬの記載を省略している。
テスト回路ＴＣＮＴ１は、半導体回路装置ＳＥＭのテスト端子等を介して半導体回路装置ＳＥＭの外部（例えば、テスト装置）から制御され、半導体回路装置ＳＥＭのテストを実行する。例えば、チップＣＨＩＰ１、ＣＨＩＰ２間の接続検査では、テスト回路ＴＣＮＴ１は、バンプＢＰにより互いに接続された端子ＴＭＦ、ＴＭＳを含む信号経路が故障しているかテストする。
テスト回路ＴＣＮＴ１は、テスト用のクロックＴＣＫをフリップフロップ部ＴＦＦ１０および冗長回路ＲＤＤ２のフリップフロップ部ＴＦＦ２０に出力する。また、テスト回路ＴＣＮＴ１は、テストデータ、テスト結果等のテストに関する信号ＴＳＩＧの送受信を、レジスタＲＥＧ１、フリップフロップ部ＴＦＦ１０、冗長回路ＲＤＤ２のレジスタＲＥＧ２およびフリップフロップ部ＴＦＦ２０との間で実行する。
フリップフロップ部ＴＦＦ１０は、例えば、テストデータＤＦ１０−ＤＦ１３をそれぞれ保持するフリップフロップを有する。例えば、フリップフロップ部ＴＦＦ１０は、テスト時に、テストデータＤＦ１０−ＤＦ１３を示す信号ＴＳＩＧとクロックＴＣＫとを受け、テストデータＤＦ１０−ＤＦ１３を保持する。そして、フリップフロップ部ＴＦＦ１０は、テストデータＤＦ１０−ＤＦ１３をクロックＴＣＫに同期して、選択回路ＳＥＬＣ１に選択回路ＴＭＯＤＥＳＥＬを介して出力する。
例えば、選択回路ＴＭＯＤＥＳＥＬは、セレクタＴＳＥＬ１０−ＴＳＥＬ１３を有する。そして、各セレクタＴＳＥＬ１０−ＴＳＥＬ１３は、半導体回路ＩＣ１の各信号線ＬＦ１０−ＬＦ１３に伝達される信号と、テストデータＤＦ１０−ＤＦ１３とのいずれかを、各信号線ＬＦ１０−ＬＦ１３の信号として、選択回路ＳＥＬＣ１に出力する。テスト時では、選択回路ＴＭＯＤＥＳＥＬは、テストデータＤＦ１０−ＤＦ１３を選択するようセットされる。以下、セレクタＴＳＥＬ１０−ＴＳＥＬ１３の出力にそれぞれ接続される信号線は、信号線ＬＦ１０−ＬＦ１３ともそれぞれ称される。
レジスタＲＥＧ１は、迂回する信号経路を示す情報を保持するフリップフロップ等を有し、迂回する信号経路を示す情報をデコーダＤＥＣ１に出力する。例えば、レジスタＲＥＧ１は、迂回する信号経路を示す信号ＴＳＩＧをテスト回路ＴＣＮＴ１から受ける。
デコーダＤＥＣ１は、選択回路ＳＥＬＣ１の各セレクタＳＥＬ１０−ＳＥＬ１４の選択信号を、レジスタＲＥＧ１から受けた情報（迂回する信号経路を示す情報）に基づいて生成する。
選択回路ＳＥＬＣ１は、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路を選択する。選択回路ＳＥＬＣ１は、半導体回路ＩＣ１の４本の信号線ＬＦ１０、ＬＦ１１、ＬＦ１２、ＬＦ１３のそれぞれに電気的に接続する４つのバンプＢＰを、５つのバンプＢＰ１０ａ、ＢＰ１１ａ、ＢＰ１２ａ、ＢＰ１３ａ、ＢＰ１４ａの中から選択する。すなわち、選択回路ＳＥＬＣ１は、半導体回路ＩＣ１の４本の信号線ＬＦ１０−ＬＦ１３と半導体回路ＩＣ２の４本の信号線ＬＳ１０−ＬＳ１３との間の信号経路に使用する４つのバンプＢＰを、５つのバンプＢＰ１０ａ−ＢＰ１４ａの中から選択する。例えば、選択回路ＳＥＬＣ１は、セレクタＳＥＬ１０−ＳＥＬ１４を有する。
セレクタＳＥＬ１０の２つの入力端子の一方は、セレクタＴＳＥＬ１０の出力に接続され、２つの入力端子の他方は、開放状態である。すなわち、セレクタＳＥＬ１０の２つの入力端子の一方は、セレクタＴＳＥＬ１０を介して信号線ＬＦ１０に接続される。したがって、セレクタＳＥＬ１０は、信号線ＬＦ１０に伝達される信号（例えば、テスト時では、テストデータＤＦ１０）を受ける。また、セレクタＳＥＬ１０は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１０は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０をバンプＢＰ１０ａに電気的に接続する。
なお、デコーダＤＥＣ１からの選択信号がバンプＢＰ１０ａの非選択を示している場合、セレクタＳＥＬ１０は、信号線ＬＦ１０とバンプＢＰ１０ａとを電気的に非接続状態にする。このように、セレクタＳＥＬ１０は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０に伝達される信号をバンプＢＰ１０ａに出力する。セレクタＳＥＬ１０は、導通状態と非導通状態とを切り替えるスイッチでもよい。
セレクタＳＥＬ１１の２つの入力端子は、セレクタＴＳＥＬ１０、ＴＳＥＬ１１の出力にそれぞれ接続される。すなわち、セレクタＳＥＬ１１の２つの入力端子は、セレクタＴＳＥＬ１０、ＴＳＥＬ１１を介して信号線ＬＦ１０、ＬＦ１１にそれぞれ接続される。したがって、セレクタＳＥＬ１１は、信号線ＬＦ１０に伝達される信号（例えば、テスト時では、テストデータＤＦ１０）と信号線ＬＦ１１に伝達される信号（例えば、テスト時では、テストデータＤＦ１１）とを受ける。また、セレクタＳＥＬ１１は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１１は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０、ＬＦ１１のいずれかをバンプＢＰ１１ａに電気的に接続する。すなわち、セレクタＳＥＬ１１は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０に伝達される信号と信号線ＬＦ１１に伝達される信号とのいずれかをバンプＢＰ１１ａに出力する。
セレクタＳＥＬ１２の２つの入力端子は、セレクタＴＳＥＬ１１、ＴＳＥＬ１２の出力にそれぞれ接続される。すなわち、セレクタＳＥＬ１２の２つの入力端子は、セレクタＴＳＥＬ１１、ＴＳＥＬ１２を介して信号線ＬＦ１１、ＬＦ１２にそれぞれ接続される。したがって、セレクタＳＥＬ１２は、信号線ＬＦ１１に伝達される信号（例えば、テスト時では、テストデータＤＦ１１）と信号線ＬＦ１２に伝達される信号（例えば、テスト時では、テストデータＤＦ１２）とを受ける。また、セレクタＳＥＬ１２は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１２は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１１、ＬＦ１２のいずれかをバンプＢＰ１２ａに電気的に接続する。すなわち、セレクタＳＥＬ１２は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１１に伝達される信号と信号線ＬＦ１２に伝達される信号とのいずれかをバンプＢＰ１２ａに出力する。
セレクタＳＥＬ１３の２つの入力端子は、セレクタＴＳＥＬ１２、ＴＳＥＬ１３の出力にそれぞれ接続される。すなわち、セレクタＳＥＬ１３の２つの入力端子は、セレクタＴＳＥＬ１２、ＴＳＥＬ１３を介して信号線ＬＦ１２、ＬＦ１３にそれぞれ接続される。したがって、セレクタＳＥＬ１３は、信号線ＬＦ１２に伝達される信号（例えば、テスト時では、テストデータＤＦ１２）と信号線ＬＦ１３に伝達される信号（例えば、テスト時では、テストデータＤＦ１３）とを受ける。また、セレクタＳＥＬ１３は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１３は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１２、ＬＦ１３のいずれかをバンプＢＰ１３ａに電気的に接続する。すなわち、セレクタＳＥＬ１３は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１２に伝達される信号と信号線ＬＦ１３に伝達される信号とのいずれかをバンプＢＰ１３ａに出力する。
セレクタＳＥＬ１４の２つの入力端子の一方は、セレクタＴＳＥＬ１３の出力に接続され、２つの入力端子の他方は、開放状態である。すなわち、セレクタＳＥＬ１４の２つの入力端子の一方は、セレクタＴＳＥＬ１３を介して信号線ＬＦ１３に接続される。したがって、セレクタＳＥＬ１４は、信号線ＬＦ１３に伝達される信号（例えば、テスト時では、テストデータＤＦ１３）を受ける。また、セレクタＳＥＬ１４は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１４は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１３をバンプＢＰ１４ａに電気的に接続する。
なお、デコーダＤＥＣ１からの選択信号がバンプＢＰ１４ａの非選択を示している場合、セレクタＳＥＬ１４は、信号線ＬＦ１３とバンプＢＰ１４ａとを電気的に非接続状態にする。このように、セレクタＳＥＬ１４は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１３に伝達される信号をバンプＢＰ１４ａに出力する。セレクタＳＥＬ１４は、導通状態と非導通状態とを切り替えるスイッチでもよい。
冗長回路ＲＤＤ２は、レジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２０を有する。レジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２０は、例えば、複数の冗長グループのそれぞれに対応して設けられる。図３では、冗長グループＡ以外の冗長グループ（例えば、冗長グループＢ）に対応するレジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２０の記載を省略している。
レジスタＲＥＧ２は、迂回する信号経路を示す情報を保持するフリップフロップ等を有し、迂回する信号経路を示す情報をデコーダＤＥＣ２に出力する。例えば、レジスタＲＥＧ２は、迂回する信号経路を示す信号ＴＳＩＧをテスト回路ＴＣＮＴ１からバンプＢＰ２０ｔを介して受ける。
デコーダＤＥＣ２は、選択回路ＳＥＬＣ２の各セレクタＳＥＬ２０−ＳＥＬ２３の選択信号を、レジスタＲＥＧ２から受けた情報（迂回する信号経路を示す情報）に基づいて生成する。
選択回路ＳＥＬＣ２は、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路を選択する。選択回路ＳＥＬＣ２は、半導体回路ＩＣ２の４本の信号線ＬＳ１０、ＬＳ１１、ＬＳ１２、ＬＳ１３のそれぞれに電気的に接続する４つのバンプＢＰを、５つのバンプＢＰ１０ａ、ＢＰ１１ａ、ＢＰ１２ａ、ＢＰ１３ａ、ＢＰ１４ａの中から選択する。すなわち、選択回路ＳＥＬＣ２は、半導体回路ＩＣ１の４本の信号線ＬＦ１０−ＬＦ１３と半導体回路ＩＣ２の４本の信号線ＬＳ１０−ＬＳ１３との間の信号経路に使用する４つのバンプＢＰを、５つのバンプＢＰ１０ａ−ＢＰ１４ａの中から選択する。例えば、選択回路ＳＥＬＣ２は、セレクタＳＥＬ２０−ＳＥＬ２３を有する。
セレクタＳＥＬ２０の２つの入力端子は、バンプＢＰ１０ａ、ＢＰ１１ａのそれぞれに電気的に接続される。したがって、セレクタＳＥＬ２０は、チップＣＨＩＰ１からバンプＢＰ１０ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１１ａを介して伝達される信号とを受ける。また、セレクタＳＥＬ２０は、選択信号をデコーダＤＥＣ２から受ける。そして、セレクタＳＥＬ２０は、デコーダＤＥＣ２からの選択信号に基づいて、バンプＢＰ１０ａ、ＢＰ１１ａのいずれかを信号線ＬＳ１０に電気的に接続する。すなわち、セレクタＳＥＬ２０は、デコーダＤＥＣ２からの選択信号に基づいて、チップＣＨＩＰ１からバンプＢＰ１０ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１１ａを介して伝達される信号とのいずれかを信号線ＬＳ１０に出力する。
セレクタＳＥＬ２１の２つの入力端子は、バンプＢＰ１１ａ、ＢＰ１２ａのそれぞれに電気的に接続される。したがって、セレクタＳＥＬ２１は、チップＣＨＩＰ１からバンプＢＰ１１ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１２ａを介して伝達される信号とを受ける。また、セレクタＳＥＬ２１は、選択信号をデコーダＤＥＣ２から受ける。そして、セレクタＳＥＬ２１は、デコーダＤＥＣ２からの選択信号に基づいて、バンプＢＰ１１ａ、ＢＰ１２ａのいずれかを信号線ＬＳ１１に電気的に接続する。すなわち、セレクタＳＥＬ２１は、デコーダＤＥＣ２からの選択信号に基づいて、チップＣＨＩＰ１からバンプＢＰ１１ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１２ａを介して伝達される信号とのいずれかを信号線ＬＳ１１に出力する。
セレクタＳＥＬ２２の２つの入力端子は、バンプＢＰ１２ａ、ＢＰ１３ａのそれぞれに電気的に接続される。したがって、セレクタＳＥＬ２２は、チップＣＨＩＰ１からバンプＢＰ１２ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１３ａを介して伝達される信号とを受ける。また、セレクタＳＥＬ２２は、選択信号をデコーダＤＥＣ２から受ける。そして、セレクタＳＥＬ２２は、デコーダＤＥＣ２からの選択信号に基づいて、バンプＢＰ１２ａ、ＢＰ１３ａのいずれかを信号線ＬＳ１２に電気的に接続する。すなわち、セレクタＳＥＬ２２は、デコーダＤＥＣ２からの選択信号に基づいて、チップＣＨＩＰ１からバンプＢＰ１２ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１３ａを介して伝達される信号とのいずれかを信号線ＬＳ１２に出力する。
セレクタＳＥＬ２３の２つの入力端子は、バンプＢＰ１３ａ、ＢＰ１４ａのそれぞれに電気的に接続される。したがって、セレクタＳＥＬ２３は、チップＣＨＩＰ１からバンプＢＰ１３ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１４ａを介して伝達される信号とを受ける。また、セレクタＳＥＬ２３は、選択信号をデコーダＤＥＣ２から受ける。そして、セレクタＳＥＬ２３は、デコーダＤＥＣ２からの選択信号に基づいて、バンプＢＰ１３ａ、ＢＰ１４ａのいずれかを信号線ＬＳ１３に電気的に接続する。すなわち、セレクタＳＥＬ２３は、デコーダＤＥＣ２からの選択信号に基づいて、チップＣＨＩＰ１からバンプＢＰ１３ａを介して伝達される信号とチップＣＨＩＰ１からバンプＢＰ１４ａを介して伝達される信号とのいずれかを信号線ＬＳ１３に出力する。
フリップフロップ部ＴＦＦ２０は、例えば、テストデータＤＳ１０−ＤＳ１３をそれぞれ保持するフリップフロップを有する。例えば、フリップフロップ部ＴＦＦ２０は、テスト時に、テストデータＤＳ１０−ＤＳ１３をセレクタＳＥＬ２０−ＳＥＬ２３からそれぞれ受け、クロックＴＣＫをテスト回路ＴＣＮＴ１からバンプＢＰ２１ｔを介して受ける。これにより、フリップフロップ部ＴＦＦ２０は、テストデータＤＳ１０−ＤＳ１３を保持する。そして、フリップフロップ部ＴＦＦ２０は、テストデータＤＳ１０−ＤＳ１３を示す信号ＴＳＩＧを、クロックＴＣＫに同期して、テスト回路ＴＣＮＴ１にバンプＢＰ２０ｔを介して出力する。
なお、テストデータＤＳ１０−ＤＳ１３は、テストデータＤＦ１０−ＤＦ１３にそれぞれ対応する。例えば、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路に故障がない場合、テストデータＤＳ１０−ＤＳ１３は、テストデータＤＦ１０−ＤＦ１３に一致する。
ここで、例えば、バンプＢＰ１２ａ、ＢＰ１６ｂが短絡している場合、冗長グループＡに対応する選択回路ＳＥＬＣ（ＳＥＬＣ１、ＳＥＬＣ２）は、バンプＢＰ１２ａ以外のバンプＢＰ１０ａ、ＢＰ１１ａ、ＢＰ１３ａ、ＢＰ１４ａを選択する。すなわち、チップＣＨＩＰ１内の信号線ＬＦ１０は、セレクタＳＥＬ１０、バンプＢＰ１０ａ、セレクタＳＥＬ２０を介して、チップＣＨＩＰ２内の信号線ＬＳ１０に電気的に接続される。チップＣＨＩＰ１内の信号線ＬＦ１１は、セレクタＳＥＬ１１、バンプＢＰ１１ａ、セレクタＳＥＬ２１を介して、チップＣＨＩＰ２内の信号線ＬＳ１１に電気的に接続される。
チップＣＨＩＰ１内の信号線ＬＦ１２は、セレクタＳＥＬ１３、バンプＢＰ１３ａ、セレクタＳＥＬ２２を介して、チップＣＨＩＰ２内の信号線ＬＳ１２に電気的に接続される。チップＣＨＩＰ１内の信号線ＬＦ１３は、セレクタＳＥＬ１４、バンプＢＰ１４ａ、セレクタＳＥＬ２３を介して、チップＣＨＩＰ２内の信号線ＬＳ１３に電気的に接続される。
なお、冗長グループＢに対応する選択回路ＳＥＬＣは、バンプＢＰ１６ｂ以外のバンプＢＰ１５ｂ、ＢＰ１７ｂ、ＢＰ１８ｂ、ＢＰ１９ｂを選択する。これにより、半導体回路装置ＳＥＭは、隣同士の配線（例えば、バンプＢＰ１２ａ、ＢＰ１６ｂ）が短絡した場合でも、チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路を救済できる。このように、冗長回路ＲＤＤ（ＲＤＤ１、ＲＤＤ２）は、故障した信号経路を回避可能な場合、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、テストの結果に基づいて、冗長グループ毎に選択する。
また、この実施形態では、複数の信号経路を複数の冗長グループに分けているため、回路規模の増加を抑制できる。例えば、ｎ本の信号経路に対して、ｋ本の予備の信号経路を設けた場合、各チップＣＨＩＰは、約ｎ個の（ｋ＋１）対１セレクタ（（ｋ＋１）入力で１出力のセレクタ）を有する。８つの信号経路に対して２つの予備の信号経路を設けた場合（ｎ＝８、ｋ＝２）、チップＣＨＩＰ２に相当するチップは、８個の３対１セレクタ（３入力で１出力のセレクタ）を有する。また、チップＣＨＩＰ１に相当するチップは、１０個（＝ｎ＋ｋ個）の３対１セレクタを有する。この場合、２つのチップが接続された半導体回路装置は、１８個の３対１セレクタを有する。
これに対し、図３の例では、冗長グループＡは、半導体回路ＩＣの４つの信号経路に対して、５つの信号経路を有する。すなわち、冗長グループＡでは、予備の信号経路は、１つである。したがって、チップＣＨＩＰ２では、冗長グループＡに対応する選択回路ＳＥＬＣ２は、４個の２対１セレクタＳＥＬ（２入力で１出力のセレクタＳＥＬ）を有する。また、冗長グループＢが４つの信号経路に対して１つの予備の信号経路を有する場合、チップＣＨＩＰ２では、冗長グループＢに対応する選択回路ＳＥＬＣは、４個の２対１セレクタＳＥＬを有する。したがって、チップＣＨＩＰ２は、８個の２対１セレクタＳＥＬを有する。そして、チップＣＨＩＰ１は、１０個（＝（４＋１）×２個）の２対１セレクタを有する。この場合、２つのチップＣＨＩＰ１、ＣＨＩＰ２が接続された半導体回路装置ＳＥＭは、１８個の２対１セレクタＳＥＬを有する。
セレクタの回路規模および選択信号のビット数は、セレクタの入力信号の本数の増加に伴い、増加する。すなわち、１８個の２対１セレクタＳＥＬの回路規模は、１８個の３対１セレクタの回路規模に比べて小さい。このように、この実施形態では、複数の信号経路を複数の冗長グループに分けない構成に比べて、回路規模の増加を抑制できる。
なお、冗長回路ＲＤＤ１、ＲＤＤ２の構成は、この例に限定されない。例えば、冗長回路ＲＤＤ２は、ＥＣＣ（Error Correcting Code）のチェックを実行するＥＣＣ回路を有してもよい。この場合、例えば、ＥＣＣ回路は、フリップフロップ部ＴＦＦ２０からデータ（例えば、テストデータＤＳ１０−ＤＳ１３）を受け、フリップフロップ部ＴＦＦ２０から受けたデータに対してＥＣＣのチェックを実行する。そして、ＥＣＣ回路は、ＥＣＣのチェック結果を示す信号ＴＳＩＧをテスト回路ＴＣＮＴ１にバンプＢＰ２０ｔを介して出力する。
また、冗長グループＢのデータ転送の方向は、冗長グループＡのデータ転送の方向と同じでもよいし、冗長グループＡのデータ転送の方向と逆でもよい。例えば、冗長グループＢのデータ転送の方向が冗長グループＡのデータ転送の方向と逆の場合、冗長回路ＲＤＤ１は、冗長グループＢに対応するレジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２０を有する。そして、冗長回路ＲＤＤ２は、冗長グループＢに対応するレジスタＲＥＧ１、デコーダＤＥＣ１、選択回路ＳＥＬＣ１およびテスト用のフリップフロップ部ＴＦＦ１０を有する。
また、例えば、テスト回路ＴＣＮＴ１は、チップＣＨＩＰ１の冗長回路ＲＤＤ１から省かれ、チップＣＨＩＰ２の冗長回路ＲＤＤ２に設けられてもよい。また、例えば、冗長グループは、２つ以上の予備の信号経路（端子ＴＭＦ、ＴＭＳ、バンプＢＰ等）を有してもよい。この場合、複数の予備の信号経路を有する冗長グループの回路規模は増加するが、半導体回路装置ＳＥＭ全体では、回路規模の増加は抑制される。このように、半導体回路装置ＳＥＭは、回路規模の増加を抑制しつつ、隣同士の配線の短絡等に対する故障耐性を向上できる。これにより、半導体回路装置ＳＥＭの歩留まりが向上する。
図４は、図１に示した冗長回路ＲＤＤ１、ＲＤＤ２の別の例を示す。図３で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。例えば、図４の破線の矢印、バンプＢＰの符号の末尾のａ、ｂ、ｔの意味や冗長グループＡ、Ｂに属するバンプＢＰの数は、図３と同一または同様である。また、図４においても、図３と同様に、端子ＴＭＦ、ＴＭＳ等の記載を省略している。さらに、図４では、フリップフロップＦＦ１０−ＦＦ１４の駆動クロック用の信号線の記載を省略している。
図４に示した冗長回路ＲＤＤ１は、テスト回路ＴＣＮＴ２、テスト用のフリップフロップ部ＴＦＦ１１、レジスタＲＥＧ１、デコーダＤＥＣ１、選択回路ＳＥＬＣ１およびフリップフロップＦＦ（ＦＦ１０、ＦＦ１１、ＦＦ１２、ＦＦ１３、ＦＦ１４）を有する。フリップフロップ部ＴＦＦ１１、レジスタＲＥＧ１、デコーダＤＥＣ１、選択回路ＳＥＬＣ１およびフリップフロップＦＦ１０−ＦＦ１４は、例えば、複数の冗長グループのそれぞれに対応して設けられる。図４では、冗長グループＡ以外の冗長グループ（例えば、冗長グループＢ）に対応するフリップフロップ部ＴＦＦ１１、レジスタＲＥＧ１、デコーダＤＥＣ１、選択回路ＳＥＬＣ１、フリップフロップＦＦ等の記載を省略している。
テスト回路ＴＣＮＴ２は、図３に示したフリップフロップ部ＴＦＦ１０、ＴＦＦ２０の代わりに、フリップフロップ部ＴＦＦ１１、ＴＦＦ２１との間で、信号ＴＳＩＧの送受信を実行する。テスト回路ＴＣＮＴ２のその他の動作は、図３に示したテスト回路ＴＣＮＴ１と同一または同様である。
フリップフロップ部ＴＦＦ１１は、例えば、テストデータＤＦ２０−ＤＦ２４をそれぞれ保持するフリップフロップを有する。例えば、フリップフロップ部ＴＦＦ１１は、テスト時に、テストデータＤＦ２０−ＤＦ２４を示す信号ＴＳＩＧとクロックＴＣＫとを受け、テストデータＤＦ２０−ＤＦ２４を保持する。そして、フリップフロップ部ＴＦＦ１１は、テストデータＤＦ２０−ＤＦ２４のそれぞれの値がスキャンチェーン等を通じてフリップフロップＦＦ１０−ＦＦ１４にセットされるように、テストデータＤＦ２０−ＤＦ２４をクロックＴＣＫに同期してフリップフロップＦＦ１０−ＦＦ１４に出力する。このように、フリップフロップ部ＴＦＦ１１は、保持したデータＤＦの出力先がフリップフロップ部ＴＦＦ１０と異なる。
レジスタＲＥＧ１およびデコーダＤＥＣ１は、図３に示したレジスタＲＥＧ１およびデコーダＤＥＣ１と同一または同様である。例えば、デコーダＤＥＣ１は、選択回路ＳＥＬＣ１の各セレクタＳＥＬ１０−ＳＥＬ１４の選択信号を、レジスタＲＥＧ１から受けた情報（迂回する信号経路を示す情報）に基づいて生成する。
選択回路ＳＥＬＣ１は、出力先を除いて、図３に示した選択回路ＳＥＬＣ１と同一または同様である。例えば、選択回路ＳＥＬＣ１は、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路（フリップフロップＦＦ、バンプＢＰ、端子ＴＭＦ、ＴＭＳ等）を選択する。
選択回路ＳＥＬＣ１は、半導体回路ＩＣ１の４本の信号線ＬＦ１０、ＬＦ１１、ＬＦ１２、ＬＦ１３のそれぞれに電気的に接続する４つのフリップフロップＦＦを、５つのフリップフロップＦＦ１０−ＦＦ１４の中から選択する。すなわち、選択回路ＳＥＬＣ１は、半導体回路ＩＣ１の４本の信号線ＬＦ１０−ＬＦ１３と半導体回路ＩＣ２の４本の信号線ＬＳ１０−ＬＳ１３との間の信号経路に使用する４つのバンプＢＰを、５つのバンプＢＰ１０ａ−ＢＰ１４ａの中から選択する。
例えば、選択回路ＳＥＬＣ１は、セレクタＳＥＬ１０−ＳＥＬ１４を有する。セレクタＳＥＬ１０−ＳＥＬ１４は、出力先を除いて、図３に示したセレクタＳＥＬ１０−ＳＥＬ１４と同一または同様である。
セレクタＳＥＬ１０の２つの入力端子の一方は、信号線ＬＦ１０に接続され、２つの入力端子の他方は、開放状態である。したがって、セレクタＳＥＬ１０は、信号線ＬＦ１０に伝達される信号を受ける。また、セレクタＳＥＬ１０は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１０は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０をフリップフロップＦＦ１０に電気的に接続する。
なお、デコーダＤＥＣ１からの選択信号がバンプＢＰ１０ａの非選択を示している場合、セレクタＳＥＬ１０は、信号線ＬＦ１０とフリップフロップＦＦ１０とを電気的に非接続状態にする。このように、セレクタＳＥＬ１０は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０に伝達される信号をフリップフロップＦＦ１０を介してバンプＢＰ１０ａに出力する。セレクタＳＥＬ１０は、導通状態と非導通状態とを切り替えるスイッチでもよい。
セレクタＳＥＬ１１の２つの入力端子は、信号線ＬＦ１０、ＬＦ１１にそれぞれ接続される。したがって、セレクタＳＥＬ１１は、信号線ＬＦ１０に伝達される信号と信号線ＬＦ１１に伝達される信号とを受ける。また、セレクタＳＥＬ１１は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１１は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０、ＬＦ１１のいずれかをフリップフロップＦＦ１１に電気的に接続する。すなわち、セレクタＳＥＬ１１は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１０に伝達される信号と信号線ＬＦ１１に伝達される信号とのいずれかをフリップフロップＦＦ１１を介してバンプＢＰ１１ａに出力する。
セレクタＳＥＬ１２の２つの入力端子は、信号線ＬＦ１１、ＬＦ１２にそれぞれ接続される。したがって、セレクタＳＥＬ１２は、信号線ＬＦ１１に伝達される信号と信号線ＬＦ１２に伝達される信号とを受ける。また、セレクタＳＥＬ１２は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１２は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１１、ＬＦ１２のいずれかをフリップフロップＦＦ１２に電気的に接続する。すなわち、セレクタＳＥＬ１２は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１１に伝達される信号と信号線ＬＦ１２に伝達される信号とのいずれかをフリップフロップＦＦ１２を介してバンプＢＰ１２ａに出力する。
セレクタＳＥＬ１３の２つの入力端子は、信号線ＬＦ１２、ＬＦ１３にそれぞれ接続される。したがって、セレクタＳＥＬ１３は、信号線ＬＦ１２に伝達される信号と信号線ＬＦ１３に伝達される信号とを受ける。また、セレクタＳＥＬ１３は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１３は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１２、ＬＦ１３のいずれかをフリップフロップＦＦ１３に電気的に接続する。すなわち、セレクタＳＥＬ１３は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１２に伝達される信号と信号線ＬＦ１３に伝達される信号とのいずれかをフリップフロップＦＦ１３を介してバンプＢＰ１３ａに出力する。
セレクタＳＥＬ１４の２つの入力端子の一方は、信号線ＬＦ１３に接続され、２つの入力端子の他方は、開放状態である。したがって、セレクタＳＥＬ１４は、信号線ＬＦ１３に伝達される信号を受ける。また、セレクタＳＥＬ１４は、選択信号をデコーダＤＥＣ１から受ける。そして、セレクタＳＥＬ１４は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１３をフリップフロップＦＦ１４に電気的に接続する。
なお、デコーダＤＥＣ１からの選択信号がバンプＢＰ１４ａの非選択を示している場合、セレクタＳＥＬ１４は、信号線ＬＦ１３とフリップフロップＦＦ１４とを電気的に非接続状態にする。このように、セレクタＳＥＬ１４は、デコーダＤＥＣ１からの選択信号に基づいて、信号線ＬＦ１３に伝達される信号をフリップフロップＦＦ１４を介してバンプＢＰ１４ａに出力する。セレクタＳＥＬ１４は、導通状態と非導通状態とを切り替えるスイッチでもよい。
フリップフロップＦＦ１０−ＦＦ１４は、例えば、セレクタＳＥＬ１０−ＳＥＬ１４から出力されたデータをそれぞれ保持する。そして、フリップフロップＦＦ１０−ＦＦ１４は、セレクタＳＥＬ１０−ＳＥＬ１４から受けたデータを、システムクロック等の駆動クロックに同期して、バンプＢＰ１０ａ−ＢＰ１４ａにそれぞれ出力する。
なお、接続検査等のテスト時では、フリップフロップＦＦ１０−ＦＦ１４は、例えば、フリップフロップ部ＴＦＦ１から出力されたテストデータＤＦ２０−ＤＦ２４をそれぞれ保持する。そして、フリップフロップＦＦ１０−ＦＦ１４は、フリップフロップ部ＴＦＦ１から受けたテストデータＤＦ２０−ＤＦ２４を、テストクロック等の駆動クロックに同期して、バンプＢＰ１０ａ−ＢＰ１４ａにそれぞれ出力する。このように、フリップフロップ部ＴＦＦ１１は、テスト時に、選択回路ＳＥＬＣ１の選択状態に拘わらず、テストデータＤＦ２０−ＤＦ２４を、バンプＢＰ１０ａ−ＢＰ１４ａを介してチップＣＨＩＰ２に転送できる。
図４に示した冗長回路ＲＤＤ２は、レジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２１を有する。レジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２１は、例えば、複数の冗長グループのそれぞれに対応して設けられる。図４では、冗長グループＡ以外の冗長グループ（例えば、冗長グループＢ）に対応するレジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２１の記載を省略している。
レジスタＲＥＧ２、デコーダＤＥＣ２および選択回路ＳＥＬＣ２は、図３に示したレジスタＲＥＧ２、デコーダＤＥＣ２および選択回路ＳＥＬＣ２と同一または同様である。例えば、デコーダＤＥＣ２は、選択回路ＳＥＬＣ２の各セレクタＳＥＬ２０−ＳＥＬ２３の選択信号を、レジスタＲＥＧ２から受けた情報（迂回する信号経路を示す情報）に基づいて生成する。また、例えば、選択回路ＳＥＬＣ２は、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路を選択する。
フリップフロップ部ＴＦＦ２１は、例えば、テストデータＤＳ２０−ＤＳ２４をそれぞれ保持するフリップフロップを有する。例えば、フリップフロップ部ＴＦＦ２１は、テスト時に、テストデータＤＳ２０−ＤＳ２４をチップＣＨＩＰ１からバンプＢＰ１０ａ−ＢＰ１４ａを介してそれぞれ受け、クロックＴＣＫをテスト回路ＴＣＮＴ２からバンプＢＰ２１ｔを介して受ける。これにより、フリップフロップ部ＴＦＦ２１は、テストデータＤＳ２０−ＤＳ２４を保持する。そして、フリップフロップ部ＴＦＦ２１は、テストデータＤＳ２０−ＤＳ２４を示す信号ＴＳＩＧを、クロックＴＣＫに同期して、テスト回路ＴＣＮＴ２にバンプＢＰ２０ｔを介して出力する。
このように、フリップフロップ部ＴＦＦ２１は、接続検査等のテスト時に、選択回路ＳＥＬＣ２の選択状態に拘わらず、テストデータＤＳ２０−ＤＳ２４を、バンプＢＰ１０ａ−ＢＰ１４ａを介してチップＣＨＩＰ１から受信できる。なお、テストデータＤＳ２０−ＤＳ２４は、テストデータＤＦ２０−ＤＦ２４にそれぞれ対応する。例えば、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する信号経路に故障がない場合、テストデータＤＳ２０−ＤＳ２４は、テストデータＤＦ２０−ＤＦ２４に一致する。
ここで、例えば、バンプＢＰ１２ａ、ＢＰ１６ｂが短絡している場合、冗長グループＡに対応する選択回路ＳＥＬＣ（ＳＥＬＣ１、ＳＥＬＣ２）は、バンプＢＰ１２ａ以外のバンプＢＰ１０ａ、ＢＰ１１ａ、ＢＰ１３ａ、ＢＰ１４ａを選択する。すなわち、チップＣＨＩＰ１内の信号線ＬＦ１０は、セレクタＳＥＬ１０、フリップフロップＦＦ１０、バンプＢＰ１０ａ、セレクタＳＥＬ２０を介して、チップＣＨＩＰ２内の信号線ＬＳ１０に電気的に接続される。チップＣＨＩＰ１内の信号線ＬＦ１１は、セレクタＳＥＬ１１、フリップフロップＦＦ１１、バンプＢＰ１１ａ、セレクタＳＥＬ２１を介して、チップＣＨＩＰ２内の信号線ＬＳ１１に電気的に接続される。
チップＣＨＩＰ１内の信号線ＬＦ１２は、セレクタＳＥＬ１３、フリップフロップＦＦ１３、バンプＢＰ１３ａ、セレクタＳＥＬ２２を介して、チップＣＨＩＰ２内の信号線ＬＳ１２に電気的に接続される。チップＣＨＩＰ１内の信号線ＬＦ１３は、セレクタＳＥＬ１４、フリップフロップＦＦ１４、バンプＢＰ１４ａ、セレクタＳＥＬ２３を介して、チップＣＨＩＰ２内の信号線ＬＳ１３に電気的に接続される。
また、冗長グループＢに対応する選択回路ＳＥＬＣは、バンプＢＰ１６ｂ以外のバンプＢＰ１５ｂ、ＢＰ１７ｂ、ＢＰ１８ｂ、ＢＰ１９ｂを選択する。これにより、半導体回路装置ＳＥＭは、隣同士の配線（例えば、バンプＢＰ１２ａ、ＢＰ１６ｂ）が短絡した場合でも、チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路を救済できる。このように、冗長回路ＲＤＤ（ＲＤＤ１、ＲＤＤ２）は、故障した信号経路を回避可能な場合、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、テストの結果に基づいて、冗長グループ毎に選択する。
なお、冗長回路ＲＤＤ１、ＲＤＤ２の構成は、この例に限定されない。例えば、冗長回路ＲＤＤ２は、ＥＣＣのチェックを実行するＥＣＣ回路を有してもよい。この場合、例えば、ＥＣＣ回路は、フリップフロップ部ＴＦＦ２１から受けたデータ（例えば、テストデータＤＳ２０−ＤＳ２４）に対してＥＣＣのチェックを実行する。そして、ＥＣＣ回路は、ＥＣＣのチェック結果を示す信号ＴＳＩＧをテスト回路ＴＣＮＴ２にバンプＢＰ２０ｔを介して出力する。
また、冗長グループＢのデータ転送の方向は、冗長グループＡのデータ転送の方向と同じでもよいし、冗長グループＡのデータ転送の方向と逆でもよい。例えば、冗長グループＢのデータ転送の方向が冗長グループＡのデータ転送の方向と逆の場合、冗長回路ＲＤＤ１は、冗長グループＢに対応するレジスタＲＥＧ２、デコーダＤＥＣ２、選択回路ＳＥＬＣ２およびテスト用のフリップフロップ部ＴＦＦ２１を有する。そして、冗長回路ＲＤＤ２は、冗長グループＢに対応するレジスタＲＥＧ１、デコーダＤＥＣ１、選択回路ＳＥＬＣ１、テスト用のフリップフロップ部ＴＦＦ１１、フリップフロップＦＦ等を有する。
また、例えば、テスト回路ＴＣＮＴ２は、チップＣＨＩＰ１の冗長回路ＲＤＤ１から省かれ、チップＣＨＩＰ２の冗長回路ＲＤＤ２に設けられてもよい。また、例えば、冗長グループは、２つ以上の予備の信号経路（フリップフロップＦＦ、端子ＴＭＦ、ＴＭＳ、バンプＢＰ等）を有してもよい。この場合、複数の予備の信号経路を有する冗長グループの回路規模は増加するが、半導体回路装置ＳＥＭ全体では、回路規模の増加は抑制される。あるいは、フリップフロップＦＦ１０−ＦＦ１４は、省かれてもよい。
図５は、図１に示した半導体回路装置ＳＥＭの試験方法の一例を示す。すなわち、図５は、半導体回路装置の試験方法の一形態を示す。なお、冗長回路ＲＤＤ１、ＲＤＤ２は、例えば、図３に示した冗長回路ＲＤＤ１、ＲＤＤ２である。また、各冗長グループの予備の信号経路は、１つである。図５の動作は、例えば、半導体回路装置ＳＥＭを試験するテスト装置等がテスト回路ＴＣＮＴ１を制御することにより実現される。
ステップＳ１００では、テスト回路ＴＣＮＴ１は、複数の冗長グループから検査対象の冗長グループを選択する。例えば、半導体回路装置ＳＥＭを試験するテスト装置は、テスト回路ＴＣＮＴ１を制御して、複数の冗長グループから検査対象の冗長グループを選択する。
ステップＳ１１０では、テスト回路ＴＣＮＴ１は、検査対象の冗長グループに対応するフリップフロップ部ＴＦＦ１０に”０”をセットし、他の冗長グループ（検査対象以外の冗長グループ）に対応するフリップフロップ部ＴＦＦ１０に”１”をセットする。例えば、テスト装置は、テスト回路ＴＣＮＴ１を介して、検査対象の冗長グループに対応するフリップフロップ部ＴＦＦ１０内の全てのフリップフロップの値を”０”に設定する。また、テスト装置は、テスト回路ＴＣＮＴ１を介して、検査対象以外の冗長グループに対応するフリップフロップ部ＴＦＦ１０内の全てのフリップフロップの値を”１”に設定する。
これにより、検査対象の冗長グループに対応する信号経路および検査対象以外の冗長グループに対応する信号経路に、低レベル（論理値”０”）および高レベル（論理値”１”）のデータがそれぞれ転送される。
ステップＳ１２０では、テスト装置は、フリップフロップ部ＴＦＦ１０に設定した値とフリップフロップ部ＴＦＦ２０に保持された値が等しいか判定する。例えば、ステップＳ１１０でフリップフロップ部ＴＦＦ１０に設定された値のデータは、選択回路ＳＥＬＣ１、バンプＢＰ、選択回路ＳＥＬＣ２等を介して、フリップフロップ部ＴＦＦ２０に転送される。
これにより、フリップフロップ部ＴＦＦ２０は、ステップＳ１１０でフリップフロップ部ＴＦＦ１０に設定された値を保持する。そして、フリップフロップ部ＴＦＦ２０は、保持した値のデータを、バンプＢＰ２０ｔ等を介してテスト回路ＴＣＮＴ１に転送する。テスト装置は、フリップフロップ部ＴＦＦ２０に保持された値のデータを、テスト回路ＴＣＮＴ１から受ける。そして、テスト装置は、フリップフロップ部ＴＦＦ１０に設定した値とフリップフロップ部ＴＦＦ２０に保持された値とが等しいか判定する。
フリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが等しい場合（ステップＳ１２０のＹｅｓ）、テスト装置の動作は、ステップＳ１３０に移る。一方、フリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが等しくない場合（ステップＳ１２０のＮｏ）、テスト装置の動作は、ステップＳ１２２に移る。
ステップＳ１２２では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループにおけるエラー箇所を記憶する。例えば、テスト装置は、検査対象の冗長グループに属する信号経路のうち、故障した信号経路を示す情報を記憶する。なお、検査対象の冗長グループのフリップフロップ部ＴＦＦ１０、ＴＦＦ２０内のフリップフロップのうち、フリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが一致しないフリップフロップ間の信号経路は、故障した信号経路である。
ステップＳ１３０では、テスト回路ＴＣＮＴ１は、検査対象の冗長グループに対応するフリップフロップ部ＴＦＦ１０に”１”をセットし、他の冗長グループ（検査対象以外の冗長グループ）に対応するフリップフロップ部ＴＦＦ１０に”０”をセットする。ステップＳ１３０は、検査対象の冗長グループのフリップフロップ部ＴＦＦ１０および検査対象以外の冗長グループのフリップフロップ部ＴＦＦ１０に設定される論理値がステップＳ１１０と逆であることを除いて、ステップＳ１１０と同一または同様である。
ステップＳ１４０では、テスト装置は、フリップフロップ部ＴＦＦ１０に設定した値とフリップフロップ部ＴＦＦ２０に保持された値とが等しいか判定する。ステップＳ１４０は、ステップＳ１２０と同一または同様である。フリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが等しい場合（ステップＳ１４０のＹｅｓ）、テスト装置の動作は、ステップＳ１５０に移る。一方、フリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが等しくない場合（ステップＳ１４０のＮｏ）、テスト装置の動作は、ステップＳ１４２に移る。
ステップＳ１４２では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループにおけるエラー箇所を記憶する。ステップＳ１４２は、ステップＳ１２２と同一または同様である。
ステップＳ１５０では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループのエラー数を計測する。なお、テスト装置は、ステップＳ１２２で記憶したエラー箇所とステップＳ１４２で記憶したエラー箇所とが同じ信号経路の場合、エラー数を１つとしてカウントする。すなわち、テスト装置は、故障した信号経路の本数をエラー数としてカウントする。また、ステップＳ１６６等によりエラー箇所を迂回した後に実行されるステップＳ１５０では、テスト装置は、前回までに検出されたエラー箇所も含めた累積のエラー数（故障した信号経路の今回までの総数）を計測する。
ステップＳ１６０では、テスト装置は、ステップＳ１５０で計測したエラー数が０か判定する。エラー数が０の場合（ステップＳ１６０のＹｅｓ）、テスト装置の動作は、ステップＳ１７０に移る。エラー数が０でない場合（ステップＳ１６０のＮｏ）、テスト装置の動作は、ステップＳ１６２に移る。
ステップＳ１６２では、テスト装置は、ステップＳ１５０で計測したエラー数が１か判定する。エラー数が１の場合（ステップＳ１６２のＹｅｓ）、テスト装置の動作は、ステップＳ１６４に移る。エラー数が１でない場合（ステップＳ１６２のＮｏ）、半導体回路装置ＳＥＭの試験は、終了する。すなわち、エラー数が２以上の場合、半導体回路装置ＳＥＭの試験は、終了する。エラー数が予備の信号経路の数（図５では、１つ）を超える場合、半導体回路装置ＳＥＭは、故障した信号経路を救済できないため、エラーとして処理される。
ステップＳ１６４では、テスト装置は、エラー箇所（故障した信号経路）を迂回済みか判定する。例えば、ステップＳ１２２等で記憶したエラー箇所（故障した信号経路）が、レジスタＲＥＧ１、ＲＥＧ２に既に設定されている場合、テスト装置は、エラー箇所を迂回済みと判定する。このように、テスト装置は、選択回路ＳＥＬＣ１、ＳＥＬＣ２の現状の選択パターンが、ステップＳ１２２等で記憶したエラー箇所（故障した信号経路）を迂回した選択パターンか判定する。
エラー箇所が既に迂回されている場合（ステップＳ１６４のＹｅｓ）、テスト装置の動作は、ステップＳ１７０に移る。一方、エラー箇所が迂回されていない場合（ステップＳ１６４のＮｏ）、テスト装置の動作は、ステップＳ１６６に移る。
ステップＳ１６６では、テスト装置は、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択パターンを変更し、エラー箇所を迂回する。例えば、テスト装置は、ステップＳ１２２等で記憶したエラー箇所に基づいて、迂回する信号経路を示す情報をテスト回路ＴＣＮＴ１を介してレジスタＲＥＧ１、ＲＥＧ２に設定する。
すなわち、テスト回路ＴＣＮＴ１は、迂回する信号経路を示す情報をレジスタＲＥＧ１、ＲＥＧ２に設定する。デコーダＤＥＣ１、ＤＥＣ２は、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択信号を、レジスタＲＥＧ１、ＲＥＧ２に設定された情報に基づいて生成する。これにより、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択パターン（選択信号）は、エラー箇所を迂回するパターンに変更される。
テスト装置は、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択パターンをエラー箇所を迂回するパターンに変更した後、ステップＳ１１０を実行する。すなわち、ステップＳ１６６の後のテスト装置の動作は、ステップＳ１１０に戻る。このように、冗長回路ＲＤＤ１、ＲＤＤ２は、故障した信号経路を回避可能な場合、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、テストの結果に基づいて、冗長グループ毎に選択する。
ステップＳ１７０では、テスト装置は、全ての冗長グループに対して、接続検査を実行したか判定する。接続検査が実行されていない冗長グループが存在する場合（ステップＳ１７０のＮｏ）、テスト装置の動作は、ステップＳ１００に戻る。一方、全ての冗長グループに対して、接続検査が実行された場合（ステップＳ１７０のＹｅｓ）、テスト装置は、ステップＳ１８０においてロジック試験を実行し、半導体回路装置ＳＥＭの試験を終了する。
このように、テスト回路ＴＣＮＴ１は、第１テスト（例えば、ステップＳ１１０−Ｓ１２２）および第１テストの極性を逆にした第２テスト（例えば、ステップＳ１３０−Ｓ１４２）を冗長グループ毎に実行する。例えば、第１テストでは、テスト回路ＴＣＮＴ１は、検査対象の冗長グループに対応する信号経路および検査対象以外の冗長グループに対応する信号経路に、低レベル（論理値”０”）および高レベル（論理値”１”）のデータをそれぞれ転送する。また、第２テストでは、テスト回路ＴＣＮＴ１は、検査対象の冗長グループに対応する信号経路および検査対象以外の冗長グループに対応する信号経路に、高レベル（論理値”１”）および低レベル（論理値”０”）のデータをそれぞれ転送する。
そして、冗長回路ＲＤＤ１、ＲＤＤ２は、故障した信号経路を回避可能な場合、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、第１テストおよび第２テストの結果に基づいて選択する（例えば、ステップＳ１６６）。
なお、半導体回路装置ＳＥＭの試験方法は、この例に限定されない。例えば、ステップＳ１６４は、省かれてもよい。この場合、例えば、テスト装置は、エラー箇所を迂回した後では、ステップＳ１２０、Ｓ１４０の両方でフリップフロップ部ＴＦＦ１０の値とフリップフロップ部ＴＦＦ２０の値とが等しいと判定した場合、エラー数を０とカウントする。
また、ｋ本の予備の信号経路を有する冗長グループでは、テスト装置は、ステップＳ１６２において、エラー数がｋを超えているか判定する。エラー数がｋ以下の場合、テスト装置の動作は、ステップＳ１６４に移る。
図６は、図１に示した半導体回路装置ＳＥＭの試験方法の別の例を示す。すなわち、図６は、半導体回路装置の試験方法の一形態を示す。なお、冗長回路ＲＤＤ１、ＲＤＤ２は、例えば、図４に示した冗長回路ＲＤＤ１、ＲＤＤ２である。また、各冗長グループの予備の信号経路は、１つである。図６の動作は、例えば、半導体回路装置ＳＥＭを試験するテスト装置等がテスト回路ＴＣＮＴ２を制御することにより実現される。図５で説明した動作と同一または同様の動作については、詳細な説明を省略する。
ステップＳ１００−ステップＳ１５０は、図５で説明したステップＳ１００−Ｓ１５０と同一または同様である。例えば、ステップＳ１００では、テスト回路ＴＣＮＴ２は、複数の冗長グループから検査対象の冗長グループを選択する。
ステップＳ１１０では、テスト回路ＴＣＮＴ２は、検査対象の冗長グループに対応するフリップフロップ部ＴＦＦ１１に”０”をセットし、他の冗長グループ（検査対象以外の冗長グループ）に対応するフリップフロップ部ＴＦＦ１１に”１”をセットする。図６の動作では、ステップＳ１１０で設定した論理値のデータが、予備の信号経路も含む全ての信号経路に転送される。
ステップＳ１２０では、テスト装置は、フリップフロップ部ＴＦＦ１１に設定した値とフリップフロップ部ＴＦＦ２１に保持された値とが等しいか判定する。フリップフロップ部ＴＦＦ１１の値とフリップフロップ部ＴＦＦ２１の値とが等しい場合（ステップＳ１２０のＹｅｓ）、テスト装置の動作は、ステップＳ１３０に移る。一方、フリップフロップ部ＴＦＦ１１の値とフリップフロップ部ＴＦＦ２１の値とが等しくない場合（ステップＳ１２０のＮｏ）、テスト装置の動作は、ステップＳ１２２に移る。
ステップＳ１２２では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループにおけるエラー箇所を記憶する。
ステップＳ１３０では、テスト回路ＴＣＮＴ１は、検査対象の冗長グループに対応するフリップフロップ部ＴＦＦ１１に”１”をセットし、他の冗長グループ（検査対象以外の冗長グループ）に対応するフリップフロップ部ＴＦＦ１１に”０”をセットする。
ステップＳ１４０では、テスト装置は、フリップフロップ部ＴＦＦ１１に設定した値とフリップフロップ部ＴＦＦ２１に保持された値とが等しいか判定する。フリップフロップ部ＴＦＦ１１の値とフリップフロップ部ＴＦＦ２１の値とが等しい場合（ステップＳ１４０のＹｅｓ）、テスト装置の動作は、ステップＳ１５０に移る。一方、フリップフロップ部ＴＦＦ１１の値とフリップフロップ部ＴＦＦ２１の値とが等しくない場合（ステップＳ１４０のＮｏ）、テスト装置の動作は、ステップＳ１４２に移る。
ステップＳ１４２では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループにおけるエラー箇所を記憶する。
ステップＳ１５０では、テスト装置は、ステップＳ１００で選択した検査対象の冗長グループのエラー数を計測する。図６の動作では、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択状態に拘わらず、ステップＳ１００で選択した検査対象の冗長グループに属する全ての信号経路が、ステップＳ１１０−Ｓ１４２の処理を１回実行することでテストされる。ステップＳ１５０では、故障した信号経路の数が検査対象の冗長グループ毎に計測される。
図６の動作では、図５のステップＳ１６０−Ｓ１６２に対応する処理は、ステップＳ１７０の後のステップＳ１７２で実行される。
ステップＳ１７０では、テスト装置は、全ての冗長グループに対して、接続検査を実行したか判定する。接続検査が実行されていない冗長グループが存在する場合（ステップＳ１７０のＮｏ）、テスト装置の動作は、ステップＳ１００に戻る。一方、全ての冗長グループに対して、接続検査が実行された場合（ステップＳ１７０のＹｅｓ）、テスト装置の動作は、ステップＳ１７２に移る。
ステップＳ１７２では、テスト装置は、ステップＳ１５０で計測したエラー数が２以上の冗長グループが存在するか判定する。エラー数が２以上の冗長グループが存在する場合（ステップＳ１７２のＹｅｓ）、半導体回路装置ＳＥＭの試験は、終了する。エラー数が予備の信号経路の数（図５では、１つ）を超える場合、半導体回路装置ＳＥＭは、故障した信号経路を救済できないため、エラーとして処理される。
一方、エラー数が２以上の冗長グループが存在しない場合（ステップＳ１７２のＮｏ）、テスト装置の動作は、ステップＳ１７４に移る。各冗長グループのエラー数が予備の信号経路の数（図５では、１つ）以下の場合、半導体回路装置ＳＥＭは、故障した信号経路を救済できる。
ステップＳ１７４では、テスト装置は、ステップＳ１２２等で記憶したエラー箇所に基づいて、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択パターンを設定する。例えば、テスト装置は、故障した信号経路を含む冗長グループに対しては、迂回する信号経路を示す情報をテスト回路ＴＣＮＴ１を介してレジスタＲＥＧ１、ＲＥＧ２に設定する。
すなわち、テスト回路ＴＣＮＴ１は、迂回する信号経路を示す情報をレジスタＲＥＧ１、ＲＥＧ２に冗長グループ毎に設定する。デコーダＤＥＣ１、ＤＥＣ２は、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択信号を、レジスタＲＥＧ１、ＲＥＧ２に設定された情報に基づいて生成する。これにより、選択回路ＳＥＬＣ１、ＳＥＬＣ２の選択パターン（選択信号）は、エラー箇所を迂回するパターンに設定される。
ステップＳ１８０では、テスト装置は、ロジック試験を実行する。これにより、半導体回路装置ＳＥＭの試験は、終了する。このように、図６の試験方法では、ステップＳ１１０−Ｓ１４２の処理を冗長グループ毎に１回実行することにより、各冗長グループに属する信号経路をテストできる。したがって、図６の試験方法では、図５の試験方法に比べて、テスト時間を短縮できる。
なお、半導体回路装置ＳＥＭの試験方法は、この例に限定されない。例えば、予備の信号経路の本数をｋとした場合、テスト装置は、ステップＳ１７２において、エラー数がｋを超えた冗長グループが存在するか判定する。この場合、予備の信号経路の本数ｋが異なる冗長グループが混在してもよい。エラー数がｋを超える冗長グループが存在しない場合、テスト装置の動作は、ステップＳ１７４に移る。
図７は、図１に示したチップＣＨＩＰ１の端子配列の別の例を示す。図２で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。例えば、図７は、チップＣＨＩＰ１の表面を示す。なお、端子ＴＭＦをチップＣＨＩＰ２の端子ＴＭＳに接続するバンプＢＰも、端子ＴＭＦと同一または同様に配置される。また、チップＣＨＩＰ２の端子ＴＭＳの配置は、例えば、図７の端子配列を左右反転した配置と同一または同様である。
図７では、複数のグループは、複数の冗長グループと、共通のノードに接続される端子ＴＭＦ(電源端子等）が属する複数の第２グループ（以下、共通配線グループとも称する）とを有する。図７の符号Ａ、Ｂは、冗長グループＡ、Ｂを示し、符号Ｙ、Ｚは、共通配線グループＹ、Ｚを示す。すなわち、図２の例では、冗長グループおよび共通配線グループは、それぞれ２つである。なお、冗長グループや共通配線グループは、３つ以上でもよい。
図７の破線で結ばれた端子ＴＭＦは、共通のノードに接続される。例えば、共通配線グループＹに属する端子ＴＭＦは、電源ＶＤＤに接続される電源端子である。また、共通配線グループＺに属する端子ＴＭＦは、電源ＶＳＳに接続される電源端子である。
例えば、共通配線グループＹでは、複数の信号経路（バンプＢＰ、端子ＴＭＦ、ＴＭＳ等を含む配線）が共通のノードに接続されるため、複数の信号経路のうちの１本を失っても、チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路は維持される。同様に、共通配線グループＺにおいても、複数の信号経路のうちの１本を失っても、チップＣＨＩＰ１、ＣＨＩＰ２間の信号経路は維持される。
端子ＴＭＦは、隣同士の間隔が所定間隔β以上になるように、チップＣＨＩＰ１の表面に配置される。図２で説明したように、互いに同じ冗長グループに属する端子ＴＭＦ同士は、所定間隔βより大きい間隔で配置される。また、複数の共通配線グループＹ、Ｚのうち、１つの共通配線グループに属する複数の端子ＴＭＦと、複数の共通配線グループＹ、Ｚのうち、他の共通配線グループに属する複数の端子ＴＭＦとの間隔は、所定間隔βより大きい。図７の例では、共通配線グループＹに属する端子ＴＭＦと共通配線グループＺに属する端子ＴＭＦとの間隔は、５×βで表され、所定間隔βより大きい。このように、互いに異なる共通配線グループＹ、Ｚの一方に属する端子ＴＭＦは、互いに異なる共通配線グループの他方に属する端子ＴＭＦに対して所定間隔βより大きい間隔を空けて配置される。
これにより、図７の端子配列では、互いに異なる共通配線グループＹ、Ｚにそれぞれ属する端子ＴＭＦが所定間隔βで隣接する配置に比べて、互いに異なる共通配線グループＹ、Ｚの端子ＴＭＦが短絡する確率を小さくできる。なお、例えば、共通配線グループＹの端子ＴＭＦと冗長グループＡの端子ＴＭＦとが短絡した場合、冗長回路ＲＤＤは、冗長グループＡにおいて、共通配線グループＹの端子ＴＭＦと短絡した端子ＴＭＦを未使用にすることにより、信号経路を救済できる。
また、共通配線グループＹの端子ＴＭＦ同士が短絡した場合でも、共通配線グループＹの端子ＴＭＦが共通のノードにもともと接続されているため、信号経路は維持される。このように、半導体回路装置ＳＥＭは、回路規模の増加を抑制しつつ、隣同士の配線の短絡等に対する故障耐性を向上できる。
なお、チップＣＨＩＰ１の端子配列は、この例に限定されない。例えば、端子ＴＭＦは、図１０に示すように、千鳥状に配置されてもよい。この場合、例えば、千鳥状の端子配列の偶数行目では、冗長グループＡ、Ｂおよび共通配線グループＺにそれぞれ属する端子ＴＭＦが、冗長グループＡ、Ｂおよび共通配線グループＺの順に繰り返し配置されてもよい。そして、千鳥状の端子配列の奇数行目では、冗長グループＢ、共通配線グループＹおよび冗長グループＡにそれぞれ属する端子ＴＭＦが、冗長グループＢ、共通配線グループＹおよび冗長グループＡの順に繰り返し配置されてもよい。
図８は、図１に示したチップＣＨＩＰ１の端子配列の別の例を示す。図２および図７で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。例えば、図８は、チップＣＨＩＰ１の表面を示す。なお、端子ＴＭＦをチップＣＨＩＰ２の端子ＴＭＳに接続するバンプＢＰも、端子ＴＭＦと同一または同様に配置される。また、チップＣＨＩＰ２の端子ＴＭＳの配置は、例えば、図８の端子配列を左右反転した配置と同一または同様である。
図８では、複数のグループは、複数の冗長グループと、複数の共通配線グループと、第３グループとを有する。第３グループには、例えば、冗長化されない端子ＴＭＦ、ＴＭＳが属する。例えば、図３等に示したバンプＢＰ２０ｔ、ＢＰ２１ｔにより接続されるテスト用の端子ＴＭＦ、ＴＭＳは、第３グループに属する。図８の符号Ａ、Ｂは、冗長グループＡ、Ｂを示し、符号Ｙ、Ｚは、共通配線グループＹ、Ｚを示す。また、符号Ｔは、第３グループＴを示す。すなわち、図２の例では、冗長グループおよび共通配線グループは、それぞれ２つである。なお、冗長グループや共通配線グループは、３つ以上でもよい。図８の破線で結ばれた端子ＴＭＦの意味は、図７と同一または同様である。
端子ＴＭＦは、隣同士の間隔が所定間隔β以上になるように、チップＣＨＩＰ１の表面に配置される。図２で説明したように、互いに同じ冗長グループに属する端子ＴＭＦ同士は、所定間隔βより大きい間隔で配置される。また、図７で説明したように、互いに異なる共通配線グループＹ、Ｚの一方に属する端子ＴＭＦは、互いに異なる共通配線グループの他方に属する端子ＴＭＦに対して所定間隔βより大きい間隔を空けて配置される。さらに、第３グループＴに属する端子ＴＭＦは、複数の共通配線グループＹ、Ｚおよび第３グループＴのいずれかに属する端子ＴＭＦに対して所定間隔βより大きい間隔を空けて配置される。すなわち、第３グループＴに属する複数の端子ＴＭＦの各々と、複数の共通配線グループＹ、Ｚに属する端子ＴＭＦとの間隔は、所定間隔βより大きく、かつ、第３グループＴに属する複数の端子ＴＭＦ同士の間隔は、所定間隔βより大きい。
図８の例では、第３グループＴに属する端子ＴＭＦと共通配線グループＹに属する端子ＴＭＦとの間隔は、２×βで表され、所定間隔βより大きい。また、第３グループＴに属する端子ＴＭＦと共通配線グループＺに属する端子ＴＭＦとの間隔は、３×βで表され、所定間隔βより大きい。第３グループＴに属する端子ＴＭＦ同士の間隔は、２×βで表され、所定間隔βより大きい。
これにより、図８の端子配列では、第３グループＴの端子ＴＭＦ同士が所定間隔βで隣接する配置に比べて、第３グループＴの端子ＴＭＦ同士が短絡する確率を小さくできる。また、図８の端子配列では、第３グループＴの端子ＴＭＦに所定間隔βで共通配線グループＹ、Ｚの端子ＴＭＦが隣接する配置に比べて、第３グループＴの端子ＴＭＦと共通配線グループＹ、Ｚの端子ＴＭＦとが短絡する確率を小さくできる。
なお、例えば、第３グループＴの端子ＴＭＦと冗長グループＡの端子ＴＭＦとが短絡した場合、冗長回路ＲＤＤは、冗長グループＡにおいて、第３グループＴの端子ＴＭＦと短絡した端子ＴＭＦを未使用にすることにより、信号経路を救済できる。このように、半導体回路装置ＳＥＭは、回路規模の増加を抑制しつつ、隣同士の配線の短絡等に対する故障耐性を向上できる。なお、チップＣＨＩＰ１の端子配列は、この例に限定されない。例えば、端子ＴＭＦは、図１０に示すように、千鳥状に配置されてもよい。
図９は、図１に示したチップＣＨＩＰ１の端子配列の別の例を示す。図２で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。例えば、図９は、チップＣＨＩＰ１の表面を示す。なお、端子ＴＭＦをチップＣＨＩＰ２の端子ＴＭＳに接続するバンプＢＰも、端子ＴＭＦと同一または同様に配置される。また、チップＣＨＩＰ２の端子ＴＭＳの配置は、例えば、図９の端子配列を左右反転した配置と同一または同様である。図９の符号Ａ、Ｂ、Ｃ、Ｄは、冗長グループＡ、Ｂ、Ｃ、Ｄを示す。すなわち、図９の例では、冗長グループは、４つである。なお、冗長グループは、５つ以上でもよい。
端子ＴＭＦは、隣同士の間隔が所定間隔β以上になるように、チップＣＨＩＰ１の表面に配置される。なお、複数の冗長グループＡ、Ｂ、Ｃ、Ｄの各端子ＴＭＦでは、各端子ＴＭＦに隣接する端子ＴＭＦは、各端子ＴＭＦが属するグループと異なるグループに属する。
例えば、図９に示した端子配列の偶数行目および奇数行目の一方では、冗長グループＡに属する端子ＴＭＦと冗長グループＤに属する端子ＴＭＦとが、図９の横方向に沿って交互に配置される。そして、端子配列の偶数行目および奇数行目の他方では、冗長グループＣに属する端子ＴＭＦと冗長グループＢに属する端子ＴＭＦとが、図９の横方向に沿って交互に配置される。
この場合、図９の斜め方向に隣接する２つの端子ＴＭＦは、互いに異なる冗長グループに属する。例えば、冗長グループＡの端子ＴＭＦの斜め方向に隣接する端子ＴＭＦは、冗長グループＢに属する。また、冗長グループＡの端子ＴＭＦの縦方向に隣接する端子ＴＭＦは、冗長グループＣに属する。そして、冗長グループＡの端子ＴＭＦの横方向に隣接する端子ＴＭＦは、冗長グループＤに属する。
これにより、図９の端子配列では、図２の端子配列に比べて、隣同士の配線の短絡等に対する故障耐性を向上できる。例えば、冗長グループＡの端子ＴＭＦと、冗長グループＡの端子ＴＭＦに斜め方向に隣接する冗長グループＢの端子ＴＭＦとが短絡した場合、冗長回路ＲＤＤは、冗長グループＡ、Ｂにおいて、互いに短絡した端子ＴＭＦを未使用にする。これにより、半導体回路装置ＳＥＭは、信号経路を救済できる。
また、例えば、互いに隣接する４つの端子ＴＭＦ（冗長グループＡ、Ｂ、Ｃ、Ｄのそれぞれの端子ＴＭＦ）が短絡した場合でも、冗長回路ＲＤＤは、冗長グループＡ、Ｂ、Ｃ、Ｄにおいて、互いに短絡した端子ＴＭＦを未使用にする。これにより、半導体回路装置ＳＥＭは、信号経路を救済できる。このように、半導体回路装置ＳＥＭは、回路規模の増加を抑制しつつ、隣同士の配線の短絡等に対する故障耐性を向上できる。
なお、チップＣＨＩＰ１の端子配列は、この例に限定されない。例えば、図７や図８に示したように、共通配線グループの端子ＴＭＦや第３グループの端子ＴＭＦが配置されてもよい。
図１０は、図１に示したチップＣＨＩＰ１の端子配列の別の例を示す。図２で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。例えば、図１０は、チップＣＨＩＰ１の表面を示す。なお、端子ＴＭＦをチップＣＨＩＰ２の端子ＴＭＳに接続するバンプＢＰも、端子ＴＭＦと同一または同様に配置される。また、チップＣＨＩＰ２の端子ＴＭＳの配置は、例えば、図１０の端子配列を左右反転した配置と同一または同様である。
図１０の符号Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇは、冗長グループＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇを示す。すなわち、図１０の例では、冗長グループは、７つである。なお、冗長グループは、８つ以上でもよい。図１０では、冗長グループに属する端子ＴＭＦの配置を中心に説明する。
端子ＴＭＦは、横方向および斜め方向の間隔が所定間隔βになるように、千鳥状に配置される。すなわち、端子ＴＭＦは、隣同士の間隔が所定間隔β以上になるように、チップＣＨＩＰ１の表面に配置される。なお、複数の冗長グループＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇの各端子ＴＭＦでは、各端子ＴＭＦに隣接する端子ＴＭＦは、各端子ＴＭＦが属するグループと異なるグループに属する。さらに、複数の冗長グループＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇの各端子ＴＭＦでは、各端子ＴＭＦに隣接する端子ＴＭＦは、互いに異なるグループに属する。
例えば、冗長グループＡの端子ＴＭＦに隣接する６個の端子ＴＭＦは、冗長グループＢ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇにそれぞれ属する。これにより、図１０の端子配列では、図２や図９の端子配列に比べて、隣同士の配線の短絡等に対する故障耐性を向上できる。例えば、冗長グループＡの端子ＴＭＦと、冗長グループＡの端子ＴＭＦに横方向に隣接する冗長グループＢ、Ｇの端子ＴＭＦとが短絡した場合、冗長回路ＲＤＤは、冗長グループＡ、Ｂ、Ｇにおいて、互いに短絡した端子ＴＭＦを未使用にする。これにより、半導体回路装置ＳＥＭは、信号経路を救済できる。
また、例えば、冗長グループＡの端子ＴＭＦと、冗長グループＡの端子ＴＭＦに隣接する６個の端子ＴＭＦとが短絡した場合、冗長回路ＲＤＤは、冗長グループＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇにおいて、互いに短絡した端子ＴＭＦを未使用にする。これにより、半導体回路装置ＳＥＭは、信号経路を救済できる。このように、半導体回路装置ＳＥＭは、回路規模の増加を抑制しつつ、隣同士の配線の短絡等に対する故障耐性を向上できる。
なお、チップＣＨＩＰ１の端子配列は、この例に限定されない。例えば、図７や図８に示したように、共通配線グループの端子ＴＭＦや第３グループの端子ＴＭＦが配置されてもよい。
以上、図１から図１０に示した実施形態の半導体回路装置および半導体回路装置の試験方法では、冗長回路ＲＤＤは、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、冗長グループ毎に選択する。なお、複数の端子ＴＭＦ、ＴＭＳは、各チップＣＨＩＰの所定の面に、隣同士の間隔が所定値以上になるように配置される。さらに、複数の端子ＴＭＦ、ＴＭＳは、冗長化された端子ＴＭＦ、ＴＭＳが属する複数の冗長グループを含む複数のグループに分類される。そして、複数の冗長グループの少なくとも１つでは、互いに同じ冗長グループに属する端子同士（例えば、端子ＴＭＦ同士、端子ＴＭＳ同士）は、所定間隔より大きい間隔で配置される。
これにより、この実施形態では、例えば、互いに同じ冗長グループに属する端子ＴＭＦ同士が所定間隔で隣接する配置に比べて、互いに同じ冗長グループに属する端子ＴＭＦ同士が短絡する確率を小さくできる。この結果、この実施形態では、隣同士の配線の短絡等に対する故障耐性を向上でき、半導体回路装置ＳＥＭの歩留まりを向上できる。
例えば、半導体回路装置ＳＥＭの試験方法では、テスト回路ＴＣＮＴ１またはテスト回路ＴＣＮＴ２は、バンプＢＰ等の接続部により互いに接続された端子ＴＭＦ、ＴＭＳを含む信号経路が故障しているかテストする。そして、冗長回路ＲＤＤは、故障した信号経路を回避可能な場合、チップＣＨＩＰ１、ＣＨＩＰ２間のデータ転送に使用する端子ＴＭＦ、ＴＭＳを、テストの結果に基づいて、冗長グループ毎に選択する。また、この実施形態では、端子ＴＭＦ、ＴＭＳ等を含む信号経路の冗長化が冗長グループ単位で実現されるため、冗長回路ＲＤＤの回路規模の増加を抑制できる。すなわち、この実施形態では、回路規模の増加を抑制しつつ、隣同士の配線の短絡に対する故障耐性を向上できる。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
ＢＰ、ＢＰ１０ａ−ＢＰ１４ａ、ＢＰ１５ｂ−ＢＰ１９ｂ、ＢＰ２０ｔ、ＢＰ２１ｔ‥バンプ；ＣＨＩＰ１、ＣＨＩＰ２‥チップ；ＤＥＣ１、ＤＥＣ２‥デコーダ；ＦＦ１０−ＦＦ１４‥フリップフロップ；ＩＣ‥半導体回路；ＲＤＤ１、ＲＤＤ２‥冗長回路；ＲＥＧ１、ＲＥＧ２‥レジスタ；ＳＥＬ１０−ＳＥＬ１４、ＳＥＬ２０−ＳＥＬ２３‥セレクタ；ＳＥＬＣ１、ＳＥＬＣ２‥選択回路；ＳＥＭ‥半導体回路装置；ＴＣＮＴ１、ＴＣＮＴ２‥テスト回路；ＴＦＦ１０、ＴＦＦ１１、ＴＦＦ２０、ＴＦＦ２１‥フリップフロップ部；ＴＭＦ、ＴＭＳ‥端子

Claims (7)

  1. 複数のチップと、前記複数のチップの所定の面に配置された複数の端子を相互に接続する接続部とを有する半導体回路装置において、
    前記複数のチップの各々の端子は、複数の第１グループまたは他のグループのいずれかに属し、
    前記複数の第１グループのうち、１つの第１グループに属する端子は、所定間隔より大きい間隔で配置され、
    前記１つの第１グループに属する複数の端子のうちの第１端子と、前記第１端子に隣接する端子であって、前記複数の第１グループのうちの他の第１グループまたは前記他のグループのいずれかに属する複数の端子のうちの第２端子との間隔は、前記所定間隔であり、
    前記複数のチップの各々は、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択する選択部を有することを特徴とする半導体回路装置。
  2. 請求項１に記載の半導体回路装置において、
    前記他のグループは、互いに接続される複数の端子をそれぞれ含む複数の第２グループを含み、
    前記複数の第２グループのうち、１つの第２グループに属する複数の端子と、前記複数の第２グループのうち、他の第２グループに属する複数の端子との間隔は、前記所定間隔より大きいことを特徴とする半導体回路装置。
  3. 請求項２に記載の半導体回路装置において、
    前記他のグループは、複数の端子を含む第３グループをさらに含み、
    前記第３グループに属する複数の端子の各々と、前記複数の第２グループに属する端子との間隔は、前記所定間隔より大きく、
    前記第３グループに属する複数の端子同士の間隔は、前記所定間隔より大きいことを特徴とする半導体回路装置。
  4. 請求項１ないし請求項３のいずれか１項に記載の半導体回路装置において、
    前記第１端子に隣接する端子は、前記他の第１グループまたは前記他のグループのいずれかに属することを特徴とする半導体回路装置。
  5. 請求項４に記載の半導体回路装置において、
    前記第１端子に隣接する端子は、互いに異なるグループに属することを特徴とする半導体回路装置。
  6. 複数のチップと、前記複数のチップの所定の面に配置された複数の端子を相互に接続する接続部とを有し、前記複数のチップの各々の端子は、複数の第１グループまたは他のグループのいずれかに属し、前記複数の第１グループのうち、１つの第１グループに属する端子は、所定間隔より大きい間隔で配置され、前記１つの第１グループに属する複数の端子のうちの第１端子と、前記第１端子に隣接する端子であって、前記複数の第１グループのうちの他の第１グループまたは前記他のグループのいずれかに属する複数の端子のうちの第２端子との間隔が、前記所定間隔である半導体回路装置の試験方法において、
    前記半導体回路装置をテストするテスト装置が、前記接続部により互いに接続された端子を含む信号経路をテストし、
    前記テストの結果に基づいて、前記複数のチップの各々が有する選択部が、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択することを特徴とする半導体回路装置の試験方法。
  7. 請求項６に記載の半導体回路装置の試験方法において、
    前記テスト装置が、前記複数の第１グループから検査対象の第１グループを選択し、前記検査対象の第１グループに対応する信号経路および前記検査対象以外の第１グループに対応する信号経路に、第１レベルのデータおよび前記第１レベルと異なる第２レベルのデータをそれぞれ転送する第１テストと、前記検査対象の第１グループに対応する信号経路および前記検査対象以外の第１グループに対応する信号経路に、前記第２レベルのデータおよび前記第１レベルのデータをそれぞれ転送する第２テストとを第１グループ毎に実行し、
    前記第１テストおよび前記第２テストの結果に基づいて、前記選択部が、複数の端子のうち、信号を伝達する端子を第１グループ毎に選択することを特徴とする半導体回路装置の試験方法。
JP2014163764A 2014-08-11 2014-08-11 半導体回路装置および半導体回路装置の試験方法 Active JP6398451B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014163764A JP6398451B2 (ja) 2014-08-11 2014-08-11 半導体回路装置および半導体回路装置の試験方法
US14/810,831 US9823291B2 (en) 2014-08-11 2015-07-28 Semiconductor device and method of testing semiconductor device
EP15179023.5A EP2985615B1 (en) 2014-08-11 2015-07-30 Semiconductor device and method of testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014163764A JP6398451B2 (ja) 2014-08-11 2014-08-11 半導体回路装置および半導体回路装置の試験方法

Publications (2)

Publication Number Publication Date
JP2016039348A true JP2016039348A (ja) 2016-03-22
JP6398451B2 JP6398451B2 (ja) 2018-10-03

Family

ID=53762076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014163764A Active JP6398451B2 (ja) 2014-08-11 2014-08-11 半導体回路装置および半導体回路装置の試験方法

Country Status (3)

Country Link
US (1) US9823291B2 (ja)
EP (1) EP2985615B1 (ja)
JP (1) JP6398451B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428210B2 (ja) * 2014-12-02 2018-11-28 富士通株式会社 半導体装置および半導体装置の試験方法
US10748852B1 (en) * 2019-10-25 2020-08-18 Marvell International Ltd. Multi-chip module (MCM) with chip-to-chip connection redundancy and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2011226917A (ja) * 2010-04-20 2011-11-10 Mitsubishi Electric Corp 自己診断装置、自己診断方法及び自己診断機能を備えた電子機器
US20150084689A1 (en) * 2013-09-26 2015-03-26 SK Hynix Inc. Semiconductor chip including a spare bump and stacked package having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708176B2 (ja) 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP5416200B2 (ja) 2009-02-27 2014-02-12 株式会社日立製作所 半導体装置
US8659141B2 (en) * 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP2013131534A (ja) 2011-12-20 2013-07-04 Elpida Memory Inc 半導体装置
US8895981B2 (en) 2011-12-28 2014-11-25 Altera Corporation Multichip module with reroutable inter-die communication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP2006019328A (ja) * 2004-06-30 2006-01-19 Nec Corp 積層型半導体装置
JP2011226917A (ja) * 2010-04-20 2011-11-10 Mitsubishi Electric Corp 自己診断装置、自己診断方法及び自己診断機能を備えた電子機器
US20150084689A1 (en) * 2013-09-26 2015-03-26 SK Hynix Inc. Semiconductor chip including a spare bump and stacked package having the same

Also Published As

Publication number Publication date
EP2985615B1 (en) 2022-12-28
JP6398451B2 (ja) 2018-10-03
EP2985615A1 (en) 2016-02-17
US20160043029A1 (en) 2016-02-11
US9823291B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
US10591544B2 (en) Programmable integrated circuits with in-operation reconfiguration capability
JP5416200B2 (ja) 半導体装置
US9270506B2 (en) Methods for bypassing faulty connections
US20130159587A1 (en) Interconnect Redundancy for Multi-Interconnect Device
JP2012243910A (ja) 半導体チップのクラックのチェックテスト構造を有する半導体装置
US8592813B2 (en) Semiconductor device and stacked semiconductor apparatus
US8793547B2 (en) 3D built-in self-test scheme for 3D assembly defect detection
JPWO2007032184A1 (ja) 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
WO2010030557A1 (en) System and method utilizing redundancy in semiconductor chip interconnects
US9568549B2 (en) Managing redundancy repair using boundary scans
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
US20130214389A1 (en) Integrated circuit
JP6428210B2 (ja) 半導体装置および半導体装置の試験方法
JP6398451B2 (ja) 半導体回路装置および半導体回路装置の試験方法
US20090096476A1 (en) Method of inspecting semiconductor circuit having logic circuit as inspection circuit
US9835685B2 (en) Test circuit and method for controlling test circuit
JP2010016122A (ja) 半導体集積回路
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
JP2012042226A (ja) 半導体装置およびその試験方法
Lee et al. A novel DFT architecture for 3DIC test, diagnosis and repair
JP2003068860A (ja) 半導体素子の配置配線方法
JP2007012820A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170803

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6398451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150