JP2016035968A - 光電変換素子及びその製造方法 - Google Patents

Abstract

【課題】素子の高抵抗化を伴うことなく、複雑な製造工程を伴わず且つ低コストで光電変換素子を製造する。
【解決手段】ｐ型の第１半導体層６は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３の第２真性半導体層５ｂをエッチングストッパとして第１エッチングペーストによりパターンニングする。ｎ型の第２半導体層７は、酸素濃度が３×１０^１９ｃｍ^−３以下の第１半導体層６をエッチングストッパとして、アルカリ性のエッチングペーストによりパターンニングする。
【選択図】図２

Description

本発明は、光電変換素子及びその製造方法に関する。

近年、光電変換素子として、シリコン太陽電池が注目されている。シリコン太陽電池の一例として、裏面接合型ヘテロ構造の太陽電池がある。

裏面接合型ヘテロ構造のシリコン太陽電池は、半導体基板の裏面において、ｉ型半導体膜が形成され、ｉ型半導体膜上にｐ型半導体膜とｎ型半導体膜とが面内方向に隣接して形成され、ｐ型半導体膜とｎ型半導体膜上に電極が形成された構成を有する（例えば、特許文献１及び特許文献２）。

特許文献１に記載の裏面接合型ヘテロ構造太陽電池では、ｐ型半導体膜とｎ型半導体膜とが、それぞれ、フォトリソグラフィによってパターン形成されると記載されている。

特許文献２に記載の裏面接合型ヘテロ構造太陽電池では、ｉ型半導体膜とｎ型半導体膜（又は、ｐ型半導体膜）が、酸素を含有する半導体膜で形成されている。一方、ｐ型半導体膜（又は、ｎ型半導体膜）は酸素を含有しない半導体膜で形成されている。この太陽電池の製造においては、半導体基板の裏面にｉ型半導体膜及びｐ型半導体膜を形成した後、酸素を含まない半導体膜のみをエッチング除去可能なシリコン用エッチングペーストを用いてｐ型半導体膜をパターンニングする。そして、ｎ型半導体膜を成膜した後、酸素を含む半導体膜のみをエッチング除去可能な酸化シリコン用エッチングペーストを用いてｎ型半導体膜をパターンニングする。

特開２０１０−８０８８７号公報 特開２０１３−２３９４７６号公報

特許文献１に記載の裏面接合型へテロ構造太陽電池では、半導体膜をフォトリソグラフィ法によってパターンニングする。フォトリソグラフィ技術では、フォトリソグラフィ工程、ウェットエッチング工程、レジスト剥離工程、及びリンス洗浄工程等の多くの工程が必要であり、製造工程が複雑である。また、フォトリソグラフィ技術において用いられるレジストや有機溶液が高価であることから、製造コストが嵩む。

特許文献２に記載の裏面接合型へテロ構造太陽電池では、ｎ型半導体膜及びｐ型半導体膜のいずれか一方を、酸素を含有する半導体膜で形成することとなる。そのため、半導体素子の抵抗が著しく大きくなってしまうという問題がある。

本発明は、素子の高抵抗化を伴うことなく、簡単な工程によって且つ低コストで製造可能な光電変換素子を得ることを目的とする。

また、本発明は、素子の高抵抗化を伴うことなく、簡単な工程によって且つ低コストで光電変換素子を製造する方法を提供することを目的とする。

本発明の実施形態の光電変換素子は、光を電気に変換するものであって、半導体基板と、前記半導体基板の光入射側とは反対側の裏面に接して形成された真性半導体膜と、前記真性半導体膜に接して形成され、ｐ型の第１半導体膜と、前記真性半導体膜に接すると共に、前記半導体基板の面内方向において前記第１半導体膜に隣接して形成され、ｎ型の第２半導体膜と、を備える。前記真性半導体膜は、少なくとも前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３である。前記第１半導体膜と第２半導体膜のそれぞれは、酸素濃度が３×１０^１９ｃｍ^−３以下、且つ窒素濃度が３×１０^１９ｃｍ^−３以下である。

上記の構成によれば、真性半導体膜は、少なくとも真性半導体膜の前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるので、第１半導体膜を第１エッチングペーストでエッチングするとき、真性半導体膜がエッチングストッパとして機能する。そのため、第１半導体膜をパターニングする場合には、真性半導体膜を残した状態で第１半導体膜のみをエッチングすることができる。

また、上記の構成によれば、第１半導体膜及び第２半導体膜のいずれも、酸素濃度が３×１０^１９ｃｍ^−３以下、且つ、窒素濃度が３×１０^１９ｃｍ^−３以下であるので、光電変換素子が高抵抗化するのが抑制される。

従って、上記の構成によれば、素子の高抵抗化を伴うことなく、簡単な工程によって且つ低コストで製造可能な光電変換素子を得ることができる。

本発明の光電変換素子において、前記真性半導体膜は、前記半導体基板に接して設けられた第１真性半導体膜と、前記第１真性半導体膜に接して設けられた第２真性半導体膜と、を含み、前記第２真性半導体膜は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であることが好ましい。

上記の構成によれば、真性半導体膜が２層構造であり、２層のうち第１半導体膜に接する側の第２真性半導体膜は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるから、第１半導体膜のパターンニング時に、第２真性半導体膜がエッチングストッパとして機能することができる。

本発明の光電変換素子において、真性半導体膜が第１真性半導体膜及び第２真性半導体膜で構成されている場合、前記第１真性半導体膜は、酸素濃度が３×１０^１９ｃｍ^−３以下、且つ、窒素濃度が３×１０^１９ｃｍ^−３以下であることが好ましい。

上記の構成によれば、半導体基板に接する第１真性半導体膜が、酸素濃度が３×１０^１９ｃｍ^−３以下、且つ窒素濃度が３×１０^１９ｃｍ^−３以下であるので、半導体基板に対するパッシベーション性を高めることができる。

本発明の光電変換素子において、真性半導体膜が第１真性半導体膜及び第２真性半導体膜で構成されている場合、前記第２真性半導体膜の厚さは、２ｎｍ以上、且つ１０ｎｍ未満であることが好ましい。第２真性半導体膜の厚さが２ｎｍ未満の場合、第１半導体膜をエッチングする際のエッチングストッパとしての機能が十分ではない場合がある。また、第２真性半導体膜の厚さが１０ｎｍ以上の場合、第２真性半導体膜の高抵抗化により、光電変換素子の直列抵抗の増大を引き起こす可能性がある。

本発明の光電変換素子の製造方法は、半導体基板の光入射側とは反対側の面に接して、真性半導体膜を成膜する工程と、前記真性半導体膜に接して、ｐ型の第１半導体膜を成膜する工程と、前記真性半導体膜をエッチングストッパとして、前記成膜した第１半導体膜の一部を、第１エッチングペーストを用いてエッチングする第１エッチング工程と、前記エッチング後の第１半導体膜を覆うように、ｎ型の第２半導体膜を成膜する工程と、前記第１半導体膜をエッチングストッパとして、前記第１半導体膜上に形成された第２半導体膜を、第２エッチングペーストを用いてエッチングする第２エッチング工程と、を備える。前記真性半導体膜は、少なくとも前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３である。前記第２エッチングペーストは、アルカリ性である。

上記の製造方法によれば、真性半導体膜は、少なくとも真性半導体膜の前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるので、第１半導体膜を第１エッチングペーストでエッチングするとき、真性半導体膜がエッチングストッパとして機能する。そのため、第１半導体膜をパターンニングする場合には、真性半導体膜を残した状態で第１半導体膜のみをエッチングすることができる。

また、上記の製造方法によれば、第２半導体膜をパターンニングする場合には、第２エッチングペーストとしてアルカリ性のエッチングペーストを用いるので、第１半導体膜をエッチングストッパとして第２半導体膜のみをエッチングすることができる。アルカリ性のエッチングペーストは、ｐ型半導体膜をエッチングせず、ｎ型の半導体膜のみをエッチングする性質を有するからである。従って、第１半導体膜及び第２半導体膜の酸素濃度及び窒素濃度のいずれを高めることもなく、第１半導体膜をエッチングストッパとして機能させることができる。つまり、第１半導体膜及び第２半導体膜の両方を、酸素濃度を３×１０^１９ｃｍ^−３以下、且つ、窒素濃度を３×１０^１９ｃｍ^−３以下にすることができ、光電変換素子の高抵抗化が抑制される。

さらに、上記の製造方法によれば、第１半導体膜及び第２半導体膜を設ける際に、フォトリソグラフィ技術ではなくエッチングペーストを用いてパターンニングを行う。つまり、エッチングペースト塗布工程、及びリンス工程のみを経て第１半導体膜及び第２半導体膜をパターンニングすることができるので、フォトリソグラフィ法によるパターンニングのように複雑な工程を経ることなく、第１半導体膜及び第２半導体膜をパターンニングすることができる。加えて、エッチングペーストを用いたパターンニングで必要となるエッチングペーストは、フォトリソグラフィで必要となるレジストや有機溶媒と比較して安価であるので、製造コストを抑制することができる。

本発明の光電変換素子の製造方法において、前記真性半導体膜を成膜する工程は、前記半導体基板に接して第１真性半導体膜を形成する工程と、前記第１真性半導体膜に接して第２真性半導体膜を形成する工程と、を含み、前記第２真性半導体膜は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であり、前記第１エッチング工程において、前記第２真性半導体膜がエッチングストッパとして機能することが好ましい。

本発明の光電変換素子の製造方法において、前記第１エッチングペーストとして、具体的には、例えば、メルク株式会社製のＩｓｉｓｈａｐｅ Ｓｏｌａｒ Ｅｔｃｈ ＳｉＤ（登録商標）を用いることができる。

また、本発明の光電変換素子の製造方法において、前記第２エッチングペーストとして、例えば、カルボキシビニルポリマー（カルボマー）、エチレングリコール、水酸化カリウム及び水を混合した混合ペーストを用いることができる。

本発明の光電変換モジュールは、本発明のいずれかの光電変換素子を用いたものである。また、本発明の光電変換モジュールは、本発明の光電変換素子の製造方法により製造した光電変換素子を用いて作製できる。

本発明の光電変換システムは、本発明のいずれかの光電変換素子を用いたものである。また、本発明の光電変換システムは、本発明の光電変換素子の製造方法により製造した光電変換素子を用いて作製できる。

本発明によれば、素子の高抵抗化を伴うことなく、簡単な工程によって且つ低コストで光電変換素子を製造することができる。

図１は、実施形態１の光電変換素子の構成を示す平面図である。 図２は、図１のＩＩ−ＩＩ線における断面図である。 図３Ａは、実施形態１の光電変換素子の製造方法を示す第１の工程図である。 図３Ｂは、実施形態１の光電変換素子の製造方法を示す第２の工程図である。 図３Ｃは、実施形態１の光電変換素子の製造方法を示す第３の工程図である。 図３Ｄは、実施形態１の光電変換素子の製造方法を示す第４の工程図である。 図３Ｅは、実施形態１の光電変換素子の製造方法を示す第５の工程図である。 図３Ｆは、実施形態１の光電変換素子の製造方法を示す第６の工程図である。 図３Ｇは、実施形態１の光電変換素子の製造方法を示す第７の工程図である。 図３Ｈは、実施形態１の光電変換素子の製造方法を示す第８の工程図である。 図３Ｉは、実施形態１の光電変換素子の製造方法を示す第９の工程図である。 図３Ｊは、実施形態１の光電変換素子の製造方法を示す第１０の工程図である。 図３Ｋは、実施形態１の光電変換素子の製造方法を示す第１１の工程図である。 図３Ｌは、実施形態１の光電変換素子の製造方法を示す第１２の工程図である。 図４は、実施形態１の変形例の光電変換素子の構成を示す断面図である。 図５は、実施形態２の光電変換素子の構成を示す断面図である。 図６は、実施形態３の光電変換モジュールの構成の一例を示す概略図である。 図７は、実施形態４の太陽光発電システムの構成の一例を示す概略図である。 図８は、図７に示す光電変換モジュールアレイの構成の一例を示す概略図である。 図９は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。

本発明の実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。以下の各図中の部材の寸法は、実際の寸法および各部材の寸法比率等を忠実に表したものではない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。

この明細書において、「非晶質シリコン層が酸素を含まない」とは、非晶質シリコン層の酸素濃度が完全に０であるということを意味しない。この明細書における「非晶質シリコン層が酸素を含まない」状態は、非晶質シリコン層の酸素濃度が３×１０^１９ｃｍ^−３以下である状態を意味する。非晶質シリコン層の成膜において、プラズマＣＶＤ法等のチャンバ内に存在する酸素の一部が非晶質シリコン層に取り込まれてしまうので、得られる非晶質シリコン層の酸素濃度を完全に０にするのはほぼ不可能である。

また、この明細書において、「非晶質シリコン層が酸素を含む」とは、単に、酸素濃度が０ではない状態を意味するのではない。この明細書における「非晶質シリコン層が酸素を含む」状態は、非晶質シリコン層の酸素濃度が５×１０^２０ｃｍ^−３以上である状態を意味する。すなわち、この明細書における「酸素を含んだ非晶質シリコン層」は、プラズマＣＶＤ法による非晶質シリコン層の成膜において、反応ガスとして、酸素（Ｏ_２）や二酸化炭素（ＣＯ_２）等を導入して非晶質シリコン層の成膜を行い、意図的に酸素濃度を高めた非晶質シリコン層を意味している。

この明細書における「非晶質シリコン層が窒素を含まない」状態は、非晶質シリコン層の窒素濃度が３×１０^１９ｃｍ^−３以下である状態を意味する。非晶質シリコン層の成膜において、プラズマＣＶＤ法等のチャンバ内に存在する窒素の一部が非晶質シリコン層に取り込まれてしまうので、得られる非晶質シリコン層の窒素濃度を完全に０にするのはほぼ不可能である。

また、この明細書において、「非晶質シリコン層が窒素を含む」とは、単に、窒素濃度が０ではない状態を意味するのではない。この明細書における「非晶質シリコン層が窒素を含む」状態は、非晶質シリコン層の窒素濃度が５×１０^２０ｃｍ^−３以上である状態を意味する。すなわち、この明細書における「窒素を含んだ非晶質シリコン層」は、プラズマＣＶＤ法による非晶質シリコン層の成膜において、反応ガスとして、アンモニア（ＮＨ_３）や一酸化二窒素（Ｎ_２Ｏ）、窒素（Ｎ_２）等を導入して非晶質シリコン層の成膜を行い、意図的に窒素濃度を高めた非晶質シリコン層を意味している。

この明細書における「酸素濃度」及び「窒素濃度」は、例えば、ＳＩＭＳ（二次イオン質量分析法）によって測定された濃度を表している。

［実施形態１］
図１は、この発明の実施形態１による光電変換素子１００の構成を示す平面図である。図２は、図１のＩＩ−ＩＩ線における断面図である。図１及び図２に示す光電変換素子１００は、裏面接合型ヘテロ構造シリコン太陽電池である。実施形態１の光電変換素子１００は、ｎ型単結晶シリコン基板１と、ｉ型非晶質シリコン層２と、ｎ型非晶質シリコン層３と、反射防止膜４と、ｉ型非晶質シリコン層５と、ｐ型非晶質シリコン層６と、ｎ型非晶質シリコン層７と、電極８と、を備える。

ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位及び０．１〜１０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１の厚さは、例えば、１００〜３００μｍである。そして、ｎ型単結晶シリコン基板１は、光入射側の表面が微細な凹凸のあるテクスチャ構造を有する。ｎ型単結晶シリコン基板１の表面がテクスチャ化されているので、光の吸収率が高まる。

ｉ型非晶質シリコン層２及びｎ型非晶質シリコン層３は、パッシベーション膜として設けられる。ｉ型非晶質シリコン層２は、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。ｉ型非晶質シリコン層２は、非晶質相からなり、例えば、ｉ型ａ−Ｓｉで形成されている。ｉ型非晶質シリコン層２の厚さは、例えば、２〜数十ｎｍである。

ｎ型非晶質シリコン層３は、ｉ型非晶質シリコン層２に接して形成される。ｎ型非晶質シリコン層３は、非晶質相からなり、例えば、ｎ型ａ−Ｓｉで形成されている。ｎ型非晶質シリコン層３の厚さは、例えば、５〜数十ｎｍである。ｎ型非晶質シリコン層３のリン（Ｐ）濃度は、例えば、１×１０^２０〜１×１０^２２ｃｍ^−３である。

反射防止膜４は、ｎ型非晶質シリコン層３に接して設けられる。反射防止膜４は、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ_２）、酸窒化シリコン（ＳｉＯＮ）、ダイヤモンドライクカーボン（ＤＬＣ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）等で形成されている。反射防止膜４の厚さは、例えば、１００〜２００ｎｍである。

ｉ型非晶質シリコン層５は、ｎ型単結晶シリコン基板１の光入射側とは反対側の表面に接して設けられている。ｉ型非晶質シリコン層５は、第１ｉ型非晶質シリコン層５ａと、第２ｉ型非晶質シリコン層５ｂとを含む。ｉ型非晶質シリコン層５の厚さは、例えば、２ｎｍ〜数十ｎｍである。

第１ｉ型非晶質シリコン層５ａは、ｎ型単結晶シリコン基板１に接して設けられる。第１ｉ型非晶質シリコン層５ａは、非晶質相からなり、例えば、ｉ型ａ−Ｓｉで形成されている。第１ｉ型非晶質シリコン層５ａには、意図的に酸素を含有させていないので、第１ｉ型非晶質シリコン層５ａの酸素濃度は、３×１０^１９ｃｍ^−３以下である。また、第１ｉ型非晶質シリコン層５ａには、意図的に窒素を含有させていないので、第１ｉ型非晶質シリコン層５ａの窒素濃度は、３×１０^１９ｃｍ^−３以下である。

第２ｉ型非晶質シリコン層５ｂは、第１ｉ型非晶質シリコン層５ａに接して設けられている。第２ｉ型非晶質シリコン層５ｂは、非晶質相からなり、例えば、ｉ型ａ−Ｓｉで形成されている。第２ｉ型非晶質シリコン層５ｂの厚さは、例えば、２ｎｍ以上且つ１０ｎｍ未満であることが好ましい。第２ｉ型非晶質シリコン層５ｂの厚さは、より好ましくは２〜８ｎｍであり、さらに好ましくは、２〜５ｎｍである。第２ｉ型非晶質シリコン層５ｂの酸素濃度は、５×１０^２０〜２×１０^２１ｃｍ^−３である。

ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７は、第２ｉ型非晶質シリコン層５ｂに接して形成される。ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７は、図１に示すように、それぞれ、櫛形形状に形成されている。ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７の櫛歯の部分は、１本ずつ交互に噛み合うように配置されている。

ｐ型非晶質シリコン層６は、非晶質相からなり、例えば、ｐ型ａ−Ｓｉで形成されている。ｐ型非晶質シリコン層６の厚さは、例えば、１０ｎｍ〜数十ｎｍである。ｐ型非晶質シリコン層６のボロン（Ｂ）濃度は、例えば、１×１０^２０〜１×１０^２２ｃｍ^−３である。ｐ型非晶質シリコン層６には、意図的に酸素を含有させていないので、ｐ型非晶質シリコン層６の酸素濃度は、３×１０^１９ｃｍ^−３以下である。また、ｐ型非晶質シリコン層６には、意図的に窒素を含有させていないので、ｐ型非晶質シリコン層６の窒素濃度は、３×１０^１９ｃｍ^−３以下である。

ｎ型非晶質シリコン層７は、非晶質相からなり、例えば、ｎ型ａ−Ｓｉで形成されている。ｎ型非晶質シリコン層７の厚さは、例えば、１０〜数十ｎｍである。ｎ型非晶質シリコン層７のリン（Ｐ）濃度は、例えば、１×１０^２０〜１×１０^２２ｃｍ^−３である。ｎ型非晶質シリコン層７には、意図的に酸素を含有させていないので、ｎ型非晶質シリコン層７の酸素濃度は、３×１０^１９ｃｍ^−３以下である。また、ｎ型非晶質シリコン層７には、意図的に窒素を含有させていないので、ｎ型非晶質シリコン層７の窒素濃度は、３×１０^１９ｃｍ^−３以下である。

電極８は、それぞれ、ｐ型非晶質シリコン層６又はｎ型非晶質シリコン層７に接して設けられる。電極８は、例えば、透明導電膜８ａと金属膜８ｂとが積層された構成からなる。透明導電膜８ａとしては、例えば、ＩＴＯ（酸化インジウムスズ）、ＺｎＯ、ＳｎＯ_２等が挙げられる。また、金属膜８ｂとしては、例えば、銀（Ａｇ）が挙げられる。電極８の厚さは、例えば、７０〜１００ｎｍである。

光電変換素子１００において、太陽光が反射防止膜４側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。光励起された正孔及び電子は、それぞれ、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７に拡散し、これにより、起電力が生じる。

（製造方法）
図３Ａ〜図３Ｌは、それぞれ、図１に示す光電変換素子１００の製造方法を示す工程図である。

まず、図３Ａに示すように、ｎ型単結晶シリコン基板１を準備する。ｎ型単結晶シリコン基板１の光入射側の面の全体にアルカリを用いた異方性エッチングを実施することにより、ｎ型単結晶シリコン基板１の光入射側の面の全体にテクスチャ構造１ａが形成される。

次に、図３Ｂに示すように、ｎ型単結晶シリコン基板１の光入射側の面にｉ型非晶質シリコン層２を、プラズマＣＶＤ法を用いて形成する。このときの成膜条件は、例えば、ＲＦ出力が１５ｍＷ／ｃｍ^２程度、基板温度が１００〜３００℃、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシラン（ＳｉＨ_４）の流量が５〜５０ｓｃｃｍ、水素（Ｈ_２）の流量が５００〜１０００ｓｃｃｍである。

そして、同じく図３Ｂに示すように、ｉ型非晶質シリコン層２上に、ｎ型非晶質シリコン層３を、プラズマＣＶＤ法を用いて形成する。このときの成膜条件は、例えば、ＲＦ出力が１５ｍＷ／ｃｍ^２程度、基板温度が１００〜３００℃、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシランの流量が５〜５０ｓｃｃｍ、ホスフィン（ＰＨ_３）の流量が１０〜５０ｓｃｃｍ、及び水素の流量が５００〜１０００ｓｃｃｍである。

次に、図３Ｃに示すように、ｎ型単結晶シリコン基板１の裏面に、第１ｉ型非晶質シリコン層５ａ及び第２ｉ型非晶質シリコン層５ｂを順次形成する。

まず、前工程において混入した不純物を除去するため、ＲＣＡ洗浄を行う。なお、ＲＣＡ洗浄は、次の第１ｉ型非晶質シリコン層５ａの成膜の直前に行う。

次に、プラズマＣＶＤ法を用いて、第１ｉ型非晶質シリコン層５ａを成膜する。このときの成膜条件は、例えば、ＲＦ出力が３５ｍＷ／ｃｍ^２程度、基板温度が２１０℃程度、ガス圧が４００〜６００Ｐａ、反応ガスとしてのシランの流量が２０〜１００ｓｃｃｍ、水素の流量が２００〜１０００ｓｃｃｍである。このとき、反応ガスとして酸素や二酸化炭素等を用いないので、第１ｉ型非晶質シリコン層５ａの酸素濃度は３×１０^１９ｃｍ^−３以下となる。また、このとき、反応ガスとしてアンモニア、一酸化二窒素、窒素等を用いないので、第１ｉ型非晶質シリコン層５ａの窒素濃度は３×１０^１９ｃｍ^−３以下となる。

続いて、同じく図３Ｃに示すように、プラズマＣＶＤ法を用いて、第２ｉ型非晶質シリコン層５ｂを成膜する。このときの成膜条件は、例えば、ＲＦ出力が３５ｍＷ／ｃｍ^２程度、基板温度が２１０℃程度、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシランの流量が２０〜１００ｓｃｃｍ、水素の流量が２００〜１０００ｓｃｃｍ、及び二酸化炭素の流量が１０〜５０ｓｃｃｍである。また、ここでは、好ましくは、第２ｉ型非晶質シリコン層５ｂの厚さが２ｎｍ以上且つ１０ｎｍ未満となるように成膜を行う。成膜する第２ｉ型非晶質シリコン層５ｂの厚さは、より好ましくは２〜８ｎｍであり、さらに好ましくは、２〜５ｎｍである。

次に、図３Ｄに示すように、プラズマＣＶＤ法を用いて、ｐ型非晶質シリコン層６となるｐ型非晶質シリコン層６ｐを成膜する。このときの成膜条件は、例えば、ＲＦ出力が１５ｍＷ／ｃｍ^２程度、基板温度が１００〜３００℃、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシランの流量が５〜５０ｓｃｃｍ、１％に水素希釈したジボラン（Ｂ_２Ｈ_６）の流量が１０〜５０ｓｃｃｍ、及び水素の流量が５００〜１０００ｓｃｃｍである。このとき、反応ガスとして酸素や二酸化炭素等を用いないので、ｐ型非晶質シリコン層６ｐの酸素濃度は３×１０^１９ｃｍ^−３以下となる。また、このとき、反応ガスとしてアンモニア、一酸化二窒素、窒素等を用いないので、ｐ型非晶質シリコン層６ｐの窒素濃度は３×１０^１９ｃｍ^−３以下となる。

続いて、図３Ｅに示すように、ｐ型非晶質シリコン層６ｐに第１エッチングペースト２１をスクリーン印刷法により塗布する。第１エッチングペースト２１を塗布する領域は、後工程においてｎ型非晶質シリコン層７を形成する櫛形パターンの領域に相当する。

ここで、第１エッチングペースト２１としては、シリコン用のエッチングペーストを用いる。第１エッチングペースト２１は、高濃度に酸素又は窒素を含有するシリコン層（すなわち、酸化シリコン層又は窒化シリコン層）に対してはほとんど反応性を示さない。すなわち、第１エッチングペースト２１によれば、酸素及び窒素のいずれも含まない半導体層のみがエッチングされ、酸素又は窒素を含んだ半導体層はエッチングされない。使用可能な第１エッチングペースト２１の一例としてメルク株式会社製の商品名「Ｉｓｉｓｈａｐｅ ＳｏｌａｒＥｔｃｈ ＳｉＤ」（登録商標）等が挙げられる。

第１エッチングペースト２１を塗布した後、第１エッチングペースト２１を加熱し、ｐ型非晶質シリコン層６ｐのうち第１エッチングペースト２１と接触している部分をエッチングする（第１エッチング工程）。これにより、図３Ｆに示すように、櫛形のパターンのｐ型非晶質シリコン層６が得られる。なお、第１エッチングペースト２１は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３の第２ｉ型非晶質シリコン層５ｂに対してほとんど反応性を示さないので、第２ｉ型非晶質シリコン層５ｂをエッチングストッパとして、ｐ型非晶質シリコン層６ｐのみをエッチングすることができる。エッチング後、基板を純粋でリンスすることにより、第１エッチングペースト２１を除去する。

次に、必要に応じて、基板をＲＣＡ洗浄する。そして、図３Ｇに示すように、プラズマＣＶＤ法を用いて、ｎ型非晶質シリコン層７となるｎ型非晶質シリコン層７ｐを成膜する。このときの成膜条件は、例えば、ＲＦ出力が１５ｍＷ／ｃｍ^２程度、基板温度が２１０℃程度、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシランの流量が１０〜５０ｓｃｃｍ、１％に水素希釈したホスフィンの流量が１０〜５０ｓｃｃｍ、及び水素の流量が５０〜２００ｓｃｃｍである。このとき、反応ガスとして酸素や二酸化炭素等を用いないので、ｎ型非晶質シリコン層７ｐの酸素濃度は３×１０^１９ｃｍ^−３以下となる。また、このとき、反応ガスとしてアンモニア、一酸化二窒素、窒素等を用いないので、ｎ型非晶質シリコン層７ｐの窒素濃度は３×１０^１９ｃｍ^−３以下となる。

続いて、図３Ｈに示すように、ｎ型非晶質シリコン層７ｐに第２エッチングペースト２２をスクリーン印刷法により塗布する。第２エッチングペースト２２を塗布する領域は、ｐ型非晶質シリコン層６が形成された櫛形パターンの領域に相当する。

ここで、第２エッチングペースト２２としては、シリコン用のエッチングペーストを用いる。また、第２エッチングペースト２２としては、アルカリ性のものを使用する。第２エッチングペースト２２は、ｎ型のシリコン層及び真性半導体とは反応性を示すが、ｐ型のシリコン層とはほとんど反応性を示さない。すなわち、第２エッチングペースト２２によれば、ｎ型の半導体層のみがエッチングされ、ｐ型の半導体層はエッチングされない。使用可能な第２エッチングペースト２２の一例として、カルボキシビニルポリマー（カルボマー）、エチレングリコール、水酸化カリウム及び水を混合したものを攪拌してペースト状にしたものが挙げられる。また、使用可能な第２エッチングペースト２２の他の例として、例えば、カルボキシビニルポリマー（カルボマー）、エチレングリコール、水酸化ナトリウム、水酸化カリウム及び水を混合した混合液を攪拌し、ペースト状にしたものが挙げられる。

カルボキシビニルポリマー（カルボマー）、エチレングリコール、水酸化カリウム及び水の混合ペーストを第２エッチングペースト２２として用いる場合、カルボキシビニルポリマー（カルボマー）、エチレングリコール、水酸化カリウム及び水の混合比（重量比）は、例えば１：２：７：２０〜１：２：１０：２０とすることができる。また、この場合、第２エッチングペースト２２のｐＨは、例えば、１０〜１１である。

第２エッチングペースト２２を塗布した後、第２エッチングペースト２２を加熱し、ｎ型非晶質シリコン層７ｐのうち第２エッチングペースト２２と接触している部分をエッチングする（第２エッチング工程）。これにより、図３Ｉに示すように、櫛形のパターンのｎ型非晶質シリコン層７が得られる。

なお、第２エッチングペースト２２はｐ型非晶質シリコン層６に対する反応性が低いので、ｐ型非晶質シリコン層６をエッチングストッパとして、ｎ型非晶質シリコン層７ｐのみをエッチングすることができる。エッチング後、基板を純粋でリンスすることにより、第２エッチングペースト２２を除去する。

次に、基板をＲＣＡ洗浄する。そして、図３Ｊに示すように、ｎ型単結晶シリコン基板１の受光面において、ｎ型非晶質シリコン層３に接して反射防止膜４を成膜する。本実施形態では、反射防止膜４として、プラズマＣＶＤ法を用いて窒化シリコン膜を成膜する。このときの成膜条件は、例えば、ＲＦ出力が５０ｍＷ／ｃｍ^２程度、基板温度が１８０℃程度、ガス圧が８０〜１００Ｐａの雰囲気、反応ガスとしてのアンモニアの流量が８０ｓｃｃｍ程度、及びシランの流量が１０ｓｃｃｍ程度である。

続いて、図３Ｋに示すように、ｎ型非晶質シリコン層７及びｐ型非晶質シリコン層６上にＩＴＯなどの透明導電膜８ａｐを成膜し、さらに、マスクを用いて、Ａｇなどの金属膜８ｂを、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７のそれぞれに対応するように島状に蒸着する。そして、図３Ｌに示すように、透明導電膜８ａｐをフォトリソグラフィ及びエッチングによってパターンニングし、透明導電膜８ａ及び金属膜８ｂからなる電極８を形成する。

これにより、実施形態１の光電変換素子１００が得られる。

（効果）
実施形態１によれば、上述したように、ｐ型非晶質シリコン層６ｐが接している第２ｉ型非晶質シリコン層５ｂの酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるので、第１エッチング工程において、第２ｉ型非晶質シリコン層５ｂがエッチングストッパとして機能する。そのため、第２ｉ型非晶質シリコン層５ｂを残した状態でｐ型非晶質シリコン層６ｐのみをエッチングすることができる。

また、実施形態１によれば、第２エッチング工程において、第２エッチングペーストとしてアルカリ性のエッチングペースト２２を用いるので、ｐ型非晶質シリコン層６をエッチングストッパとして一部のｎ型非晶質シリコン層７ｐのみをエッチングすることができる。アルカリ性のエッチングペーストは、ｐ型半導体膜をエッチングせず、ｎ型の半導体膜のみをエッチングする性質を有するからである。従って、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７ｐの酸素濃度及び窒素濃度のいずれを高めることもなく、ｐ型非晶質シリコン層６をエッチングストッパとして機能させることができる。つまり、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７のいずれも、酸素濃度を３×１０^１９ｃｍ^−３以下、且つ、窒素濃度を３×１０^１９ｃｍ^−３以下にすることができ、光電変換素子１００の高抵抗化が抑制される。

さらに、上記の製造方法によれば、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７を形成する際に、それぞれ、フォトリソグラフィ技術ではなく第１エッチングペースト２１及び第２エッチングペースト２２を用いてパターンニングを行う。つまり、エッチングペースト塗布工程、及びリンス工程のみを経てパターンニングすることができるので、フォトリソグラフィによるパターンニングのように複雑な工程を経ることなく、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７を形成することができる。加えて、第１エッチング工程及び第２エッチング工程で必要となるエッチングペーストは、フォトリソグラフィで必要となるレジストや有機溶媒と比較して安価であるので、製造コストを抑制することができる。

実施形態１によれば、ｉ型非晶質シリコン層５が第１ｉ型非晶質シリコン層５ａ及び第２ｉ型非晶質シリコン層５ｂの２層で形成されている。第２ｉ型非晶質シリコン層５ｂの酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるので、第１エッチング工程においてエッチングストッパとしての機能を有する一方で、第１ｉ型非晶質シリコン層５ａの酸素濃度が３×１０^１９ｃｍ^−３以下であり、且つ、窒素濃度が３×１０^１９ｃｍ^−３以下であるので、ｎ型単結晶シリコン基板１に対して高いパッシベーション性が得られる。

（変形例１）
実施形態１では、ｉ型非晶質シリコン層５が第１ｉ型非晶質シリコン層５ａ及び第２ｉ型非晶質シリコン層５ｂの２層で構成されていると説明したが、特にこれに限定されない。例えば、図４に示す光電変換素子１００Ａのように、ｉ型非晶質シリコン層５に変えて、１層からなるｉ型非晶質シリコン層５Ａを備えていてもよい。この場合、ｉ型非晶質シリコン層５Ａは、酸素を５×１０^２０〜２×１０^２１ｃｍ^−３程度含有している。ｉ型非晶質シリコン層５Ａの酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３なので、第１エッチング工程においてｐ型非晶質シリコン層６ｐのエッチングを行うとき、十分にエッチングストッパとして機能することができる。

（変形例２）
変形例１では、光電変換素子１００Ａが、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３のｉ型非晶質シリコン層５Ａを有すると説明したが、ｉ型非晶質シリコン層５Ａは、少なくとも、ｐ型非晶質シリコン層６及びｎ型非晶質シリコン層７が形成される側の酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であればよい。例えば、ｉ型非晶質シリコン層５Ａのｎ型単結晶シリコン基板１側の酸素濃度が低く、受光側と反対側に行くに従って徐々に酸素濃度が大きくなった構成であってもよい。

（その他の変形例）
実施形態１では、ｎ型単結晶シリコン基板１の光入射側のｉ型非晶質シリコン層２の上にｎ型非晶質シリコン層３を設けると説明したが、ｎ型非晶質シリコン層３の代わりにｐ型非晶質シリコン層を設けてもよい。また、ｎ型単結晶シリコン基板１と反射防止膜４の間に、ｎ型非晶質シリコン層３、又はｐ型非晶質シリコン層を単層で設けてもよい。ただし、ライフタイムの低減を抑制する観点から、パッシベーション膜としてｉ型非晶質シリコン層２を含んでいることが好ましい。

また、実施形態１では、ｎ型単結晶シリコン基板１のうち光入射側の表面にテクスチャ構造１ａが設けられていると説明したが、光入射側の面の反対側にもテクスチャ構造が設けられていてもよい。また、半導体基板として用いる基板としては、ｎ型単結晶シリコン基板１に限定されず、ｐ型単結晶シリコン基板を用いてもよい。さらに、半導体基板として用いる基板としては、単結晶シリコン基板に限定されず、ｎ型またはｐ型の多結晶シリコン基板を用いてもよい。半導体基板として多結晶シリコン基板を用いる場合、光入射側の表面のテクスチャ構造は、ドライエッチングにより形成することができる。

実施形態１では、プラズマＣＶＤ法を用いて非晶質シリコン層を形成するとして説明したが、これに限定されない。例えば、Ｃａｔ−ＣＶＤ法（触媒ＣＶＤ法）等を用いて非晶質シリコン層を形成してもよい。Ｃａｔ−ＣＶＤ法で非晶質シリコン層を形成する場合は、熱触媒体の種類及び成膜温度を調整することにより、高品質のシリコン層を成膜することができる。具体的には、例えば、基板温度が１００〜３００℃（例えば２００℃程度）、ガス圧が１０〜５００Ｐａ、熱触媒体としてタングステン等を使用する場合の熱触媒体の温度が１５００〜２０００℃、及び電力密度が０．０１〜１Ｗｃｍ^−２の条件下で非晶質シリコン層を形成することができる。また、例えば、Ｃａｔ−ＰＥＣＶＤ法（触媒プラズマＣＤＶ法）等を用いて非晶質シリコン層を形成してもよい。Ｃａｔ−プラズマＣＶＤ法で非晶質シリコン層を形成する場合は、電力密度、熱触媒体の種類及び成膜温度を調整することにより、高品質のシリコン層を成膜することができる。

［実施形態２］
次に、本発明の実施形態２の光電変換素子１００Ｂについて、図５を参照して説明する。光電変換素子１００Ｂは、ｉ型非晶質シリコン層５をｉ型非晶質シリコン層５Ｂに変えた点を除いて、実施形態１の光電変換素子１００と同一の構成を有する。

ｉ型非晶質シリコン層５Ｂは、第１ｉ型非晶質シリコン層５Ｂａ及び第２ｉ型非晶質シリコン層５Ｂｂを含む。第１ｉ型非晶質シリコン層５Ｂａはｎ型単結晶シリコン基板１に接して設けられている。また、第２ｉ型非晶質シリコン層５Ｂｂは、第１ｉ型非晶質シリコン層５Ｂａに接して設けられている。

第１ｉ型非晶質シリコン層５Ｂａは、実施形態１の第１ｉ型非晶質シリコン層５ａと同一の構成を有する。

第２ｉ型非晶質シリコン層５Ｂｂは、非晶質相からなり、例えば、ｉ型ａ−Ｓｉで形成されている。第２ｉ型非晶質シリコン層５Ｂｂの厚さは、例えば、２ｎｍ以上且つ１０ｎｍ未満であることが好ましい。第２ｉ型非晶質シリコン層５Ｂｂの厚さは、より好ましくは２〜８ｎｍであり、さらに好ましくは、２〜５ｎｍである。第２ｉ型非晶質シリコン層５Ｂｂの窒素濃度は、５×１０^２０〜２×１０^２１ｃｍ^−３である。

光電変換素子１００Ｂの製造方法は、第２ｉ型非晶質シリコン層５Ｂｂの成膜方法を除いて、実施形態１の光電変換素子１００と同一である。

第２ｉ型非晶質シリコン層５Ｂｂの成膜では、プラズマＣＶＤ法を用いる。このときの成膜条件は、例えば、ＲＦ出力が３５ｍＷ／ｃｍ^２程度、基板温度が２１０℃程度、ガス圧が４００〜６００Ｐａの雰囲気で、反応ガスとしてのシランの流量が２０〜１００ｓｃｃｍ、水素の流量が２００〜１０００ｓｃｃｍ、窒素の流量が２００〜１０００ｓｃｃｍ、及びアンモニアの流量が１０〜５０ｓｃｃｍである。また、ここでは、好ましくは、第２ｉ型非晶質シリコン層５Ｂｂの厚さが２ｎｍ以上且つ１０ｎｍ未満となるように成膜を行う。成膜する第２ｉ型非晶質シリコン層５Ｂｂの厚さは、より好ましくは２〜８ｎｍであり、さらに好ましくは、２〜５ｎｍである。

実施形態２によれば、第２ｉ型非晶質シリコン層５Ｂｂの窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であるので、第１エッチング工程において第２ｉ型非晶質シリコン層５Ｂｂをエッチングストッパとして機能させることができる。

上記説明した実施形態２の光電変換素子１００Ｂに対しても、実施形態１の変形例として説明したのと同様の変形を加えることが可能である。

［実施形態３］
実施形態３は、実施形態１、実施形態２及びそれらの変形例の光電変換素子のうち少なくとも１つを備える光電変換モジュールである。

＜光電変換モジュール＞
図６は、本実施形態にかかる光電変換モジュール１０００の構成を示す概略図である。図６を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備える。

複数の光電変換素子１００１はアレイ状に配列され、直列に接続されている。図６には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施形態１、実施形態２及びそれらの変形例の光電変換素子のいずれか１つが用いられる。なお、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが実施形態１、実施形態２及びそれらの変形例の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。また、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。

カバー１００２は耐候性の材料で構成されており、複数の光電変換素子１００１を覆う。

出力端子１０１３は、直列に接続された複数の光電変換素子１００１のうち、一方端に配置される光電変換素子１００１に接続される。

出力端子１０１４は、直列に接続された複数の光電変換素子１００１のうち、他方端に配置される光電変換素子１００１に接続される。

実施形態１、実施形態２及びそれらの変形例に係る光電変換素子が高抵抗化を伴うことなく簡単な工程によって低コストで製造可能であるので、複数の光電変換素子１００１としてそれらの光電変換素子を用いた実施形態３の光電変換モジュールも、高抵抗化を伴うことなく簡単な工程によって低コストで製造することができる。

［実施形態４］
実施形態４は、実施形態１、実施形態２及びそれらの変形例の光電変換素子のうち少なくとも１つを備える太陽光発電システムである。なお、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、系統連系または電気機器等に供給する装置である。

＜太陽光発電システム＞
図７は、本実施形態にかかる太陽光発電システム２０００の構成を示す概略図である。図７を参照して、太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施形態３）から構成される。

太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」と呼ばれる機能を付加することができる。これにより、部屋ごとの電力使用状況を監視しつつ個別の家単位で節電に貢献することもできる。

接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および系統連系に接続される。

（動作）
太陽光発電システム２０００の動作を説明する。

光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。

接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。

パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して、分電盤２００４へ供給する。なお、接続箱２００２から受けた直流電力の一部または全部を交流電力に変換せず、直流電力のままで分電盤２００４へ供給してもよい。

分電盤２００４は、パワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを、電気機器類２０１１へ供給する。また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を、電力メータ２００５を介して系統連系へ供給する。

また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。

電力メータ２００５は、系統連系から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から系統連系へ向かう方向の電力を計測する。

（光電変換モジュールアレイ）
光電変換モジュールアレイ２００１について説明する。

図８は、図７に示す光電変換モジュールアレイ２００１の構成の一例を示す概略図である。図８を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。

複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図８には、光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。

出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００のうち、一方端に位置する光電変換モジュール１０００に接続される。

出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００のうち、他方端に位置する光電変換モジュール１０００に接続される。

実施形態１、実施形態２及びそれらの変形例に係る光電変換素子が高抵抗化を伴うことなく簡単な工程によって低コストで製造可能であるので、複数の光電変換素子１００１としてそれらの光電変換素子を用いた実施形態４の太陽光発電システム２０００も、高抵抗化を伴うことなく簡単な工程によって低コストで製造することができる。

なお、以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、複数の光電変換素子１００１のうち、少なくとも１つが実施形態１、実施形態２及びそれらの変形例の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。

［実施形態５］
実施形態５は、実施形態４として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施形態５にかかる太陽光発電システムも、実施形態１、実施形態２及びそれらの変形例の光電変換素子のうち少なくとも１つを備える。

＜大規模太陽光発電システム＞
図９は、実施形態５にかかる太陽光発電システム４０００の構成を示す概略図である。図９を参照して、太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図７に示す太陽光発電システム２０００よりも大規模な太陽光発電システムである。

複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は、２以上の任意の整数とすることができる。

変圧器４００４は、複数のパワーコンディショナ４００３および系統連系に接続される。

複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。

複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。

集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。

（動作）
太陽光発電システム４０００の動作を説明する。

モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、接続箱３００２を介して直流電力を集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。

変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して、系統連系へ供給する。

実施形態１、実施形態２及びそれらの変形例に係る光電変換素子が高抵抗化を伴うことなく簡単な工程によって低コストで製造可能であるので、複数の光電変換素子１００１としてそれらの光電変換素子を用いた実施形態５の大規模な太陽光発電システム４０００も、高抵抗化を伴うことなく簡単な工程によって低コストで製造することができる。

なお、太陽光発電システム４０００は実施形態１、実施形態２及びそれらの変形例の光電変換素子のうち少なくとも１つを備えるものであればよく、太陽光発電システム４０００に含まれるすべての光電変換素子が実施形態１、実施形態２及びそれらの変形例の光電変換素子である必要はない。例えば、あるサブシステム４００１に含まれる光電変換素子のすべてが実施形態１、実施形態２及びそれらの変形例の光電変換素子のいずれかであり、別のサブシステム４００１に含まれる光電変換素子の一部または全部が、実施形態１、実施形態２及びそれらの変形例の光電変換素子でない場合等もあり得るものとする。

以上、上述した実施形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施形態を適宜変形して実施することが可能である。

以下、光電変換素子を実際に作製した例について説明する。以下説明する実施例１〜９、及び比較例１〜５に係る光電変換素子を作製した。

［試験１］
（実施例１〜４）
実施例１〜４の光電変換素子は、上記説明した実施形態１の製造工程に従って作製した。実施例１〜４の作製において、酸素を含有する第２ｉ型非晶質シリコン層５ｂの成膜条件は、実施例１〜４のそれぞれのＳＩＭＳによる測定において酸素濃度が５×１０^２０ｃｍ^−３、８×１０^２０ｃｍ^−３、１×１０^２１ｃｍ^−３、及び２×１０^２１ｃｍ^−３となるように、シランの流量及び二酸化炭素の流量を調整した。第１ｉ型非晶質シリコン層５ａの膜厚を４ｎｍとした。また、第２ｉ型非晶質シリコン層５ｂの膜厚を３ｎｍとした。

（比較例１〜３）
第２ｉ型非晶質シリコン層５ｂの酸素濃度が、それぞれ２×１０^２０ｃｍ^−３、４×１０^２０ｃｍ^−３、及び４×１０^２１ｃｍ^−３となるように調整したことを除いて、実施例１〜４と同一の作製条件で作製した光電変換素子を、比較例１〜３とした。

［試験２］
（実施例５〜９）
実施例５〜９の光電変換素子は、上記説明した実施形態１の製造工程に従って作製した。実施例５〜９の作製において、酸素を含有する第２ｉ型非晶質シリコン層５ｂの成膜条件は、シランの流量が４０ｓｃｃｍ、及び二酸化炭素の流量が２７ｓｃｃｍであった。また、ＳＩＭＳによる測定の結果、第２ｉ型非晶質シリコン層５ｂの酸素濃度は、２×１０^２１ｃｍ^−３であった。第１ｉ型非晶質シリコン層５ａの膜厚を４ｎｍとした。また、第２ｉ型非晶質シリコン層５ｂの膜厚を、実施例５〜９でそれぞれ２ｎｍ、３ｎｍ、４ｎｍ、５ｎｍ及び９ｎｍと変化させた。

（比較例４、５）
第２ｉ型非晶質シリコン層５ｂの厚さをそれぞれ１ｎｍ及び１０ｎｍと変更した点を除いて上記の実施例５〜９と同一の作製条件で作製した光電変換素子を、比較例４及び５とした。

（実施例１０）
実施例１０の光電変換素子は、上記説明した実施形態１の変形例に係る製造工程に従って作製した。つまり、ｉ型非晶質シリコン層５Ａを、酸素を含有する１層のｉ型非晶質シリコン層で構成した。ｉ型非晶質シリコン層５Ａの厚さが５ｎｍ、ＳＩＭＳ測定による酸素濃度が１×１０^２１ｃｍ^−３となるように、成膜時のシランの流量及び二酸化炭素の流量を調整した。

［試験１の結果］
試験１の結果を表１に示す。なお、表中の「Ａ」は、良好な光電変換素子が得られたことを示す。表中の「Ｂ１」は、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能しなかったことを示す。表中の「Ｂ２」は、高抵抗の光電変換素子が得られたことを示す。

試験１によれば、実施例１〜４では、第１エッチング工程において、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能した。また、得られた光電変換素子も、高抵抗化されておらず、良好なものであった。

一方、比較例１及び２では、第２ｉ型非晶質シリコン層５ｂの酸素濃度が低く、第１エッチングペーストにより第２ｉ型非晶質シリコン層５ｂがエッチングされてしまった。つまり、比較例１及び２では、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能しなかった。

比較例３では、第１エッチング工程において、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能した。しかしながら、第２ｉ型非晶質シリコン層５ｂの酸素濃度が大きすぎることにより、光電変換素子全体として高抵抗化した。

以上のことをふまえると、第２ｉ型非晶質シリコン層５ｂの酸素濃度の範囲としては、５×１０^２０〜２×１０^２１ｃｍ^−３が好ましいことが分かる。

［試験２の結果］
試験２の結果を表２に示す。なお、表中の「Ａ」、「Ｂ１」及び「Ｂ２」は、表１における「Ａ」、「Ｂ１」及び「Ｂ２」の示す内容と同じである。

試験２によれば、実施例５〜９では、第１エッチング工程において、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能した。また、得られた光電変換素子も、高抵抗化されておらず、良好なものであった。

一方、比較例４では、第２ｉ型非晶質シリコン層５ｂの膜厚が小さく、第１エッチングペーストにより第２ｉ型非晶質シリコン層５ｂがエッチングされてしまった。つまり、比較例４では、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能しなかった。

比較例５では、第１エッチング工程において、第２ｉ型非晶質シリコン層５ｂが十分にエッチングストッパとして機能した。しかしながら、第２ｉ型非晶質シリコン層５ｂの膜厚が大きすぎることにより、光電変換素子全体として高抵抗化した。

以上のことをふまえると、第２ｉ型非晶質シリコン層５ｂの膜厚の範囲としては、２ｎｍ以上であって１０ｎｍ未満が好ましいことが分かる。ただし、試験２から得られた好ましい膜厚の範囲は、第２ｉ型非晶質シリコン層５ｂの酸素濃度が２×１０^２１ｃｍ^−３の条件における数値範囲であり、酸素濃度やその他の条件が変わることにより変動する。

［試験３の結果］
ｉ型非晶質シリコン層５Ａを１層構造とした光電変換素子であっても、第１エッチングペースト２１を用いた第１エッチング工程によりｐ型非晶質シリコン層６を形成できること、及び第２エッチングペースト２２を用いた第２エッチング工程によりｎ型非晶質シリコン層７を形成できることが確認された。

本発明は、光電変換素子及びその製造方法について有用であり、詳しくは、容易に且つ低コストで製造可能な裏面接合型の光電変換素子及びその製造方法について有用である。

１００、１００Ａ、１００Ｂ 光電変換素子
１ ｎ型単結晶シリコン基板（半導体基板）
１ａ テクスチャ構造
２ ｉ型非晶質シリコン層
３ ｎ型非晶質シリコン層
４ 反射防止膜
５ａ 第１ｉ型非晶質シリコン層
５ｂ 第２ｉ型非晶質シリコン層
５、５Ａ ｉ型非晶質シリコン層
６ ｐ型非晶質シリコン層（第１半導体膜）
７ ｎ型非晶質シリコン層（第２半導体膜）
８ 電極
２１ 第１エッチングペースト
２２ 第２エッチングペースト

Claims (5)

1. 光を電気に変換する光電変換素子であって、
   半導体基板と、
   前記半導体基板の光入射側とは反対側の裏面に接して形成された真性半導体膜と、
   前記真性半導体膜に接して形成され、ｐ型の導電型を有する第１半導体膜と、
   前記真性半導体膜に接すると共に、前記半導体基板の面内方向において、前記第１半導体膜に面内方向に隣接して形成され、ｎ型の導電型を有する第２半導体膜と、
   を備え、
   前記真性半導体膜は、少なくとも前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であり、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であり、
   前記第１半導体膜と第２半導体膜のそれぞれは、酸素濃度が３×１０^１９ｃｍ^−３以下であり、且つ窒素濃度が３×１０^１９ｃｍ^−３以下である、光電変換素子。
2. 請求項１に記載の光電変換素子において、
   前記真性半導体膜は、
   前記半導体基板に接して設けられた第１真性半導体膜と、
   前記第１真性半導体膜に接して設けられた第２真性半導体膜と、
   を含み、
   前記第２真性半導体膜は、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３であり、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３である、光電変換素子。
3. 請求項２に記載の光電変換素子において、
   前記第１真性半導体膜は、酸素濃度が３×１０^１９ｃｍ^−３以下であり、且つ窒素濃度が３×１０^１９ｃｍ^−３以下である、光電変換素子。
4. 請求項２又は３に記載の光電変換素子において、
   前記第２真性半導体膜の厚さは、２ｎｍ以上、且つ１０ｎｍ未満である、光電変換素子。
5. 請求項１〜４のいずれか一項に記載の光電変換素子の製造方法であって、
   半導体基板の光入射側とは反対側の面に接して、少なくとも前記第１半導体膜側において、酸素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３、又は、窒素濃度が５×１０^２０〜２×１０^２１ｃｍ^−３の真性半導体膜を成膜する工程と、
   前記真性半導体膜に接して、酸素濃度が３×１０^１９ｃｍ^−３以下、且つ窒素濃度が３×１０^１９ｃｍ^−３以下のｐ型の第１半導体膜を成膜する工程と、
   前記真性半導体膜をエッチングストッパとして、前記成膜した第１半導体膜の一部を、第１エッチングペーストを用いてエッチングする第１エッチング工程と、
   前記エッチング後の第１半導体膜を覆うように、酸素濃度が３×１０^１９ｃｍ^−３以下であり、且つ窒素濃度が３×１０^１９ｃｍ^−３以下のｎ型の第２半導体膜を成膜する工程と、
   前記第１半導体膜をエッチングストッパとして、前記第１半導体膜上に形成された第２半導体膜を、前記半導体基板の面内方向において前記第１半導体膜に隣接するように、第２エッチングペーストを用いてエッチングする第２エッチング工程と、
   を備え、
   前記第２エッチングペーストは、アルカリ性である、光電変換素子の製造方法。

Images