JP2016034092A - Electronic device manufacturing method and electronic device - Google Patents

Electronic device manufacturing method and electronic device Download PDF

Info

Publication number
JP2016034092A
JP2016034092A JP2014156447A JP2014156447A JP2016034092A JP 2016034092 A JP2016034092 A JP 2016034092A JP 2014156447 A JP2014156447 A JP 2014156447A JP 2014156447 A JP2014156447 A JP 2014156447A JP 2016034092 A JP2016034092 A JP 2016034092A
Authority
JP
Japan
Prior art keywords
holes
substrate
castellation
electronic device
mother
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014156447A
Other languages
Japanese (ja)
Other versions
JP6426935B2 (en
Inventor
晴史 乾條
Seishi Kenjo
晴史 乾條
一弘 小林
Kazuhiro Kobayashi
一弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2014156447A priority Critical patent/JP6426935B2/en
Publication of JP2016034092A publication Critical patent/JP2016034092A/en
Application granted granted Critical
Publication of JP6426935B2 publication Critical patent/JP6426935B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device manufacturing method capable of simply forming a castellation having a favorable shape.SOLUTION: A manufacturing method of a crystal oscillator 1 comprises: a through hole formation step of forming a plurality of through holes 21h arranged in a y direction; a singulation step of singulating a mother board 21 in which the plurality of through holes 21h are formed into a plurality of insulating substrates 11 and separating the mother board 21 at this time along the arrangement of the plurality of through holes 21h to form castellations 11d on outer peripheral surfaces of the plurality of insulating substrates 11 by the divided plurality of through holes 21h. The singulation step includes a first separation step of separating the mother board 21 so as to link the plurality of through holes 21h at positions away from centers O1 of the plurality of through holes 21h in the one arrangement in the y direction on a positive side in an x direction; and a second separation step of separating the mother board 21 so as to link the plurality of through holes 21h at positions away from the centers O1 on a negative side in the x direction.SELECTED DRAWING: Figure 3

Description

本発明は、電子デバイスの製造方法及び電子デバイスに関する。   The present invention relates to an electronic device manufacturing method and an electronic device.

基板(配線基板)の外周面にキャスタレーション(基板の平面視における凹部)が形成された電子デバイスが知られている(例えば特許文献1及び2)。キャスタレーションの内面には導体(キャスタレーション導体)が形成される。キャスタレーション導体は、例えば、基板の表裏の導体パターンの接続に利用されたり、基板の裏面に配置された外部端子に接続され、バンプ(半田等)の外部端子に対する接合の補助に利用されたりしている。   There is known an electronic device in which castellations (recesses in a plan view of a substrate) are formed on the outer peripheral surface of a substrate (wiring substrate) (for example, Patent Documents 1 and 2). A conductor (a castellation conductor) is formed on the inner surface of the castellation. The castellation conductor is used, for example, to connect a conductor pattern on the front and back of the board, or connected to an external terminal disposed on the back surface of the board, and used for assisting bonding of bumps (solder, etc.) to the external terminal. ing.

このようなキャスタレーションの形成方法として、基板が多数個取りされる母基板において、ダイシングされる予定のライン上に複数の貫通孔を設ける方法が知られている(例えば特許文献2)。この方法では、母基板がダイシングされて複数の基板に個片化されると、これに伴って貫通孔が分割され、平面視において弧状のキャスタレーションとなる。   As a method for forming such a castellation, there is known a method of providing a plurality of through holes on a line to be diced in a mother substrate on which a large number of substrates are taken (for example, Patent Document 2). In this method, when the mother substrate is diced and separated into a plurality of substrates, the through holes are divided accordingly, and an arc-shaped castellation is obtained in plan view.

特開2011−199577号公報JP 2011-199577 A 特開2007−234657号公報JP 2007-234657 A

キャスタレーションの形状は、電子デバイスの特性乃至は信頼性に影響を及ぼす。例えば、基板の平面視において、キャスタレーションが設けられた側面(例えば矩形状の基板の1辺)と、キャスタレーションの内面とが交差する角部の角度が鋭角であると、半田がキャスタレーションから前記角部を回り込んで基板の側面に密着することができない。その結果、接合強度が低下するおそれがある。   The shape of the castellation affects the characteristics or reliability of the electronic device. For example, in the plan view of the substrate, if the angle of the corner where the side surface on which the castellation is provided (for example, one side of the rectangular substrate) and the inner surface of the castellation intersect is an acute angle, the solder is removed from the castellation. It cannot wrap around the corner and adhere to the side surface of the substrate. As a result, the bonding strength may be reduced.

しかし、貫通孔の形状を適宜な形状にすることによって上記のような課題を解決しようとすると種々の不都合が生じる。例えば、ドリル等の一部の穴あけ手段を用いることが困難になる。また、例えば、貫通孔の形状の向きと、基板(導体パターン)の向きとの相対関係を考慮して貫通孔を形成する必要が生じ、製造設計が煩雑になるおそれがある。   However, various inconveniences arise when trying to solve the above-mentioned problems by making the shape of the through holes appropriate. For example, it becomes difficult to use some drilling means such as a drill. In addition, for example, it is necessary to form the through hole in consideration of the relative relationship between the direction of the shape of the through hole and the direction of the substrate (conductor pattern), which may complicate the manufacturing design.

従って、好適な形状のキャスタレーションを簡便に形成可能な電子デバイスの製造方法及び配線基板の製造方法、並びに、好適な形状のキャスタレーションを有する電子デバイス及び配線基板が提供されることが望まれる。   Therefore, it is desired to provide an electronic device manufacturing method and a wiring board manufacturing method capable of easily forming a castellation having a suitable shape, and an electronic device and a wiring board having a castellation having a suitable shape.

本発明の一態様に係る電子デバイスの製造方法は、母基板を厚み方向に貫通し、前記母基板の主面に沿う所定方向に配列された複数の貫通孔を形成する貫通孔形成ステップと、前記複数の貫通孔が形成された前記母基板を複数の絶縁基板に個片化し、この際、前記複数の貫通孔の配列に沿って前記母基板を分離し、分割された前記複数の貫通孔によって前記複数の絶縁基板の外周面にキャスタレーションを形成する個片化ステップと、を有し、前記個片化ステップは、前記複数の貫通孔の中心に対してその配列の側方の一方側へずれた位置にて前記複数の貫通孔を結ぶように前記母基板を分離する第1分離ステップと、前記複数の貫通孔の中心に対してその配列の側方の他方側へずれた位置にて前記複数の貫通孔を結ぶように前記母基板を分離乃至は部分的に除去する第2分離ステップと、を含む。   A method for manufacturing an electronic device according to an aspect of the present invention includes a through-hole forming step of forming a plurality of through-holes penetrating a mother substrate in a thickness direction and arranged in a predetermined direction along a main surface of the mother substrate; The mother board on which the plurality of through holes are formed is divided into a plurality of insulating boards, and the mother board is separated along an array of the plurality of through holes, and the plurality of divided through holes are divided. A singulation step for forming castellations on the outer peripheral surfaces of the plurality of insulating substrates, and the singulation step is arranged on one side of the array with respect to the center of the plurality of through holes. A first separation step of separating the mother substrate so as to connect the plurality of through-holes at a position displaced from each other, and a position shifted to the other side of the array with respect to the center of the plurality of through-holes. The mother substrate is separated so as to connect the plurality of through holes. Or includes a second separation step of partially removing the.

好適には、前記第1分離ステップでは、前記母基板を、分離面に対して前記一方側に位置する絶縁基板と前記他方側に位置する捨て代とに分離し、前記第2分離ステップでは、前記母基板を、分離面に対して前記他方側に位置する絶縁基板と前記一方側に位置する前記捨て代とに分離する。   Preferably, in the first separation step, the mother substrate is separated into an insulating substrate located on the one side with respect to a separation surface and a discard margin located on the other side, and in the second separation step, The mother substrate is separated into an insulating substrate located on the other side with respect to the separation surface and the discard margin located on the one side.

好適には、前記第1分離ステップ及び前記第2分離ステップでは、ダイシングブレードによって前記母基板を切断する。   Preferably, in the first separation step and the second separation step, the mother substrate is cut by a dicing blade.

本発明の一態様に係る電子デバイスは、主面の平面視において、外周の第1辺、又は、外周の第1辺と第2辺とが交差する角部にキャスタレーションが形成された絶縁基板を有し、前記絶縁基板の主面の平面視において、前記第1辺を延長した仮想線と、前記キャスタレーションの内面からなる弧を含む仮想円の中心との距離が、150μmよりも大きい又は前記絶縁基板の厚さの半分よりも大きい。   An electronic device according to one embodiment of the present invention includes an insulating substrate in which a castellation is formed at a corner portion where the outer peripheral first side or the outer peripheral first side and the second side intersect in the plan view of the main surface. A distance between an imaginary line extending the first side and a center of an imaginary circle including an arc formed by the inner surface of the castellation in a plan view of the main surface of the insulating substrate is greater than 150 μm or It is larger than half of the thickness of the insulating substrate.

上記の手順によれば、好適な形状のキャスタレーションを簡便に形成可能であり、また、上記の構造によれば、キャスタレーションの形状が好適である。   According to the above procedure, it is possible to easily form a castellation having a suitable shape, and according to the above structure, the castellation shape is suitable.

本発明の実施形態に係る電子デバイスの要部の構成を示す斜視図。The perspective view which shows the structure of the principal part of the electronic device which concerns on embodiment of this invention. 図1の電子デバイスの裏面を示す平面図。The top view which shows the back surface of the electronic device of FIG. 図3(a)〜図3(c)は図1の電子デバイスの製造方法の要部を説明するための模式図。FIG. 3A to FIG. 3C are schematic views for explaining the main part of the method for manufacturing the electronic device of FIG. 図3(c)の一部拡大図。FIG. 4 is a partially enlarged view of FIG.

図1は、本発明の実施形態に係る電子デバイスとしての水晶発振器1の要部の構成を示す斜視図である。なお、以下では、水晶発振器1に対して便宜的に定義した直交座標系xyzを参照しながら水晶発振器1について説明することがある。   FIG. 1 is a perspective view showing a configuration of a main part of a crystal oscillator 1 as an electronic device according to an embodiment of the present invention. Hereinafter, the crystal oscillator 1 may be described with reference to an orthogonal coordinate system xyz defined for the crystal oscillator 1 for convenience.

水晶発振器1は、例えば、概略、チップ状に構成されている。その寸法は適宜に設定されてよいが、一例として、長辺の長さ(x方向)は1.5mm〜7mm、短辺の長さ(y方向)は、1mm〜5mm、厚さ(z方向)は0.5mm〜2mmである。   The crystal oscillator 1 is, for example, roughly configured in a chip shape. The dimensions may be set as appropriate, but as an example, the long side length (x direction) is 1.5 mm to 7 mm, the short side length (y direction) is 1 mm to 5 mm, and the thickness (z direction). ) Is 0.5 mm to 2 mm.

水晶発振器1は、回路基板等の実装基体に実装される電子部品として構成されている。例えば、水晶発振器1は、z方向負側の面を不図示の実装基体に対向させ、水晶発振器1と実装基体との間に配置された不図示のバンプによって実装基体に接合され、これにより、実装基体に対して固定されるとともに電気的に接続される。なお、バンプは、例えば、半田又は導電性接着剤からなる。   The crystal oscillator 1 is configured as an electronic component mounted on a mounting substrate such as a circuit board. For example, the crystal oscillator 1 is bonded to the mounting substrate by a bump (not shown) disposed between the crystal oscillator 1 and the mounting substrate, with the z-direction negative surface facing the mounting substrate (not shown). It is fixed and electrically connected to the mounting substrate. The bump is made of, for example, solder or a conductive adhesive.

水晶発振器1は、例えば、デバイス基板3と、デバイス基板3に設けられた振動子部5及びIC7とを有している。なお、この他にも、水晶発振器1は、適宜な電子素子及び/又は部材を有していてもよい。例えば、水晶発振器1は、IC7及び振動子部5を覆う樹脂部を有していてもよい。   The crystal oscillator 1 includes, for example, a device substrate 3 and a vibrator unit 5 and an IC 7 provided on the device substrate 3. In addition, the crystal oscillator 1 may have an appropriate electronic element and / or member. For example, the crystal oscillator 1 may have a resin part that covers the IC 7 and the vibrator part 5.

振動子部5は、例えば、デバイス基板3に実装された不図示の振動素子と、振動素子を密閉するカバー9とを有している。振動素子は、特に図示しないが、例えば、板状の水晶片と、水晶片の両主面に設けられた1対の励振電極とを有している。   The vibrator unit 5 includes, for example, a vibration element (not shown) mounted on the device substrate 3 and a cover 9 that seals the vibration element. Although not particularly illustrated, the vibration element includes, for example, a plate-shaped crystal piece and a pair of excitation electrodes provided on both main surfaces of the crystal piece.

IC7は、例えば、デバイス基板3に不図示のバンプを介して実装されており、デバイス基板3を介して振動素子と電気的に接続されている。また、IC7は、例えば、振動素子に電圧を印加して一定の周波数の発振信号を生成する発振回路等を有している。   For example, the IC 7 is mounted on the device substrate 3 via bumps (not shown), and is electrically connected to the vibration element via the device substrate 3. Further, the IC 7 includes, for example, an oscillation circuit that generates a constant frequency oscillation signal by applying a voltage to the vibration element.

図2は、水晶発振器1のz方向の負側の面を示す平面図である。   FIG. 2 is a plan view showing the negative side surface of the crystal oscillator 1 in the z direction.

図1及び図2に示すように、デバイス基板3は、絶縁基板11と、絶縁基板11に設けられた各種の導体とを有している。   As shown in FIGS. 1 and 2, the device substrate 3 includes an insulating substrate 11 and various conductors provided on the insulating substrate 11.

絶縁基板11は、例えば、概略矩形の板状であり、振動子部5及びIC7が実装される第1主面11a(図1)と、その背面であって、不図示の実装基板に対向する第2主面11bと、これら主面の周縁に位置する外周面11cとを有している。また、絶縁基板11は、その厚みがデバイス基板3の厚みに相当しており、例えば、100〜300μmとなっている。   The insulating substrate 11 has, for example, a substantially rectangular plate shape, and is a first main surface 11a (FIG. 1) on which the vibrator unit 5 and the IC 7 are mounted, and a back surface thereof, which faces a mounting substrate (not shown). It has the 2nd main surface 11b and the outer peripheral surface 11c located in the periphery of these main surfaces. Moreover, the thickness of the insulating substrate 11 corresponds to the thickness of the device substrate 3 and is, for example, 100 to 300 μm.

外周面11cには、適宜な位置にキャスタレーション11dが形成されている。例えば、キャスタレーション11dは、デバイス基板3の矩形の角部(4隅)に位置している。キャスタレーション11dは、平面視における凹部(切り欠き部)であり、例えば、第1主面11aから第2主面11bに亘って形成されている。キャスタレーション11dの平面視における形状は、例えば、第1主面11aから第2主面11bに亘って一定(同一)である。また、4つのキャスタレーション11dの形状は、例えば、互いに同一である。   A castellation 11d is formed at an appropriate position on the outer peripheral surface 11c. For example, the castellation 11 d is located at a rectangular corner (four corners) of the device substrate 3. The castellation 11d is a recess (notch) in plan view, and is formed, for example, from the first main surface 11a to the second main surface 11b. The shape of the castellation 11d in plan view is, for example, constant (same) from the first main surface 11a to the second main surface 11b. Further, the shapes of the four castellations 11d are the same as each other, for example.

図2に示すように、平面視において、キャスタレーション11dの内面は、例えば、仮想円C1の一部である弧となるように形成されている。なお、仮想円C1は、円(真円。以下同じ。)であり、楕円や長円ではない。   As shown in FIG. 2, the inner surface of the castellation 11d is formed to be, for example, an arc that is a part of the virtual circle C1 in a plan view. The virtual circle C1 is a circle (true circle; the same applies hereinafter) and is not an ellipse or an ellipse.

本実施形態は、キャスタレーション11dの大きさ(例えば弧の長さ)に比較して、仮想円C1の半径r1が比較的大きい(半径r1に対してキャスタレーション11dが小さい)ことを特徴のひとつとしている。ここで、例えば、仮想円C1の半径r1は、350〜650μmとなっている。   One of the features of this embodiment is that the radius r1 of the virtual circle C1 is relatively large (the castellation 11d is smaller than the radius r1) compared to the size of the castellation 11d (for example, the length of the arc). It is said. Here, for example, the radius r1 of the virtual circle C1 is 350 to 650 μm.

別の観点では、本実施形態は、デバイス基板3の矩形の1辺を延長した仮想線Lnと、前記1辺を切り欠くキャスタレーション11dの弧を含む仮想円C1の中心O1との距離s1が比較的大きいことを特徴の一つとしている。例えば、距離s1は、150μmより長い。また、例えば、距離s1は、デバイス基板3の厚みの半分よりも長い。距離s1は、例えば、150〜280μmとなっている。   From another point of view, in the present embodiment, the distance s1 between the virtual line Ln extending one side of the rectangle of the device substrate 3 and the center O1 of the virtual circle C1 including the arc of the castellation 11d that cuts out the one side is One of the features is that it is relatively large. For example, the distance s1 is longer than 150 μm. For example, the distance s1 is longer than half the thickness of the device substrate 3. The distance s1 is, for example, 150 to 280 μm.

また、別の観点では、本実施形態は、キャスタレーション11dの弧に対する中心角θ1が比較的小さいことを特徴の一つとしている。   In another aspect, the present embodiment is characterized in that the central angle θ1 with respect to the arc of the castellation 11d is relatively small.

また、別の観点では、本実施形態は、デバイス基板3の矩形の1辺と、前記1辺を切り欠くキャスタレーション11dの弧の接線とがなす交差角θ2が比較的大きい乃至は鈍角であることを特徴の一つとしている。   From another viewpoint, in the present embodiment, the intersection angle θ2 formed by one rectangular side of the device substrate 3 and the arc tangent of the castellation 11d that cuts out the one side is relatively large or obtuse. This is one of the characteristics.

絶縁基板11の材料は、絶縁性を有するものであれば適宜なものとされてよく、また、絶縁基板11は、単一の材料から構成されてもよいし、複数の材料から構成されてもよい。例えば、絶縁基板11は、セラミック若しくは樹脂により構成され、又は、紙乃至は繊維からなる基材に樹脂を含浸したものにより構成されている。なお、絶縁基板11は、ガラス繊維に樹脂を含浸したガラスエポキシ基板であることが好ましい。   The material of the insulating substrate 11 may be appropriate as long as it has insulating properties. The insulating substrate 11 may be composed of a single material or a plurality of materials. Good. For example, the insulating substrate 11 is made of ceramic or resin, or made of a base material made of paper or fiber impregnated with resin. The insulating substrate 11 is preferably a glass epoxy substrate in which a glass fiber is impregnated with a resin.

絶縁基板11に設けられる各種の導体は、例えば、第2主面11bに設けられた複数の外部端子13(図2)と、キャスタレーション11dに設けられたキャスタレーション導体15(図1)と、第1主面11aに設けられた導体パターン17(図1)とを含んでいる。   The various conductors provided on the insulating substrate 11 include, for example, a plurality of external terminals 13 (FIG. 2) provided on the second main surface 11b, a castellation conductor 15 (FIG. 1) provided on the castellation 11d, And a conductor pattern 17 (FIG. 1) provided on the first main surface 11a.

外部端子13は、水晶発振器1を不図示の実装基体に実装するためのものである。外部端子13は、例えば、第2主面11bに重ねられた層状導体からなり、第2主面11bの矩形の4隅に配置されている。外部端子13の平面形状は適宜に設定されてよく、例えば、概略矩形であり、その一部はキャスタレーション11dによって切り欠かれている。外部端子13は、例えば、半田等からなるバンプによって不図示の実装基体のパッドと接合される。   The external terminal 13 is for mounting the crystal oscillator 1 on a mounting base (not shown). The external terminal 13 is made of, for example, a layered conductor superimposed on the second main surface 11b, and is disposed at four rectangular corners of the second main surface 11b. The planar shape of the external terminal 13 may be appropriately set. For example, the external terminal 13 has a substantially rectangular shape, and a part thereof is cut out by a castellation 11d. The external terminal 13 is joined to a pad of a mounting base (not shown) by a bump made of, for example, solder.

キャスタレーション導体15は、例えば、外部端子13と導体パターン17とを電気的に接続するためのものである。また、例えば、キャスタレーション導体15は、外部端子13とともにバンプが接合され、水晶発振器1の不図示の実装基体に対する実装に寄与する。キャスタレーション導体15は、例えば、キャスタレーション11dの内面に重ねられた層状導体からなり、キャスタレーション11dの内面全面に亘って設けられている。   The castellation conductor 15 is, for example, for electrically connecting the external terminal 13 and the conductor pattern 17. Further, for example, the castoration conductor 15 is bonded to the bump together with the external terminal 13 and contributes to the mounting of the crystal oscillator 1 on a mounting base (not shown). The castellation conductor 15 is made of, for example, a layered conductor superimposed on the inner surface of the castellation 11d, and is provided over the entire inner surface of the castellation 11d.

導体パターン17は、例えば、キャスタレーション導体15とIC7とを接続するためのものである。導体パターン17は、例えば、第2主面11bに重ねられた層状導体からなり、キャスタレーション導体15から延びる配線17aと、配線17aの先端に位置し、IC7とバンプにより接合された不図示のパッドとを有している。また、例えば、導体パターン17は、IC7等により隠れて不図示であるが、IC7とバンプにより接合されたパッドと、当該パッドから振動子部5へ延びる配線と、当該配線の先端に位置し、不図示の振動素子とバンプにより接合されたパッドとを有している。   The conductor pattern 17 is, for example, for connecting the castellation conductor 15 and the IC 7. The conductor pattern 17 is made of, for example, a layered conductor superimposed on the second main surface 11b, and is provided with a wiring 17a extending from the castellation conductor 15 and a pad (not shown) located at the tip of the wiring 17a and joined to the IC 7 by a bump. And have. Further, for example, the conductor pattern 17 is hidden by the IC 7 or the like (not shown), but is located at the pad joined to the IC 7 by the bump, the wiring extending from the pad to the vibrator unit 5, and the tip of the wiring, It has a vibration element (not shown) and a pad joined by a bump.

上記の外部端子13、キャスタレーション導体15及び導体パターン17の材料は、適宜な導電材料(一般に金属)とされてよい。また、これらの導体は、複数の導体層が重ねられて構成されてよい。例えば、これらの導体は、Cu、Al、Ti、Ag、Au、Ni、Cr若しくはこれらの合金、又は、これらのいずれかを積層したものからなる。   The material of the external terminal 13, the caster conductor 15 and the conductor pattern 17 may be an appropriate conductive material (generally metal). Further, these conductors may be configured by overlapping a plurality of conductor layers. For example, these conductors are made of Cu, Al, Ti, Ag, Au, Ni, Cr, alloys thereof, or a laminate of any of these.

図3(a)〜図3(c)は、水晶発振器1の製造方法を説明するための模式図である。   FIG. 3A to FIG. 3C are schematic views for explaining a method for manufacturing the crystal oscillator 1.

まず、図3(a)に示すように、絶縁基板11が多数個取りされる母基板21(ウェハ状の母材)を準備する。母基板21は、例えば、その厚みが100〜300μmとなっている。   First, as shown in FIG. 3A, a base substrate 21 (wafer-shaped base material) from which a large number of insulating substrates 11 are taken is prepared. For example, the mother board 21 has a thickness of 100 to 300 μm.

次に、母基板21の一部の平面図である図3(b)に示すように、母基板21を厚み方向(z方向)に貫通する複数の貫通孔21hを形成する。貫通孔21hは、キャスタレーション11dを構成するためのものであり、その形状及び大きさは、図2に示した仮想円C1の形状及び大きさと同一である。貫通孔21hは、その直径が、例えば、700〜1300μmとなっている。複数の貫通孔21hは、縦横に配列されている。すなわち、複数の貫通孔21hは、x方向に延びる直線に沿って配列されているとともに、y方向に延びる直線に沿って配列されている。複数の貫通孔21hの形成は、公知の適宜な方法によって行われてよく、例えば、ドリルを用いて行われる。   Next, as shown in FIG. 3B, which is a plan view of a part of the mother board 21, a plurality of through holes 21 h that penetrate the mother board 21 in the thickness direction (z direction) are formed. The through-hole 21h is for constituting the castellation 11d, and its shape and size are the same as the shape and size of the virtual circle C1 shown in FIG. The diameter of the through hole 21h is, for example, 700 to 1300 μm. The plurality of through holes 21h are arranged vertically and horizontally. That is, the plurality of through holes 21h are arranged along a straight line extending in the x direction and arranged along a straight line extending in the y direction. The formation of the plurality of through holes 21h may be performed by a known appropriate method, for example, using a drill.

次に、図3(c)に示すように、貫通孔21hのx方向の配列及びy方向の配列に沿って母基板21を分離(例えば切断)することによって、母基板21を複数の絶縁基板11に個片化する。   Next, as shown in FIG. 3C, the mother substrate 21 is separated (for example, cut) along the arrangement of the through holes 21h in the x direction and the y direction, thereby separating the mother substrate 21 into a plurality of insulating substrates. 11 is divided into pieces.

より具体的には、貫通孔21hのy方向の一の配列に沿って母基板21を分離するときは、まず、この配列に含まれる複数の貫通孔21hの中心O1に対して配列の側方の一方側(x方向の正側)にずれた位置にてこの配列に含まれる複数の貫通孔21hを結ぶように(第1直線L1に沿って)母基板21を分離する。次に、この配列に含まれる複数の貫通孔21hの中心O1に対して配列の側方の他方側(x方向の負側)にずれた位置にてこの配列に含まれる複数の貫通孔21hを結ぶように(第2直線L2に沿って)母基板21を分離する。y方向の配列について説明したが、x方向の配列についても同様に、第1直線L1に沿う分離及び第2直線L2に沿う分離を行う。   More specifically, when separating the mother board 21 along one array of the through holes 21h in the y direction, first, the side of the array with respect to the center O1 of the plurality of through holes 21h included in this array The mother substrate 21 is separated so as to connect the plurality of through holes 21h included in this array (along the first straight line L1) at a position shifted to one side (positive side in the x direction). Next, the plurality of through-holes 21h included in this array are arranged at positions shifted to the other side (negative side in the x direction) of the side of the array with respect to the center O1 of the plurality of through-holes 21h included in this array. The mother substrate 21 is separated so as to be connected (along the second straight line L2). Although the arrangement in the y direction has been described, the separation along the first straight line L1 and the separation along the second straight line L2 are similarly performed for the arrangement in the x direction.

従って、母基板21は、複数の絶縁基板11と、その間に位置する捨て代23とに分離されることになる。また、この分離に伴って貫通孔21hは分割され、平面視において弧状のキャスタレーション11dを構成する。貫通孔21hの中心O1を通る直線に沿って分離した場合に比較して、キャスタレーション11dは小さくなり、絶縁基板11の1辺と中心O1との距離s1(図2)は大きくなり、キャスタレーション11dの弧に対する中心角θ1(図2)は小さくなり、交差角θ2は大きくなる。   Therefore, the mother substrate 21 is separated into a plurality of insulating substrates 11 and a discard margin 23 located therebetween. In addition, the through hole 21h is divided along with this separation, and forms an arcuate castellation 11d in plan view. The castellation 11d becomes smaller and the distance s1 (FIG. 2) between one side of the insulating substrate 11 and the center O1 becomes larger than when separated along a straight line passing through the center O1 of the through hole 21h. The central angle θ1 (FIG. 2) with respect to the arc of 11d becomes smaller and the crossing angle θ2 becomes larger.

なお、分離の順番は適宜に設定されてよい。例えば、貫通孔21hの一のy方向の配列に対して第1直線L1及び第2直線L2に沿う分離を行った後、次の一のy方向の配列に対して第1直線L1及び第2直線L2に沿う切断を行ってもよいし、複数のy方向の配列に対して第1直線L1に沿う分離を行った後、複数のy方向の配列に対して第2直線L2に沿う分離を行ってもよい。   Note that the order of separation may be set as appropriate. For example, after the separation along the first straight line L1 and the second straight line L2 is performed on the arrangement in the y direction of one through hole 21h, the first straight line L1 and the second straight line in the second arrangement in the y direction are performed. Cutting along the straight line L2 may be performed, or separation along the first straight line L1 is performed on the plurality of arrays in the y direction, and then separation along the second straight line L2 is performed on the plurality of arrays in the y direction. You may go.

分離は、例えば、ダイシングブレード25を用いたフルカットによりなされる。その他、レーザーを用いた切断が行われたり、ダイシングブレードを用いたハーフカットによる分離がなされたりしてもよい。なお、ダイシングブレード又はレーザーを用いた場合においては、一定の幅で母基板21が除去(例えばダイシングブレードでは切削)される。   The separation is performed by, for example, a full cut using a dicing blade 25. In addition, cutting using a laser may be performed, or separation by a half cut using a dicing blade may be performed. When a dicing blade or a laser is used, the mother substrate 21 is removed with a certain width (for example, cutting with a dicing blade).

図4は、図3(c)の一部を拡大して示す図である。上記のように、ダイシングブレード25によって母基板21を切断すると、ダイシングブレード25の刃厚と概略同等の幅w1の削り代27(図中、ハッチングして示す領域)が生じることになる。なお、これまでの説明から理解されるように、削り代27の幅w1は、貫通孔21hの直径(r1×2)よりも小さく、本実施形態では更に貫通孔21hの半径r1よりも小さい。   FIG. 4 is an enlarged view of a part of FIG. As described above, when the base substrate 21 is cut by the dicing blade 25, a cutting allowance 27 (a hatched area in the drawing) having a width w1 substantially equal to the thickness of the dicing blade 25 is generated. As can be understood from the above description, the width w1 of the cutting allowance 27 is smaller than the diameter (r1 × 2) of the through hole 21h, and is further smaller than the radius r1 of the through hole 21h in this embodiment.

なお、外部端子13、導体パターン17、IC7及び振動子部5は、適宜な時期に設けられてよい。例えば、外部端子13、導体パターン17、IC7及び振動子部5は、貫通孔21hを形成する前の図3(a)の状態の母基板21において設けられてもよいし、貫通孔21hを形成した後に設けられてもよいし、母基板21を個片化した後に設けられてもよい。また、これらは、別々の時期に設けられてよい。   The external terminal 13, the conductor pattern 17, the IC 7, and the vibrator unit 5 may be provided at an appropriate time. For example, the external terminal 13, the conductor pattern 17, the IC 7, and the vibrator portion 5 may be provided on the mother substrate 21 in the state of FIG. 3A before the through hole 21h is formed, or the through hole 21h is formed. Alternatively, it may be provided after the mother substrate 21 is separated. Moreover, these may be provided at different times.

同様に、キャスタレーション導体15は、貫通孔21hを形成した後であれば、適宜な時期に設けられてよい。例えば、キャスタレーション導体15は、貫通孔21hを形成した後、且つ、母基板21を個片化する前に設けられてもよいし、母基板21を個片化した後に設けられてもよい。   Similarly, the castellation conductor 15 may be provided at an appropriate time as long as it is after the through hole 21h is formed. For example, the castellation conductor 15 may be provided after the through hole 21h is formed and before the mother substrate 21 is separated into pieces, or may be provided after the mother substrate 21 is separated into pieces.

なお、外部端子13、キャスタレーション導体15及び導体パターン17の形成方法は、公知の方法と同様でよく、IC7及び振動子部5の実装方法も公知の方法と同様でよい。   In addition, the formation method of the external terminal 13, the castellation conductor 15, and the conductor pattern 17 may be the same as a known method, and the mounting method of the IC 7 and the vibrator unit 5 may be the same as the known method.

以上のとおり、本実施形態の水晶発振器1の製造方法は、母基板21を厚み方向に貫通し、母基板21の主面に沿う所定方向(x方向又はy方向)に配列された複数の貫通孔21hを形成する貫通孔形成ステップ(図3(b))と、複数の貫通孔21hが形成された母基板21を複数の絶縁基板11に個片化し、この際、複数の貫通孔21hの配列に沿って母基板21を分離し、分割された複数の貫通孔21hによって複数の絶縁基板11の外周面にキャスタレーション11dを形成する個片化ステップ(図3(c)及び図4)と、を有している。個片化ステップは、(例えばy方向の一の配列における)複数の貫通孔21hの中心O1に対してその配列の側方の一方側(例えばx方向の正側)へずれた位置にて複数の貫通孔21hを結ぶように第1直線L1に沿って母基板21を分離する第1分離ステップと、複数の貫通孔21hの中心O1に対してその配列の側方の他方側(例えばx方向の負側)へずれた位置にて複数の貫通孔21hを結ぶように第2直線L2に沿って母基板21を分離する第2分離ステップと、を含む。   As described above, the manufacturing method of the crystal oscillator 1 according to the present embodiment penetrates the mother substrate 21 in the thickness direction and has a plurality of penetrations arranged in a predetermined direction (x direction or y direction) along the main surface of the mother substrate 21. The through-hole forming step (FIG. 3B) for forming the holes 21h and the mother substrate 21 formed with the plurality of through-holes 21h are separated into a plurality of insulating substrates 11, and at this time, the plurality of through-holes 21h A separation step (FIGS. 3C and 4) for separating the mother substrate 21 along the arrangement and forming castellations 11d on the outer peripheral surfaces of the plurality of insulating substrates 11 by the plurality of divided through holes 21h. ,have. The singulation step is performed at positions shifted to one side (for example, the positive side in the x direction) of the side of the array with respect to the center O1 of the plurality of through holes 21h (for example, in one array in the y direction). A first separation step of separating the mother substrate 21 along the first straight line L1 so as to connect the through holes 21h, and the other side of the array with respect to the center O1 of the plurality of through holes 21h (for example, the x direction) And a second separation step of separating the mother substrate 21 along the second straight line L2 so as to connect the plurality of through holes 21h at positions shifted to the negative side).

従って、例えば、図3(c)及び図4を参照して説明したように、本実施形態の水晶発振器1の製造方法では、キャスタレーションが設けられた側面とキャスタレーションの内面とが交差する角部の角度が、従来のように各列の貫通孔21hの中心O1を結ぶ直線に沿って母基板21を分離する場合のように鋭角にならず、鈍角となる。つまり、本実施形態の水晶発振器1の製造方法では、絶縁基板11の1辺と、当該1辺を切り欠くキャスタレーション11dの弧の接線とがなす交差角θ2を大きくすることができる。すなわち、従来と同様に円形の貫通孔21hを形成しつつ、キャスタレーション11dの形状を実質的に変更することができる。   Therefore, for example, as described with reference to FIGS. 3C and 4, in the method for manufacturing the crystal oscillator 1 of the present embodiment, the angle at which the side surface provided with the castellation and the inner surface of the castellation intersect. The angle of the portion is not an acute angle as in the conventional case where the mother substrate 21 is separated along a straight line connecting the centers O1 of the through holes 21h in each row, but an obtuse angle. That is, in the manufacturing method of the crystal oscillator 1 of the present embodiment, the crossing angle θ2 formed by one side of the insulating substrate 11 and the tangent line of the arc of the castellation 11d that cuts out the one side can be increased. That is, the shape of the castellation 11d can be substantially changed while forming the circular through hole 21h as in the conventional case.

交差角θ2を大きくすることができると、例えば、半田等のバンプが、キャスタレーション11dの弧と、絶縁基板11の1辺との交差部を回り込んで前記1辺に密着しやすくなる。その結果、バンプの水晶発振器1に対する接合強度が向上する。また、例えば、ダイシングブレード25によって母基板21を切断する場合に、ダイシングブレード25が貫通孔21hに到達したときにバリが生じることが抑制される。   If the crossing angle θ2 can be increased, for example, bumps such as solder tend to come into close contact with the one side of the arc of the castellation 11d and one side of the insulating substrate 11 around the crossing portion. As a result, the bonding strength of the bump to the crystal oscillator 1 is improved. Further, for example, when the mother substrate 21 is cut by the dicing blade 25, it is possible to suppress the occurrence of burrs when the dicing blade 25 reaches the through hole 21h.

なお、従来と同様に、貫通孔21hの中心O1を結ぶ直線に沿って母基板21を切断する場合においても、図4の幅w2に相当する刃厚を有するダイシングブレードによって母基板21を切断すれば、本実施形態と同様の形状及び大きさのキャスタレーション11dを形成することができ、従来と同様に円形の貫通孔21hを形成しつつキャスタレーション11dの形状を実質的に変更することができる。   As in the prior art, when the mother substrate 21 is cut along a straight line connecting the centers O1 of the through holes 21h, the mother substrate 21 is cut by a dicing blade having a blade thickness corresponding to the width w2 in FIG. For example, the castellation 11d having the same shape and size as the present embodiment can be formed, and the shape of the castellation 11d can be substantially changed while forming the circular through hole 21h as in the conventional case. .

しかし、一般には、材料の節約の観点から削り代は小さくされることが好ましいとされており、ダイシングブレードの刃厚も薄くされている。一般には、ダイシングブレードの刃厚は、100μm以下であり、厚いもので300μm程度である。従って、従来は、距離s1(幅w2の半分)が150μm(300μm/2)を超えるキャスタレーション11dを有する電子デバイスは存在していないと考えらえる。   However, in general, it is preferable to reduce the cutting allowance from the viewpoint of saving materials, and the blade thickness of the dicing blade is also reduced. In general, the thickness of the dicing blade is 100 μm or less, and is about 300 μm. Therefore, it can be considered that there is no electronic device having a castellation 11d in which the distance s1 (half of the width w2) exceeds 150 μm (300 μm / 2).

また、ダイシングブレードの刃厚は、例えば、ダイシングの際に母基板21が割れないように、母基板21の厚さ以下とされる。従って、従来は、距離s1が絶縁基板11(母基板21)の厚さの半分を超えるキャスタレーション11dを有する電子デバイスは存在していないと考えらえる。   The blade thickness of the dicing blade is set to be equal to or less than the thickness of the mother substrate 21 so that the mother substrate 21 is not broken during dicing, for example. Therefore, conventionally, it can be considered that there is no electronic device having a castellation 11d in which the distance s1 exceeds half the thickness of the insulating substrate 11 (mother substrate 21).

従って、本実施形態の製造方法によって製造される水晶発振器1であって、特に特徴的なものは、主面の平面視において、外周の第1辺と第2辺とが交差する角部にキャスタレーション11dが形成された絶縁基板11を有し、絶縁基板11の主面の平面視において、前記第1辺を延長した仮想線Lnと、キャスタレーション11dの内面からなる弧を含む仮想円C1の中心O1との距離s1が、150μmよりも大きい又は絶縁基板11の厚さの半分よりも大きい。ここで、距離s1は、例えば、150〜280mとなっている。このようにすることで、従来と同様に円形の貫通孔21hを形成しつつキャスタレーション11dの形状を実質的に変更することが可能となる。   Accordingly, the crystal oscillator 1 manufactured by the manufacturing method according to the present embodiment, which is particularly characteristic, has casters at corners where the first side and the second side of the outer periphery intersect in plan view of the main surface. An imaginary circle C1 including an imaginary line Ln extending the first side and an arc formed by the inner surface of the castellation 11d in a plan view of the main surface of the insulating substrate 11. The distance s1 from the center O1 is greater than 150 μm or greater than half the thickness of the insulating substrate 11. Here, the distance s1 is 150 to 280 m, for example. By doing so, it is possible to substantially change the shape of the castellation 11d while forming the circular through hole 21h as in the prior art.

また、本実施形態の水晶発振器1の製造方法は、第1分離ステップ(例えば第1直線L1に沿う切断)では、母基板21を、分離面(切断面)に対して一方側(例えばx方向の正側)に位置する絶縁基板11と他方側(例えばx方向の負側)に位置する捨て代23とに分離し、第2分離ステップ(例えば第2直線L2に沿う切断)では、母基板21を、分離面に対して他方側に位置する絶縁基板11と一方側に位置する前記捨て代23とに分離する。   In the manufacturing method of the crystal oscillator 1 according to the present embodiment, in the first separation step (for example, cutting along the first straight line L1), the mother substrate 21 is on one side (for example, the x direction) with respect to the separation surface (cut surface). In the second separation step (for example, cutting along the second straight line L2), the substrate is separated into the insulating substrate 11 located on the positive side) and the discard margin 23 located on the other side (eg, the negative side in the x direction). 21 is separated into the insulating substrate 11 located on the other side with respect to the separation surface and the discard margin 23 located on the one side.

従って、ダイシングブレード25の刃厚(削り代27の幅w1)を変えずに、捨て代23の幅を適宜に変更して、キャスタレーション11dの形状を設定することができる。本実施形態の製造方法の変形例として、例えば、刃厚が、幅w2よりも小さく、且つ、w2の半分以上であるダイシングブレード25を用いるなど、捨て代23が発生しないように母基板21を絶縁基板11に個片化する方法が考えられる。このような変形例に比較して、捨て代23を生じさせる本実施形態では、ダイシングブレード25の刃厚を薄くでき、また、ダイシングブレード25の母基板21を切削する面(円盤の外周面)において、幅方向(軸方向)の一部のみが母基板21の切削に利用されて摩耗するような不都合も生じない。   Therefore, the shape of the castellation 11d can be set by appropriately changing the width of the discarding margin 23 without changing the thickness of the dicing blade 25 (the width w1 of the cutting margin 27). As a modified example of the manufacturing method of the present embodiment, for example, the mother substrate 21 is formed so as not to generate the disposal allowance 23 by using a dicing blade 25 whose blade thickness is smaller than the width w2 and half or more of w2. A method of dividing the insulating substrate 11 into individual pieces is conceivable. Compared with such a modified example, in the present embodiment in which the discard margin 23 is generated, the blade thickness of the dicing blade 25 can be reduced, and the surface of the dicing blade 25 that cuts the mother substrate 21 (the outer peripheral surface of the disk). However, there is no inconvenience that only a part in the width direction (axial direction) is used for cutting the mother substrate 21 and is worn.

なお、上述した変形例の説明から理解されるように、第1直線L1に沿って行われた第1分離ステップの後に行われる第2直線L2に沿う第2分離ステップは、第2直線L2に沿って母基板21を絶縁基板11と捨て代23とに分離するのではなく、第1分離ステップにおける母基板21の切断面を削る(部分的に除去する)ものであってもよい。   As can be understood from the description of the above-described modification, the second separation step along the second straight line L2 performed after the first separation step performed along the first straight line L1 is performed on the second straight line L2. Instead of separating the mother substrate 21 into the insulating substrate 11 and the disposal allowance 23, the cut surface of the mother substrate 21 in the first separation step may be shaved (partially removed).

本発明は、以上に説明した実施形態及び変形例に限定されず、種々の態様で実施されてよい。   The present invention is not limited to the embodiments and modifications described above, and may be implemented in various aspects.

例えば、電子デバイスは、水晶発振器等の圧電デバイスに限定されず、例えば、抵抗素子、インダクタ、キャパシタ又は半導体デバイス(例えばIC又はLED)であってもよい。また、圧電デバイスは、発振器に限定されず、例えば、圧電振動子、SAW(Surface Acoustic Wave)デバイスであってもよい。圧電振動子又は圧電発振器の圧電体は、水晶に限定されず、例えば、セラミックであってもよい。また、圧電発振器の構造は、図1に例示したような単層基板(基板の両面にのみ導体層が形成された基板)の一方の主面に振動素子及びICが実装されるものに限定されず、基板の一方の主面に振動素子が実装され、他方の主面にICが実装されるものであってもよい。また、電子デバイスは、絶縁基板(デバイス基板)を収容する恒温槽を有するものであってもよい。   For example, the electronic device is not limited to a piezoelectric device such as a crystal oscillator, and may be, for example, a resistance element, an inductor, a capacitor, or a semiconductor device (for example, an IC or LED). The piezoelectric device is not limited to an oscillator, and may be, for example, a piezoelectric vibrator or a SAW (Surface Acoustic Wave) device. The piezoelectric body of the piezoelectric vibrator or the piezoelectric oscillator is not limited to quartz, and may be ceramic, for example. Further, the structure of the piezoelectric oscillator is limited to a structure in which a vibration element and an IC are mounted on one main surface of a single layer substrate (a substrate in which a conductor layer is formed only on both surfaces of the substrate) as illustrated in FIG. Alternatively, the vibration element may be mounted on one main surface of the substrate and the IC may be mounted on the other main surface. Moreover, an electronic device may have a thermostat which accommodates an insulating substrate (device substrate).

上記のように電子デバイスが種々のデバイスとされてよいことと同様に、キャスタレーションが形成される絶縁基板は、実施形態の説明において例示した以外の適宜なものとされてよい。例えば、半導体デバイスにおいて、絶縁基板はシリコンからなる半導体基板であってよい。SAWデバイスにおいて、絶縁基板は単結晶からなる圧電基板であってよい。   As described above, the electronic device may be various devices, and the insulating substrate on which the castellation is formed may be appropriate other than those exemplified in the description of the embodiments. For example, in a semiconductor device, the insulating substrate may be a semiconductor substrate made of silicon. In the SAW device, the insulating substrate may be a piezoelectric substrate made of a single crystal.

キャスタレーションとなる貫通孔の形状は、円形でなくてもよい。例えば、貫通孔の形状は、楕円であってもよいし、矩形であってもよい。いずれの形状であっても、各貫通孔に対して2回の分離ステップがなされることによって、貫通孔の形状及び/又は寸法の自由度が向上する。   The shape of the through hole serving as the castellation may not be circular. For example, the shape of the through hole may be an ellipse or a rectangle. In any shape, the degree of freedom of the shape and / or size of the through hole is improved by performing the separation step twice for each through hole.

キャスタレーションは、絶縁基板の4隅(角部)ではなく、側面(平面視の辺)の中途に設けられてもよい。例えば、図1の絶縁基板11において、長辺(x方向に延びる辺)それぞれの中途(角部よりも辺の中央側)に2つのキャスタレーションが設けられてもよい。なお、この場合、x方向に配列された複数の貫通孔を結ぶように分離ステップが行われるが、y方向に延びる直線に沿った分離は、複数の貫通孔を避けるように行われる。すなわち、一の貫通孔は、実施形態のように4つのキャスタレーションを構成するのではなく、2つのキャスタレーションを構成する。   The castellation may be provided not in the four corners (corner portions) of the insulating substrate but in the middle of the side surface (side in plan view). For example, in the insulating substrate 11 of FIG. 1, two castellations may be provided in the middle of each long side (side extending in the x direction) (center side of the side rather than the corner). In this case, the separation step is performed so as to connect a plurality of through holes arranged in the x direction, but the separation along the straight line extending in the y direction is performed so as to avoid the plurality of through holes. That is, one through hole does not constitute four castellations as in the embodiment, but constitutes two castellations.

このように辺の中途にキャスタレーションを設ける場合においても、複数の貫通孔の中心に対して配列の一方側及び他方側にずれた位置にて複数の貫通孔を結ぶように2回に亘って分離ステップを行うことによって、従来の略半円状のキャスタレーションに比較して、絶縁基板11の矩形の辺とキャスタレーションの弧との交差角を大きくしたり、絶縁基板11の矩形の辺を延長した仮想線とキャスタレーションの弧を含む仮想円の中心との距離を大きくしたりすることができる。   Even in the case where castellations are provided in the middle of the side, the plurality of through holes are connected twice so as to connect the plurality of through holes at positions shifted to one side and the other side of the array with respect to the centers of the plurality of through holes. By performing the separation step, the crossing angle between the rectangular side of the insulating substrate 11 and the arc of the castellation is increased or the rectangular side of the insulating substrate 11 is compared with the conventional substantially semicircular castellation. The distance between the extended virtual line and the center of the virtual circle including the arc of the castellation can be increased.

一の絶縁基板11に設けられるキャスタレーションの数は、4つに限定されず、例えば、1又は2つでもよいし、5つ以上であってもよい。また、一の絶縁基板11に複数のキャスタレーションが設けられる場合において、複数のキャスタレーションの形状及び/又は大きさは互いに同一であってもよいし、互いに異なっていてもよい。   The number of castellations provided on one insulating substrate 11 is not limited to four, and may be one or two, for example, or five or more. When a plurality of castellations are provided on one insulating substrate 11, the shapes and / or sizes of the plurality of castellations may be the same or different from each other.

母基板から取り出される複数の絶縁基板は、互いに異なる構成であってもよいし、互いに同一の構成であって互いに異なる向きに配置されていてもよい。別の観点では、複数の貫通孔は、x方向及びy方向の一方に平行に配列されている一方で、x方向及びy方向の他方に平行に配列されていなくてもよい。例えば、x方向に配列された複数の貫通孔の列が、y方向の位置を互いに異ならせて複数設けられている場合において、複数の列間において、複数の貫通孔のx方向の位置は互いに異なっていてもよい。この場合であっても、x方向に配列された複数の貫通孔を結ぶように母基板を分離する際に、2回の分離ステップを行う本願発明を適用できる。   The plurality of insulating substrates taken out from the mother substrate may have different configurations, or may have the same configuration and be arranged in different directions. In another aspect, the plurality of through holes may be arranged in parallel to one of the x direction and the y direction, but may not be arranged in parallel to the other of the x direction and the y direction. For example, in the case where a plurality of rows of through holes arranged in the x direction are provided with different positions in the y direction, the positions in the x direction of the plurality of through holes are between each other. May be different. Even in this case, the present invention in which the separation step is performed twice when separating the mother substrate so as to connect a plurality of through holes arranged in the x direction can be applied.

キャスタレーションが絶縁基板の辺の中途に設けられてよいことの説明、及び、上記のx方向及びy方向の一方のみにおいて複数の貫通孔が配列されていてよいことの説明から理解されるように、複数の貫通孔を結ぶように母基板を分離する分離ステップは、x方向及びy方向の一方のみにおいて行われ、他方においては、複数の貫通孔を避けて行われてよい。また、x方向及びy方向の双方において複数の貫通孔を結ぶように母基板を分離する場合において、x方向及びy方向の一方のみにおいて、貫通孔の中心に対してずれた位置にて2回の分離ステップを行い、x方向及びy方向の他方については、貫通孔の中心を通る位置にて1回の分離ステップを行うようにしてもよい。   As will be understood from the description that castellations may be provided in the middle of the side of the insulating substrate and the description that a plurality of through holes may be arranged only in one of the x and y directions. The separation step of separating the mother substrate so as to connect the plurality of through holes may be performed only in one of the x direction and the y direction, and may be performed while avoiding the plurality of through holes. Further, when the mother board is separated so as to connect a plurality of through holes in both the x direction and the y direction, only twice in a position shifted from the center of the through hole in only one of the x direction and the y direction. The separation step may be performed, and one separation step may be performed at the position passing through the center of the through hole for the other of the x direction and the y direction.

母基板から取り出される複数の絶縁基板の構成が互いに異なってもよいことの説明、及び、一の絶縁基板に設けられる複数のキャスタレーションの形状及び/又は大きさが互いに異なってもよいことの説明から理解されるように、複数の貫通孔の大きさ及び/又は形状は互いに異なっていてもよい。   Explanation that the configurations of the plurality of insulating substrates taken out from the mother substrate may be different from each other, and description that the shapes and / or sizes of the plurality of castellations provided on one insulating substrate may be different from each other As will be understood from the above, the sizes and / or shapes of the plurality of through holes may be different from each other.

電子デバイスにおいて、積層された複数の絶縁基板が設けられている場合、その一部が本願発明の絶縁基板と捉えられてもよいし、その全体が本願発明の絶縁基板と捉えられてもよい。例えば、複数の絶縁基板のうちキャスタレーションが一体的に形成されている範囲が本願発明の絶縁基板と捉えられてよい。また、例えば、距離s1が絶縁基板の厚さの半分よりも大きいか否かによって電子デバイスが本願発明の好適な一態様に該当するか否かを判定する場合には、貫通孔を結ぶように共に分離(切断)が行われた範囲が本願発明の絶縁基板に該当すると判定してもよい。   In the electronic device, in the case where a plurality of stacked insulating substrates are provided, a part thereof may be regarded as the insulating substrate of the present invention, or the whole may be regarded as the insulating substrate of the present invention. For example, a range in which castellations are integrally formed among a plurality of insulating substrates may be regarded as the insulating substrate of the present invention. In addition, for example, when it is determined whether or not the electronic device corresponds to a preferred embodiment of the present invention based on whether or not the distance s1 is larger than half of the thickness of the insulating substrate, the through hole is connected. It may be determined that the range in which both are separated (cut) corresponds to the insulating substrate of the present invention.

実施形態では、キャスタレーション導体15は、外部端子13と導体パターン17とを接続する作用と、バンプの接合を強化する作用との双方を奏した。しかし、キャスタレーション導体は、上記の2つの作用のうち一方のみを奏するように設けられてもよい。例えば、導体パターンと外部端子とは絶縁基板を貫通する貫通導体によって接続され、キャスタレーション導体は導体パターンに接続されないようにしてもよい。また、例えば、バンプはキャスタレーション導体に接触しないように配置されてもよい。   In the embodiment, the castellation conductor 15 has both an effect of connecting the external terminal 13 and the conductor pattern 17 and an effect of strengthening the bonding of the bumps. However, the castellation conductor may be provided so as to perform only one of the two actions. For example, the conductor pattern and the external terminal may be connected by a through conductor penetrating the insulating substrate, and the castellation conductor may not be connected to the conductor pattern. Further, for example, the bump may be arranged so as not to contact the castellation conductor.

1…水晶発振器(電子デバイス)、11…絶縁基板、11d…キャスタレーション、21…母基板、21h…貫通孔、O1…中心。   DESCRIPTION OF SYMBOLS 1 ... Crystal oscillator (electronic device), 11 ... Insulating substrate, 11d ... Castellation, 21 ... Mother board, 21h ... Through-hole, O1 ... Center.

Claims (4)

母基板を厚み方向に貫通し、前記母基板の主面に沿う所定方向に配列された複数の貫通孔を形成する貫通孔形成ステップと、
前記複数の貫通孔が形成された前記母基板を複数の絶縁基板に個片化し、この際、前記複数の貫通孔の配列に沿って前記母基板を分離し、分割された前記複数の貫通孔によって前記複数の絶縁基板の外周面にキャスタレーションを形成する個片化ステップと、
を有し、
前記個片化ステップは、
前記複数の貫通孔の中心に対してその配列の側方の一方側へずれた位置にて前記複数の貫通孔を結ぶように前記母基板を分離する第1分離ステップと、
前記複数の貫通孔の中心に対してその配列の側方の他方側へずれた位置にて前記複数の貫通孔を結ぶように前記母基板を分離乃至は部分的に除去する第2分離ステップと、を含む
電子デバイスの製造方法。
A through-hole forming step of forming a plurality of through-holes penetrating the mother board in the thickness direction and arranged in a predetermined direction along the main surface of the mother board;
The mother board on which the plurality of through holes are formed is divided into a plurality of insulating boards, and the mother board is separated along an array of the plurality of through holes, and the plurality of divided through holes are divided. A singulation step for forming castellations on the outer peripheral surfaces of the plurality of insulating substrates,
Have
The singulation step includes
A first separation step of separating the mother substrate so as to connect the plurality of through holes at a position shifted to one side of the side of the array with respect to the center of the plurality of through holes;
A second separation step of separating or partially removing the mother substrate so as to connect the plurality of through holes at positions shifted to the other side of the side of the array with respect to the centers of the plurality of through holes; A method for manufacturing an electronic device.
前記第1分離ステップでは、前記母基板を、分離面に対して前記一方側に位置する絶縁基板と前記他方側に位置する捨て代とに分離し、
前記第2分離ステップでは、前記母基板を、分離面に対して前記他方側に位置する絶縁基板と前記一方側に位置する前記捨て代とに分離する
請求項1に記載の電子デバイスの製造方法。
In the first separation step, the mother substrate is separated into an insulating substrate located on the one side with respect to a separation surface and a discard margin located on the other side,
2. The method of manufacturing an electronic device according to claim 1, wherein in the second separation step, the mother substrate is separated into an insulating substrate located on the other side with respect to a separation surface and the discard margin located on the one side. .
前記第1分離ステップ及び前記第2分離ステップでは、ダイシングブレードによって前記母基板を切断する
請求項1又は2に記載の電子デバイスの製造方法。
The method for manufacturing an electronic device according to claim 1, wherein in the first separation step and the second separation step, the mother substrate is cut by a dicing blade.
主面の平面視において、外周の第1辺、又は、外周の第1辺と第2辺とが交差する角部にキャスタレーションが形成された絶縁基板を有し、
前記絶縁基板の主面の平面視において、前記第1辺を延長した仮想線と、前記キャスタレーションの内面からなる弧を含む仮想円の中心との距離が、150μmよりも大きい又は前記絶縁基板の厚さの半分よりも大きい
電子デバイス。
In a plan view of the main surface, it has an insulating substrate in which castellations are formed at the corners where the outer periphery first side or the outer periphery first side and the second side intersect,
In a plan view of the main surface of the insulating substrate, a distance between an imaginary line extending the first side and a center of an imaginary circle including an arc formed by the inner surface of the castellation is greater than 150 μm or of the insulating substrate An electronic device greater than half the thickness.
JP2014156447A 2014-07-31 2014-07-31 Method of manufacturing electronic device Active JP6426935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014156447A JP6426935B2 (en) 2014-07-31 2014-07-31 Method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014156447A JP6426935B2 (en) 2014-07-31 2014-07-31 Method of manufacturing electronic device

Publications (2)

Publication Number Publication Date
JP2016034092A true JP2016034092A (en) 2016-03-10
JP6426935B2 JP6426935B2 (en) 2018-11-21

Family

ID=55452814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156447A Active JP6426935B2 (en) 2014-07-31 2014-07-31 Method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP6426935B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230172A1 (en) * 2018-05-31 2019-12-05 浜松ホトニクス株式会社 Electronic component, method of manufacturing electronic component, and electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243533A (en) * 1999-02-16 2000-09-08 Mitsubishi Materials Corp Method for forming micro-gap
JP2002118201A (en) * 2000-10-05 2002-04-19 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP2004200916A (en) * 2002-12-17 2004-07-15 Seiko Epson Corp Piezoelectric oscillator, mobile phone utilizing piezoelectric oscillator, and electronic apparatus utilizing piezoelectric oscillator
JP2006050529A (en) * 2004-02-17 2006-02-16 Seiko Epson Corp Piezoelectric oscillator and its manufacturing method
JP2010011173A (en) * 2008-06-27 2010-01-14 Daishinku Corp Base aggregate and method of manufacturing piezoelectric device using the base aggregate
JP2011193109A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electronic device
JP2012009746A (en) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor device and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243533A (en) * 1999-02-16 2000-09-08 Mitsubishi Materials Corp Method for forming micro-gap
JP2002118201A (en) * 2000-10-05 2002-04-19 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP2004200916A (en) * 2002-12-17 2004-07-15 Seiko Epson Corp Piezoelectric oscillator, mobile phone utilizing piezoelectric oscillator, and electronic apparatus utilizing piezoelectric oscillator
JP2006050529A (en) * 2004-02-17 2006-02-16 Seiko Epson Corp Piezoelectric oscillator and its manufacturing method
JP2010011173A (en) * 2008-06-27 2010-01-14 Daishinku Corp Base aggregate and method of manufacturing piezoelectric device using the base aggregate
JP2011193109A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electronic device
JP2012009746A (en) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor device and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230172A1 (en) * 2018-05-31 2019-12-05 浜松ホトニクス株式会社 Electronic component, method of manufacturing electronic component, and electronic device
JP2019212665A (en) * 2018-05-31 2019-12-12 浜松ホトニクス株式会社 Electronic component, electronic component manufacturing method, and electronic device
US11462667B2 (en) 2018-05-31 2022-10-04 Hamamatsu Photonics K.K. Electronic component, method of manufacturing electronic component, and electronic device
JP7194518B2 (en) 2018-05-31 2022-12-22 浜松ホトニクス株式会社 Electronic component, method for manufacturing electronic component, electronic device

Also Published As

Publication number Publication date
JP6426935B2 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
JP6589982B2 (en) Piezoelectric vibration device
JP5034947B2 (en) Piezoelectric vibration device
JP6460720B2 (en) Piezoelectric device and method for manufacturing piezoelectric device
US8987974B2 (en) Piezoelectric device and method for manufacturing the same
WO2018216693A1 (en) Multi-piece wiring substrate, electronic component housing package, and electronic device
CN108781502B (en) Multi-piece wiring board and wiring board
JP6312309B2 (en) Piezoelectric vibration element, piezoelectric device, and method of manufacturing piezoelectric vibration element
JP5262347B2 (en) Base assembly and method for manufacturing piezoelectric device using base assembly
JP6426935B2 (en) Method of manufacturing electronic device
KR102163886B1 (en) Elastic wave device
JP2007300460A (en) Piezoelectric vibrator and its manufacturing method
JP2013225749A (en) Piezoelectric device and module component
JP5262348B2 (en) Base assembly and method for manufacturing piezoelectric device using base assembly
JP2009165102A (en) Piezoelectric oscillator, and method for manufacturing piezoelectric oscillator
US11621693B2 (en) Acoustic wave device
WO2019065724A1 (en) Multi-piece wiring board, electronic component housing package, electronic device, and electronic module
JP2018074124A (en) Electronic device
JP2006332932A (en) Quartz resonator with seating
JP6825188B2 (en) Crystal element package and its manufacturing method
JP6744078B2 (en) Crystal oscillator
JP6321477B2 (en) Electronic component storage package, package assembly, and method of manufacturing electronic component storage package
JP6525766B2 (en) Quartz crystal vibrator assembly wafer
JP5075417B2 (en) Method for manufacturing piezoelectric oscillator
JP6068220B2 (en) Manufacturing method of electronic parts
JP2014053715A (en) Piezoelectric vibration piece and piezoelectric device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181026

R150 Certificate of patent or registration of utility model

Ref document number: 6426935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150