JP2016029727A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2016029727A
JP2016029727A JP2015192460A JP2015192460A JP2016029727A JP 2016029727 A JP2016029727 A JP 2016029727A JP 2015192460 A JP2015192460 A JP 2015192460A JP 2015192460 A JP2015192460 A JP 2015192460A JP 2016029727 A JP2016029727 A JP 2016029727A
Authority
JP
Japan
Prior art keywords
layer
electrode
conductive layer
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015192460A
Other languages
Japanese (ja)
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
秋元 健吾
Kengo Akimoto
健吾 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015192460A priority Critical patent/JP2016029727A/en
Publication of JP2016029727A publication Critical patent/JP2016029727A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To simplify the manufacturing of a transistor, by reducing the number of manufacturing steps of a transistor.SOLUTION: A semiconductor device is constituted to have an electrode 101 provided on a formation surface, and becoming a gate electrode, an insulating layer 102 becoming a gate insulating layer on the electrode 101, electrodes 103a and 103b provided selectively on the insulating layer 102 and becoming a source electrode or a drain electrode, and a semiconductor layer 104 covering the top face of the insulating layer 102, the top face and side face of the electrode 103a, and the top face and side face of the electrode 103b.SELECTED DRAWING: Figure 1

Description

半導体装置及びその作製方法に関する。また、表示装置及びその作製方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof. Further, the present invention relates to a display device and a manufacturing method thereof.

金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用
いられている。
Various metal oxides exist and are used in various applications. Indium oxide is a well-known material and is used as an electrode material having translucency required for a liquid crystal display or the like.

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物
半導体の一種である。化合物半導体とは、2種以上の原子がイオン結合により結合してで
きる半導体である。一般的に、金属酸化物は、絶縁体となる。しかし、金属酸化物を構成
する元素の組み合わせによっては、半導体になることが知られている。
Some metal oxides exhibit semiconductor properties. A metal oxide exhibiting semiconductor characteristics is a kind of compound semiconductor. A compound semiconductor is a semiconductor formed by bonding two or more atoms by ionic bonds. Generally, a metal oxide becomes an insulator. However, it is known that depending on the combination of elements constituting the metal oxide, it becomes a semiconductor.

例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛など
は半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体
層をチャネル形成領域とする薄膜トランジスタが開示されている(特許文献1乃至4、非
特許文献1)。
For example, among metal oxides, tungsten oxide, tin oxide, indium oxide, zinc oxide, and the like are known to exhibit semiconductor characteristics. A thin film transistor using a transparent semiconductor layer formed of such a metal oxide as a channel formation region is disclosed (Patent Documents 1 to 4, Non-Patent Document 1).

ころで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホ
モロガス相を有するInGaO(ZnO)(m:自然数)は公知の材料である(非特
許文献2乃至4)。
However, not only single-component oxides but also multi-component oxides are known as metal oxides. For example, InGaO 3 (ZnO) m (m: natural number) having a homologous phase is a known material (Non-Patent Documents 2 to 4).

そして、上記のようなIn−Ga−Zn系酸化物を薄膜トランジスタ(TFTともいう)
のチャネル形成層として適用可能であることが確認されている(特許文献5、非特許文献
5及び6)。
A thin film transistor (also referred to as a TFT) is formed using the above In—Ga—Zn-based oxide.
It has been confirmed that it can be applied as a channel formation layer (Patent Document 5, Non-Patent Documents 5 and 6).

酸化物半導体をチャネル形成層として用いたTFTは、アモルファスシリコンを用いたT
FTよりも高い電界効果移動度が得られている。
A TFT using an oxide semiconductor as a channel formation layer is a TFT using amorphous silicon.
A field effect mobility higher than that of FT is obtained.

このような酸化物半導体を用いたTFTをガラス基板、プラスチック基板などに形成し、
液晶ディスプレイ、エレクトロルミネセンスディスプレイ(ELディスプレイともいう)
または電子ペーパなどの表示装置への応用が期待されている。
A TFT using such an oxide semiconductor is formed on a glass substrate, a plastic substrate, etc.
Liquid crystal display, electroluminescence display (also called EL display)
Application to display devices such as electronic paper is also expected.

特開昭60−198861号公報JP 60-198861 A 特開平8−264794号公報JP-A-8-264794 特表平11−505377号公報Japanese National Patent Publication No. 11-505377 特開2000−150900号公報JP 2000-150900 A 特開2004−103957号公報JP 2004-103957 A

M. W. Prins, K. O. Grosse−Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin−film transistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650M.M. W. Princes, K.M. O. Grosse-Holz, G.G. Muller, J.M. F. M.M. Cillessen, J.M. B. Giesbers, R.A. P. Weening, and R.M. M.M. Wolf, “A Ferroelectric Transient Thin-Film Transistor”, Appl. Phys. Lett. 17 June 1996, Vol. 68 p. 3650 M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, p.298M.M. Nakamura, N .; Kimizuka, and T.K. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ° C.”, J. Mohr. Solid State Chem. 1991, Vol. 93, p. 298 N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single−Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16) in the In2O3−ZnGa2O4−ZnO System」、 J. Solid State Chem.、1995、Vol.116, p.170N. Kimizuka, M .; Isobe, and M.M. Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In 2 O 3 (ZnO) m (m = 3,4, and 5), InGaO 3 (ZnO) 3, and Ga 2 O 3 (ZnO) 9 (m = 7, 8 and 16) in the In2O3-ZnGa2O4-ZnO System ", J. et al. Solid State Chem. 1995, Vol. 116, p. 170 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造」、固体物理、1993年、Vol.28、No.5、p.317Masaki Nakamura, Noboru Kimizuka, Naohiko Mouri, Mitsumasa Isobe, “Synthesis and Crystal Structure of Homologous Phase, InFeO 3 (ZnO) m (m: Natural Number) and Its Isomorphic Compounds”, Solid Physics, 1993, Vol. 28, no. 5, p. 317 K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin−film transistor fabricated in single−crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269K. Nomura, H .; Ohta, K .; Ueda, T .; Kamiya, M .; Hirano, and H.H. Hoson, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”, SCIENCE, 2003, Vol. 300, p. 1269 K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488K. Nomura, H .; Ohta, A .; Takagi, T .; Kamiya, M .; Hirano, and H.H. Hoson, “Room-temperament fabrication of transparent flexible thin-film transducers using amorphous semiconductors,” NATURE, 2004, Vol. 432 p. 488

従来のTFTの作製では、例えば半導体膜を成膜後に加工してチャネル形成層を形成し、
また、導電膜を成膜後に加工してゲート電極、ソース電極、及びドレイン電極を形成する
。例えば半導体膜を所定の形状に加工することによりチャネル形成層などとして用いられ
る半導体層のアイランドが形成される。なお、半導体層のアイランドを形成する工程を半
導体層のアイランド形成工程ともいう。また、例えばトランジスタを含む複数の半導体素
子を作製する場合、一つの半導体膜を加工することにより該半導体膜を複数に分離して複
数の半導体層のアイランドを形成し、それぞれの半導体層のアイランドを用いて半導体素
子を作製する。半導体膜などの被加工膜の加工方法としては、例えばフォトリソグラフィ
ー技術を用いたエッチングによる加工方法などが挙げられる。TFTの作製を簡略にする
ためには、例えば上記加工工程数をできる限り削減することが望ましい。
In conventional TFT fabrication, for example, a semiconductor film is processed after film formation to form a channel formation layer,
In addition, a gate electrode, a source electrode, and a drain electrode are formed by processing the conductive film after deposition. For example, an island of a semiconductor layer used as a channel formation layer or the like is formed by processing a semiconductor film into a predetermined shape. Note that the process of forming the island of the semiconductor layer is also referred to as a semiconductor layer island formation process. For example, in the case of manufacturing a plurality of semiconductor elements including a transistor, a semiconductor film is processed to separate the semiconductor film into a plurality of islands, thereby forming islands of the plurality of semiconductor layers. A semiconductor element is manufactured using these. Examples of a processing method of a film to be processed such as a semiconductor film include a processing method by etching using a photolithography technique. In order to simplify the fabrication of the TFT, it is desirable to reduce the number of processing steps as much as possible.

よって、本発明の一態様では、トランジスタの作製工程数を削減し、トランジスタの作製
を簡略にすることを課題の一とする。
Therefore, an object of one embodiment of the present invention is to reduce the number of manufacturing steps of a transistor and simplify the manufacturing of the transistor.

本発明の一態様は、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、チ
ャネル形成層として機能する半導体層と、を有し、半導体層として透光性を有する半導体
膜(透光性半導体膜ともいう)を用い、さらに透光性半導体膜は、成膜後に半導体層のア
イランドに加工されることなく、ソース電極及びドレイン電極間のゲート絶縁層の上面、
ソース電極の上面及び側面、並びにドレイン電極の上面及び側面を覆う構造の半導体装置
である。
One embodiment of the present invention includes a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and a semiconductor layer functioning as a channel formation layer. In addition, the light-transmitting semiconductor film is not processed into an island of the semiconductor layer after film formation, and the upper surface of the gate insulating layer between the source electrode and the drain electrode,
The semiconductor device has a structure that covers the top and side surfaces of the source electrode and the top and side surfaces of the drain electrode.

上記半導体膜は、透光性を有するため、トランジスタのチャネル形成層に用いた場合、加
工により半導体層のアイランドを形成せずに、ソース電極及びドレイン電極間のゲート絶
縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面及び側面を半導体膜
が覆ったままの構造とすることができる。
Since the semiconductor film has a light-transmitting property, when used for a channel formation layer of a transistor, the semiconductor layer is not formed by processing, and the upper surface of the gate insulating layer between the source electrode and the drain electrode is formed. A structure in which the upper surface and the side surface and the upper surface and the side surface of the drain electrode are covered with the semiconductor film can be obtained.

また、本発明の一態様は、ゲート電極と、ゲート電極上にゲート絶縁層と、ゲート絶縁層
上に選択的に設けられたソース電極及びドレイン電極と、透光性を有し、ソース電極及び
ドレイン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極
の上面及び側面を覆う一つの半導体層と、を有する半導体装置である。
One embodiment of the present invention includes a gate electrode, a gate insulating layer over the gate electrode, a source electrode and a drain electrode which are selectively provided over the gate insulating layer, a light-transmitting source electrode, A semiconductor device having an upper surface of a gate insulating layer between drain electrodes, an upper surface and side surfaces of a source electrode, and one semiconductor layer covering the upper surface and side surfaces of the drain electrode.

また、本発明の一態様は、トランジスタである第1の半導体素子と、第2の半導体素子と
、を有し、第1の半導体素子は、ゲート電極と、ゲート電極上にゲート絶縁層と、ゲート
絶縁層上に選択的に設けられたソース電極及びドレイン電極と、透光性を有し、ソース電
極及びドレイン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイ
ン電極の上面及び側面を覆い、且つ第2の半導体素子に延伸して設けられた一つの半導体
層と、を有する半導体装置である。
Another embodiment of the present invention includes a first semiconductor element which is a transistor, and a second semiconductor element. The first semiconductor element includes a gate electrode, a gate insulating layer over the gate electrode, A source electrode and a drain electrode which are selectively provided over the gate insulating layer; and a light-transmitting upper surface of the gate insulating layer between the source electrode and the drain electrode, an upper surface and a side surface of the source electrode, and an upper surface of the drain electrode And a single semiconductor layer that covers the side surface and extends to the second semiconductor element.

また、本発明の一態様は、ゲート電極、ソース電極、及びドレイン電極を有する第1のト
ランジスタと、第1の電極及び第2の電極を有する容量素子と、ゲート電極、ソース電極
、及びドレイン電極を有する第2のトランジスタと、アノード電極及びカソード電極を有
する発光素子と、を有する画素を有し、画素は、一部が第1のトランジスタのゲート電極
となる第1の導電層と、一部が容量素子の第1の電極、及び第2のトランジスタのゲート
電極となる第2の導電層と、第1の導電層及び第2の導電層の上面を覆う絶縁層と、絶縁
層上に選択的に設けられ、一部が第1のトランジスタのソース電極及びドレイン電極の一
方となる第3の導電層と、絶縁層上に選択的に設けられ、一部が第1のトランジスタのソ
ース電極及びドレイン電極の他方となる第4の導電層と、絶縁層上に選択的に設けられ、
一部が容量素子の第2の電極並びに第2のトランジスタのソース電極及びドレイン電極の
一方となる第5の導電層と、絶縁層上に設けられ、一部が第2のトランジスタのソース電
極及びドレイン電極の他方となる第6の導電層と、透光性を有し、第3の導電層及び第4
の導電層間の絶縁層の上面、第5の導電層及び第6の導電層間の絶縁層の上面、並びに第
3の導電層乃至第6の導電層の上面及び側面を覆う一つの半導体層と、半導体層上に設け
られた層間膜と、層間膜上に設けられ、絶縁層に設けられた第1の開口部、並びに半導体
層及び層間膜に設けられた第2の開口部を介して第2の導電層に電気的に接続され、且つ
半導体層及び層間膜に設けられた第3の開口部を介して第4の導電層に電気的に接続され
た第7の導電層と、層間膜上に設けられ、半導体層及び層間膜に設けられた第4の開口部
を介して第6の導電層に電気的に接続され、一部が発光素子のアノード電極となる第8の
導電層と、第7の導電層、第8の導電層、及び層間膜を覆う隔壁層と、隔壁層に設けられ
た第5の開口部を介してアノード電極に電気的に接続された電界発光層と、電界発光層に
電気的に接続され、一部が発光素子のカソード電極となる第9の導電層と、を有する表示
装置である。
In one embodiment of the present invention, a first transistor including a gate electrode, a source electrode, and a drain electrode, a capacitor including the first electrode and the second electrode, a gate electrode, a source electrode, and a drain electrode And a light-emitting element having an anode electrode and a cathode electrode. The pixel includes a first conductive layer, a part of which serves as a gate electrode of the first transistor, and a part of the pixel. Is selected on the insulating layer, the first conductive layer serving as the first electrode of the capacitor and the second conductive layer serving as the gate electrode of the second transistor, the insulating layer covering the top surfaces of the first conductive layer and the second conductive layer, And a third conductive layer, part of which is one of a source electrode and a drain electrode of the first transistor, and a portion selectively provided over the insulating layer, and a part of the source electrode of the first transistor and Drain electrode A fourth conductive layer to be the person, selectively formed on the insulating layer,
Part of the second electrode of the capacitor and the fifth conductive layer serving as one of the source electrode and the drain electrode of the second transistor are provided over the insulating layer, and part of the source electrode of the second transistor and A sixth conductive layer which is the other of the drain electrodes; a light-transmitting third conductive layer;
One semiconductor layer covering the upper surface of the insulating layer between the conductive layers, the upper surface of the insulating layer between the fifth conductive layer and the sixth conductive layer, and the upper surface and side surfaces of the third to sixth conductive layers; The second layer is provided via an interlayer film provided on the semiconductor layer, a first opening provided on the interlayer film and provided in the insulating layer, and a second opening provided in the semiconductor layer and the interlayer film. A seventh conductive layer electrically connected to the first conductive layer and electrically connected to the fourth conductive layer through a third opening provided in the semiconductor layer and the interlayer film; and on the interlayer film An eighth conductive layer that is electrically connected to the sixth conductive layer through a fourth opening provided in the semiconductor layer and the interlayer film, and part of which serves as an anode electrode of the light-emitting element; A barrier layer covering the seventh conductive layer, the eighth conductive layer, and the interlayer film; and an anode through a fifth opening provided in the barrier layer. And the electroluminescent layer which is electrically connected to the cathode electrode is electrically connected to the electroluminescent layer, which is a display device in which a part having a ninth conductive layer serving as a cathode electrode of the light emitting element.

なお、表示装置は、下面射出型または両面射出型とすることもできる。 Note that the display device may be a bottom emission type or a dual emission type.

また、本発明の一態様は、ゲート電極、ソース電極、及びドレイン電極を有するトランジ
スタと、第1の電極及び第2の電極を有する容量素子と、第1の電極及び第2の電極を有
する液晶素子と、を有する画素を有し、画素は、一部がトランジスタのゲート電極となる
第1の導電層と、一部が容量素子の第1の電極となる第2の導電層と、第1の導電層及び
第2の導電層の上面を覆う絶縁層と、絶縁層上に選択的に設けられ、一部がトランジスタ
のソース電極及びドレイン電極の一方となる第3の導電層と、絶縁層上に選択的に設けら
れ、一部がトランジスタのソース電極及びドレイン電極の他方、並びに容量素子の第2の
電極となる第4の導電層と、透光性を有し、第3の導電層及び第4の導電層間の絶縁層の
上面、第3の導電層の上面及び側面、並びに第4の導電層の上面及び側面を覆う一つの半
導体層と、半導体層上に設けられた層間膜と、層間膜上に設けられ、半導体層及び層間膜
に設けられた開口部を介して第4の導電層に電気的に接続され、液晶素子の第1の電極と
なる第5の導電層と、を有する表示装置である。
Another embodiment of the present invention is a transistor including a gate electrode, a source electrode, and a drain electrode, a capacitor including a first electrode and a second electrode, and a liquid crystal including a first electrode and a second electrode. And a first conductive layer, part of which is a gate electrode of the transistor, a second conductive layer, part of which is the first electrode of the capacitor, An insulating layer that covers the upper surfaces of the first conductive layer and the second conductive layer; a third conductive layer that is selectively provided on the insulating layer and that partially serves as one of a source electrode and a drain electrode of the transistor; and an insulating layer A fourth conductive layer which is selectively provided over and partly serves as the other of the source electrode and the drain electrode of the transistor and the second electrode of the capacitor; and a light-transmitting third conductive layer And the upper surface of the insulating layer between the fourth conductive layers, the upper surface of the third conductive layer, and One semiconductor layer covering the side surface and the upper surface and side surface of the fourth conductive layer, an interlayer film provided on the semiconductor layer, an opening provided in the semiconductor film and the interlayer film, And a fifth conductive layer that is electrically connected to the fourth conductive layer and serves as the first electrode of the liquid crystal element.

なお、半導体層は、InMO(ZnO)(m>0)で表される酸化物半導体層であり
、Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)及びコバ
ルト(Co)から選ばれた一の金属元素または複数の金属元素とすることもできる。
Note that the semiconductor layer is an oxide semiconductor layer represented by InMO 3 (ZnO) m (m> 0), and M is gallium (Ga), iron (Fe), nickel (Ni), manganese (Mn). And a single metal element or a plurality of metal elements selected from cobalt (Co).

また、本発明の一態様は、ゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、
ゲート絶縁層上に選択的にソース電極及びドレイン電極を形成し、ソース電極及びドレイ
ン電極間のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面
及び側面を覆うように、透光性を有する半導体膜を成膜することにより一つの半導体層を
形成する半導体装置の作製方法である。
In one embodiment of the present invention, a gate electrode is formed, a gate insulating layer is formed over the gate electrode,
A source electrode and a drain electrode are selectively formed over the gate insulating layer, and the upper surface of the gate insulating layer between the source electrode and the drain electrode, the upper surface and the side surface of the source electrode, and the upper surface and the side surface of the drain electrode are covered. This is a method for manufacturing a semiconductor device in which one semiconductor layer is formed by forming a semiconductor film having optical properties.

また、本発明の一態様は、基板上に第1の導電層及び第2の導電層を選択的に形成し、第
1の導電層及び第2の導電層の上面を覆うように絶縁層を形成し、絶縁層に第1の開口部
を形成し、絶縁層上に第3の導電層乃至第6の導電層をそれぞれ選択的に形成し、第3の
導電層及び第4の導電層間の絶縁層の上面、第5の導電層及び第6の導電層間の絶縁層の
上面、並びに第3の導電層乃至第6の導電層の上面及び側面を覆うように透光性を有する
半導体膜を形成することにより一つの半導体層を形成し、半導体層上に層間膜を形成し、
半導体層及び層間膜に第2の開口部乃至第4の開口部を形成し、第2の開口部を介して第
4の導電層に電気的に接続され、且つ絶縁層に設けられた第3の開口部、並びに半導体層
及び層間膜に設けられた第4の開口部を介して第2の導電層に電気的に接続されるように
、層間膜上に第7の導電層を形成し、半導体層及び層間膜に設けられた第4の開口部を介
して第6の導電層に電気的に接続されるように層間膜上に形成される第8の導電層と、第
7の導電層、第8の導電層、及び層間膜を覆うように隔壁層を形成し、隔壁層に第5の開
口部を形成し、第5の開口部を介してアノード電極に電気的に接続されるように電界発光
層を形成し、電界発光層に電気的に接続されるように第9の導電層を形成する表示装置の
作製方法である。
According to one embodiment of the present invention, the first conductive layer and the second conductive layer are selectively formed over the substrate, and the insulating layer is formed to cover the top surfaces of the first conductive layer and the second conductive layer. Forming a first opening in the insulating layer, and selectively forming a third conductive layer to a sixth conductive layer on the insulating layer, respectively, between the third conductive layer and the fourth conductive layer. A light-transmitting semiconductor film is provided so as to cover the upper surface of the insulating layer, the upper surfaces of the insulating layers between the fifth conductive layer and the sixth conductive layer, and the upper surfaces and side surfaces of the third to sixth conductive layers. One semiconductor layer is formed by forming, an interlayer film is formed on the semiconductor layer,
A second opening to a fourth opening are formed in the semiconductor layer and the interlayer film, and the third opening is electrically connected to the fourth conductive layer through the second opening and provided in the insulating layer. A seventh conductive layer is formed on the interlayer film so as to be electrically connected to the second conductive layer through the opening of the semiconductor layer and the fourth opening provided in the semiconductor layer and the interlayer film, An eighth conductive layer formed on the interlayer film so as to be electrically connected to the sixth conductive layer through a fourth opening provided in the semiconductor layer and the interlayer film; and a seventh conductive layer A partition layer is formed so as to cover the eighth conductive layer and the interlayer film, a fifth opening is formed in the partition layer, and is electrically connected to the anode electrode through the fifth opening. And forming a ninth conductive layer so as to be electrically connected to the electroluminescent layer.

また、本発明の一態様は、第1の基板上に第1の導電層及び第2の導電層を選択的に形成
し、第1の導電層及び第2の導電層の上面を覆うように絶縁層を形成し、絶縁層上に第3
の導電層及び第4の導電層をそれぞれ選択的に形成し、第3の導電層及び第4の導電層間
の絶縁層の上面、第3の導電層の上面及び側面、並びに第4の導電層の上面及び側面の全
部を覆うように、透光性を有する半導体膜を成膜することにより一つの半導体層を形成し
、半導体層上に層間膜を形成し、半導体層及び層間膜に開口部を形成し、開口部を介して
第4の導電層に電気的に接続されるように、層間膜上に第7の導電層を形成し、第8の導
電層が設けられた第2の基板と第1の基板とを液晶層を介して貼り合わせる表示装置の作
製方法である。
In one embodiment of the present invention, the first conductive layer and the second conductive layer are selectively formed over the first substrate so as to cover the top surfaces of the first conductive layer and the second conductive layer. An insulating layer is formed, and a third layer is formed on the insulating layer.
The conductive layer and the fourth conductive layer are selectively formed, respectively, and the upper surface of the insulating layer between the third conductive layer and the fourth conductive layer, the upper surface and the side surface of the third conductive layer, and the fourth conductive layer One semiconductor layer is formed by forming a light-transmitting semiconductor film so as to cover the entire upper surface and side surfaces of the substrate, an interlayer film is formed over the semiconductor layer, and openings are formed in the semiconductor layer and the interlayer film. And a second substrate on which an eighth conductive layer is provided by forming a seventh conductive layer on the interlayer film so as to be electrically connected to the fourth conductive layer through the opening. And a first substrate are bonded to each other through a liquid crystal layer.

なお、本明細書において開口部を形成する場合に半導体層の一部が加工される場合がある
が、該加工は半導体層のアイランド形成工程には含まれないものとする。
Note that in this specification, when the opening is formed, part of the semiconductor layer may be processed, but the processing is not included in the island formation step of the semiconductor layer.

なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全
般を指し、例えばトランジスタ、電気光学装置、半導体回路および電子機器は全て半導体
装置に含まれる。
Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and for example, a transistor, an electro-optical device, a semiconductor circuit, and an electronic device are all included in the semiconductor device.

半導体膜を形成後、半導体膜を半導体層のアイランドに加工する必要がなくなるため、ト
ランジスタの作製工程数を削減することができ、トランジスタの作製を簡略にすることが
できる。また半導体層のアイランド形成工程にかかる作製コストを削減することができる
After the semiconductor film is formed, it is not necessary to process the semiconductor film into an island of the semiconductor layer, so that the number of manufacturing steps of the transistor can be reduced and the manufacturing of the transistor can be simplified. In addition, the manufacturing cost for the semiconductor layer island formation step can be reduced.

実施の形態1における半導体装置の構造例を示す断面図である。4 is a cross-sectional view illustrating a structure example of a semiconductor device in Embodiment 1. FIG. 図1(A)に示す半導体装置の作製例を示す断面図である。2A is a cross-sectional view illustrating a manufacturing example of the semiconductor device illustrated in FIG. 実施の形態2における半導体装置の構造例を示す断面図である。FIG. 6 is a cross-sectional view illustrating a structural example of a semiconductor device in a second embodiment. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3における表示装置の構造例及び作製方法例を示す図である。6A and 6B illustrate a structural example and a manufacturing method example of a display device in Embodiment 3. 実施の形態3の表示装置における画素の回路構成例を示す回路図である。10 is a circuit diagram illustrating a circuit configuration example of a pixel in a display device according to Embodiment 3. FIG. 実施の形態4の表示装置における画素の構造例を示す図である。FIG. 10 is a diagram illustrating an example of a pixel structure in a display device in Embodiment 4; 実施の形態4の表示装置における画素の構造例を示す図である。FIG. 10 is a diagram illustrating an example of a pixel structure in a display device in Embodiment 4; 実施の形態4の表示装置における画素の構造例を示す断面図である。10 is a cross-sectional view illustrating a structural example of a pixel in a display device in Embodiment 4. FIG. 実施の形態4の表示装置における画素の回路構成例を示す回路図である。FIG. 10 is a circuit diagram illustrating a circuit configuration example of a pixel in a display device in a fourth embodiment. 実施の形態5における表示装置の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration example of a display device in a fifth embodiment. 実施の形態5の表示装置における駆動回路の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration example of a drive circuit in a display device in a fifth embodiment. 実施の形態5の発光パネルの構造例を示す図である。FIG. 10 illustrates a structure example of a light-emitting panel according to Embodiment 5. 実施の形態5の液晶パネルの構造例を示す図である。FIG. 10 is a diagram illustrating a structure example of a liquid crystal panel according to a fifth embodiment. 実施の形態5の液晶表示モジュールの構造例を示す断面図である。FIG. 10 is a cross-sectional view illustrating a structural example of a liquid crystal display module according to a fifth embodiment. 実施の形態6における電子ペーパの構造例を示す断面図である。10 is a cross-sectional view illustrating an example of a structure of electronic paper in Embodiment 6. FIG. 実施の形態6における電子書籍の構成を示す図である。20 is a diagram illustrating a configuration of an electronic book in Embodiment 6. FIG. 実施の形態7における電子機器の構成を示す図である。20 is a diagram illustrating a configuration of an electronic device in Embodiment 7. FIG. 実施の形態7における電子機器の構成を示す図である。20 is a diagram illustrating a configuration of an electronic device in Embodiment 7. FIG. 実施の形態7における電子機器の構成を示す図である。20 is a diagram illustrating a configuration of an electronic device in Embodiment 7. FIG.

本発明の実施の形態の例について、図面を用いて以下に説明する。但し、本発明は以下の
説明に限定されず、発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではないとする。
Examples of embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置の一例について説明する。
(Embodiment 1)
In this embodiment, an example of a semiconductor device which is one embodiment of the present invention will be described.

本実施の形態における半導体装置の構造について図1を用いて説明する。図1は、本実施
の形態における半導体装置の構造例を示す断面図である。
A structure of the semiconductor device in this embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view illustrating a structural example of a semiconductor device in this embodiment.

図1(A)に示す半導体装置は、電極101と、絶縁層102と、電極103a及び電極
103bと、半導体層104と、を有する。
A semiconductor device illustrated in FIG. 1A includes an electrode 101, an insulating layer 102, electrodes 103 a and 103 b, and a semiconductor layer 104.

電極101は、被形成面(図1(A)では基板100)上に設けられる。電極101はゲ
ート電極として機能する。
The electrode 101 is provided over a formation surface (the substrate 100 in FIG. 1A). The electrode 101 functions as a gate electrode.

絶縁層102は、電極101上に設けられる。絶縁層102はゲート絶縁層として機能す
る。
The insulating layer 102 is provided over the electrode 101. The insulating layer 102 functions as a gate insulating layer.

電極103a及び電極103bは、絶縁層102の一部の上に設けられ、電極103aは
ソース電極及びドレイン電極の一方として機能し、電極103bはソース電極及びドレイ
ン電極の他方として機能する。例えば電極103aがソース電極として機能する場合には
電極103bはドレイン電極として機能する。
The electrodes 103a and 103b are provided over part of the insulating layer 102, the electrode 103a functions as one of a source electrode and a drain electrode, and the electrode 103b functions as the other of the source electrode and the drain electrode. For example, when the electrode 103a functions as a source electrode, the electrode 103b functions as a drain electrode.

なお、図1(A)に示す半導体装置において、電極103a及び電極103bが絶縁層1
02を挟んで電極101上に設けられているが、これに限定されず、本実施の形態の半導
体装置は、電極101上以外の部分の絶縁層102上に電極103a及び電極103bを
有する構成とすることもできる。
Note that in the semiconductor device illustrated in FIG. 1A, the electrode 103 a and the electrode 103 b include the insulating layer 1.
However, the present invention is not limited to this, and the semiconductor device in this embodiment includes the electrode 103 a and the electrode 103 b over the insulating layer 102 in a portion other than the electrode 101. You can also

半導体層104は、透光性を有する一つ(一続き)の層であり、電極103a及び電極1
03b間の絶縁層102の上面、電極103aの上面及び側面、並びに電極103bの上
面及び側面を覆うように設けられる。半導体層104は、チャネルが形成される層(チャ
ネル形成層ともいう)である。
The semiconductor layer 104 is one (continuous) layer having a light-transmitting property, and includes the electrode 103a and the electrode 1.
03b is provided so as to cover the upper surface of the insulating layer 102 between 03b, the upper surface and side surfaces of the electrode 103a, and the upper surface and side surfaces of the electrode 103b. The semiconductor layer 104 is a layer in which a channel is formed (also referred to as a channel formation layer).

さらに、本実施の形態の半導体装置は、図1(B)に示す構造とすることもできる。 Further, the semiconductor device of this embodiment can have a structure illustrated in FIG.

図1(B)に示す半導体装置は、電極101と、絶縁層102と、電極103a及び電極
103bと、半導体層104と、バッファ層105a及びバッファ層105bと、を有す
る。
A semiconductor device illustrated in FIG. 1B includes an electrode 101, an insulating layer 102, an electrode 103a and an electrode 103b, a semiconductor layer 104, and a buffer layer 105a and a buffer layer 105b.

図1(B)に示す半導体装置は、図1(A)に示す半導体装置の構成にバッファ層を追加
した構成である。よって図1(A)に示す半導体装置と同じ部分については、図1(A)
に示す半導体装置の説明を適宜援用し、図1(A)に示す半導体装置と異なる部分につい
て以下に説明する。
The semiconductor device illustrated in FIG. 1B has a structure in which a buffer layer is added to the structure of the semiconductor device illustrated in FIG. Therefore, the same portions as those of the semiconductor device illustrated in FIG.
The description of the semiconductor device shown in FIG. 1 is incorporated as appropriate, and different portions from the semiconductor device shown in FIG.

バッファ層105aは電極103a上に設けられ、バッファ層105bは102上に設け
られる。バッファ層105a及びバッファ層105bは、電極103aまたは電極103
bと半導体層104との電気的な接続を良好にする層として機能する。なお、図3に示す
半導体装置では、電極103a及び電極103bのそれぞれ上面全部にバッファ層105
aまたはバッファ層105bを有する構成としているが、これに限定されず、本実施の形
態の半導体装置では、電極103a及び電極103bの一部の上に選択的にバッファ層1
05aまたはバッファ層105bを有する構成とすることもできる。
The buffer layer 105a is provided over the electrode 103a and the buffer layer 105b is provided over the electrode 102a. The buffer layer 105a and the buffer layer 105b are formed of the electrode 103a or the electrode 103
It functions as a layer that improves electrical connection between the semiconductor layer 104 and b. Note that in the semiconductor device illustrated in FIG. 3, the buffer layer 105 is formed on the entire upper surfaces of the electrodes 103 a and 103 b.
a or the buffer layer 105b is provided, but the present invention is not limited to this, and in the semiconductor device of this embodiment, the buffer layer 1 is selectively formed over part of the electrode 103a and the electrode 103b.
05a or a buffer layer 105b may be employed.

バッファ層105a及びバッファ層105bは、例えば半導体層104と同じ材料及び作
製方法を用いて形成することができる。また、バッファ層105a及びバッファ層105
bは、半導体層104より導電率と同じか又は高い導電率であることが好ましい。半導体
層104を例えばフォトリソグラフィー技術を用いてレジストを形成し、該レジストをマ
スクとして該半導体膜をエッチングして加工することによりバッファ層105a及びバッ
ファ層105bを形成することができる。
The buffer layer 105a and the buffer layer 105b can be formed using the same material and manufacturing method as the semiconductor layer 104, for example. In addition, the buffer layer 105a and the buffer layer 105
It is preferable that b has the same or higher conductivity than the semiconductor layer 104. The buffer layer 105a and the buffer layer 105b can be formed by forming a resist on the semiconductor layer 104 using, for example, a photolithography technique and etching the semiconductor film using the resist as a mask.

また、半導体層104は、電極103a及び電極103b間の絶縁層102の上面、電極
103aの上面及び側面、電極103bの上面及び側面、バッファ層105aの上面及び
側面、並びにバッファ層105bの上面及び側面を覆うように設けられる。
The semiconductor layer 104 includes an upper surface of the insulating layer 102 between the electrodes 103a and 103b, an upper surface and side surfaces of the electrode 103a, an upper surface and side surfaces of the electrode 103b, an upper surface and side surfaces of the buffer layer 105a, and an upper surface and side surfaces of the buffer layer 105b. It is provided so as to cover.

図1(B)に示す半導体装置は、ソース電極及びドレイン電極の上層にチャネル形成層と
なる半導体層を有する、いわゆるボトムコンタクト構造である。ボトムコンタクト構造と
することにより、ソース電極及びドレイン電極と半導体層の接触面積を増やすことができ
る。
The semiconductor device illustrated in FIG. 1B has a so-called bottom contact structure in which a semiconductor layer serving as a channel formation layer is provided over the source electrode and the drain electrode. With the bottom contact structure, the contact area between the source and drain electrodes and the semiconductor layer can be increased.

図1(A)及び図1(B)に示す半導体装置は、ゲート電極上にソース電極及びドレイン
電極、並びにチャネル形成層を有する、いわゆるボトムゲート構造である。ボトムゲート
構造とすることにより、ゲート絶縁層及び半導体層の連続成膜が可能になる。なお、本実
施の形態の半導体装置は、ボトムゲート構造に限定されず、トップゲート構造とすること
もできる。
The semiconductor device illustrated in FIGS. 1A and 1B has a so-called bottom gate structure in which a source electrode, a drain electrode, and a channel formation layer are provided over a gate electrode. With the bottom gate structure, the gate insulating layer and the semiconductor layer can be continuously formed. Note that the semiconductor device of this embodiment is not limited to the bottom gate structure, and may have a top gate structure.

図1に一例として挙げたように、本実施の形態の半導体装置は、チャネル形成層として機
能する半導体層に透光性を有する半導体膜を用い、透光性を有する半導体膜からなる一つ
の半導体層がソース電極及びドレイン電極間のゲート絶縁層の上面、ソース電極の上面及
び側面、並びにドレイン電極の上面及び側面を覆う構造である。半導体膜が透光性を有す
るため、半導体層のアイランドを形成せずに半導体膜をトランジスタのチャネル形成層と
して用いることができる。よって半導体層のアイランド形成工程をなくすことができ、半
導体装置の作製工程数を削減することができ、半導体装置の作製を簡略にすることができ
る。
As described as an example in FIG. 1, the semiconductor device of this embodiment uses a light-transmitting semiconductor film as a semiconductor layer functioning as a channel formation layer, and is a single semiconductor including a light-transmitting semiconductor film. The layer covers the upper surface of the gate insulating layer between the source electrode and the drain electrode, the upper surface and the side surface of the source electrode, and the upper surface and the side surface of the drain electrode. Since the semiconductor film has a light-transmitting property, the semiconductor film can be used as a channel formation layer of a transistor without forming an island of the semiconductor layer. Accordingly, the island formation step of the semiconductor layer can be eliminated, the number of manufacturing steps of the semiconductor device can be reduced, and the manufacturing of the semiconductor device can be simplified.

また、半導体層のアイランド形成を行わないため、図1(B)に示すようにバッファ層を
設ける場合にバッファ層の形状が限定されない。
In addition, since the island of the semiconductor layer is not formed, the shape of the buffer layer is not limited when the buffer layer is provided as illustrated in FIG.

また、図1に示すように、ソース電極の上面及び側面、並びにドレイン電極の上面及び側
面の全部を半導体層で覆う構造とすることにより、ソース電極及びドレイン電極の酸化を
防止するなど、ソース電極及びドレイン電極への外部環境の影響を低減することができる
Further, as shown in FIG. 1, the source electrode and the drain electrode are prevented from being oxidized by having a structure in which the upper surface and the side surface of the source electrode and the entire upper surface and the side surface of the drain electrode are covered with a semiconductor layer. And the influence of the external environment on the drain electrode can be reduced.

次に本実施の形態の半導体装置の作製方法について図2を用いて説明する。図2は、図1
(A)に示す半導体装置の作製方法の一例を示す工程図である。
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIGS. 2 is shown in FIG.
10A to 10C are process diagrams illustrating an example of a method for manufacturing the semiconductor device illustrated in FIG.

まず図2(A)に示すように、予め準備した被形成面(図2(A)では基板100)上に
電極101を形成する。
First, as shown in FIG. 2A, an electrode 101 is formed on a surface to be formed (a substrate 100 in FIG. 2A) prepared in advance.

基板100としては、例えばガラス基板、石英基板、セラミック基板、またはサファイア
基板などを用いることができる。また、ガラス基板としては、例えば無アルカリガラス基
板などを用いることができ、無アルカリガラス基板としては、例えばバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラス、またはアルミノシリケートガラスなどを用いた基板
が挙げられる。また、半導体装置作製のときに行われる各処理の温度に耐えうるのであれ
ば、基板100としてプラスチック基板を用いることもできる。また、基板表面に絶縁処
理を施すことにより、半導体基板、金属基板、またはステンレス基板などを用いることも
できる。
As the substrate 100, for example, a glass substrate, a quartz substrate, a ceramic substrate, a sapphire substrate, or the like can be used. In addition, as the glass substrate, for example, an alkali-free glass substrate can be used, and as the alkali-free glass substrate, for example, a substrate using barium borosilicate glass, aluminoborosilicate glass, aluminosilicate glass, or the like can be given. Alternatively, a plastic substrate can be used as the substrate 100 as long as it can withstand the temperature of each process performed when manufacturing the semiconductor device. Alternatively, a semiconductor substrate, a metal substrate, a stainless steel substrate, or the like can be used by performing an insulating treatment on the substrate surface.

電極101の材料としては、例えばモリブデン、チタン、クロム、タンタル、タングステ
ン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの導電性材料、またはこれ
らを主成分とする合金材料を含む導電膜を用いることができる。例えば基板100上に該
導電膜を形成し、フォトリソグラフィー技術を用いてレジストを形成し、該レジストをマ
スクとして該導電膜をエッチングして加工することにより電極101を形成することがで
きる。また導電膜の形成には、例えばスパッタ法を用いることができる。
As a material for the electrode 101, for example, a conductive material such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, neodymium, or scandium, or a conductive film containing an alloy material containing these as a main component can be used. . For example, the electrode 101 can be formed by forming the conductive film over the substrate 100, forming a resist using a photolithography technique, and etching and processing the conductive film using the resist as a mask. For forming the conductive film, for example, a sputtering method can be used.

なお、エッチングとしては、ドライエッチングまたはウェットエッチングを用いることが
できる。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法
(RIE法)を用いたエッチング装置や、ECR(Electron Cyclotro
n Resonance)やICP(Inductively Coupled Pla
sma)などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。
また、ICPエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドライ
エッチング装置としては、上部電極を接地させ、下部電極に13.56MHzの高周波電
源を接続し、さらに下部電極に3.2MHzの低周波電源を接続したECCP(Enha
nced Capacitively Coupled Plasma)モードのエッチ
ング装置がある。このECCPモードのエッチング装置であれば、例えば基板として、第
10世代の3mを超えるサイズの基板を用いる場合にも対応することができる。
Note that dry etching or wet etching can be used as the etching. As an etching apparatus used for dry etching, an etching apparatus using a reactive ion etching method (RIE method) or an ECR (Electron Cyclotro) is used.
n Resonance) and ICP (Inductively Coupled Pla)
A dry etching apparatus using a high-density plasma source such as sma) can be used.
In addition, as a dry etching apparatus in which uniform discharge can be easily obtained over a wide area compared with the ICP etching apparatus, the upper electrode is grounded, a 13.56 MHz high frequency power source is connected to the lower electrode, and the lower electrode is further connected to the lower electrode. ECCP (Enha) with a 3.2MHz low frequency power supply
There is an etching apparatus of a ncped capacitively coupled plasma) mode. This ECCP mode etching apparatus can cope with, for example, the case where a substrate of a size exceeding 3 m of the 10th generation is used as the substrate.

また、電極101の材料には、上記に挙げた材料を含む導電膜を積層させた積層膜を用い
ることもできる。例えば導電膜の一つとしてアルミニウム膜を用いて電極101を形成す
る場合、アルミニウム膜のみでは耐熱性が低く、腐蝕しやすい等の問題点があるため、耐
熱性導電膜との積層膜を用いて電極101を形成することにより、アルミニウム膜のみの
場合と比較して導電膜の耐熱性、耐蝕性などを高めることができるため、好ましい。耐熱
性導電膜の材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオ
ジム、及びスカンジウムから選ばれた元素、上述した元素を成分とする合金、上述した元
素を組み合わせた合金膜、又は上述した元素を成分とする窒化物を用いることができる。
Alternatively, the electrode 101 can be formed using a stacked film in which conductive films including the above materials are stacked. For example, when the electrode 101 is formed using an aluminum film as one of the conductive films, the aluminum film alone has problems such as low heat resistance and easy corrosion. The formation of the electrode 101 is preferable because the heat resistance and corrosion resistance of the conductive film can be improved as compared with the case of using only the aluminum film. As a material of the heat-resistant conductive film, an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, an alloy containing the above elements as a component, an alloy film combining the above elements, or the above-described elements A nitride containing an element as a component can be used.

積層構造の導電膜としては、例えばアルミニウム膜上にモリブデン膜を積層した導電膜、
銅膜上にモリブデン膜を積層した導電膜、銅膜上に窒化チタン膜もしくは窒化タンタル膜
を積層した導電膜、または窒化チタン膜とモリブデン膜とを積層した導電膜などを用いる
ことができる。
As the conductive film having a stacked structure, for example, a conductive film in which a molybdenum film is stacked over an aluminum film,
A conductive film in which a molybdenum film is stacked over a copper film, a conductive film in which a titanium nitride film or a tantalum nitride film is stacked over the copper film, a conductive film in which a titanium nitride film and a molybdenum film are stacked, or the like can be used.

次に図2(B)に示すように、電極101を覆うように絶縁層102を形成する。 Next, as illustrated in FIG. 2B, an insulating layer 102 is formed so as to cover the electrode 101.

絶縁層102としては、例えばシリコン、アルミニウム、イットリウム、タンタル、及び
ハフニウムのいずれか一つの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物、または
それらの化合物を少なくとも2種以上含む化合物からなる層を用いることもできる。
The insulating layer 102 is made of, for example, an oxide, nitride, oxynitride, or nitride oxide of any one of silicon, aluminum, yttrium, tantalum, and hafnium, or a compound containing at least two of these compounds. Layers can also be used.

次に図2(C)に示すように絶縁層102の一部の上に電極103a及び電極103bを
形成する。
Next, as illustrated in FIG. 2C, the electrode 103 a and the electrode 103 b are formed over part of the insulating layer 102.

電極103a及び電極103bは、例えば絶縁層102上に導電膜を形成し、フォトリソ
グラフィー技術を用いてレジストを形成し、該レジストをマスクとして該導電膜をエッチ
ングして加工することにより形成することができる。
The electrodes 103a and 103b can be formed, for example, by forming a conductive film over the insulating layer 102, forming a resist using a photolithography technique, and etching and processing the conductive film using the resist as a mask. it can.

電極103a及び電極103bの材料としては、例えばモリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムなどの導電性
材料またはこれらを主成分とする合金材料を含む導電膜を用いることができる。なお、2
00℃〜600℃の熱処理を行う場合には、該熱処理に耐えられる耐熱性を有する導電膜
を用いることが好ましい。例えばチタン膜、アルミニウム膜、及びチタン膜の積層膜を用
いて形成した電極103a及び電極103bは低抵抗であり、かつアルミニウム層にヒロ
ックが発生しにくい。また上記に挙げた導電膜の形成方法には、例えばスパッタ法や真空
蒸着法などを用いることできる。また、電極103a及び電極103bは、銀、金、銅な
どの導電性ナノペーストを用いて形成することができる。該導電性ペーストは、例えばス
クリーン印刷法、またはインクジェット法などを用いて吐出して焼成することにより形成
することができる。
As a material of the electrode 103a and the electrode 103b, for example, a conductive film containing a conductive material such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, neodymium, or scandium or an alloy material containing these as a main component is used. Can do. 2
In the case where heat treatment at 00 ° C. to 600 ° C. is performed, it is preferable to use a conductive film having heat resistance that can withstand the heat treatment. For example, the electrode 103a and the electrode 103b formed using a titanium film, an aluminum film, and a stacked film of a titanium film have low resistance and hillocks are hardly generated in the aluminum layer. In addition, for example, a sputtering method or a vacuum evaporation method can be used as the method for forming the conductive film described above. The electrodes 103a and 103b can be formed using a conductive nano paste such as silver, gold, or copper. The conductive paste can be formed by discharging and baking using, for example, a screen printing method or an inkjet method.

次に図2(D)に示すように、電極103a及び電極103bを介して絶縁層102を覆
うように半導体層104を形成する。
Next, as illustrated in FIG. 2D, a semiconductor layer 104 is formed so as to cover the insulating layer 102 with the electrodes 103a and 103b interposed therebetween.

半導体層104としては、透光性を有する半導体膜を用いることができ、該半導体膜は、
半導体層のアイランドに加工されることなく半導体層104として用いられる。
As the semiconductor layer 104, a light-transmitting semiconductor film can be used.
The semiconductor layer 104 is used without being processed into an island of the semiconductor layer.

透光性を有する半導体膜としては、例えば透光性を有する酸化物半導体膜などを用いるこ
とができる。透光性を有する酸化物半導体膜としては、例えばSnO、In、Z
nOのいずれかを含む酸化物半導体膜などが挙げられる。また、酸化物半導体膜を用いる
場合、酸化物半導体膜にアモルファス成分を含むものを用いることもできる。また、酸化
物半導体膜の中に結晶粒(ナノクリスタル)を含むものを用いることもできる。このとき
、酸化物半導体膜中の結晶粒(ナノクリスタル)は直径1nm〜10nm、代表的には2
nm〜4nm程度である。
As the light-transmitting semiconductor film, for example, a light-transmitting oxide semiconductor film or the like can be used. As the light-transmitting oxide semiconductor film, for example, SnO 2 , In 2 O 3 , Z
An oxide semiconductor film containing any of nO can be given. In the case of using an oxide semiconductor film, an oxide semiconductor film containing an amorphous component can also be used. Alternatively, an oxide semiconductor film including crystal grains (nanocrystal) can be used. At this time, a crystal grain (nanocrystal) in the oxide semiconductor film has a diameter of 1 nm to 10 nm, typically 2 nm.
It is about 4 nm to 4 nm.

また、透光性半導体膜として、例えばInMO(ZnO)(m>0)で表記される酸
化物半導体膜を用いることもできる。Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(
Ni)、マンガン(Mn)及びコバルト(Co)から選ばれた一の金属元素または複数の
金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaと
Feなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。なお、インジウム、ガリウ
ム、及び亜鉛を有する酸化物半導体膜をIn−Ga−Zn−O系非単結晶膜ともいう。
For example, an oxide semiconductor film represented by InMO 3 (ZnO) m (m> 0) can be used as the light-transmitting semiconductor film. M is gallium (Ga), iron (Fe), nickel (
One metal element or a plurality of metal elements selected from Ni), manganese (Mn), and cobalt (Co) are shown. For example, M may be Ga, and may contain the above metal elements other than Ga, such as Ga and Ni or Ga and Fe. In addition to the metal element contained as M, some of the above oxide semiconductors contain Fe, Ni, other transition metal elements, or oxides of the transition metal as impurity elements. Note that an oxide semiconductor film containing indium, gallium, and zinc is also referred to as an In—Ga—Zn—O-based non-single-crystal film.

以上により図1(A)に示す半導体装置を作製することができる。 Through the above steps, the semiconductor device illustrated in FIG. 1A can be manufactured.

図1に一例として挙げたように、本実施の形態の半導体装置は、透光性を有する半導体膜
を成膜し、該半導体膜を加工して半導体層のアイランドを形成せずに該半導体膜をチャネ
ル形成層となる半導体層とする。半導体層は透光性を有するため、半導体層のアイランド
を形成せずに該半導体膜をチャネル形成層として用いることができる。これにより半導体
層のアイランド形成工程をなくすことができ、トランジスタの作製を簡略にすることがで
きる。また、半導体層のアイランド形成工程による、半導体層へのダメージを無くすこと
ができる。また、半導体層のアイランド形成工程にかかるコストを削減することができる
As shown as an example in FIG. 1, the semiconductor device of this embodiment forms a semiconductor film having a light-transmitting property, and the semiconductor film is processed without forming an island of the semiconductor layer. Is a semiconductor layer to be a channel formation layer. Since the semiconductor layer has a light-transmitting property, the semiconductor film can be used as a channel formation layer without forming an island of the semiconductor layer. Thereby, the island formation step of the semiconductor layer can be eliminated and the manufacture of the transistor can be simplified. In addition, damage to the semiconductor layer due to the island formation process of the semiconductor layer can be eliminated. In addition, the cost for the semiconductor layer island formation step can be reduced.

なお、本実施の形態の半導体装置は、ノーマリーオフであり、オフ電流が低いものである
ことが好ましく、オフ電流が低くなるように半導体層の抵抗値が適宜設定されていること
が好ましい。
Note that the semiconductor device of this embodiment is normally off and preferably has a low off-state current, and the resistance value of the semiconductor layer is preferably set as appropriate so that the off-state current is low.

(実施の形態2)
本実施の形態では、上記実施の形態1及び実施の形態2に示す半導体装置と異なる構成の
半導体装置について説明する。
(Embodiment 2)
In this embodiment, a semiconductor device having a structure different from those of the semiconductor devices described in Embodiments 1 and 2 is described.

本発明の一態様である半導体装置は、少なくともトランジスタである第1の半導体素子と
第2の半導体素子と、を有する構成とすることができる。本実施の形態では、第1の半導
体素子と第2の半導体素子と、を有する半導体装置の一例として第1のトランジスタと第
2のトランジスタと、を有する半導体装置の構造について図3を用いて説明する。図3は
本実施の形態における半導体装置の構造例を示す断面図である。
The semiconductor device which is one embodiment of the present invention can include at least a first semiconductor element and a second semiconductor element which are transistors. In this embodiment, a structure of a semiconductor device including a first transistor and a second transistor as an example of a semiconductor device including a first semiconductor element and a second semiconductor element will be described with reference to FIGS. To do. FIG. 3 is a cross-sectional view illustrating a structural example of the semiconductor device in this embodiment.

図3に示す半導体装置は、被形成面(図2では基板200)上にトランジスタ201及び
トランジスタ202を有する。
The semiconductor device illustrated in FIG. 3 includes a transistor 201 and a transistor 202 over a formation surface (a substrate 200 in FIG. 2).

トランジスタ201は、電極2111と、絶縁層2012と、電極2131a及び電極2
131bと、半導体層204により構成される。
The transistor 201 includes an electrode 2111, an insulating layer 2012, an electrode 2131a, and an electrode 2
131b and the semiconductor layer 204.

トランジスタ202は、電極2112と、絶縁層2012と、電極2132a及び電極2
132bと、半導体層204により構成される。
The transistor 202 includes an electrode 2112, an insulating layer 2012, an electrode 2132a, and an electrode 2
132b and the semiconductor layer 204.

電極2111及び電極2112は、基板200上に設けられる。電極2111及び電極2
112としては、図1(A)に示す半導体装置における電極101に適用可能な材料及び
作製方法を適宜用いることができる。
The electrode 2111 and the electrode 2112 are provided over the substrate 200. Electrode 2111 and electrode 2
As 112, a material and a manufacturing method which can be used for the electrode 101 in the semiconductor device illustrated in FIG.

絶縁層2012は、電極2111及び電極2112の上面を覆うように設けられる。絶縁
層2012の材料及び構造としては、図1(A)に示す半導体装置における絶縁層102
に適用可能な材料及び作製方法を適宜用いることができる。
The insulating layer 2012 is provided so as to cover the upper surfaces of the electrode 2111 and the electrode 2112. As a material and a structure of the insulating layer 2012, the insulating layer 102 in the semiconductor device illustrated in FIG.
Materials and manufacturing methods applicable to the above can be used as appropriate.

電極2131a及び電極2131b、並びに電極2132a及び電極2132bのそれぞ
れは、絶縁層2012上に選択的に設けられる。電極2131a及び電極2131bはト
ランジスタ201のソース電極またはドレイン電極として機能し、電極2132a及び電
極2132bはトランジスタ202のソース電極またはドレイン電極として機能する。す
なわち、ゲート電極毎に1対のソース電極及びドレイン電極が設けられている。また、電
極2131a及び電極2131b、並びに電極2132a及び電極2132bとしては、
図1(A)に示す半導体装置における電極103a及び電極103bに適用可能な材料及
び作製方法を適宜用いることができる。
Each of the electrode 2131a and the electrode 2131b, and the electrode 2132a and the electrode 2132b is selectively provided over the insulating layer 2012. The electrodes 2131a and 2131b function as a source electrode or a drain electrode of the transistor 201, and the electrodes 2132a and 2132b function as a source electrode or a drain electrode of the transistor 202. That is, a pair of source electrode and drain electrode is provided for each gate electrode. Further, as the electrode 2131a and the electrode 2131b, and the electrode 2132a and the electrode 2132b,
A material and a manufacturing method applicable to the electrode 103a and the electrode 103b in the semiconductor device illustrated in FIG. 1A can be used as appropriate.

半導体層204は、電極2131a及び電極2131b間の絶縁層2012の上面、電極
2131aの上面及び側面、並びに電極2131bの上面及び側面を覆うように設けられ
、且つ第2の半導体素子に延伸して、すなわち、電極2132a及び電極2132b間の
絶縁層2012の上面、電極2132aの上面及び側面、並びに電極2132bの上面及
び側面を覆うように設けられる。半導体層204としては、図1(A)に示す半導体装置
における半導体層104に適用可能な材料及び作製方法を適宜用いることができる。
The semiconductor layer 204 is provided so as to cover the upper surface of the insulating layer 2012 between the electrodes 2131a and 2131b, the upper surface and side surfaces of the electrode 2131a, and the upper surface and side surfaces of the electrode 2131b, and extends to the second semiconductor element, That is, the insulating layer 2012 is provided so as to cover the upper surface of the insulating layer 2012 between the electrodes 2132a and 2132b, the upper surface and side surfaces of the electrode 2132a, and the upper surface and side surfaces of the electrode 2132b. As the semiconductor layer 204, a material and a manufacturing method which can be used for the semiconductor layer 104 in the semiconductor device illustrated in FIG.

なお、図3に示す半導体装置において、トランジスタ201とトランジスタ202が導通
しないように、半導体層204の抵抗値の値を適宜設定することが好ましい。半導体層2
04の抵抗値は、例えばトランジスタ201及びトランジスタ202との間隔、半導体膜
の膜厚、または半導体膜の組成などによって適宜設定することができる。
Note that in the semiconductor device illustrated in FIGS. 3A and 3B, the resistance value of the semiconductor layer 204 is preferably set as appropriate so that the transistor 201 and the transistor 202 are not conductive. Semiconductor layer 2
The resistance value of 04 can be set as appropriate depending on, for example, the distance between the transistor 201 and the transistor 202, the thickness of the semiconductor film, or the composition of the semiconductor film.

図3に一例として挙げたように、本実施の形態の半導体装置は、複数の半導体素子を有す
る構成である。また、上記態様の半導体装置は、チャネル形成層として半導体膜を用いた
構造であり、該半導体膜は、成膜後に複数に分離されず、すなわち半導体素子毎に複数の
半導体層のアイランドに加工されず、第1の半導体素子のソース電極及びドレイン電極間
のゲート絶縁層の上面、ソース電極の上面及び側面、並びにドレイン電極の上面及び側面
を覆い、且つ第2の半導体素子に延伸して設けられた構造である。半導体膜は透光性を有
するため、半導体層のアイランド形成せずに半導体膜をチャネル形成層として用いること
ができ、半導体層のアイランド形成工程を無くすことができ、半導体装置の作製を簡略に
することができる。また、半導体層のアイランド形成工程が無くなるため、半導体層のア
イランド形成による半導体層のダメージを無くすことができる。
As exemplified in FIG. 3, the semiconductor device of this embodiment has a structure including a plurality of semiconductor elements. Further, the semiconductor device of the above embodiment has a structure using a semiconductor film as a channel formation layer, and the semiconductor film is not separated into a plurality of layers after film formation, that is, processed into islands of a plurality of semiconductor layers for each semiconductor element. First, the upper surface of the gate insulating layer between the source electrode and the drain electrode of the first semiconductor element, the upper surface and the side surface of the source electrode, and the upper surface and the side surface of the drain electrode are provided and extended to the second semiconductor element. Structure. Since the semiconductor film has a light-transmitting property, the semiconductor film can be used as a channel formation layer without forming the island of the semiconductor layer, and the island formation process of the semiconductor layer can be eliminated, thereby simplifying the manufacturing of the semiconductor device. be able to. Further, since the semiconductor layer island forming step is eliminated, damage to the semiconductor layer due to the semiconductor layer island formation can be eliminated.

なお、図3に示す半導体装置は、同一基板上に2つのトランジスタを有する構成であるが
、これに限定されず、本実施の形態の半導体装置は、3つ以上のトランジスタを有する構
成とすることもできる。また、3つ以上のトランジスタを有する構成であっても、半導体
層のアイランドを形成せずに成膜した半導体膜を各トランジスタのチャネル形成層として
用いることができる。また、トランジスタの代わりに容量素子やダイオードなど別の半導
体素子とすることもできる。
Note that the semiconductor device illustrated in FIG. 3 includes two transistors over the same substrate; however, the present invention is not limited to this, and the semiconductor device of this embodiment includes three or more transistors. You can also. Even in a structure having three or more transistors, a semiconductor film formed without forming an island of the semiconductor layer can be used as a channel formation layer of each transistor. In addition, another semiconductor element such as a capacitor or a diode can be used instead of the transistor.

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態3)
本発明の一態様である半導体装置は、例えば表示装置の画素に適用することができる。本
実施の形態では、本発明の一態様である半導体装置を適用した画素を備えた表示装置につ
いて説明する。
(Embodiment 3)
The semiconductor device which is one embodiment of the present invention can be applied to a pixel of a display device, for example. In this embodiment, a display device including a pixel to which the semiconductor device which is one embodiment of the present invention is applied will be described.

なお、本明細書において表示装置とは、画像表示デバイス、表示デバイス、もしくは光源
(照明装置含む)を指す。また、コネクター(例えばFPC(Flexible pri
nted circuit)、TAB(Tape Automated Bonding
)テープ、もしくはTCP(Tape Carrier Package))が取り付け
られたモジュール、TABテープ若しくはTCPの先にプリント配線板が設けられたモジ
ュール、またはCOG(Chip On Glass)方式によりIC(集積回路)が表
示素子に直接実装されたモジュールも全て表示装置に含むものとする。
Note that a display device in this specification refers to an image display device, a display device, or a light source (including a lighting device). Also, a connector (for example, FPC (Flexible pri
nted circuit), TAB (Tape Automated Bonding)
) A tape or TCP (Tape Carrier Package) module, a TAB tape or a module with a printed wiring board on top of TCP, or an IC (integrated circuit) using a COG (Chip On Glass) system as a display element All the modules directly mounted on the display device are also included in the display device.

また、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該
パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。さらに
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、
画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状
態であっても良いし、あらゆる形態があてはまる。
In addition, the display device in this embodiment includes a panel in which the display element is sealed, and a module in which an IC or the like including a controller is mounted on the panel. Further, in the process of manufacturing the display device, the element substrate which corresponds to one embodiment before the display element is completed is provided with means for supplying current to the display element in each of the plurality of pixels.
Specifically, the element substrate may be in a state where only the pixel electrode of the display element is formed,
The state may be after the conductive film to be the pixel electrode is formed and before the pixel electrode is formed by etching, and all forms are applicable.

本実施の形態における表示装置の画素構造及び画素の作製方法の一例について図4乃至図
10を用いて説明する。図4乃至図10は本実施の形態における表示装置の画素の作製方
法の一例を示す上面図及び断面図である。
An example of a pixel structure of the display device and a method for manufacturing the pixel in this embodiment will be described with reference to FIGS. 4 to 10 are a top view and cross-sectional views illustrating an example of a method for manufacturing a pixel of the display device in this embodiment.

まず図4(A)及び図4(B)に示すように、基板400上に下地膜4001を形成し、
下地膜4001上に選択的に導電層4011及び導電層4012を形成し、導電層401
1及び導電層4012の上面を覆うように絶縁層402を形成し、導電層4012上の絶
縁層402の一部に開口部4021を形成し、絶縁層402上に導電層4031、導電層
4032、導電層4033、及び導電層4034を選択的に形成する。
First, as shown in FIGS. 4A and 4B, a base film 4001 is formed over a substrate 400, and
A conductive layer 4011 and a conductive layer 4012 are selectively formed over the base film 4001.
1 and the upper surface of the conductive layer 4012 are formed, an opening 4021 is formed in part of the insulating layer 402 over the conductive layer 4012, and the conductive layer 4031, the conductive layer 4032, A conductive layer 4033 and a conductive layer 4034 are selectively formed.

基板400としては、実施の形態1における基板100に適用可能な基板を適宜用いるこ
とができる。
As the substrate 400, a substrate applicable to the substrate 100 in Embodiment 1 can be used as appropriate.

下地膜4001は、保護膜としての機能を有する。下地膜4001の材料としては、例え
ばシリコン、アルミニウム、イットリウム、タンタル、及びハフニウムのいずれかの酸化
物、窒化物、酸化窒化物、若しくは窒化酸化物、またはそれらの化合物を少なくとも2種
以上含む化合物からなる膜を用いることができる。また、上記に挙げた膜の積層膜を用い
ることもできる。なお、下地膜4001は必ずしも設ける必要はないが、下地膜4001
を設けることにより、基板400側からの不純物の影響を抑制することができる。
The base film 4001 functions as a protective film. As a material of the base film 4001, for example, an oxide, nitride, oxynitride, or nitride oxide of any one of silicon, aluminum, yttrium, tantalum, and hafnium, or a compound containing at least two of these compounds is used. Can be used. Alternatively, a stacked film of the above-described films can be used. Note that the base film 4001 is not necessarily provided, but the base film 4001 is used.
By providing this, the influence of impurities from the substrate 400 side can be suppressed.

導電層4011及び導電層4012の形成には、実施の形態1における電極101に適用
可能な材料及び作製方法を適宜用いることができる。
For the formation of the conductive layer 4011 and the conductive layer 4012, a material and a manufacturing method which can be applied to the electrode 101 in Embodiment 1 can be used as appropriate.

絶縁層402の形成には、例えば上記実施の形態1の絶縁層102に適用可能な材料及び
作製方法を適宜用いることができる。
For the formation of the insulating layer 402, for example, a material and a manufacturing method which can be used for the insulating layer 102 in Embodiment 1 can be used as appropriate.

開口部4021の形成には、例えばフォトリソグラフィー技術を用いることができ、例え
ば絶縁層402上にフォトリソグラフィー技術を用いてレジストを形成し、該レジストを
マスクとして該絶縁層402をエッチングにより加工して開口部4021を形成すること
ができる。
For example, a photolithography technique can be used to form the opening 4021. For example, a resist is formed on the insulating layer 402 by using a photolithography technique, and the insulating layer 402 is processed by etching using the resist as a mask. An opening 4021 can be formed.

導電層4031乃至導電層4034の形成には、上記実施の形態1の電極103a及び電
極103bの形成に適用可能な材料及び作製方法を適宜用いることができる。
For the formation of the conductive layers 4031 to 4034, materials and manufacturing methods that can be used for forming the electrodes 103a and 103b in Embodiment 1 can be used as appropriate.

次に図5(A)及び図5(B)に示すように、導電層4031及び導電層4032間の絶
縁層402の上面、導電層4033及び導電層4034間の絶縁層402の上面、並びに
導電層4031乃至導電層4034の上面及び側面を覆うように一つの半導体層404を
形成する。
Next, as illustrated in FIGS. 5A and 5B, the upper surface of the insulating layer 402 between the conductive layers 4031 and 4032, the upper surface of the insulating layer 402 between the conductive layers 4033 and 4034, and the conductive layer One semiconductor layer 404 is formed so as to cover top surfaces and side surfaces of the layers 4031 to 4034.

半導体層404の形成には、上記実施の形態1の半導体層104に適用可能な材料及び作
製方法を適宜用いることができる。図5に示す表示装置の作製方法では、半導体層の一例
として酸化物半導体膜を形成する。
For the formation of the semiconductor layer 404, a material and a manufacturing method which can be used for the semiconductor layer 104 in Embodiment 1 can be used as appropriate. In the method for manufacturing the display device illustrated in FIGS. 5A to 5C, an oxide semiconductor film is formed as an example of the semiconductor layer.

酸化物半導体膜としては、例えばInMO(ZnO)(m>0)で表記される膜を用
いることができる。なお、Mは、ガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マ
ンガン(Mn)及びコバルト(Co)から選ばれた一の金属元素または複数の金属元素を
示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaとFeなど、
Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mと
して含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、また
は該遷移金属の酸化物が含まれているものがある。なお、本明細書において、インジウム
、ガリウム、及び亜鉛を有する酸化物半導体膜をIn−Ga−Zn−O系非単結晶膜とも
いう。
As the oxide semiconductor film, for example, a film represented by InMO 3 (ZnO) m (m> 0) can be used. Note that M represents one metal element or a plurality of metal elements selected from gallium (Ga), iron (Fe), nickel (Ni), manganese (Mn), and cobalt (Co). For example, as M, there may be a case of Ga, Ga and Ni or Ga and Fe, etc.
The metal element other than Ga may be included. In addition to the metal element contained as M, some of the above oxide semiconductors contain Fe, Ni, other transition metal elements, or oxides of the transition metal as impurity elements. Note that in this specification, an oxide semiconductor film containing indium, gallium, and zinc is also referred to as an In—Ga—Zn—O-based non-single-crystal film.

なお、半導体層404にIn−Ga−Zn−O系非単結晶膜を用いた場合、In−Ga−
Zn−O系非単結晶膜を形成した後、100℃〜600℃、代表的には200℃〜400
℃の熱処理を行うと良い。例えば、大気または窒素雰囲気下で350℃、1時間の熱処理
を行うことにより半導体層404を構成するIn−Ga−Zn−O系酸化物半導体膜の原
子レベルの再配列が行われる。この熱処理(光アニール等も含む)により、半導体層40
4中におけるキャリアの移動を阻害する歪みを低減することができる。なお、上記の熱処
理を行うタイミングは、半導体層404の形成後であれば特に限定されない。
Note that in the case where an In—Ga—Zn—O-based non-single-crystal film is used for the semiconductor layer 404, In—Ga—
After forming the Zn—O-based non-single-crystal film, 100 ° C. to 600 ° C., typically 200 ° C. to 400 ° C.
A heat treatment at ℃ is good. For example, the In—Ga—Zn—O-based oxide semiconductor film included in the semiconductor layer 404 is rearranged at an atomic level by performing heat treatment at 350 ° C. for 1 hour in an air or nitrogen atmosphere. By this heat treatment (including light annealing and the like), the semiconductor layer 40
4 can reduce distortion that hinders the movement of carriers. Note that there is no particular limitation on the timing of performing the above heat treatment as long as the semiconductor layer 404 is formed.

In−Ga−Zn−O系非単結晶膜は、スパッタ法を用いて成膜した後、200℃〜50
0℃、代表的には300〜400℃で10分〜100分の熱処理を行われる。熱処理後の
XRD(X線回折)の分析では、熱処理後においてもIn−Ga−Zn−O系非単結晶膜
の結晶構造としてアモルファス構造が観察される。
The In—Ga—Zn—O-based non-single-crystal film is formed at 200 ° C. to 50 ° C. after being formed by sputtering.
Heat treatment is performed at 0 ° C., typically 300 to 400 ° C., for 10 to 100 minutes. In the XRD (X-ray diffraction) analysis after the heat treatment, an amorphous structure is observed as the crystal structure of the In—Ga—Zn—O-based non-single-crystal film even after the heat treatment.

また、In−Ga−Zn−O系非単結晶膜を用いてトランジスタを作製することにより、
ゲート電圧±20Vにおいて、オンオフ比が10以上、移動度が10以上の電気特性を
有するトランジスタを作製することができる。また、In−Ga−Zn−O系非単結晶膜
を用いたトランジスタはノーマリーオフとすることができる。
In addition, by manufacturing a transistor using an In—Ga—Zn—O-based non-single-crystal film,
A transistor having an electrical property with an on / off ratio of 10 9 or more and a mobility of 10 or more at a gate voltage of ± 20 V can be manufactured. In addition, a transistor including an In—Ga—Zn—O-based non-single-crystal film can be normally off.

図4及び図5の作製工程により、同一基板400上にトランジスタ421、容量素子42
2、及びトランジスタ423が形成される。
4 and 5, the transistor 421 and the capacitor 42 are formed over the same substrate 400.
2 and transistor 423 are formed.

トランジスタ421は、導電層4011の一部からなるゲート電極と、絶縁層402の一
部からなるゲート絶縁層と、導電層4031の一部からなるソース電極と、導電層403
2の一部からなるドレイン電極と、半導体層404の一部からなるチャネル形成層により
構成される。トランジスタ421は画素の選択トランジスタとして機能する。
The transistor 421 includes a gate electrode which is part of the conductive layer 4011, a gate insulating layer which is part of the insulating layer 402, a source electrode which is part of the conductive layer 4031, and the conductive layer 403.
2, and a channel formation layer including a part of the semiconductor layer 404. The transistor 421 functions as a pixel selection transistor.

容量素子422は、導電層4012の一部からなる第1の電極と、絶縁層402の一部及
び半導体層404の一部からなる誘電体層と、導電層4033の一部からなる第2の電極
により構成される。容量素子422は画素の保持容量として機能する。
The capacitor 422 includes a first electrode including a part of the conductive layer 4012, a dielectric layer including a part of the insulating layer 402 and a part of the semiconductor layer 404, and a second electrode including a part of the conductive layer 4033. Consists of electrodes. The capacitor 422 functions as a storage capacitor of the pixel.

トランジスタ423は導電層4012の一部からなるゲート電極と、絶縁層402の一部
からなるゲート絶縁層と、導電層4033の一部からなるソース電極と、導電層4034
の一部からなるドレイン電極と、半導体層404の一部からなるチャネル形成層により構
成される。トランジスタ423は画素の駆動トランジスタとして機能する。
The transistor 423 includes a gate electrode including a part of the conductive layer 4012, a gate insulating layer including a part of the insulating layer 402, a source electrode including a part of the conductive layer 4033, and a conductive layer 4034.
And a channel formation layer made of a part of the semiconductor layer 404. The transistor 423 functions as a pixel driving transistor.

なお、図5に示すトランジスタ421、容量素子422、及びトランジスタ423の半導
体層の抵抗値は、各半導体層によってトランジスタ421、容量素子422、及びトラン
ジスタ423が導通しないような値に設定されることが好ましい。半導体層の抵抗値は、
例えば素子間の長さ、または半導体膜の膜厚により適宜設定することができる。
Note that the resistance values of the semiconductor layers of the transistor 421, the capacitor 422, and the transistor 423 illustrated in FIG. 5 may be set to values such that the transistor 421, the capacitor 422, and the transistor 423 are not turned on by each semiconductor layer. preferable. The resistance value of the semiconductor layer is
For example, it can be set as appropriate depending on the length between elements or the thickness of the semiconductor film.

さらに図6(A)及び図6(B)に示すように、半導体層404上に層間膜405を形成
し、導電層4032上の半導体層404及び層間膜405の一部に開口部4061を選択
的に形成し、開口部4021上の半導体層404及び層間膜405の一部に開口部406
2を選択的に形成し、導電層4033上の半導体層404及び層間膜405の一部に開口
部4063を選択的に形成する。なお、開口部4061及び4062の形成により半導体
層404も一部が加工されるが、本明細書において、該加工は半導体層のアイランド形成
工程には含まれないものとする。
Further, as illustrated in FIGS. 6A and 6B, an interlayer film 405 is formed over the semiconductor layer 404, and an opening 4061 is selected in part of the semiconductor layer 404 and the interlayer film 405 over the conductive layer 4032. The opening 406 is formed in part of the semiconductor layer 404 and the interlayer film 405 over the opening 4021.
2 is selectively formed, and an opening 4063 is selectively formed in part of the semiconductor layer 404 and the interlayer film 405 over the conductive layer 4033. Note that part of the semiconductor layer 404 is also processed by forming the openings 4061 and 4062; however, in this specification, the processing is not included in the semiconductor layer island formation step.

層間膜405は、上記トランジスタ及び容量素子を保護する機能を有する。層間膜405
としては、例えばシリコン、アルミニウム、イットリウム、タンタル、及びハフニウムの
いずれか一つの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物、またはそれらの化合
物を少なくとも2種以上含む化合物からなる膜を用いることができる。該化合物を含む膜
は、例えばスパッタ法またはCVD法などを用いて形成することができる。
The interlayer film 405 has a function of protecting the transistor and the capacitor. Interlayer film 405
For example, a film made of an oxide, nitride, oxynitride, or nitride oxide of any one of silicon, aluminum, yttrium, tantalum, and hafnium, or a compound containing at least two of these compounds is used. be able to. The film containing the compound can be formed using, for example, a sputtering method or a CVD method.

開口部4061乃至開口部4063の形成には、例えばフォトリソグラフィー技術を用い
ることができ、例えば層間膜405上にレジストを形成し、該レジストをマスクとして該
半導体層404及び層間膜405をエッチングにより加工し、開口部4061乃至開口部
4063を形成することができる。
For example, a photolithography technique can be used to form the openings 4061 to 4063. For example, a resist is formed over the interlayer film 405, and the semiconductor layer 404 and the interlayer film 405 are processed by etching using the resist as a mask. Thus, the openings 4061 to 4063 can be formed.

次に図7(A)及び図7(B)に示すように、開口部4063を介して導電層4034に
電気的に接続されるように導電層4071を形成し、開口部4061を介して導電層40
32に電気的に接続され、且つ開口部4062を介して導電層4012に電気的に接続さ
れるように導電層4072を形成する。
Next, as illustrated in FIGS. 7A and 7B, a conductive layer 4071 is formed so as to be electrically connected to the conductive layer 4034 through the opening 4063 and conductive through the opening 4061. Layer 40
The conductive layer 4072 is formed so as to be electrically connected to the conductive layer 4012 and electrically connected to the conductive layer 4012 through the opening 4062.

導電層4071及び導電層4072の材料としては、例えばモリブデン、チタン、クロム
、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの
導電性材料、またはこれらを主成分とする合金材料を含む膜を用いることができる。また
、導電層4071及び導電層4072の材料としては、仕事関数が小さく、且つ光を反射
する導電膜を用いることもできる。例えば、Ca、Al、CaF、MgAg、又はAlL
iなどが望ましい。導電層4071及び導電層4072の形成には、例えばフォトリソグ
ラフィー技術を用いることができ、例えばフォトリソグラフィー技術を用いてレジストを
形成し、該レジストをマスクとして該導電膜をエッチングして加工することにより導電層
4071及び導電層4072を形成することができる。
As a material of the conductive layer 4071 and the conductive layer 4072, for example, a film containing a conductive material such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, neodymium, or scandium, or an alloy material containing these as a main component is used. Can be used. As a material for the conductive layers 4071 and 4072, a conductive film that has a small work function and reflects light can be used. For example, Ca, Al, CaF, MgAg, or AlL
i etc. are desirable. The conductive layer 4071 and the conductive layer 4072 can be formed using, for example, a photolithography technique. For example, a resist is formed using the photolithography technique, and the conductive film is etched and processed using the resist as a mask. A conductive layer 4071 and a conductive layer 4072 can be formed.

次に図8(A)及び図8(B)に示すように、層間膜405、導電層4071、及び導電
層4072上に隔壁層408を形成し、下層の開口部、例えば開口部4061乃至開口部
4063の直上以外の一部に開口部4081を形成する。
Next, as illustrated in FIGS. 8A and 8B, a partition layer 408 is formed over the interlayer film 405, the conductive layer 4071, and the conductive layer 4072, and a lower opening, for example, an opening 4061 to an opening is formed. An opening 4081 is formed in a portion other than directly above the portion 4063.

隔壁層408の材料としては、例えば有機膜、または無機膜を用いることができ、例えば
ポリイミド、アクリル、また有機ポリシロキサンなどが挙げられる。なお、隔壁層408
としては、特に感光性の材料を用いることが好ましい。
As a material for the partition layer 408, for example, an organic film or an inorganic film can be used, and examples thereof include polyimide, acrylic, and organic polysiloxane. The partition layer 408
In particular, it is preferable to use a photosensitive material.

また、開口部4081を下層の開口部、例えば開口部4061乃至開口部4063の直上
以外に形成することにより、複数の開口部が重なることにより生じる段差を抑制すること
ができる。また、開口部4081を側壁が連続した曲率を持つ傾斜面となるように形成す
ることが好ましい。
Further, when the opening 4081 is formed in a portion other than the opening in the lower layer, for example, the openings 4061 to 4063, a step caused by overlapping of the plurality of openings can be suppressed. In addition, the opening 4081 is preferably formed so as to be an inclined surface having a continuous curvature on the side wall.

さらに発光素子を形成する。発光素子は、光の取り出し方によって構造が異なる。それぞ
れの場合について図9を用いて説明する。図9は、本実施の形態の表示装置の画素構造例
を示す断面図である。
Further, a light emitting element is formed. The structure of a light-emitting element differs depending on how light is extracted. Each case will be described with reference to FIG. FIG. 9 is a cross-sectional view illustrating an example of a pixel structure of the display device of this embodiment.

図9(A)は、上面射出型の場合の画素の断面図である。図9(A)に示す画素は、図8
(A)及び図8(B)に示す開口部4081を介して導電層4072に電気的に接続され
るように電界発光層409が形成され、さらに電界発光層409に電気的に接続されるよ
うに導電層410が形成される。
FIG. 9A is a cross-sectional view of a pixel in the case of a top emission type. The pixel shown in FIG.
An electroluminescent layer 409 is formed so as to be electrically connected to the conductive layer 4072 through the opening 4081 shown in FIGS. 8A and 8B, and is further electrically connected to the electroluminescent layer 409. A conductive layer 410 is formed.

電界発光層409は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。例えばトランジスタ423がN型トランジスタであって電界
発光層409が複数の層で構成される場合、導電層4072上に電子注入層、電子輸送層
、発光層、ホール輸送層、ホール注入層を積層することにより電界発光層409を形成す
ることができる。なおこれらの層を全て設ける必要はない。
The electroluminescent layer 409 may be composed of a single layer or a plurality of layers stacked. For example, when the transistor 423 is an N-type transistor and the electroluminescent layer 409 includes a plurality of layers, an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer are stacked over the conductive layer 4072. Thus, the electroluminescent layer 409 can be formed. Note that it is not necessary to provide all of these layers.

図9(A)に示す導電層410の材料としては、例えば酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITOともいう)
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有す
る導電膜などを用いることができる。
As a material of the conductive layer 410 illustrated in FIG. 9A, for example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, Indium tin oxide (also called ITO)
Alternatively, a light-transmitting conductive film such as indium zinc oxide or indium tin oxide to which silicon oxide is added can be used.

図9(A)に示す発光素子424は、アノード電極の一部となる導電層4072と、発光
層となる電界発光層409と、カソード電極の一部となる導電層410により構成される
。アノード電極とカソード電極の間に電圧が印加されることにより電界発光層が発光し、
発光状態になる。発光層により生成された光は導電層4072側から取り出される。導電
層4072がカソード電極の一部として機能し、導電層410がアノード電極の一部とし
て機能する構成とすることもできる。
A light-emitting element 424 illustrated in FIG. 9A includes a conductive layer 4072 serving as a part of an anode electrode, an electroluminescent layer 409 serving as a light-emitting layer, and a conductive layer 410 serving as a part of a cathode electrode. When a voltage is applied between the anode electrode and the cathode electrode, the electroluminescent layer emits light,
The flash is activated. Light generated by the light-emitting layer is extracted from the conductive layer 4072 side. The conductive layer 4072 can function as part of the cathode electrode, and the conductive layer 410 can function as part of the anode electrode.

図9(B)は、下面射出型の場合の画素の断面図である。図9(B)に示す画素は、開口
部4081を介して導電層4072に電気的に接続されるように導電層411が形成され
、導電層411に電気的に接続されるように電界発光層409が形成され、電界発光層4
09に電気的に接続されるように導電層410が形成され、導電層410上に遮蔽膜41
2が形成される。
FIG. 9B is a cross-sectional view of a pixel in the case of a bottom emission type. In the pixel illustrated in FIG. 9B, a conductive layer 411 is formed so as to be electrically connected to the conductive layer 4072 through the opening 4081, and the electroluminescent layer is electrically connected to the conductive layer 411. 409 is formed, and the electroluminescent layer 4
A conductive layer 410 is formed so as to be electrically connected to 09, and the shielding film 41 is formed on the conductive layer 410.
2 is formed.

導電層4072及び導電層411の材料としては、透光性を有する導電材料を用いること
ができる。例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイ
ンジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム
錫酸化物、ITO、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物な
どを用いることができる。また、光を透過する程度(好ましくは、5nm〜30nm程度
)の膜厚とするのであれば。例えばアルミニウムなどの導電膜を用いることもできる。
As a material for the conductive layers 4072 and 411, a light-transmitting conductive material can be used. For example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, ITO, indium zinc oxide, indium tin oxide added with silicon oxide Things can be used. Moreover, if it is set as the film thickness of the grade which permeate | transmits light (preferably about 5-30 nm). For example, a conductive film such as aluminum can be used.

遮蔽膜412としては、例えば光を反射する金属などを用いることができる。また、金属
膜に限定されず、例えば黒の顔料を添加した樹脂などを用いることもできる。
As the shielding film 412, for example, a metal that reflects light can be used. Moreover, it is not limited to a metal film, For example, resin etc. which added the black pigment can also be used.

図9(B)に示す発光素子424は、アノード電極の一部となる導電層4072と、発光
層となる電界発光層409と、カソード電極の一部となる導電層410と、遮蔽膜412
により構成される。アノード電極とカソード電極の間に電圧が印加されることにより電界
発光層が発光し、発光状態になる。発光層により生成された光は基板400側から取り出
される。なお、本実施の形態の表示装置は、半導体膜を複数に分離することなく、トラン
ジスタのチャネル形成層などに用いているが、半導体膜は透光性を有するため、複数に分
離しなくとも半導体膜を介して発光素子424により生成された光を基板400側から取
り出すことができる。
A light-emitting element 424 illustrated in FIG. 9B includes a conductive layer 4072 serving as a part of an anode electrode, an electroluminescent layer 409 serving as a light-emitting layer, a conductive layer 410 serving as a part of a cathode electrode, and a shielding film 412.
Consists of. When a voltage is applied between the anode electrode and the cathode electrode, the electroluminescent layer emits light and enters a light emitting state. Light generated by the light emitting layer is extracted from the substrate 400 side. Note that the display device in this embodiment is used for a channel formation layer or the like of a transistor without separating the semiconductor film into a plurality of parts. However, since the semiconductor film has a light-transmitting property, the semiconductor film is not separated into a plurality of parts. Light generated by the light-emitting element 424 through the film can be extracted from the substrate 400 side.

図9(C)は、両面射出型の場合の画素の断面図である。図9(B)に示す画素は、開口
部4081を介して導電層4072に電気的に接続されるように導電層411が形成され
、導電層411に電気的に接続されるように電界発光層409が形成され、電界発光層4
09に電気的に接続されるように導電層410が形成される。
FIG. 9C is a cross-sectional view of a pixel in the case of a dual emission type. In the pixel illustrated in FIG. 9B, a conductive layer 411 is formed so as to be electrically connected to the conductive layer 4072 through the opening 4081, and the electroluminescent layer is electrically connected to the conductive layer 411. 409 is formed, and the electroluminescent layer 4
A conductive layer 410 is formed so as to be electrically connected to 09.

導電層4072、導電層411、及び導電層410の材料としては、透光性を有する導電
材料を用いることができる。例えば酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化ケイ素を添加したイン
ジウム錫酸化物などを用いることができる。また、光を透過する程度(好ましくは、5n
m〜30nm程度)の膜厚とするのであれば。例えばアルミニウムなどの導電膜を用いる
こともできる。
As a material for the conductive layer 4072, the conductive layer 411, and the conductive layer 410, a light-transmitting conductive material can be used. For example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, ITO, indium zinc oxide, indium tin oxide added with silicon oxide Things can be used. In addition, the extent of transmitting light (preferably 5n
m to about 30 nm). For example, a conductive film such as aluminum can be used.

図9(C)に示す発光素子424は、アノード電極の一部となる導電層4072と、発光
層となる電界発光層409と、カソード電極の一部となる導電層410により構成される
。アノード電極とカソード電極の間に電圧が印加されることにより電界発光層が発光し、
発光状態になる。発光層により生成された光は基板400側及び導電層410側から取り
出される。なお、本実施の形態の表示装置は、半導体膜を複数に分離することなく、トラ
ンジスタのチャネル形成層などに用いているが、半導体膜は透光性を有するため、複数に
分離しなくとも半導体膜を介して発光素子424により生成された光を基板400側から
取り出すことができる。
A light-emitting element 424 illustrated in FIG. 9C includes a conductive layer 4072 serving as a part of an anode electrode, an electroluminescent layer 409 serving as a light-emitting layer, and a conductive layer 410 serving as a part of a cathode electrode. When a voltage is applied between the anode electrode and the cathode electrode, the electroluminescent layer emits light,
The flash is activated. Light generated by the light emitting layer is extracted from the substrate 400 side and the conductive layer 410 side. Note that the display device in this embodiment is used for a channel formation layer or the like of a transistor without separating the semiconductor film into a plurality of parts. However, since the semiconductor film has a light-transmitting property, the semiconductor film is not separated into a plurality of parts. Light generated by the light-emitting element 424 through the film can be extracted from the substrate 400 side.

なお、上記表示装置において、発光素子として有機EL素子について述べたが、これに限
定されず、発光素子として無機EL素子を用いることもできる。
Note that in the above display device, an organic EL element is described as a light-emitting element; however, the present invention is not limited thereto, and an inorganic EL element can also be used as a light-emitting element.

図4乃至図9に一例として挙げたように、本実施の形態の表示装置における画素は、半導
体膜を成膜後に半導体層のアイランドに加工せずに、成膜した半導体膜を用いてトランジ
スタ及び容量素子などを形成する。半導体膜は透光性を有するため、半導体層のアイラン
ドを形成することなく、半導体膜をトランジスタ、容量素子などに用いることができる。
よって半導体層のアイランド形成工程を無くすことができるため、半導体装置の作製工程
数を削減することができ、半導体装置の作製を簡略にすることができる。また、半導体層
のアイランド形成工程にかかるコストを削減することができる。また、半導体層のアイラ
ンド形成工程がなくなるため、半導体層のアイランド形成による半導体層へのダメージを
低減することができる。
As shown as an example in FIGS. 4 to 9, the pixel in the display device of this embodiment includes a transistor and a semiconductor film which are formed using a semiconductor film formed without forming the semiconductor film into an island of the semiconductor layer. A capacitor element or the like is formed. Since the semiconductor film has a light-transmitting property, the semiconductor film can be used for a transistor, a capacitor, or the like without forming an island of the semiconductor layer.
Accordingly, the island formation step of the semiconductor layer can be eliminated, so that the number of manufacturing steps of the semiconductor device can be reduced and the manufacturing of the semiconductor device can be simplified. In addition, the cost for the semiconductor layer island formation step can be reduced. Further, since the semiconductor layer island formation step is eliminated, damage to the semiconductor layer due to the semiconductor layer island formation can be reduced.

また、本実施の形態の表示装置に用いられる半導体膜は、透光性を有するため、半導体膜
を複数に分離して複数の半導体層のアイランドを形成せずに半導体膜をトランジスタ及び
容量素子などに用いた場合であっても、光を取り出す際の影響を防止することができる。
例えば図9(B)または図9(C)に示す下面に光を射出する構造の表示装置であっても
、半導体層によって光を遮光することなく基板側から光を取り出すことができる。
In addition, since the semiconductor film used for the display device of this embodiment has a light-transmitting property, the semiconductor film can be divided into a plurality of semiconductor layers without forming an island of a plurality of semiconductor layers, such as a transistor and a capacitor. Even when it is used for the above, it is possible to prevent the influence when light is extracted.
For example, even in a display device having a structure in which light is emitted to the bottom surface illustrated in FIG. 9B or FIG. 9C, light can be extracted from the substrate side without being blocked by the semiconductor layer.

さらに図4乃至9に示す作製工程により作製された画素の回路構成について図10を用い
て説明する。図10は、図4乃至図9に示す作製工程により作製された画素の等価回路を
示す回路図である。
Further, a circuit configuration of a pixel manufactured through the manufacturing steps illustrated in FIGS. 4 to 9 will be described with reference to FIGS. FIG. 10 is a circuit diagram showing an equivalent circuit of a pixel manufactured by the manufacturing steps shown in FIGS.

図10に示す画素は、トランジスタ451と、容量素子452と、トランジスタ453と
、発光素子454と、を有する。
The pixel illustrated in FIG. 10 includes a transistor 451, a capacitor 452, a transistor 453, and a light-emitting element 454.

トランジスタ451は、ゲートが走査線461に電気的に接続され、ソース及びドレイン
の一方が信号線462に電気的に接続され、ソース及びドレインの他方に容量素子452
を介して高電源電位が与えられる。
In the transistor 451, a gate is electrically connected to the scan line 461, one of a source and a drain is electrically connected to the signal line 462, and a capacitor 452 is connected to the other of the source and the drain.
A high power supply potential is applied via.

トランジスタ453は、ゲートがトランジスタ451のソース及びドレインの他方に電気
的に接続され、ソース及びドレインの一方に高電源電位(Vddともいう)が与えられる
The gate of the transistor 453 is electrically connected to the other of the source and the drain of the transistor 451, and a high power supply potential (also referred to as Vdd) is supplied to one of the source and the drain.

発光素子454は、第1端子及び第2端子を含み、第1端子がトランジスタ453のソー
ス及びドレインの他方に電気的に接続され、第2端子に低電源電位(Vssともいう)が
与えられる。
The light-emitting element 454 includes a first terminal and a second terminal. The first terminal is electrically connected to the other of the source and the drain of the transistor 453, and a low power supply potential (also referred to as Vss) is applied to the second terminal.

次に図10に示す画素の動作について説明する。 Next, the operation of the pixel shown in FIG. 10 will be described.

走査線461から入力される走査信号によりトランジスタ451がオン状態になり、所定
の値の電位であるビデオ信号(データ信号ともいう)が信号線462からトランジスタ4
53のゲートに入力される。
The transistor 451 is turned on by a scanning signal input from the scanning line 461, and a video signal (also referred to as a data signal) having a predetermined potential is supplied from the signal line 462 to the transistor 4.
53 is input to the gate.

トランジスタ453はゲートに入力されるデータ信号に応じた電位によりオン状態または
オフ状態になる。トランジスタ453がオン状態のとき、発光素子454の電位は、トラ
ンジスタ453のゲート電位及び高電源電位に応じた値となる。このとき発光素子454
に第1端子及び第2端子との間に印加された電圧に応じて電流が流れ、発光素子454は
、流れる電流の量に応じた輝度で発光する。また、容量素子452によりトランジスタ4
53のゲート電位は一定時間保持されるため、発光素子454は一定時間発光状態を維持
する。
The transistor 453 is turned on or off depending on a potential corresponding to the data signal input to the gate. When the transistor 453 is on, the potential of the light-emitting element 454 becomes a value corresponding to the gate potential and the high power supply potential of the transistor 453. At this time, the light emitting element 454
In addition, a current flows according to a voltage applied between the first terminal and the second terminal, and the light emitting element 454 emits light with a luminance corresponding to the amount of the flowing current. In addition, the capacitor 452 causes the transistor 4 to
Since the gate potential of 53 is maintained for a certain period of time, the light emitting element 454 maintains a light emitting state for a certain period of time.

また信号線462から画素に入力されるデータ信号がデジタル信号の場合、画素はトラン
ジスタ451のオンとオフの切り替えによって、発光もしくは非発光の状態となる。よっ
て、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は
、1画素を複数の副画素に分割し、各副画素を独立にデータ信号に基づいて駆動させるこ
とによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制
御することによって、階調表示を行う駆動法である。
In the case where a data signal input to the pixel from the signal line 462 is a digital signal, the pixel is turned on or off by switching on and off of the transistor 451. Therefore, gradation display can be performed using the area gradation method or the time gradation method. The area gradation method is a driving method in which gradation display is performed by dividing one pixel into a plurality of subpixels and independently driving each subpixel based on a data signal. The time gray scale method is a driving method for performing gray scale display by controlling a period during which a pixel emits light.

発光素子454は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調
法に適している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブ
フレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の
発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによ
って、1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号に
より制御することができ、階調を表示することができる。
Since the light-emitting element 454 has a higher response speed than a liquid crystal element or the like, it is more suitable for the time gray scale method than the liquid crystal element. Specifically, when displaying by the time gray scale method, one frame period is divided into a plurality of subframe periods. Then, in accordance with the video signal, the light emitting element of the pixel is turned on or off in each subframe period. By dividing into a plurality of subframe periods, the total length of a period during which a pixel actually emits light during one frame period can be controlled by a video signal, and gradation can be displayed.

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態4)
本実施の形態では、本発明の一態様である半導体装置を適用した画素を備えた表示装置の
他の例として液晶素子を有する画素を備えた表示装置について説明する。
(Embodiment 4)
In this embodiment, a display device including a pixel including a liquid crystal element is described as another example of a display device including a pixel to which the semiconductor device of one embodiment of the present invention is applied.

本実施の形態における表示装置の画素構造について図11を用いて説明する。図11は、
本実施の形態における表示装置の画素の構造例を示す図であり、図11(A)は上面図で
あり、図11(B)は、図11(A)の線分A1−A2における断面図である。なお図1
1に示す表示装置の画素において、上記実施の形態3に示す表示装置の画素と同じ部分に
ついては、上記実施の形態3に示す表示装置の画素の説明を適宜援用する。
A pixel structure of the display device in this embodiment will be described with reference to FIGS. FIG.
FIGS. 11A and 11B are diagrams illustrating a structure example of a pixel of a display device in this embodiment, FIG. 11A is a top view, and FIG. 11B is a cross-sectional view taken along line A <b> 1-A <b> 2 in FIG. It is. 1
In the pixel of the display device shown in FIG. 1, the description of the pixel of the display device shown in Embodiment 3 is used as appropriate for the same portion as the pixel of the display device shown in Embodiment 3.

図11に示す画素は、被形成面(図11(B)では基板500)上に下地膜5001と、
下地膜5001上に導電層5011及び導電層5012と、導電層5011及び導電層5
012の上面を覆う絶縁層502と、絶縁層502上に導電層5031及び導電層503
2と、導電層5031及び導電層5032を介して絶縁層502の上面を覆う半導体層5
04と、半導体層504上に開口部507を有する層間膜505と、開口部507を介し
て導電層5032に電気的に接続された導電層506と、を有する。なお、図11(A)
において、半導体層504及び層間膜505は便宜のため省略する。
A pixel shown in FIG. 11 includes a base film 5001 on a formation surface (a substrate 500 in FIG. 11B),
A conductive layer 5011 and a conductive layer 5012, and a conductive layer 5011 and a conductive layer 5 are formed over the base film 5001.
An insulating layer 502 covering the upper surface of 012; and a conductive layer 5031 and a conductive layer 503 over the insulating layer 502
2 and the semiconductor layer 5 covering the upper surface of the insulating layer 502 with the conductive layer 5031 and the conductive layer 5032 interposed therebetween.
04, an interlayer film 505 having an opening 507 over the semiconductor layer 504, and a conductive layer 506 electrically connected to the conductive layer 5032 through the opening 507. Note that FIG.
The semiconductor layer 504 and the interlayer film 505 are omitted for convenience.

基板500としては、例えば図4に示す基板400に適用可能な基板を適宜用いることが
できる。
As the substrate 500, for example, a substrate applicable to the substrate 400 illustrated in FIG. 4 can be used as appropriate.

下地膜5001は、例えば図4に示す下地膜4001に適用可能な材料及び作製方法を用
いて形成することができる。
The base film 5001 can be formed using a material and a manufacturing method which can be used for the base film 4001 illustrated in FIGS.

導電層5011及び導電層5012は、例えば図4に示す導電層4011及び導電層40
12の形成に適用可能な材料及び作製方法を適宜用いて形成することできる。
The conductive layer 5011 and the conductive layer 5012 are, for example, the conductive layer 4011 and the conductive layer 40 illustrated in FIG.
12 can be formed by appropriately using a material and a manufacturing method which can be applied.

絶縁層502は、例えば図4に示す絶縁層402に適用可能な材料及び作製方法を適宜用
いて形成することができる。
The insulating layer 502 can be formed using a material and a manufacturing method which can be used for the insulating layer 402 illustrated in FIGS.

導電層5031及び導電層5032は、例えば図4に示す導電層4031乃至導電層40
34の形成に適用可能な材料及び作製方法を適宜用いて形成することができる。
The conductive layer 5031 and the conductive layer 5032 are, for example, the conductive layers 4031 to 40 shown in FIG.
34 can be formed by appropriately using a material and a manufacturing method which can be used for forming 34.

半導体層504は、例えば図5に示す半導体層404に適用可能な材料及び作製方法を適
宜用いて形成することができる。
The semiconductor layer 504 can be formed using a material and a manufacturing method that can be used for the semiconductor layer 404 illustrated in FIGS.

層間膜505は、例えば図6に示す層間膜405に適用可能な材料及び作製方法を適宜用
いて形成することができる。
The interlayer film 505 can be formed using a material and a manufacturing method which can be used for the interlayer film 405 illustrated in FIGS.

導電層506は、例えば図7に示す導電層4071及び導電層4072の形成に適用可能
な材料及び作製方法を適宜用いて形成することができる。
The conductive layer 506 can be formed as appropriate by using a material and a manufacturing method which can be used for forming the conductive layer 4071 and the conductive layer 4072 illustrated in FIGS.

なお、開口部507の形成により半導体層504の一部が加工されるが、本明細書におい
て、該加工は半導体層のアイランド形成工程には含まれないものとする。
Note that part of the semiconductor layer 504 is processed by the formation of the opening 507; however, in this specification, the processing is not included in the island formation step of the semiconductor layer.

また、本実施の形態における表示装置の画素は、例えば図12に示す構造にすることもで
きる。図12は、本実施の形態の表示装置の画素の構造例を示す断面図である。図12に
示す画素構造について以下に説明する。
In addition, the pixel of the display device in this embodiment can have a structure illustrated in FIG. 12, for example. FIG. 12 is a cross-sectional view illustrating a structure example of a pixel of the display device of this embodiment. The pixel structure shown in FIG. 12 will be described below.

図12に示す表示装置の画素は、図11に示す画素構造に加え、下地膜5001上に設け
られた導電層5013及び導電層5014と、絶縁層502を介して導電層5014に電
気的に接続された導電層5033と、絶縁層502、半導体層504、及び層間膜505
に設けられた開口部を介して導電層5013に電気的に接続された導電層5062と、半
導体層504、及び層間膜505に設けられた開口部を介して導電層5033に電気的に
接続された導電層5063と、を有する。
The pixel of the display device illustrated in FIG. 12 is electrically connected to the conductive layer 5014 through the conductive layer 5013 and the conductive layer 5014 provided over the base film 5001 and the insulating layer 502 in addition to the pixel structure illustrated in FIG. Conductive layer 5033, insulating layer 502, semiconductor layer 504, and interlayer film 505
The conductive layer 5062 electrically connected to the conductive layer 5013 through the opening provided in the semiconductor layer 504 and the conductive layer 5033 through the opening provided in the semiconductor layer 504 and the interlayer film 505 are connected. And a conductive layer 5063.

導電層5013及び導電層5014は、導電層5011及び導電層5012と同じ層を用
いて形成することできる。
The conductive layers 5013 and 5014 can be formed using the same layers as the conductive layers 5011 and 5012.

導電層5033は、導電層5031及び導電層5032と同じ層を用いて形成することが
できる。
The conductive layer 5033 can be formed using the same layer as the conductive layer 5031 and the conductive layer 5032.

導電層5062及び導電層5063は、導電層506と同じ層を用いて形成することがで
きる。
The conductive layer 5062 and the conductive layer 5063 can be formed using the same layer as the conductive layer 506.

導電層5013及び導電層5062は、FPCに接続するための電極または配線となる。
また、導電層5014、導電層5033、及び導電層5063はFPCに接続するための
電極または配線となる。
The conductive layer 5013 and the conductive layer 5062 serve as an electrode or a wiring for connecting to the FPC.
The conductive layer 5014, the conductive layer 5033, and the conductive layer 5063 serve as electrodes or wirings for connecting to the FPC.

図12に示すように、本実施の形態の表示装置の画素は、画素と、FPCへの接続電極を
同一基板に有する構成とすることもできる。
As shown in FIG. 12, the pixel of the display device in this embodiment can have a structure in which the pixel and the connection electrode to the FPC are provided over the same substrate.

さらに液晶素子を形成した画素の構造について図13を用いて説明する。図13は、本実
施の形態における画素の構造例を示す断面図である。
Further, a structure of a pixel in which a liquid crystal element is formed will be described with reference to FIG. FIG. 13 is a cross-sectional view illustrating a structure example of a pixel in this embodiment.

図13に示す画素は、図11に示す画素構造に加え、基板510と、基板510の一表面
に導電層509と、導電層506及び導電層509の間に液晶層508と、を有する。す
なわち液晶層508を介して基板500と基板510が貼り合わされている。
13 includes a substrate 510, a conductive layer 509 on one surface of the substrate 510, and a liquid crystal layer 508 between the conductive layer 506 and the conductive layer 509 in addition to the pixel structure illustrated in FIG. That is, the substrate 500 and the substrate 510 are attached to each other with the liquid crystal layer 508 interposed therebetween.

導電層509は、例えば図9に示す導電層410の形成に適用可能な材料及び作製方法を
適宜用いて形成することができる。
The conductive layer 509 can be formed using, for example, a material and a manufacturing method which can be used for forming the conductive layer 410 illustrated in FIGS.

さらに図13に示す画素の回路構成について図14を用いて説明する。図14は図13に
示す画素の等価回路を示す回路図である。
Further, a circuit configuration of the pixel shown in FIG. 13 will be described with reference to FIG. FIG. 14 is a circuit diagram showing an equivalent circuit of the pixel shown in FIG.

図14に示す画素は、トランジスタ511と、液晶素子512と、容量素子513と、走
査線521と、信号線522と、を有する。
The pixel illustrated in FIG. 14 includes a transistor 511, a liquid crystal element 512, a capacitor 513, a scanning line 521, and a signal line 522.

トランジスタ511は、選択スイッチとして機能し、ゲートが走査線521に電気的に接
続され、ソース及びドレインの一方が信号線522に電気的に接続される。
The transistor 511 functions as a selection switch, and has a gate electrically connected to the scan line 521 and one of a source and a drain electrically connected to the signal line 522.

液晶素子512は、第1端子及び第2端子を有し、第1端子がトランジスタ511のソー
ス及びドレインの他方に電気的に接続され、第2端子に接地電位または一定の値の電位が
与えられる。
The liquid crystal element 512 includes a first terminal and a second terminal. The first terminal is electrically connected to the other of the source and the drain of the transistor 511, and a ground potential or a constant potential is applied to the second terminal. .

容量素子513は、第1端子及び第2端子を有し、第1端子がトランジスタ511のソー
ス及びドレインの他方に電気的に接続され、第2端子に接地電位または一定の値の電位が
与えられる。なお、容量素子513は必ずしも設ける必要はないが、容量素子513を設
けることにより、トランジスタ511のノイズによる影響を抑制することができる。
The capacitor 513 includes a first terminal and a second terminal. The first terminal is electrically connected to the other of the source and the drain of the transistor 511, and a ground potential or a constant potential is applied to the second terminal. . Note that although the capacitor 513 is not necessarily provided, the influence of noise of the transistor 511 can be suppressed by providing the capacitor 513.

なお、本実施の形態における表示装置の表示方式としては、例えばTN(Twisted
Nematic)モード、IPS(In−Plane−Switching)モード、
FFS(Fringe Field Switching)モード、MVA(Multi
−domain Vertical Alignment)モード、PVA(Patte
rned Vertical Alignment)、ASM(Axially Sym
metric aligned Micro−cell)モード、OCB(Optica
l Compensated Birefringence)モード、FLC(Ferr
oelectric Liquid Crystal)モード、AFLC(AntiFe
rroelectric Liquid Crystal)などを用いることができる。
As a display method of the display device in this embodiment, for example, TN (Twisted)
Nematic) mode, IPS (In-Plane-Switching) mode,
FFS (Fringe Field Switching) mode, MVA (Multi
-Domain Vertical Alignment) mode, PVA (Patterte
rned Vertical Alignment), ASM (Axial Sym)
Metric aligned Micro-cell) mode, OCB (Optica)
l Compensated Birefringence) mode, FLC (Ferr
oleic Liquid Crystal) mode, AFLC (AntiFe
(roelectric Liquid Crystal) can be used.

また、本実施の形態における表示装置に配向膜を用いないブルー相を示す液晶を用いても
よい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステ
リック相から等方相へ転移する直前に発現する相である。ブルー相は、狭い温度範囲でし
か発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液
晶組成物を用い、該液晶組成物を液晶層508に用いる。ブルー相を示す液晶とカイラル
剤とを含む液晶組成物は、応答速度が10μs〜100μsと短く、光学的等方性である
ため配向処理が不要であり、視野角依存性が小さい。
Alternatively, liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used for the display device in this embodiment. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with 5% by weight or more of a chiral agent is used to improve the temperature range, and the liquid crystal composition is used for the liquid crystal layer 508. A liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent has a response speed as short as 10 μs to 100 μs and is optically isotropic, so that alignment treatment is unnecessary and viewing angle dependency is small.

次に図14に示す画素の動作について説明する。 Next, the operation of the pixel shown in FIG. 14 will be described.

まずデータが書き込まれる画素が選択され、選択された画素は、走査線521から入力さ
れる信号によりトランジスタ511がオン状態になる。
First, a pixel to which data is written is selected. In the selected pixel, the transistor 511 is turned on by a signal input from the scan line 521.

このとき信号線522からのデータ信号がトランジスタ511を介して入力され、液晶素
子512の第1端子の電位はデータ信号の電位となり、液晶素子512は第1端子と第2
端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線52
1から入力される信号によりトランジスタ511がオフ状態になり、液晶素子512は表
示期間の間設定された透過率を維持し、表示状態となる。上記動作を走査線521毎に順
次行い、すべての画素において上記動作が行われる。以上が画素の動作である。
At this time, a data signal from the signal line 522 is input through the transistor 511, the potential of the first terminal of the liquid crystal element 512 becomes the potential of the data signal, and the liquid crystal element 512 has the first terminal and the second terminal.
The transmittance is set according to the voltage applied between the terminals. After data writing, the scanning line 52
The transistor 511 is turned off by a signal input from 1, and the liquid crystal element 512 maintains the transmittance set for the display period and enters the display state. The above operation is sequentially performed for each scanning line 521, and the above operation is performed in all the pixels. The above is the operation of the pixel.

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を1フレームおきに行う、いわゆる黒挿入と呼ばれる駆動技術がある。
In moving image display of a liquid crystal display device, there is a problem that an afterimage is generated or a moving image is blurred because the response of the liquid crystal molecules themselves is slow. In order to improve the moving image characteristics of the liquid crystal display device, there is a driving technique called black insertion, in which full black display is performed every other frame.

また、通常の垂直周期を1.5倍もしくは2倍以上にすることで応答速度を改善する倍速
駆動と呼ばれる駆動技術もある。
There is also a driving technique called double speed driving that improves the response speed by increasing the normal vertical period by 1.5 times or more.

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED(発光
ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して
複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLE
Dの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
In addition, in order to improve the moving image characteristics of the liquid crystal display device, a surface light source is configured using a plurality of LED (light emitting diode) light sources or a plurality of EL light sources as a backlight, and each light source constituting the surface light source is independent. There is also a driving technique that performs intermittent lighting driving within one frame period. As the surface light source, three or more kinds of LEDs may be used, or white light emitting LEDs may be used. Since a plurality of LEDs can be controlled independently, the LE is matched to the optical modulation switching timing of the liquid crystal layer.
The light emission timing of D can also be synchronized. Since this driving technique can partially turn off the LED, an effect of reducing power consumption can be achieved particularly in the case of video display in which the ratio of the black display area occupying one screen is large.

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
By combining these driving techniques, the display characteristics such as the moving picture characteristics of the liquid crystal display device can be improved as compared with the related art.

図4乃至図9に示す作製工程により作製された画素を画素部に有する表示装置は、半導体
膜が透光性を有するため、成膜後に分離して複数の半導体層のアイランドを形成すること
なく、該半導体膜をトランジスタのチャネル形成層や容量素子の誘電体層として用いるこ
とができ、作製工程数を削減することができ、また、作製コストを削減することができる
In the display device including the pixel manufactured in the manufacturing process illustrated in FIGS. 4 to 9 in the pixel portion, the semiconductor film has a light-transmitting property, so that an island of a plurality of semiconductor layers is not formed by separation after the film formation. The semiconductor film can be used as a channel formation layer of a transistor or a dielectric layer of a capacitor, so that the number of manufacturing steps can be reduced and manufacturing cost can be reduced.

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態5)
本実施の形態では、上記実施の形態3または実施の形態4に示す構成の画素の適用が可能
な表示装置について説明する。
(Embodiment 5)
In this embodiment, a display device to which the pixel having the structure described in Embodiment 3 or 4 can be applied will be described.

本実施の形態における表示装置の画素の構成について図15を用いて説明する。図15は
本実施の形態における表示装置の構成例を示すブロック図である。
A structure of a pixel of the display device in this embodiment will be described with reference to FIGS. FIG. 15 is a block diagram illustrating a configuration example of the display device in this embodiment.

図15に示す表示装置は、画素部601と、走査線駆動回路602と、信号線駆動回路6
03と、を有する。
The display device illustrated in FIG. 15 includes a pixel portion 601, a scan line driver circuit 602, and a signal line driver circuit 6.
03.

画素部601は、複数の画素604を有するドットマトリクス構造であり、具体的には、
複数の画素604は、行列方向に複数配置されている。それぞれの画素604は走査線を
介して走査線駆動回路602に電気的に接続され、信号線を介して信号線駆動回路603
に電気的に接続される。なお、図15において、走査線及び信号線については便宜のため
省略する。
The pixel portion 601 has a dot matrix structure having a plurality of pixels 604. Specifically,
A plurality of pixels 604 are arranged in the matrix direction. Each pixel 604 is electrically connected to the scan line driver circuit 602 through the scan line, and the signal line driver circuit 603 through the signal line.
Is electrically connected. Note that in FIG. 15, scanning lines and signal lines are omitted for convenience.

走査線駆動回路602は、データ信号を入力する画素604を選択する回路であり、走査
線を介して選択信号を画素604に出力する。
The scan line driver circuit 602 is a circuit that selects a pixel 604 to which a data signal is input, and outputs a selection signal to the pixel 604 through the scan line.

信号線駆動回路603は、画素604に書き込むデータを信号として出力する回路であり
、信号線を介して走査線駆動回路602により選択された画素604に画素データを信号
として出力する。
The signal line driver circuit 603 is a circuit that outputs data to be written to the pixel 604 as a signal, and outputs pixel data as a signal to the pixel 604 selected by the scanning line driver circuit 602 via the signal line.

画素604としては、例えば上記実施の形態3または実施の形態4に示す構成の表示装置
の画素のいずれかを適宜用いることができる。
As the pixel 604, for example, any of the pixels of the display device having the structure described in Embodiment 3 or Embodiment 4 can be used as appropriate.

次に走査線駆動回路602及び信号線駆動回路603の構成例について図16を用いて説
明する。図16は駆動回路の構成を示すブロック図であり、図16(A)は走査線駆動回
路の構成を示すブロック図であり、図16(B)は信号線駆動回路の構成を示すブロック
図である。
Next, structural examples of the scan line driver circuit 602 and the signal line driver circuit 603 are described with reference to FIGS. FIG. 16 is a block diagram illustrating a structure of a driver circuit, FIG. 16A is a block diagram illustrating a structure of a scanning line driver circuit, and FIG. 16B is a block diagram illustrating a structure of a signal line driver circuit. is there.

まず走査線駆動回路602は、図16(A)に示すように、シフトレジスタ610と、レ
ベルシフタ611と、バッファ回路612と、を有する。
First, the scan line driver circuit 602 includes a shift register 610, a level shifter 611, and a buffer circuit 612 as illustrated in FIG.

シフトレジスタ610は、複数段の順序論理回路を用いて構成される。シフトレジスタ6
10は、ゲートスタートパルス(GSP)信号、ゲートクロック信号(GCK)などの信
号が入力され、各順序論理回路において順次選択信号を出力する。
The shift register 610 is configured using a plurality of sequential logic circuits. Shift register 6
10 receives a signal such as a gate start pulse (GSP) signal and a gate clock signal (GCK), and sequentially outputs a selection signal in each sequential logic circuit.

また、信号線駆動回路603は、図16(B)に示すように、シフトレジスタ621と、
ラッチ回路622と、ラッチ回路623と、レベルシフタ624と、バッファ回路625
と、を有する。
In addition, as illustrated in FIG. 16B, the signal line driver circuit 603 includes a shift register 621,
Latch circuit 622, latch circuit 623, level shifter 624, and buffer circuit 625
And having.

シフトレジスタ621は、複数段の順序論理回路を用いて構成される。シフトレジスタ6
21は、ソーススタートパルス(SSP)信号、ソースクロック信号(SCK)などの信
号が入力され、各順序論理回路において順次選択信号を出力する。
The shift register 621 is formed using a plurality of sequential logic circuits. Shift register 6
21 receives a signal such as a source start pulse (SSP) signal and a source clock signal (SCK), and sequentially outputs a selection signal in each sequential logic circuit.

ラッチ回路622には映像データ(DATA)信号が入力される。 A video data (DATA) signal is input to the latch circuit 622.

バッファ回路625は、信号を増幅させる機能を有し、オペアンプなどを有する。 The buffer circuit 625 has a function of amplifying a signal and includes an operational amplifier and the like.

ラッチ回路623にはラッチ(LAT)信号を一時保持することができ、保持されたラッ
チ信号は一斉に図4における画素部601に出力される。これを線順次駆動と呼ぶ。その
ため、線順次駆動ではなく、点順次駆動を行う画素であれば、ラッチ回路623は不要と
することができる。
The latch circuit 623 can temporarily hold a latch (LAT) signal, and the held latch signals are output to the pixel portion 601 in FIG. 4 all at once. This is called line sequential driving. Therefore, the latch circuit 623 can be omitted if the pixel performs dot sequential driving instead of line sequential driving.

次に図15に示す表示装置の動作について説明する。 Next, the operation of the display device shown in FIG. 15 will be described.

まず走査線駆動回路602で走査線が選択され、選択された走査線に接続された画素60
4は、走査線駆動回路602から入力される信号により、信号線を介して信号線駆動回路
603からデータ信号が出力される。これにより画素604は、データの書き込みが行わ
れ表示状態になる。走査線駆動回路602により走査線が選択され、すべての画素604
においてデータ書き込みが行われる。以上が図15に示す表示装置の動作である。
First, a scanning line is selected by the scanning line driving circuit 602, and the pixel 60 connected to the selected scanning line.
4, a signal input from the scanning line driving circuit 602 outputs a data signal from the signal line driving circuit 603 via the signal line. Thus, the pixel 604 is in a display state in which data is written. A scanning line is selected by the scanning line driving circuit 602 and all the pixels 604 are selected.
Data writing is performed in step. The above is the operation of the display device illustrated in FIG.

さらに本実施の形態における表示装置の一形態として、発光パネルの外観及び断面につい
て、図17を用いて説明する。図17は、本実施の形態における発光パネルの構造例を示
す図であり、図17(A)は上面図であり、図17(B)は、図17(A)の線分H−I
における断面図に相当する。
Further, an appearance and a cross section of the light-emitting panel as one embodiment of the display device in this embodiment will be described with reference to FIGS. FIGS. 17A and 17B are diagrams illustrating a structure example of the light-emitting panel in this embodiment, FIG. 17A is a top view, and FIG. 17B is a line HI in FIG.
Corresponds to a cross-sectional view in FIG.

図17に示す発光パネルは、第1の基板6501上に画素部6502、信号線駆動回路6
503a、6503b、及び走査線駆動回路6504a、6504bを有し、画素部65
02、信号線駆動回路6503a、6503b、及び走査線駆動回路6504a、650
4bを囲むようにシール材6505が設けられている。画素部6502、信号線駆動回路
6503a、6503b、及び走査線駆動回路6504a、6504bの上に第2の基板
6506が設けられている。よって画素部6502、信号線駆動回路6503a、650
3b、及び走査線駆動回路6504a、6504bは、第1の基板6501とシール材6
505と第2の基板6506とによって、充填材6507と共に密封されている。このよ
うに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフ
ィルム、紫外線硬化樹脂フィルムなど)やカバー材でパッケージング(封入)することが
好ましい。
The light-emitting panel illustrated in FIG. 17 includes a pixel portion 6502 and a signal line driver circuit 6 over a first substrate 6501.
503a and 6503b and scanning line driver circuits 6504a and 6504b, and the pixel portion 65
02, signal line driver circuits 6503a and 6503b, and scanning line driver circuits 6504a and 650
A sealing material 6505 is provided so as to surround 4b. A second substrate 6506 is provided over the pixel portion 6502, the signal line driver circuits 6503a and 6503b, and the scan line driver circuits 6504a and 6504b. Therefore, the pixel portion 6502 and the signal line driver circuits 6503a and 650
3b and the scanning line driving circuits 6504a and 6504b are connected to the first substrate 6501 and the sealing material 6 respectively.
505 and the second substrate 6506 are sealed together with the filler 6507. Thus, it is preferable to package (enclose) with a protective film (bonded film, ultraviolet curable resin film, etc.) or a cover material that has high air tightness and little degassing so as not to be exposed to the outside air.

また第1の基板6501上に設けられた画素部6502、信号線駆動回路6503a、6
503b、及び走査線駆動回路6504a、6504bは、TFTを複数有しており、図
17(B)では、画素部6502に含まれるTFT6510と、信号線駆動回路6503
aに含まれるTFT6509とを例示している。画素部6502、信号線駆動回路650
3a、6503b、及び走査線駆動回路6504a、6504bのそれぞれが有するTF
Tは、例えば上記実施の形態に示すトランジスタのいずれかを適用することができる。図
17に示す半導体装置では、トランジスタの一例として図1(A)に示す構造を適用し、
具体的な説明については図1(A)の説明を適宜援用する。なお図17において、TFT
6509、6510はN型TFTである。
In addition, the pixel portion 6502 and the signal line driver circuits 6503a and 6503 provided over the first substrate 6501 are provided.
503b and the scan line driver circuits 6504a and 6504b each include a plurality of TFTs. In FIG. 17B, the TFT 6510 included in the pixel portion 6502 and the signal line driver circuit 6503 are included.
A TFT 6509 included in a is illustrated. Pixel portion 6502, signal line driver circuit 650
3a, 6503b, and TF included in each of the scanning line driving circuits 6504a, 6504b
For example, any of the transistors described in the above embodiments can be used as T. In the semiconductor device illustrated in FIG. 17, the structure illustrated in FIG. 1A is applied as an example of a transistor.
For specific description, the description of FIG. In FIG. 17, the TFT
Reference numerals 6509 and 6510 denote N-type TFTs.

また、図17に示す発光パネルは、TFTの表面凹凸を低減するため、及びTFTの信頼
性を向上させるため、TFTを保護層や平坦化絶縁膜として機能する絶縁層(絶縁層65
51、絶縁層6552)で覆う構成となっている。
In addition, the light-emitting panel shown in FIG. 17 has an insulating layer (insulating layer 65) that functions as a protective layer or a planarization insulating film in order to reduce the surface unevenness of the TFT and to improve the reliability of the TFT.
51, insulating layer 6552).

ここでは、保護層として積層構造の絶縁層6551を形成する。ここでは、絶縁層655
1の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護層として酸化珪素膜
を用いると、ソース電極及びドレイン電極として用いるアルミニウム膜のヒロック防止に
効果がある。
Here, an insulating layer 6551 having a stacked structure is formed as the protective layer. Here, the insulating layer 655
As the first layer, a silicon oxide film is formed by sputtering. Use of a silicon oxide film as the protective layer is effective in preventing hillocks in the aluminum film used as the source electrode and the drain electrode.

また、絶縁層6551の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護
層として窒化珪素膜を用いると、ナトリウムなどの可動イオンが半導体領域中に侵入する
ことを抑制し、TFTの電気特性が変化することを抑制することができる。
Further, as the second layer of the insulating layer 6551, a silicon nitride film is formed by a sputtering method. When a silicon nitride film is used as the protective layer, mobile ions such as sodium can be prevented from entering the semiconductor region, and the electrical characteristics of the TFT can be prevented from changing.

また、保護層を形成した後に、半導体層のアニール(250℃〜400℃)を行ってもよ
い。
Further, after forming the protective layer, the semiconductor layer may be annealed (250 ° C. to 400 ° C.).

また、平坦化絶縁膜として絶縁層6552を形成する。絶縁層6552としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料
)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)などを用
いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶
縁層6552を形成してもよい。
An insulating layer 6552 is formed as the planarization insulating film. As the insulating layer 6552, an organic material having heat resistance such as polyimide, acrylic, benzocyclobutene, polyamide, or epoxy can be used. In addition to the organic material, a low dielectric constant material (low-k material), a siloxane resin, PSG (phosphorus glass), BPSG (phosphorus boron glass), or the like can be used. Note that the insulating layer 6552 may be formed by stacking a plurality of insulating films formed using these materials.

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
Note that the siloxane-based resin is Si—O—S formed using a siloxane-based material as a starting material.
It corresponds to a resin containing i-bond. Siloxane resins may use organic groups (for example, alkyl groups and aryl groups) and fluoro groups as substituents. The organic group may have a fluoro group.

絶縁層6552の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷など)、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。材料液を用いて絶縁層6552を形成する場合
、ベークする工程で同時に、半導体層のアニール(300℃〜400℃)を行ってもよい
。絶縁層6552の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作
製することが可能となる。
There is no particular limitation on the formation method of the insulating layer 6552, and a sputtering method, an SOG method, spin coating, dip coating, spray coating, a droplet discharge method (such as an ink jet method, screen printing, or offset printing), doctor, and the like depending on the material. A knife, roll coater, curtain coater, knife coater, or the like can be used. In the case where the insulating layer 6552 is formed using a material solution, the semiconductor layer may be annealed (300 ° C. to 400 ° C.) at the same time as the baking step. By combining the baking process of the insulating layer 6552 and the annealing of the semiconductor layer, a display device can be efficiently manufactured.

またTFT6510上に発光素子6511が設けられる。発光素子6511は、TFT6
510のソース電極またはドレイン電極に電気的に接続され、画素電極である第1の電極
6517、電界発光層6512、第2の電極6513の積層構造により構成される。なお
発光素子6511は図17に示す構造に限定されず、本実施の形態の表示装置では、発光
素子6511の光を取り出す方向などに合わせて、発光素子6511の構造を適宜変える
ことができる。
A light emitting element 6511 is provided over the TFT 6510. The light emitting element 6511 is a TFT 6
510 is electrically connected to a source electrode or a drain electrode 510 and includes a stacked structure of a first electrode 6517, an electroluminescent layer 6512, and a second electrode 6513 which are pixel electrodes. Note that the light-emitting element 6511 is not limited to the structure illustrated in FIGS. 17A and 17B, and in the display device of this embodiment, the structure of the light-emitting element 6511 can be changed as appropriate depending on the direction in which the light from the light-emitting element 6511 is extracted.

隔壁6520は、第1の電極6517上に設けられ、さらに隔壁6520に設けられた開
口部を介して第1の電極6517に電気的に接続されるように電界発光層6512を有し
、電界発光層6512上に第2の電極6513を有する。隔壁6520としては、図8に
示す隔壁層408に適用可能な材料及び作製方法を適宜用いることができる。特に感光性
の材料を用い、第1の電極6517上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
A partition 6520 is provided over the first electrode 6517 and further includes an electroluminescent layer 6512 so as to be electrically connected to the first electrode 6517 through an opening provided in the partition 6520. A second electrode 6513 is provided over the layer 6512. As the partition wall 6520, a material and a manufacturing method which can be used for the partition layer 408 illustrated in FIG. 8 can be used as appropriate. In particular, a photosensitive material is preferably used so that an opening is formed over the first electrode 6517 so that the side wall of the opening has an inclined surface formed with a continuous curvature.

電界発光層6512としては、図9に示す電界発光層409に適用可能な材料及び作製方
法を用いることができる。また電界発光層6512は、単数の層で構成されていても、複
数の層が積層されるように構成されていても良い。
As the electroluminescent layer 6512, a material and a manufacturing method which can be applied to the electroluminescent layer 409 illustrated in FIGS. Further, the electroluminescent layer 6512 may be composed of a single layer or a plurality of layers.

また、図17に示す発光パネルにおいて、発光素子6511に酸素、水素、水分、二酸化
炭素などが侵入しないように、第2の電極6513及び隔壁6520上に保護層を形成し
てもよい。保護層としては、窒化珪素膜、窒化酸化珪素膜、DLC膜などを形成すること
ができる。
In the light-emitting panel illustrated in FIG. 17, a protective layer may be formed over the second electrode 6513 and the partition wall 6520 so that oxygen, hydrogen, moisture, carbon dioxide, or the like does not enter the light-emitting element 6511. As the protective layer, a silicon nitride film, a silicon nitride oxide film, a DLC film, or the like can be formed.

また、信号線駆動回路6503a、6503b、走査線駆動回路6504a、6504b
、または画素部6502に与えられる各種信号及び電位は、FPC6518a、6518
bから供給されている。
In addition, signal line driver circuits 6503a and 6503b, and scan line driver circuits 6504a and 6504b
Alternatively, various signals and potentials applied to the pixel portion 6502 are FPC 6518a and 6518.
b.

また図17に示す発光パネルでは、接続端子電極6515が、発光素子6511が有する
第1の電極6517と同じ導電膜から形成され、接続端子電極6516は、TFT650
9、6510が有するソース電極及びドレイン電極と同じ導電膜から形成される。
In the light-emitting panel illustrated in FIG. 17, the connection terminal electrode 6515 is formed using the same conductive film as the first electrode 6517 included in the light-emitting element 6511, and the connection terminal electrode 6516 includes the TFT 650.
9 and 6510 are formed of the same conductive film as the source and drain electrodes.

また、TFT6509、6510が有する半導体層6550は、分離することなく接続端
子電極6516上にも設けられており、シール材6505は少なくとも半導体層6550
を介して基板6501上に設けられ、接続端子電極6515は、半導体層6550を介し
て接続端子電極6516上に形成される。なお、図17に示す発光パネルでは、接続端子
電極6515を有する構造について説明したが、これに限定されず、本実施の形態の発光
パネルでは、TFT6509、6510が有する半導体層を接続端子電極として用いるこ
ともできる。このとき少なくとも接続端子電極となる半導体層の導電率は、接続端子電極
として機能することができる値に設定することが好ましい。
Further, the semiconductor layer 6550 included in the TFTs 6509 and 6510 is provided over the connection terminal electrode 6516 without being separated, and the sealant 6505 is at least the semiconductor layer 6550.
The connection terminal electrode 6515 is formed over the connection terminal electrode 6516 with the semiconductor layer 6550 interposed therebetween. Note that the structure including the connection terminal electrode 6515 is described in the light-emitting panel illustrated in FIG. 17; however, the present invention is not limited thereto, and the light-emitting panel of this embodiment uses a semiconductor layer included in the TFTs 6509 and 6510 as the connection terminal electrode. You can also. At this time, it is preferable to set the conductivity of at least the semiconductor layer to be the connection terminal electrode to a value that can function as the connection terminal electrode.

接続端子電極6515は、FPC6518aが有する端子と、異方性導電膜6519を介
して電気的に接続されている。
The connection terminal electrode 6515 is electrically connected to a terminal included in the FPC 6518a through an anisotropic conductive film 6519.

発光素子6511からの光の取り出し方向に位置する基板には透光性を有する基板として
は、第2の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板
、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
As a substrate having a light-transmitting property with respect to a substrate positioned in the light extraction direction from the light-emitting element 6511, the second substrate must be light-transmitting. In that case, a light-transmitting material such as a glass plate, a plastic plate, a polyester film, or an acrylic film is used.

また、充填材6507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。図17に示す表示装置では、一
例として充填材6507として窒素を用いる。
In addition to the inert gas such as nitrogen or argon, the filler 6507 can be an ultraviolet curable resin or a thermosetting resin, such as PVC (polyvinyl chloride), acrylic,
Polyimide, epoxy resin, silicone resin, PVB (polyvinyl butyral) or EV
A (ethylene vinyl acetate) can be used. In the display device illustrated in FIG. 17, as an example, nitrogen is used as the filler 6507.

また、必要であれば、発光素子6511の射出面に偏光板、または円偏光板(楕円偏光板
を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜
設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面
の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができ
る。
Further, if necessary, an optical film such as a polarizing plate, a circularly polarizing plate (including an elliptical polarizing plate), a retardation plate (λ / 4 plate, λ / 2 plate), a color filter, or the like on the emission surface of the light emitting element 6511 May be provided as appropriate. Further, an antireflection film may be provided on the polarizing plate or the circularly polarizing plate. For example, anti-glare treatment can be performed that diffuses reflected light due to surface irregularities and reduces reflection.

信号線駆動回路6503a、6503b、及び走査線駆動回路6504a、6504bは
、図17に示す構造に限定されず、本実施の形態の表示装置では、別途用意された基板上
に単結晶半導体膜または多結晶半導体膜によって形成された駆動回路を実装した構成とし
てもよい。また、信号線駆動回路6503a、6503bのみ、或いは信号線駆動回路6
503a、6503bの一部、または走査線駆動回路6504a、6504bのみ、或い
は走査線駆動回路6504a、6504bの一部のみを別途形成して実装しても良い。
The signal line driver circuits 6503a and 6503b and the scan line driver circuits 6504a and 6504b are not limited to the structure illustrated in FIGS. 17A and 17B, and in the display device of this embodiment, a single crystal semiconductor film or a multi-layer on a separately prepared substrate. A structure in which a driver circuit formed of a crystalline semiconductor film is mounted may be employed. Further, only the signal line driver circuits 6503a and 6503b, or the signal line driver circuit 6
A part of 503a and 6503b, only the scanning line driver circuits 6504a and 6504b, or only a part of the scanning line driver circuits 6504a and 6504b may be separately formed and mounted.

以上の工程により、信頼性の高い発光パネルを作製することができる。 Through the above process, a highly reliable light-emitting panel can be manufactured.

次に本実施の形態における表示装置の一形態として、液晶パネルの外観及び断面について
、図18を用いて説明する。図18は本実施の形態における液晶パネルの構造例を示す図
であり、図18(A1)(A2)は上面図であり、図18(B)は、図18(A1)(A
2)のM−Nにおける断面図である。
Next, as one mode of the display device in this embodiment, the appearance and a cross section of a liquid crystal panel will be described with reference to FIGS. 18A and 18B are diagrams illustrating a structure example of a liquid crystal panel in this embodiment. FIGS. 18A1 and 18A are top views, and FIG.
It is sectional drawing in MN of 2).

図18に示す液晶パネルは、第1の基板6001上に画素部6002と、信号線駆動回路
6003と、走査線駆動回路6004と、を有し、画素部6002、信号線駆動回路60
03、及び走査線駆動回路6004を囲むようにして、シール材6000及びシール材6
005が設けられている。また、画素部6002及び走査線駆動回路6004上に第2の
基板6006が設けられ、画素部6002と、走査線駆動回路6004とは、第1の基板
6001とシール材6000とシール材6005と第2の基板6006とによって、液晶
層6008と共に封止されている。TFT6010、6011、及び液晶素子6013を
有し、第1の基板6001上にTFT6010、6011、及び液晶素子6013が第1
の基板6001と第2の基板6006との間にシール材6000及びシール材6005に
よって封止されている。また、第1の基板6001上のシール材6000及びシール材6
005によって囲まれている領域とは異なる領域に、別途用意された基板上に信号線駆動
回路6003が実装されている。
The liquid crystal panel illustrated in FIG. 18 includes a pixel portion 6002, a signal line driver circuit 6003, and a scan line driver circuit 6004 over a first substrate 6001, and the pixel portion 6002 and the signal line driver circuit 60.
03 and the scanning line driving circuit 6004 so as to surround the sealing material 6000 and the sealing material 6
005 is provided. A second substrate 6006 is provided over the pixel portion 6002 and the scan line driver circuit 6004. The pixel portion 6002 and the scan line driver circuit 6004 include the first substrate 6001, the sealant 6000, the sealant 6005, and the first substrate. The second substrate 6006 is sealed together with the liquid crystal layer 6008. The TFTs 6010 and 6011 and the liquid crystal element 6013 are included.
The substrate 6001 and the second substrate 6006 are sealed with a sealant 6000 and a sealant 6005. Further, the sealing material 6000 and the sealing material 6 on the first substrate 6001 are used.
A signal line driver circuit 6003 is mounted on a separately prepared substrate in a region different from the region surrounded by 005.

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図18(A1)
は、COG方法により信号線駆動回路6003を実装する例であり、図18(A2)は、
TAB方法により信号線駆動回路6003を実装する例である。
Note that a connection method of a separately formed drive circuit is not particularly limited, and a COG method,
A wire bonding method, a TAB method, or the like can be used. FIG. 18 (A1)
Is an example of mounting the signal line driver circuit 6003 by the COG method, and FIG.
In this example, the signal line driver circuit 6003 is mounted by a TAB method.

また第1の基板6001上に設けられた画素部6002と、走査線駆動回路6004は、
TFTを複数有しており、図18(B)では、画素部6002に含まれるTFT6010
と、走査線駆動回路6004に含まれるTFT6011とを例示している。
In addition, the pixel portion 6002 provided over the first substrate 6001 and the scan line driver circuit 6004 include
A plurality of TFTs are provided. In FIG. 18B, the TFT 6010 included in the pixel portion 6002
And a TFT 6011 included in the scan line driver circuit 6004.

TFT6010、6011としては、上記実施の形態に示す構造のTFTのいずれかを適
用することができる。図18に示す液晶パネルでは、TFTの一例として図1(A)に示
す構造のTFTを適用する。また図18に示す液晶パネルにおいて、TFT6010、6
011はN型TFTとして説明する。
As the TFTs 6010 and 6011, any of the TFTs having the structure described in any of the above embodiments can be used. In the liquid crystal panel illustrated in FIG. 18, a TFT having the structure illustrated in FIG. 1A is used as an example of a TFT. In the liquid crystal panel shown in FIG.
011 is described as an N-type TFT.

また、液晶素子6013が有する画素電極6030は、TFT6010のソース電極また
はドレイン電極に電気的に接続されている。そして液晶素子6013の対向電極6031
は第2の基板6006上に形成されている。画素電極6030と対向電極6031と液晶
層6008とが重なっている部分が、液晶素子6013に相当する。なお、画素電極60
30、対向電極6031はそれぞれ配向膜として機能する絶縁層6032、6033が設
けられ、絶縁層6032、6033を介して液晶層6008を挟持している。
In addition, the pixel electrode 6030 included in the liquid crystal element 6013 is electrically connected to the source electrode or the drain electrode of the TFT 6010. Then, the counter electrode 6031 of the liquid crystal element 6013 is used.
Is formed on the second substrate 6006. A portion where the pixel electrode 6030, the counter electrode 6031, and the liquid crystal layer 6008 overlap corresponds to the liquid crystal element 6013. The pixel electrode 60
30 and the counter electrode 6031 are provided with insulating layers 6032 and 6033 each functioning as an alignment film, and a liquid crystal layer 6008 is sandwiched between the insulating layers 6032 and 6033.

なお、第1の基板6001、第2の基板6006としては、図1に示す基板100に適用
可能な基板を適宜用いることができる。
Note that as the first substrate 6001 and the second substrate 6006, substrates applicable to the substrate 100 illustrated in FIG. 1 can be used as appropriate.

またスペーサ6035は、絶縁膜を選択的にエッチングすることで得られる柱状の隔壁で
あり、画素電極6030と対向電極6031との間の距離(セルギャップ)を制御するた
めに設けられている。なお球状のスペーサを用いても良い。また、対向電極6031は、
TFT6010と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部
を用いて、一対の基板間に配置される導電性粒子を介して対向電極6031と共通電位線
とを電気的に接続することができる。なお、導電性粒子はシール材6005に含有させる
The spacer 6035 is a columnar partition wall obtained by selectively etching the insulating film, and is provided to control the distance (cell gap) between the pixel electrode 6030 and the counter electrode 6031. A spherical spacer may be used. The counter electrode 6031 is
The TFT 6010 is electrically connected to a common potential line provided on the same substrate. With the use of the common connection portion, the counter electrode 6031 and the common potential line can be electrically connected to each other through conductive particles disposed between the pair of substrates. Note that the conductive particles are included in the sealant 6005.

なお図18に示す液晶パネルは、透過型液晶表示パネルの例であるが、これに限定されず
、本実施の形態の液晶表示パネルは、反射型液晶表示パネルまたは半透過型液晶表示パネ
ルとすることもできる。
Note that the liquid crystal panel illustrated in FIG. 18 is an example of a transmissive liquid crystal display panel, but is not limited thereto, and the liquid crystal display panel of this embodiment is a reflective liquid crystal display panel or a transflective liquid crystal display panel. You can also.

また、本実施の形態の液晶表示パネルは、基板の外側(視認側)に偏光板を設け、内側に
着色層、表示素子に用いる電極という順に設ける構成、または基板の内側に偏光板を設け
る構成にすることができる。また、偏光板と着色層の積層構造も偏光板及び着色層の材料
や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する
遮光膜を設けてもよい。
In the liquid crystal display panel of this embodiment, a polarizing plate is provided on the outer side (viewing side) of the substrate, a colored layer is provided on the inner side, and an electrode used for the display element is provided in this order, or a polarizing plate is provided on the inner side of the substrate. Can be. In addition, the stacked structure of the polarizing plate and the colored layer may be set as appropriate depending on the material and manufacturing process conditions of the polarizing plate and the colored layer. Further, a light shielding film functioning as a black matrix may be provided.

また、図18に示す液晶表示パネルは、TFTの表面凹凸を低減するため、及びTFTの
信頼性を向上させるため、TFTを保護層や平坦化絶縁膜として機能する絶縁層(絶縁層
6020、絶縁層6021)で覆う構成となっている。
In addition, the liquid crystal display panel illustrated in FIG. 18 has an insulating layer (an insulating layer 6020, an insulating layer) that functions as a protective layer or a planarization insulating film in order to reduce the surface unevenness of the TFT and improve the reliability of the TFT. The layer 6021) is covered.

ここでは、保護層として積層構造の絶縁層6020を形成する。ここでは、絶縁層602
0の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護層として酸化珪素膜
を用いると、ソース電極及びドレイン電極として用いるアルミニウム膜のヒロック防止に
効果がある。
Here, an insulating layer 6020 having a stacked structure is formed as the protective layer. Here, the insulating layer 602
As the first layer, a silicon oxide film is formed by sputtering. Use of a silicon oxide film as the protective layer is effective in preventing hillocks in the aluminum film used as the source electrode and the drain electrode.

また、絶縁層6020の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護
層として窒化珪素膜を用いると、ナトリウムなどの可動イオンが半導体領域中に侵入して
、TFTの電気特性を変化させることを抑制することができる。
Further, as the second layer of the insulating layer 6020, a silicon nitride film is formed by a sputtering method. When a silicon nitride film is used as the protective layer, it is possible to prevent mobile ions such as sodium from entering the semiconductor region and changing the electrical characteristics of the TFT.

また、保護層を形成した後に、半導体層のアニール(250℃〜400℃)を行ってもよ
い。
Further, after forming the protective layer, the semiconductor layer may be annealed (250 ° C. to 400 ° C.).

また、平坦化絶縁膜として絶縁層6021を形成する。絶縁層6021としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料
)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)などを用
いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶
縁層6021を形成してもよい。
In addition, an insulating layer 6021 is formed as the planarization insulating film. As the insulating layer 6021, an organic material having heat resistance such as polyimide, acrylic, benzocyclobutene, polyamide, or epoxy can be used. In addition to the organic material, a low dielectric constant material (low-k material), a siloxane resin, PSG (phosphorus glass), BPSG (phosphorus boron glass), or the like can be used. Note that the insulating layer 6021 may be formed by stacking a plurality of insulating films formed using these materials.

なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−
Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアル
キル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
Note that the siloxane-based resin is a Si—O— formed using a siloxane-based material as a starting material.
It corresponds to a resin containing Si bonds. Siloxane resins may use organic groups (for example, alkyl groups and aryl groups) and fluoro groups as substituents. The organic group may have a fluoro group.

絶縁層6021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷など)、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。絶縁層6021を材料液を用いて形成する場合
、ベークする工程で同時に、半導体層のアニール(300℃〜400℃)を行ってもよい
。絶縁層6021の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作
製することが可能となる。
The formation method of the insulating layer 6021 is not particularly limited, and depending on the material, a sputtering method, an SOG method, spin coating, dipping, spray coating, a droplet discharge method (inkjet method, screen printing, offset printing, etc.), doctor A knife, roll coater, curtain coater, knife coater, or the like can be used. In the case where the insulating layer 6021 is formed using a material solution, the semiconductor layer may be annealed (300 ° C. to 400 ° C.) at the same time as the baking step. By combining the baking process of the insulating layer 6021 and the annealing of the semiconductor layer, a display device can be efficiently manufactured.

画素電極6030、対向電極6031は、例えば酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて形成
することができる。
The pixel electrode 6030 and the counter electrode 6031 include, for example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium tin oxide, indium Zinc oxide,
It can be formed using a light-transmitting conductive material such as indium tin oxide to which silicon oxide is added.

また、画素電極6030、対向電極6031は、導電性高分子(導電性ポリマーともいう
)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画
素電極は、シート抵抗が10000Ω/以下、波長550nmにおける透光率が70%以
上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1
Ω・cm以下であることが好ましい。
The pixel electrode 6030 and the counter electrode 6031 can be formed using a conductive composition containing a conductive high molecule (also referred to as a conductive polymer). The pixel electrode formed using the conductive composition preferably has a sheet resistance of 10,000Ω / or less and a light transmittance of 70% or more at a wavelength of 550 nm. Further, the resistivity of the conductive polymer contained in the conductive composition is 0.1.
It is preferable that it is below Ω · cm.

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、もしくはこれらの2種以上の共重合体などがあげられる。
As the conductive polymer, a so-called π-electron conjugated conductive polymer can be used. For example, polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, or a copolymer of two or more kinds thereof can be given.

また別途形成された信号線駆動回路6003と、走査線駆動回路6004または画素部6
002に与えられる各種信号及び電位は、FPC6018から供給されている。
In addition, a separately formed signal line driver circuit 6003 and a scan line driver circuit 6004 or the pixel portion 6
Various signals and potentials applied to 002 are supplied from the FPC 6018.

また、接続端子電極6015が、液晶素子6013が有する画素電極6030と同じ導電
膜から形成され、端子電極6016は、TFT6010、6011のソース電極及びドレ
イン電極と同じ導電膜で形成されている。
In addition, the connection terminal electrode 6015 is formed using the same conductive film as the pixel electrode 6030 included in the liquid crystal element 6013, and the terminal electrode 6016 is formed using the same conductive film as the source and drain electrodes of the TFTs 6010 and 6011.

また、TFT6010、6011が有する半導体層6050は、分離することなく端子電
極6016上に設けられ、接続端子電極6015は、半導体層6050を介して端子電極
6016上に設けられ、シール材6000及びシール材6005は、少なくとも半導体層
6050を介して基板6001上に設けられる。なお、図18では、接続端子電極601
5を有する構造について説明したが、これに限定されず、本実施の形態の表示装置では、
半導体層6050を接続端子電極として用いることもできる。このとき少なくとも接続端
子電極となる半導体層6050の導電率は、接続端子電極として機能することができる値
に設定することが好ましい。
Further, the semiconductor layer 6050 included in the TFTs 6010 and 6011 is provided over the terminal electrode 6016 without being separated, and the connection terminal electrode 6015 is provided over the terminal electrode 6016 through the semiconductor layer 6050, and the sealing material 6000 and the sealing material 6005 is provided over the substrate 6001 with at least the semiconductor layer 6050 interposed therebetween. In FIG. 18, the connection terminal electrode 601 is used.
Although the structure having 5 is described, the present invention is not limited to this, and in the display device of this embodiment,
The semiconductor layer 6050 can also be used as a connection terminal electrode. At this time, the conductivity of at least the semiconductor layer 6050 serving as the connection terminal electrode is preferably set to a value that can function as the connection terminal electrode.

接続端子電極6015は、FPC6018が有する端子と、異方性導電膜6019を介し
て電気的に接続されている。
The connection terminal electrode 6015 is electrically connected to a terminal included in the FPC 6018 through an anisotropic conductive film 6019.

また図18に示す液晶パネルは、信号線駆動回路6003を別途形成し、第1の基板60
01に実装している構成であるが、これに限定されず、本実施の形態の液晶パネルは、走
査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動
回路の一部のみを別途形成して実装しても良い。
In the liquid crystal panel shown in FIG. 18, a signal line driver circuit 6003 is separately formed, and the first substrate 60 is formed.
However, the present invention is not limited to this, and the liquid crystal panel in this embodiment may be mounted with a scan line driver circuit formed separately, or a part of the signal line driver circuit or Only a part of the scanning line driving circuit may be separately formed and mounted.

図18に一例として挙げたように、本発明の一態様である半導体装置を適用した液晶パネ
ルを作製することができる。
As shown in FIG. 18 as an example, a liquid crystal panel to which the semiconductor device which is one embodiment of the present invention is applied can be manufactured.

さらに上記液晶パネルを用いた液晶表示モジュールの一例について図19を用いて説明す
る。
Further, an example of a liquid crystal display module using the liquid crystal panel will be described with reference to FIG.

図19は液晶表示モジュールの一例を示す図である。図19に示すように、TFT基板2
600と対向基板2601がシール材2602により固着され、その間にTFT等を含む
画素部2603、液晶層を含む表示素子2604、着色層2605、偏光板2606が設
けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、
RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられて
いる。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板260
7、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により
構成され、回路基板2612は、フレキシブル配線基板2609によりTFT基板260
0の配線回路部2608と接続され、コントロール回路や電源回路などの外部回路が組み
こまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
FIG. 19 shows an example of a liquid crystal display module. As shown in FIG. 19, the TFT substrate 2
600 and a counter substrate 2601 are fixed to each other by a sealant 2602, and a pixel portion 2603 including a TFT and the like, a display element 2604 including a liquid crystal layer, a coloring layer 2605, and a polarizing plate 2606 are provided therebetween to form a display region. The colored layer 2605 is necessary for color display.
In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. A polarizing plate 2606 and a polarizing plate 260 are provided outside the TFT substrate 2600 and the counter substrate 2601.
7. A diffusion plate 2613 is provided. The light source is composed of a cold cathode tube 2610 and a reflection plate 2611, and the circuit board 2612 is a TFT substrate 260 by a flexible wiring board 2609.
0 is connected to the wiring circuit portion 2608, and external circuits such as a control circuit and a power supply circuit are incorporated. Moreover, you may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer.

以上のように、本実施の形態の液晶パネルを用いて液晶表示モジュールを構成することが
できる。
As described above, a liquid crystal display module can be formed using the liquid crystal panel of this embodiment.

なお、本実施の形態の表示装置は、半導体膜を分離せずにTFTのチャネル形成層などに
用いる構成であるため、半導体膜を用いて例えば作製段階に意図せずに画素部など表示装
置内に蓄積される電荷を外部に逃がすこともできる。このとき半導体膜の抵抗値は、半導
体層によってトランジスタなどの複数の半導体素子同士が導通せず、且つ作製段階で蓄積
される電荷を逃がすことができる値に設定することが好ましい。また、表示装置内に蓄積
される電荷を外部に逃がすために半導体膜の一部の抵抗値を下げる、また、半導体層によ
ってトランジスタなどの複数の半導体素子同士が導通しないように、半導体膜の一部の抵
抗値を上げる処理を行うこともできる。
Note that the display device of this embodiment has a structure in which a semiconductor film is used for a channel formation layer or the like of a TFT without separating the semiconductor film; It is also possible to release the charge accumulated in the outside. At this time, the resistance value of the semiconductor film is preferably set to a value in which a plurality of semiconductor elements such as transistors are not electrically connected to each other by the semiconductor layer and the charge accumulated in the manufacturing stage can be released. In addition, in order to release charges accumulated in the display device to the outside, the resistance value of a part of the semiconductor film is lowered, and the semiconductor layer prevents a plurality of semiconductor elements such as transistors from conducting to each other. A process of increasing the resistance value of the part can also be performed.

なお、本実施の形態は、他の実施の形態と、適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態6)
本実施の形態では、本発明の一態様である表示装置の一例として電子ペーパについて説明
する。
(Embodiment 6)
In this embodiment, electronic paper is described as an example of a display device which is one embodiment of the present invention.

本発明の一態様である半導体装置は、電子ペーパに用いることもできる。電子ペーパは、
電気泳動表示装置(電気泳動ディスプレイともいう)とも呼ばれており、紙と同じ読みや
すさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有
している。
The semiconductor device which is one embodiment of the present invention can also be used for electronic paper. Electronic paper
It is also called an electrophoretic display device (also referred to as an electrophoretic display), and has the same readability as paper, low power consumption compared to other display devices, and a thin and light shape. .

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
The electrophoretic display can be considered in various forms, and a plurality of microcapsules including first particles having a positive charge and second particles having a negative charge are dispersed in a solvent or a solute. In other words, by applying an electric field to the microcapsules, the particles in the microcapsules are moved in opposite directions to display only the color of the particles assembled on one side. Note that the first particle or the second particle contains a dye and does not move in the absence of an electric field. In addition, the color of the first particles and the color of the second particles are different (including colorless).

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動現象を利用したディスプレイである。電気泳動ディスプレイは、液晶表
示装置に必要な偏光板、対向基板も必要なく、厚さや重さが低減する。
In this way, the electrophoretic display moves a substance having a high dielectric constant to a high electric field region.
This is a display that utilizes a so-called dielectrophoresis phenomenon. The electrophoretic display does not require a polarizing plate and a counter substrate necessary for a liquid crystal display device, and the thickness and weight are reduced.

上記マイクロカプセルを溶媒中に分散させたものは、電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
What the above microcapsules are dispersed in a solvent is called electronic ink,
This electronic ink can be printed on the surface of glass, plastic, cloth, paper and the like. Color display is also possible by using particles having color filters or pigments.

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。
In addition, an active matrix display device can be completed by arranging a plurality of the above microcapsules so as to be appropriately sandwiched between two electrodes on an active matrix substrate, and display can be performed by applying an electric field to the microcapsules. it can.

なお、マイクロカプセル中の第1の粒子および第2の粒子としては、導電体材料、絶縁体
材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、
エレクトロクロミック材料、及び磁気泳動材料から選ばれた一種の材料、またはこれらの
複合材料を用いればよい。
Note that the first particles and the second particles in the microcapsule include a conductor material, an insulator material, a semiconductor material, a magnetic material, a liquid crystal material, a ferroelectric material, an electroluminescent material,
A kind of material selected from electrochromic materials and magnetophoretic materials, or a composite material thereof may be used.

次に本実施の形態における電子ペーパの構造について図20を用いて説明する。図20は
本実施の形態における電子ペーパの構造例を示す断面図である。
Next, the structure of electronic paper in this embodiment will be described with reference to FIG. FIG. 20 is a cross-sectional view showing an example of the structure of electronic paper in this embodiment.

図20に示す電子ペーパは、基板580上にTFT581と、TFT581上に積層して
設けられた絶縁層583、絶縁層584、及び絶縁層585と、絶縁層583乃至絶縁層
585、及びTFT581が有する半導体層582に設けられた開口部を介してTFT5
81のソース電極またはドレイン電極に接する電極587と、基板596に設けられた電
極588と、電極586及び電極588の間に黒色領域590a及び白色領域590bと
、周りに液体で満たされているキャビティ594を含む球形粒子589と、球形粒子58
9の周りに設けられた充填剤595と、を有する。
20 includes a TFT 581 over a substrate 580, an insulating layer 583, an insulating layer 584, and an insulating layer 585 which are stacked over the TFT 581, the insulating layers 583 to 585, and the TFT 581. TFT 5 through an opening provided in the semiconductor layer 582
81, an electrode 587 in contact with the source or drain electrode, an electrode 588 provided on the substrate 596, a black region 590a and a white region 590b between the electrode 586 and the electrode 588, and a cavity 594 filled with liquid around Spherical particles 589 including spherical particles 58
9 and a filler 595 provided around 9.

TFT581としては、本発明の一態様である半導体装置を用いることができる。図20
に示す電子ペーパでは、一例として図1(A)に示す構造の半導体装置を適用する場合に
ついて示す。
As the TFT 581, the semiconductor device which is one embodiment of the present invention can be used. FIG.
In the electronic paper shown in FIG. 1, a semiconductor device having a structure shown in FIG. 1A is applied as an example.

球形粒子589を用いた方式は、ツイストボール表示方式といい、ツイストボール表示方
式とは、表示素子に用いられる電極である第1の電極及び第2の電極の間に、白と黒に塗
り分けられた球形粒子を配置し、第1の電極及び第2の電極に電位差を生じさせ、球形粒
子の向きを制御することにより表示を行う方式である。
The method using the spherical particles 589 is called a twist ball display method, and the twist ball display method is divided into white and black between the first electrode and the second electrode which are electrodes used in the display element. In this method, the spherical particles are arranged, a potential difference is generated between the first electrode and the second electrode, and the orientation of the spherical particles is controlled.

また、球形素子の代わりに電気泳動素子を用いることも可能である。電気泳動素子として
は、例えば透明な液体と、正に帯電した白い微粒子と、負に帯電した黒い微粒子と、を封
入した直径10μm〜200μm程度のマイクロカプセルを用いることができる。球形素
子と同様に、第1の電極と第2の電極との間に設けられるマイクロカプセルは、第1の電
極と第2の電極によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に
移動する。これにより白または黒を表示することができる。この原理を応用した表示素子
が電気泳動表示素子である。電気泳動表示素子は、液晶表示素子に比べて反射率が高いた
め、補助ライトが不要である。また、電気泳動表示素子は、液晶表示素子に比べて消費電
力が小さく、薄暗い場所でも表示部を認識することが可能である。また、球形素子又は電
気泳動素子を用いた電気ペーパは、表示部に電源が供給されない場合であっても、一度表
示した像を保持することが可能であるため、電源供給部から電子ペーパを遠ざけた場合で
あっても、表示された像を保存しておくことが可能となる。
Further, instead of the spherical element, an electrophoretic element can be used. As the electrophoretic element, for example, a microcapsule having a diameter of about 10 μm to 200 μm in which transparent liquid, positively charged white fine particles, and negatively charged black fine particles are enclosed can be used. Similar to the spherical element, the microcapsule provided between the first electrode and the second electrode has white particles and black particles reversed when an electric field is applied by the first electrode and the second electrode. Move in the direction of. Thereby, white or black can be displayed. A display element applying this principle is an electrophoretic display element. Since the electrophoretic display element has a higher reflectance than the liquid crystal display element, an auxiliary light is unnecessary. In addition, the electrophoretic display element consumes less power than the liquid crystal display element and can recognize the display portion even in a dim place. In addition, since electric paper using a spherical element or an electrophoretic element can hold an image once displayed even when power is not supplied to the display portion, the electronic paper is kept away from the power supply portion. Even in such a case, the displayed image can be stored.

図20に一例として挙げたように、本発明の一態様である半導体装置は、本実施の形態に
おける電子ペーパのトランジスタに用いることができる。また表示部のトランジスタにも
本発明の一態様である半導体装置を適用することができるため、例えば同一基板に駆動回
路及び表示部を設けることもできる。
As shown in FIG. 20 as an example, the semiconductor device which is one embodiment of the present invention can be used for the transistor of the electronic paper in this embodiment. Further, since the semiconductor device which is one embodiment of the present invention can be applied to the transistor in the display portion, for example, a driver circuit and a display portion can be provided over the same substrate.

また、本実施の形態の電子ペーパは、半導体膜を分離せずにTFTのチャネル形成層など
に用いる構成であるため、半導体膜を用いて例えば作製段階で意図せずに表示部など表示
装置内に蓄積される電荷を外部に逃がすこともできる。このとき半導体膜の抵抗率は、半
導体層によってトランジスタなどの複数の半導体素子同士が導通せず、且つ作製段階で蓄
積される電荷を逃がすことができる値に設定することが好ましい。また、表示装置内に蓄
積される電荷を外部に逃がすために半導体膜の一部の抵抗値を下げる、また、半導体層に
よってトランジスタなどの複数の半導体素子同士が導通しないように、半導体膜の一部の
抵抗値を上げる処理を行うこともできる。
In addition, since the electronic paper in this embodiment is used for a TFT channel formation layer or the like without separating the semiconductor film, the semiconductor film is used in a display device such as a display unit without intention in the manufacturing stage. It is also possible to release the charge accumulated in the outside. At this time, it is preferable that the resistivity of the semiconductor film be set to a value at which a plurality of semiconductor elements such as transistors are not connected to each other by the semiconductor layer and charges accumulated in a manufacturing stage can be released. In addition, in order to release charges accumulated in the display device to the outside, the resistance value of a part of the semiconductor film is lowered, and the semiconductor layer prevents a plurality of semiconductor elements such as transistors from conducting to each other. A process of increasing the resistance value of the part can also be performed.

または上記電子ペーパは、情報を表示するものであればあらゆる分野の電子機器に用いる
ことが可能である。例えば、電子ペーパを用いて、電子書籍(電子ブック)、ポスター、
電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適
用することができる。電子機器の一例を図21に示す。図21は、電子書籍2700の一
例を示している。
Alternatively, the electronic paper can be used for electronic devices in various fields as long as they display information. For example, using electronic paper, electronic books (electronic books), posters,
It can be applied to in-car advertisements for vehicles such as trains and displays on various cards such as credit cards. An example of the electronic device is illustrated in FIG. FIG. 21 illustrates an example of an e-book reader 2700.

図21に示すように、電子書籍2700は、筐体2701および筐体2703の2つの筐
体で構成されている。筐体2701および筐体2703は、軸部2711により一体とさ
れており、該軸部2711を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことが可能となる。
As illustrated in FIG. 21, the electronic book 2700 includes two housings, a housing 2701 and a housing 2703. The housing 2701 and the housing 2703 are integrated with a shaft portion 2711 and can be opened / closed using the shaft portion 2711 as an axis. With such a configuration, an operation like a paper book can be performed.

筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、一続きの画像を表示する構成と
してもよいし、異なる画像を表示する構成としてもよい。異なる画像を表示する構成とす
ることで、例えば右側の表示部(図21では表示部2705)に文章を表示し、左側の表
示部(図21では表示部2707)に画像を表示することができる。
A display portion 2705 and a display portion 2707 are incorporated in the housing 2701 and the housing 2703, respectively. The display portion 2705 and the display portion 2707 may be configured to display a series of images or may be configured to display different images. By adopting a configuration in which different images are displayed, for example, a sentence can be displayed on the right display unit (display unit 2705 in FIG. 21) and an image can be displayed on the left display unit (display unit 2707 in FIG. 21). .

また、図21では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
FIG. 21 illustrates an example in which the housing 2701 is provided with an operation unit and the like. For example, the housing 2
701 includes a power source 2721, operation keys 2723, a speaker 2725, and the like. Pages can be turned with the operation keys 2723. Note that a keyboard, a pointing device, or the like may be provided on the same surface as the display portion of the housing. In addition, external connection terminals (earphone terminal, USB terminal, or AC adapter and USB
A terminal that can be connected to various cables such as a cable), a recording medium insertion portion, and the like. Further, the e-book reader 2700 may have a structure having a function as an electronic dictionary.

また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
Further, the e-book reader 2700 may have a configuration capable of transmitting and receiving information wirelessly. By radio
It is also possible to purchase desired book data from an electronic book server and download it.

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態7)
本実施の形態では、本発明の一態様である表示装置を表示部に備えた電子機器について説
明する。
(Embodiment 7)
In this embodiment, electronic devices each including the display device which is one embodiment of the present invention in a display portion will be described.

本発明の一態様である表示装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
The display device which is one embodiment of the present invention can be applied to various electronic devices (including game machines). Examples of the electronic device include a television device (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a mobile phone (also referred to as a mobile phone or a mobile phone device). ), Large game machines such as portable game machines, portable information terminals, sound reproducing devices, and pachinko machines.

図22(A)は、テレビジョン装置9600の一例を示している。テレビジョン装置96
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
が支持された構成を示している。
FIG. 22A illustrates an example of a television device 9600. Television device 96
00 includes a display portion 9603 incorporated in a housing 9601. Images can be displayed on the display portion 9603. Further, here, a housing 9601 is provided by a stand 9605.
Indicates a supported configuration.

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
The television device 9600 can be operated with an operation switch provided in the housing 9601 or a separate remote controller 9610. Channels and volume can be operated with operation keys 9609 provided in the remote controller 9610, and an image displayed on the display portion 9603 can be operated. The remote controller 9610 may be provided with a display portion 9607 for displaying information output from the remote controller 9610.

なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
Note that the television set 9600 is provided with a receiver, a modem, and the like. The receiver can receive general TV broadcasts, and can be connected one-way (sender to receiver) or two-way (sender to receiver) by connecting to a priority or wireless communication network via a modem. It is also possible to perform information communication between each other or between recipients).

図22(B)は、デジタルフォトフレーム9700の一例を示している。例えば、デジタ
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
FIG. 22B illustrates an example of a digital photo frame 9700. For example, a digital photo frame 9700 has a display portion 9703 incorporated in a housing 9701. The display portion 9703 can display various images. For example, by displaying image data captured by a digital camera or the like, the display portion 9703 can function in the same manner as a normal photo frame.

なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
Note that the digital photo frame 9700 includes an operation unit, an external connection terminal (USB terminal, US
A terminal that can be connected to various cables such as a B cable), a recording medium insertion portion, and the like. These configurations may be incorporated on the same surface as the display portion, but it is preferable to provide them on the side surface or the back surface because the design is improved. For example, a memory that stores image data captured by a digital camera can be inserted into the recording medium insertion unit of the digital photo frame to capture the image data, and the captured image data can be displayed on the display unit 9703.

また、デジタルフォトフレーム9700は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
Further, the digital photo frame 9700 may be configured to transmit and receive information wirelessly. A configuration may be employed in which desired image data is captured and displayed wirelessly.

図23(A)は、携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成
されており、連結部9893により、開閉可能になるように連結されている。筐体988
1には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれてい
る。また、図23(A)に示す携帯型遊技機は、スピーカ部9884、記録媒体挿入部9
886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、セン
サ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい、または赤外線を測定する機能を含むもの)、マイクロフォン9889)
などを備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくと
も表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすること
もできる。図23(A)に示す携帯型遊技機は、記録媒体に記録されているプログラムま
たはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って
情報を共有する機能を有する。なお、図23(A)に示す携帯型遊技機が有する機能はこ
れに限定されず、様々な機能を有することができる。
FIG. 23A illustrates a portable game machine including two housings, a housing 9881 and a housing 9891, which are connected with a joint portion 9893 so that the portable game machine can be opened or folded. Housing 988
1 includes a display portion 9882 and the housing 9891 includes a display portion 9883. Further, the portable game machine shown in FIG. 23A includes a speaker portion 9884 and a recording medium insertion portion 9.
886, LED lamp 9890, input means (operation key 9885, connection terminal 9887, sensor 9888 (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, Including functions for measuring time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared)), microphone 9889)
Etc. Needless to say, the configuration of the portable game machine is not limited to the above-described configuration, and may be any configuration as long as it includes at least a display device. The portable game machine shown in FIG. 23A reads out a program or data recorded in a recording medium and displays the program or data on a display unit, or performs wireless communication with another portable game machine to share information. It has a function. Note that the function of the portable game machine illustrated in FIG. 23A is not limited to this, and the portable game machine can have a variety of functions.

図23(B)は大型遊技機であるスロットマシン9900の一例を示している。スロット
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
FIG. 23B illustrates an example of a slot machine 9900 which is a large-sized game machine. In the slot machine 9900, a display portion 9903 is incorporated in a housing 9901. In addition, the slot machine 9900 includes operation means such as a start lever and a stop switch, a coin slot, a speaker, and the like. Needless to say, the configuration of the slot machine 9900 is not limited to that described above, and may be any configuration as long as it includes at least the display device according to the present invention.

図24(A)は、携帯電話機9000の一例を示している。携帯電話機9000は、筐体
9001に組み込まれた表示部9002の他、操作ボタン9003、外部接続ポート90
04、スピーカ9005、マイク9006などを備えている。
FIG. 24A illustrates an example of a mobile phone 9000. The cellular phone 9000 includes a display portion 9002 incorporated in a housing 9001, operation buttons 9003, an external connection port 90, and the like.
04, a speaker 9005, a microphone 9006, and the like.

図24(A)に示す携帯電話機9000は、表示部9002を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部9002を指などで触れて操作することにより行うことができる。
A cellular phone 9000 illustrated in FIG. 24A can input information by touching the display portion 9002 with a finger or the like. In addition, operations such as making a call or creating an e-mail can be performed by touching the display portion 9002 with a finger or the like.

表示部9002の画面は主として3つのモードがある。第1のモードは、画像の表示を主
とする表示モードであり、第2のモードは、文字などの情報の入力を主とする入力モード
である。第3のモードは表示モードと入力モードの2つのモードが混合した表示+入力モ
ードである。
There are mainly three screen modes of the display portion 9002. The first mode is a display mode mainly for displaying images, and the second mode is an input mode mainly for inputting information such as characters. The third mode is a display + input mode in which two modes of the display mode and the input mode are mixed.

例えば、電話を掛ける、或いはメールを作成する場合は、表示部9002を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部9002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
For example, when making a call or creating a mail, the display unit 9002 may be set to a character input mode mainly for inputting characters and an operation for inputting characters displayed on the screen may be performed. In this case, it is preferable to display a keyboard or number buttons on most of the screen of the display portion 9002.

また、携帯電話機9000内部に、ジャイロ、加速度センサなどの傾きを検出するセンサ
を有する検出装置を設けることで、携帯電話機9000の向き(縦か横か)を判断して、
表示部9002の画面表示を自動的に切り替えるようにすることができる。
In addition, by providing a detection device having a sensor for detecting the inclination, such as a gyroscope or an acceleration sensor, in the mobile phone 9000, the orientation (vertical or horizontal) of the mobile phone 9000 is determined.
The screen display of the display portion 9002 can be automatically switched.

また、画面モードの切り替えは、表示部9002を触れること、または筐体9001の操
作ボタン9003の操作により行われる。また、表示部9002に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
Further, the screen mode is switched by touching the display portion 9002 or operating the operation button 9003 of the housing 9001. Further, switching can be performed depending on the type of image displayed on the display portion 9002. For example, if the image signal to be displayed on the display unit is moving image data, the mode is switched to the display mode, and if it is text data, the mode is switched to the input mode.

また、入力モードにおいて、表示部9002の光センサで検出される信号を検知し、表示
部9002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
Further, in the input mode, a signal detected by the optical sensor of the display unit 9002 is detected, and when there is no input by a touch operation of the display unit 9002 for a certain period, the screen mode is switched from the input mode to the display mode. You may control.

表示部9002は、イメージセンサとして機能させることもできる。例えば、表示部90
02に掌や指を触れることで、掌紋、指紋などを撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセン
シング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
The display portion 9002 can also function as an image sensor. For example, the display unit 90
By touching 02 with a palm or a finger, an image of a palm print, a fingerprint, or the like can be captured to perform personal authentication. In addition, if a backlight that emits near-infrared light or a sensing light source that emits near-infrared light is used for the display portion, finger veins, palm veins, and the like can be imaged.

図24(B)も携帯電話機の一例である。図24(B)の携帯電話機は、筐体9411に
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有
する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能で
ある。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表
示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置
9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通
信または有線通信により画像または入力情報を授受することができ、それぞれ充電可能な
バッテリーを有する。
FIG. 24B is also an example of a mobile phone. A mobile phone in FIG. 24B includes a housing 9411, a display device 9410 including a display portion 9412 and operation buttons 9413, an operation button 9402, an external input terminal 9403, a microphone 9404, a speaker 9405, and the like. And a communication device 9400 including a light emitting unit 9406 that emits light when an incoming call is received. Therefore, the short axes of the display device 9410 and the communication device 9400 can be attached, or the long axes of the display device 9410 and the communication device 9400 can be attached. When only the display function is required, the display device 9410 can be detached from the communication device 9400 and the display device 9410 can be used alone. The communication device 9400 and the display device 9410 can exchange images or input information by wireless communication or wired communication, and each have a rechargeable battery.

上記に一例として挙げたように、本発明の一態様である表示装置は、様々な電子機器に適
用することができる。
As described above as an example, the display device which is one embodiment of the present invention can be applied to various electronic devices.

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.

100 基板
101 電極
102 絶縁層
103a 電極
103b 電極
104 半導体層
105a バッファ層
105b バッファ層
200 基板
201 トランジスタ
202 トランジスタ
204 半導体層
400 基板
402 絶縁層
404 半導体層
405 層間膜
408 隔壁層
409 電界発光層
410 導電層
411 導電層
412 遮蔽膜
421 トランジスタ
422 容量素子
423 トランジスタ
424 発光素子
451 トランジスタ
452 容量素子
453 トランジスタ
454 発光素子
461 走査線
462 信号線
500 基板
502 絶縁層
504 半導体層
505 層間膜
506 導電層
507 開口部
508 液晶層
509 導電層
510 基板
511 トランジスタ
512 液晶素子
513 容量素子
521 走査線
522 信号線
580 基板
581 TFT
582 半導体層
583 絶縁層
584 絶縁層
585 絶縁層
586 電極
587 電極
588 電極
589 球形粒子
594 キャビティ
595 充填剤
596 基板
601 画素部
602 走査線駆動回路
603 信号線駆動回路
604 画素
610 シフトレジスタ
611 レベルシフタ
612 バッファ回路
621 シフトレジスタ
622 ラッチ回路
623 ラッチ回路
624 レベルシフタ
625 バッファ回路
2012 絶縁層
2111 電極
2112 電極
2131a 電極
2131b 電極
2132a 電極
2132b 電極
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 下地膜
4011 導電層
4012 導電層
4021 開口部
4031 導電層
4032 導電層
4033 導電層
4034 導電層
4061 開口部
4062 開口部
4063 開口部
4071 導電層
4072 導電層
4081 開口部
5001 下地膜
5011 導電層
5012 導電層
5013 導電層
5014 導電層
5031 導電層
5032 導電層
5033 導電層
5062 導電層
5063 導電層
590a 黒色領域
590b 白色領域
6000 シール材
6001 基板
6002 画素部
6003 信号線駆動回路
6004 走査線駆動回路
6005 シール材
6006 基板
6008 液晶層
6010 TFT
6011 TFT
6013 液晶素子
6015 接続端子電極
6016 端子電極
6018 FPC
6019 異方性導電膜
6020 絶縁層
6021 絶縁層
6030 画素電極
6031 対向電極
6032 絶縁層
6035 スペーサ
6050 半導体層
6501 基板
6502 画素部
6503a 信号線駆動回路
6504a 走査線駆動回路
6518a FPC
6505 シール材
6506 基板
6507 充填材
6509 TFT
6510 TFT
6511 発光素子
6512 電界発光層
6513 電極
6515 接続端子電極
6516 接続端子電極
6517 電極
6519 異方性導電膜
6520 隔壁
6550 半導体層
6551 絶縁層
6552 絶縁層
9000 携帯電話機
9001 筐体
9002 表示部
9003 操作ボタン
9004 外部接続ポート
9005 スピーカ
9006 マイク
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
100 Substrate 101 Electrode 102 Insulating layer 103a Electrode 103b Electrode 104 Semiconductor layer 105a Buffer layer 105b Buffer layer 200 Substrate 201 Transistor 202 Transistor 204 Semiconductor layer 400 Substrate 402 Insulating layer 404 Semiconductor layer 405 Interlayer film 408 Partition layer 409 Electroluminescent layer 410 Conductive layer 411 Conductive layer 412 Shielding film 421 Transistor 422 Capacitor element 423 Transistor 424 Light emitting element 451 Transistor 452 Capacitor element 453 Transistor 454 Light emitting element 461 Scan line 462 Signal line 500 Substrate 502 Insulating layer 504 Semiconductor layer 505 Interlayer film 506 Conductive layer 507 Opening 508 Liquid crystal layer 509 Conductive layer 510 Substrate 511 Transistor 512 Liquid crystal element 513 Capacitance element 521 Scan line 522 Signal line 580 Substrate 581 TFT
582 Semiconductor layer 583 Insulating layer 584 Insulating layer 585 Insulating layer 586 Electrode 587 Electrode 588 Electrode 589 Spherical particle 594 Cavity 595 Filler 596 Substrate 601 Pixel portion 602 Scan line driver circuit 603 Signal line driver circuit 604 Pixel 610 Shift register 611 Level shifter 612 Buffer Circuit 621 Shift register 622 Latch circuit 623 Latch circuit 624 Level shifter 625 Buffer circuit 2012 Insulating layer 2111 Electrode 2112 Electrode 2131a Electrode 2131b Electrode 2132a Electrode 2132b Electrode 2600 TFT substrate 2601 Counter substrate 2602 Sealing material 2603 Pixel portion 2604 Display element 2605 Coloring layer 2606 Polarization Plate 2607 Polarizing plate 2608 Wiring circuit portion 2609 Flexible wiring board 2610 Cold cathode tube 2611 Reflecting plate 2612 Circuit board 2613 Diffusion plate 2700 Electronic book 2701 Case 2703 Case 2705 Display portion 2707 Display portion 2711 Shaft portion 2721 Power supply 2723 Operation key 2725 Speaker 4001 Base film 4011 Conductive layer 4012 Conductive layer 4021 Opening 4031 Conductive layer 4032 Conductive layer 4033 Conductive Layer 4034 conductive layer 4061 opening 4062 opening 4063 opening 4071 conductive layer 4072 conductive layer 4081 opening 5001 base film 5011 conductive layer 5012 conductive layer 5013 conductive layer 5014 conductive layer 5031 conductive layer 5032 conductive layer 5033 conductive layer 5062 conductive layer 5063 Conductive layer 590a Black region 590b White region 6000 Seal material 6001 Substrate 6002 Pixel portion 6003 Signal line driver circuit 6004 Scan line driver circuit 6005 Seal material 6006 Substrate 6008 Crystal layer 6010 TFT
6011 TFT
6013 Liquid crystal element 6015 Connection terminal electrode 6016 Terminal electrode 6018 FPC
6019 Anisotropic conductive film 6020 Insulating layer 6021 Insulating layer 6030 Pixel electrode 6031 Counter electrode 6032 Insulating layer 6035 Spacer 6050 Semiconductor layer 6501 Substrate 6502 Pixel portion 6503a Signal line driver circuit 6504a Scan line driver circuit 6518a FPC
6505 Sealing material 6506 Substrate 6507 Filling material 6509 TFT
6510 TFT
6511 Light-emitting element 6512 Electroluminescent layer 6513 Electrode 6515 Connection terminal electrode 6516 Connection terminal electrode 6517 Electrode 6519 Anisotropic conductive film 6520 Partition 6550 Semiconductor layer 6551 Insulation layer 6552 Insulation layer 9000 Mobile phone 9001 Case 9002 Display unit 9003 Operation button 9004 External Connection port 9005 Speaker 9006 Microphone 9400 Communication device 9401 Case 9402 Operation button 9403 External input terminal 9404 Microphone 9405 Speaker 9406 Light emitting portion 9410 Display device 9411 Case 9412 Display portion 9413 Operation button 9600 Television device 9601 Case 9603 Display portion 9605 Stand 9607 Display portion 9609 Operation key 9610 Remote controller 9700 Digital photo frame 9701 Housing 9703 Display portion 9881 Housing 9882 Display unit 9883 Display unit 9884 Speaker unit 9985 Operation key 9886 Recording medium insertion unit 9886 Connection terminal 9888 Sensor 9890 Microphone 9890 LED lamp 9891 Housing 9893 Connection unit 9900 Slot machine 9901 Housing 9903 Display unit

Claims (1)

基板上に、第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、を形成し、
前記基板、前記第1の導電層、前記第2の導電層、前記第3の導電層および前記第4の導電層上に、第1の絶縁層を形成し、
前記第1の絶縁層上に、第5の導電層、第6の導電層および第7の導電層を形成し、
前記第1の絶縁層、前記第5の導電層、前記第6の導電層および前記第7の導電層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に、第2の絶縁層を形成し、
前記第2の絶縁層上に、第8の導電層、第9の導電層および第10の導電層を形成する半導体装置の作製方法であって、
前記第5の導電層は、前記第1の導電層と重なる領域を有し、
前記第6の導電層は、前記第1の導電層と重なる領域および前記第2の導電層と重なる領域を有し、
前記第7の導電層は、前記第1の絶縁層に設けられた第1の開口部を介して前記第4の導電層と電気的に接続され、
前記第8の導電層は、前記酸化物半導体層に設けられた第2の開口部および前記第2の絶縁層に設けられた第3の開口部を介して前記第6の導電層と電気的に接続され、
前記第9の導電層は、前記酸化物半導体層に設けられた第4の開口部および前記第2の絶縁層に設けられた第5の開口部を介して前記第3の導電層と電気的に接続され、
前記第10の導電層は、前記酸化物半導体層に設けられた第6の開口部および前記第2の絶縁層に設けられた第7の開口部を介して前記第7の導電層と電気的に接続され、
前記第1の導電層は、トランジスタのゲート電極として機能する半導体装置の作製方法。
Forming a first conductive layer, a second conductive layer, a third conductive layer, and a fourth conductive layer on a substrate;
Forming a first insulating layer on the substrate, the first conductive layer, the second conductive layer, the third conductive layer, and the fourth conductive layer;
Forming a fifth conductive layer, a sixth conductive layer, and a seventh conductive layer on the first insulating layer;
Forming an oxide semiconductor layer over the first insulating layer, the fifth conductive layer, the sixth conductive layer, and the seventh conductive layer;
Forming a second insulating layer on the oxide semiconductor layer;
A method for manufacturing a semiconductor device, comprising: forming an eighth conductive layer, a ninth conductive layer, and a tenth conductive layer on the second insulating layer;
The fifth conductive layer has a region overlapping with the first conductive layer,
The sixth conductive layer has a region overlapping with the first conductive layer and a region overlapping with the second conductive layer,
The seventh conductive layer is electrically connected to the fourth conductive layer through a first opening provided in the first insulating layer,
The eighth conductive layer is electrically connected to the sixth conductive layer through a second opening provided in the oxide semiconductor layer and a third opening provided in the second insulating layer. Connected to
The ninth conductive layer is electrically connected to the third conductive layer through a fourth opening provided in the oxide semiconductor layer and a fifth opening provided in the second insulating layer. Connected to
The tenth conductive layer is electrically connected to the seventh conductive layer through a sixth opening provided in the oxide semiconductor layer and a seventh opening provided in the second insulating layer. Connected to
The method for manufacturing a semiconductor device in which the first conductive layer functions as a gate electrode of a transistor.
JP2015192460A 2008-12-26 2015-09-30 Method of manufacturing semiconductor device Withdrawn JP2016029727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015192460A JP2016029727A (en) 2008-12-26 2015-09-30 Method of manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008331761 2008-12-26
JP2008331761 2008-12-26
JP2015192460A JP2016029727A (en) 2008-12-26 2015-09-30 Method of manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014173408A Division JP2014241438A (en) 2008-12-26 2014-08-28 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017107314A Division JP2017194694A (en) 2008-12-26 2017-05-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2016029727A true JP2016029727A (en) 2016-03-03

Family

ID=42703189

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009291642A Expired - Fee Related JP5607349B2 (en) 2008-12-26 2009-12-24 Method for manufacturing semiconductor device
JP2014173408A Withdrawn JP2014241438A (en) 2008-12-26 2014-08-28 Manufacturing method of semiconductor device
JP2015192460A Withdrawn JP2016029727A (en) 2008-12-26 2015-09-30 Method of manufacturing semiconductor device
JP2017107314A Withdrawn JP2017194694A (en) 2008-12-26 2017-05-31 Semiconductor device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009291642A Expired - Fee Related JP5607349B2 (en) 2008-12-26 2009-12-24 Method for manufacturing semiconductor device
JP2014173408A Withdrawn JP2014241438A (en) 2008-12-26 2014-08-28 Manufacturing method of semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017107314A Withdrawn JP2017194694A (en) 2008-12-26 2017-05-31 Semiconductor device

Country Status (1)

Country Link
JP (4) JP5607349B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023148852A1 (en) * 2022-02-02 2023-08-10 シャープディスプレイテクノロジー株式会社 Display device and production method for display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064201A (en) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd Input-output device and driving method for input-output device
JP5679417B2 (en) * 2010-08-25 2015-03-04 富士フイルム株式会社 Manufacturing method of oxide semiconductor thin film, oxide semiconductor thin film manufactured by the manufacturing method, thin film transistor, and device including thin film transistor
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP6076038B2 (en) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP6033071B2 (en) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053067A (en) * 2000-01-01 2001-02-23 Hitachi Ltd Active matrix circuit board and its manufacture
JP2003167258A (en) * 2001-12-03 2003-06-13 Hitachi Ltd Liquid crystal display device
JP2006093656A (en) * 2004-09-22 2006-04-06 Lg Phillips Lcd Co Ltd Liquid crystal displaying apparatus using low molecular organic semiconductor material, and manufacturing method thereof
JP2007266252A (en) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd Thin film transistor and manufacturing method thereof
JP2008277370A (en) * 2007-04-26 2008-11-13 Sony Corp Semiconductor device and manufacturing method thereof, and display device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (en) * 1999-03-16 2000-09-29 Hitachi Ltd Semiconductor device, its manufacture and liquid crystal display device
GB2421115A (en) * 2004-12-09 2006-06-14 Seiko Epson Corp A self-aligning patterning method for use in the manufacture of a plurality of thin film transistors
WO2007023612A1 (en) * 2005-08-26 2007-03-01 Konica Minolta Holdings, Inc. Thin film transistor
JP4981282B2 (en) * 2005-09-06 2012-07-18 キヤノン株式会社 Thin film transistor manufacturing method
JP5078246B2 (en) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP4946286B2 (en) * 2006-09-11 2012-06-06 凸版印刷株式会社 Thin film transistor array, image display device using the same, and driving method thereof
JP2008235871A (en) * 2007-02-20 2008-10-02 Canon Inc Method for forming thin film transistor and display unit
JP5196870B2 (en) * 2007-05-23 2013-05-15 キヤノン株式会社 Electronic device using oxide semiconductor and method for manufacturing the same
JP5465825B2 (en) * 2007-03-26 2014-04-09 出光興産株式会社 Semiconductor device, semiconductor device manufacturing method, and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053067A (en) * 2000-01-01 2001-02-23 Hitachi Ltd Active matrix circuit board and its manufacture
JP2003167258A (en) * 2001-12-03 2003-06-13 Hitachi Ltd Liquid crystal display device
JP2006093656A (en) * 2004-09-22 2006-04-06 Lg Phillips Lcd Co Ltd Liquid crystal displaying apparatus using low molecular organic semiconductor material, and manufacturing method thereof
JP2007266252A (en) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd Thin film transistor and manufacturing method thereof
JP2008277370A (en) * 2007-04-26 2008-11-13 Sony Corp Semiconductor device and manufacturing method thereof, and display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023148852A1 (en) * 2022-02-02 2023-08-10 シャープディスプレイテクノロジー株式会社 Display device and production method for display device

Also Published As

Publication number Publication date
JP2010171411A (en) 2010-08-05
JP2017194694A (en) 2017-10-26
JP5607349B2 (en) 2014-10-15
JP2014241438A (en) 2014-12-25

Similar Documents

Publication Publication Date Title
JP6600761B1 (en) Display device
JP6946484B2 (en) Semiconductor devices and display devices
JP6317406B2 (en) Semiconductor device and display device
JP6258455B2 (en) Display device
JP6239683B2 (en) Display device
JP2022023881A (en) Display device
JP2022023094A (en) Semiconductor device
JP2022028702A (en) Display device
JP2017194694A (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170601