JP2016019442A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2016019442A JP2016019442A JP2014143003A JP2014143003A JP2016019442A JP 2016019442 A JP2016019442 A JP 2016019442A JP 2014143003 A JP2014143003 A JP 2014143003A JP 2014143003 A JP2014143003 A JP 2014143003A JP 2016019442 A JP2016019442 A JP 2016019442A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- arm switch
- sub
- time
- lower arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 7
- 230000007423 decrease Effects 0.000 claims abstract description 21
- 230000007704 transition Effects 0.000 claims description 146
- 230000005540 biological transmission Effects 0.000 claims description 71
- 239000003990 capacitor Substances 0.000 claims description 70
- 238000001514 detection method Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 6
- 230000002441 reversible effect Effects 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 19
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101150069031 CSN2 gene Proteins 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 101100426970 Caenorhabditis elegans ttr-1 gene Proteins 0.000 description 2
- 101100426971 Caenorhabditis elegans ttr-2 gene Proteins 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33573—Full-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
従来、下記特許文献１に見られるように、ソフトスイッチングを行うことができる３相インバータ回路が知られている。詳しくは、この回路では、３相インバータ回路を構成する各アームの中点に双方向スイッチを介して各相共通のコイルの第１端が接続されている。また、各アームには、直列接続されたスイッチを備える補助アームが並列接続されている。補助アームの中点には、上記コイルの第２端が接続されている。
Conventionally, as can be seen in
ここで、上記インバータ回路では、ソフトスイッチングを行うために、コイルに流れる電流を検出する電流センサが要求される。この場合、インバータ回路の部品数が増大することで、インバータ回路の体格やコストが増大する懸念がある。 Here, in the inverter circuit, in order to perform soft switching, a current sensor that detects a current flowing in the coil is required. In this case, there is a concern that the size and cost of the inverter circuit may increase due to an increase in the number of parts of the inverter circuit.
本発明は、体格やコストの増大を回避することができる電力変換装置を提供することを主たる目的とする。 The main object of the present invention is to provide a power converter that can avoid an increase in physique and cost.
以下、上記課題を解決するための手段、及びその作用効果について記載する。 Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.
本発明は、直流電源（１２）に並列接続された第１上アームスイッチ（ＳＸｐ）及び第１下アームスイッチ（ＳＸｎ）の直列接続体と、前記直流電源に並列接続された第２上アームスイッチ（ＳＹｐ）及び第２下アームスイッチ（ＳＹｎ）の直列接続体と、前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのそれぞれに逆並列に接続されたダイオード（ＤＸｐ，ＤＸｎ，ＤＹｐ，ＤＹｎ）と、前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのそれぞれに並列接続されたコンデンサ（１８ａ〜１８ｄ）と、前記第１上アームスイッチと前記第１下アームスイッチとを直列接続する第１電気経路に第１端が接続され、前記第２上アームスイッチと前記第２下アームスイッチとを直列接続する第２電気経路に第２端が接続されたメインコイル（１５ａ）と、前記第１電気経路及び前記第２電気経路のそれぞれに接続されたサブリアクトル（１３ｂ；１３ｃ；１３ｄ，１３ｅ）と、前記サブリアクトルに接続され、オン操作されることにより、前記ダイオードに流れる順方向電流を前記サブリアクトルに流して前記順方向電流を減少させて、かつ前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのうち、順方向電流が減少した前記ダイオードに逆並列に接続されたスイッチに流れる電流を増加可能なように設けられたサブスイッチ（Ｓｓ１，Ｓｓ２；Ｓｓα，Ｓｓβ；Ｓｓａ〜Ｓｓｄ）と、前記第１上アームスイッチ及び前記第２下アームスイッチの組と、前記第１下アームスイッチ及び前記第２上アームスイッチの組とを交互にオン操作するメイン操作手段と、前記第１上アームスイッチ及び前記第２下アームスイッチの組がオン操作される期間の途中から、前記第１下アームスイッチ及び前記第２上アームスイッチの組が次回オン操作される期間の途中までの期間において前記サブスイッチをオン操作する第１操作処理と、前記第１下アームスイッチ及び前記第２上アームスイッチの組がオン操作される期間の途中から、前記第１上アームスイッチ及び前記第２下アームスイッチの組が次回オン操作される期間の途中までの期間において前記サブスイッチをオン操作する第２操作処理とを行うサブ操作手段と、前記第１下アームスイッチ及び前記第２上アームスイッチのうち少なくとも一方を第１操作対象スイッチとし、前記メイン操作手段によって前記第１上アームスイッチ及び前記第２下アームスイッチがオフ操作に切り替えられてからの前記第１操作対象スイッチの端子間電圧の変化速度と相関を有する時間である第１遷移時間を検出する第１遷移時間検出手段（１６ｃ，１６ｄ，３０，３１；１６ｈ，１６ｌ，３０，３１）と、前記第１遷移時間検出手段によって検出された第１遷移時間を第１目標時間に制御すべく、前記第１操作処理による前記サブスイッチのオン操作時間を設定する第１設定手段（１６ｆ；１６ｊ，１６ｎ）と、前記第１上アームスイッチ及び前記第２下アームスイッチのうち少なくとも一方を第２操作対象スイッチとし、前記メイン操作手段によって前記第１下アームスイッチ及び前記第２上アームスイッチがオフ操作に切り替えられてからの前記第２操作対象スイッチの端子間電圧の変化速度と相関を有する時間である第２遷移時間を検出する第２遷移時間検出手段（１６ｂ，１６ｄ，３０，３１；１６ｈ，１６ｌ，３０，３１）と、前記第２遷移時間検出手段によって検出された第２遷移時間を第２目標時間に制御すべく、前記第２操作処理による前記サブスイッチのオン操作時間を設定する第２設定手段（１６ｆ；１６ｊ，１６ｎ）とを備えることを特徴とする。 The present invention includes a series connection body of a first upper arm switch (SXp) and a first lower arm switch (SXn) connected in parallel to a DC power source (12), and a second upper arm switch connected in parallel to the DC power source. (SYp) and a second lower arm switch (SYn) connected in series to the first upper arm switch, the first lower arm switch, the second upper arm switch, and the second lower arm switch A diode (DXp, DXn, DYp, DYn) connected in parallel and each of the first upper arm switch, the first lower arm switch, the second upper arm switch, and the second lower arm switch are connected in parallel. The first end is connected to the first electric path connecting the capacitors (18a to 18d), the first upper arm switch, and the first lower arm switch in series. And a main coil (15a) having a second end connected to a second electrical path that connects the second upper arm switch and the second lower arm switch in series, and the first electrical path and the second electrical path. A sub reactor (13b; 13c; 13d, 13e) connected to each of the paths, and connected to the sub reactor and turned on, thereby causing a forward current flowing through the diode to flow through the sub reactor and the forward direction. A direction current is decreased, and the first upper arm switch, the first lower arm switch, the second upper arm switch, and the second lower arm switch are antiparallel to the diode in which the forward current is decreased. Subswitches (Ss1, Ss2; Ssα, Ssβ; Ssa to Ssd) provided so as to increase the current flowing through the switch connected to Main operating means for alternately turning on the first upper arm switch and the second lower arm switch and the first lower arm switch and the second upper arm switch; and the first upper arm switch and the second upper arm switch. In the period from the middle of the period when the set of the arm switch and the second lower arm switch is turned on until the middle of the period when the set of the first lower arm switch and the second upper arm switch is turned on next time The first upper arm switch and the second lower arm switch from the middle of the first operation processing for turning on the sub switch and the period in which the set of the first lower arm switch and the second upper arm switch is turned on. Sub-operation means for performing a second operation process for turning on the sub-switch in a period until the middle of the period when the set of the next is turned on; At least one of the arm switch and the second upper arm switch is a first operation target switch, and the first upper arm switch and the second lower arm switch are switched off by the main operation means. First transition time detecting means (16c, 16d, 30, 31; 16h, 16l, 30, 31) for detecting a first transition time that is a time correlated with the change speed of the voltage between terminals of one operation target switch; In order to control the first transition time detected by the first transition time detection means to the first target time, first setting means (16f; 16j, 16j; 16j; 16n) and at least one of the first upper arm switch and the second lower arm switch as a second operation target switch, A second transition time which is a time correlated with the change speed of the voltage between the terminals of the second operation target switch after the first lower arm switch and the second upper arm switch are switched to the off operation by the in operation means. The second transition time detecting means (16b, 16d, 30, 31; 16h, 16l, 30, 31) for detecting the first transition time and the second transition time detected by the second transition time detecting means are controlled to the second target time. Preferably, the apparatus further comprises second setting means (16f; 16j, 16n) for setting an ON operation time of the sub switch by the second operation process.
上記発明では、極性を交互に反転させながらメインコイルへと矩形波電圧を出力するために、第１上アームスイッチ及び第２下アームスイッチの組と、第１下アームスイッチ及び第２上アームスイッチの組とが交互にオン操作される。 In the above invention, in order to output a rectangular wave voltage to the main coil while alternately inverting the polarities, the first upper arm switch and the second lower arm switch, the first lower arm switch, and the second upper arm switch Are turned on alternately.
ここで、第１下アームスイッチ及び第２上アームスイッチがオン操作に切り替えられる場合のスイッチング損失（ターンオン損失）を低減するためには、第１上アームスイッチ及び第２下アームスイッチがオフ操作に切り替えられた直後における第１下アームスイッチ及び第２上アームスイッチの端子間電圧が低い状態で、第１下アームスイッチ及び第２上アームスイッチをオン操作に切り替えることが要求される。このため、上記第１操作スイッチ（第１下アームスイッチ及び第２上アームスイッチのうち少なくとも一方）の端子間電圧を把握し、第１下アームスイッチ及び第２上アームスイッチのオン操作切り替え時に第１下アームスイッチ及び第２上アームスイッチの端子間電圧を低い状態とすることが必要となる。ここで、第１操作スイッチの端子間電圧の推移は、第１上アームスイッチ及び第２下アームスイッチがオフ操作に切り替えられた直後の第１上アームスイッチに並列接続されたコンデンサ、及び第２下アームスイッチに並列接続されたコンデンサの充電電流に応じて変化する。このため、上記充電電流と上記第１遷移時間とは相関を有することとなる。また、上記充電電流は、第１上アームスイッチ及び第２下アームスイッチのオン操作期間中におけるサブスイッチのオン操作時間が長いほど大きくなる。以上のことから、上記オン操作時間と第１遷移時間とを関係付けることができる。したがって、第１遷移時間が最適値に制御されるように上記オン操作時間を調整することにより、端子間電圧が低い状態で第１下アームスイッチ及び第２上アームスイッチをオン操作に切り替えることができる。この点に鑑み、上記発明では、第１遷移時間検出手段及び第１設定手段を備えた。 Here, in order to reduce the switching loss (turn-on loss) when the first lower arm switch and the second upper arm switch are turned on, the first upper arm switch and the second lower arm switch are turned off. It is required to switch the first lower arm switch and the second upper arm switch to the ON operation in a state where the voltage between the terminals of the first lower arm switch and the second upper arm switch is low immediately after the switching. For this reason, the voltage between the terminals of the first operation switch (at least one of the first lower arm switch and the second upper arm switch) is grasped, and the first operation switch is switched when the first lower arm switch and the second upper arm switch are turned on. It is necessary to make the voltage between the terminals of the 1 lower arm switch and the second upper arm switch low. Here, the transition of the voltage between the terminals of the first operation switch includes the capacitor connected in parallel to the first upper arm switch immediately after the first upper arm switch and the second lower arm switch are switched to the OFF operation, and the second It changes according to the charging current of the capacitor connected in parallel to the lower arm switch. For this reason, the charging current and the first transition time have a correlation. In addition, the charging current becomes larger as the ON operation time of the sub switch is longer during the ON operation period of the first upper arm switch and the second lower arm switch. From the above, the on-operation time and the first transition time can be related. Therefore, the first lower arm switch and the second upper arm switch can be switched to the on operation with the terminal voltage being low by adjusting the on operation time so that the first transition time is controlled to the optimum value. it can. In view of this point, the above invention includes the first transition time detecting means and the first setting means.
一方、第１上アームスイッチ及び第２下アームスイッチがオン操作に切り替えられる場合のスイッチング損失を低減するためには、第１下アームスイッチ及び第２上アームスイッチがオフ操作に切り替えられた直後における第１上アームスイッチ及び第２下アームスイッチの端子間電圧が低い状態で、第１上アームスイッチ及び第２下アームスイッチをオン操作に切り替えることが要求される。このため、上記第２操作スイッチ（第１上アームスイッチ及び第２下アームスイッチのうち少なくとも一方）の端子間電圧を把握し、第１上アームスイッチ及び第２下アームスイッチのオン操作切り替え時に第１上アームスイッチ及び第２下アームスイッチの端子間電圧を低い状態とすることが必要となる。ここで、第２操作スイッチの端子間電圧の推移は、第１下アームスイッチ及び第２上アームスイッチがオフ操作に切り替えられた直後の第１下アームスイッチに並列接続されたコンデンサ、及び第２上アームスイッチに並列接続されたコンデンサの充電電流に応じて変化する。このため、上記充電電流と上記第２遷移時間とは相関を有することとなる。また、上記充電電流は、第１下アームスイッチ及び第２上アームスイッチのオン操作期間中におけるサブスイッチのオン操作時間が長いほど大きくなる。以上のことから、上記オン操作時間と第２遷移時間とを関係付けることができる。したがって、第２遷移時間が最適値に制御されるように上記オン操作時間を調整することにより、端子間電圧が低い状態で第１上アームスイッチ及び第２下アームスイッチをオン操作に切り替えることができる。この点に鑑み、上記発明では、第２遷移時間検出手段及び第２設定手段を備えた。 On the other hand, in order to reduce the switching loss when the first upper arm switch and the second lower arm switch are switched to the on operation, immediately after the first lower arm switch and the second upper arm switch are switched to the off operation. It is required to switch the first upper arm switch and the second lower arm switch to the ON operation in a state where the voltage between the terminals of the first upper arm switch and the second lower arm switch is low. Therefore, the terminal voltage of the second operation switch (at least one of the first upper arm switch and the second lower arm switch) is grasped, and the first operation switch is switched on when the first upper arm switch and the second lower arm switch are turned on. It is necessary to make the voltage between the terminals of the 1 upper arm switch and the second lower arm switch low. Here, the transition of the voltage between the terminals of the second operation switch is as follows: the capacitor connected in parallel to the first lower arm switch immediately after the first lower arm switch and the second upper arm switch are switched to the OFF operation, and the second It changes according to the charging current of the capacitor connected in parallel to the upper arm switch. For this reason, the charging current and the second transition time have a correlation. In addition, the charging current increases as the ON operation time of the sub switch during the ON operation period of the first lower arm switch and the second upper arm switch increases. From the above, the on-operation time and the second transition time can be related. Therefore, the first upper arm switch and the second lower arm switch can be switched to the on operation with the terminal voltage being low by adjusting the on operation time so that the second transition time is controlled to the optimum value. it can. In view of this point, the above invention includes the second transition time detecting means and the second setting means.
このように、上記発明によれば、上記充電電流を検出する電流センサを備えることなく、第１上，下アームスイッチ及び第２上，下アームスイッチのそれぞれのターンオン損失を低減することができる。このため、電力変換装置の体格やコストの増大を回避することができる。 Thus, according to the above invention, the turn-on loss of each of the first upper and lower arm switches and the second upper and lower arm switches can be reduced without providing a current sensor for detecting the charging current. For this reason, the increase in the physique and cost of a power converter device can be avoided.
（第１実施形態）
以下、本発明にかかる電力変換装置を非接触給電システムに適用した第１実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a power conversion device according to the present invention is applied to a non-contact power feeding system will be described with reference to the drawings.
図１に示すように、非接触給電システムは、移動体である車両の外部（地上側）に設けられた送電システムＰＳと、車両に設けられた受電システムＰＲとを備えている。 As shown in FIG. 1, the non-contact power supply system includes a power transmission system PS provided outside (a ground side) of a vehicle that is a moving body, and a power reception system PR provided in the vehicle.
送電システムＰＳは、交流電源１０（系統電源）から出力された交流電圧が入力されるＰＦＣ回路１１、ＤＣＤＣコンバータ１２、インバータ１３、送電側フィルタ回路１４、及び送電パッド１５を備えている。ＰＦＣ回路１１は、入力された交流電圧を直流電圧に整流しつつ、入力電圧及び入力電流の力率改善を行う。ＰＦＣ回路１１は、例えば、ダイオードブリッジからなる全波整流回路と、非絶縁型の昇圧チョッパ回路とを備えている。ＤＣＤＣコンバータ１２は、ＰＦＣ回路１１から出力された直流電圧を所定の直流電圧に変換して出力する。ＤＣＤＣコンバータ１２は、例えば、非絶縁型の降圧チョッパ回路である。
The power transmission system PS includes a
インバータ１３は、電圧制御形のインバータである。詳しくは、インバータ１３は、第１上アームスイッチＳＸｐ及び第１下アームスイッチＳＸｎの直列接続体と、第２上アームスイッチＳＹｐ及び第２下アームスイッチＳＹｎの直列接続体と、入力電圧を平滑化するコンデンサ１３ａとを備えるフルブリッジインバータである。第１上アームスイッチＳＸｐには、第１上アームダイオードＤＸｐが逆並列に接続され、第１下アームスイッチＳＸｎには、第１下アームダイオードＤＸｎが逆並列に接続されている。第２上アームスイッチＳＹｐには、第２上アームダイオードＤＹｐが逆並列に接続され、第２下アームスイッチＳＹｎには、第２下アームダイオードＤＹｎが逆並列に接続されている。本実施形態では、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎとして、電圧制御形の半導体スイッチを用いており、具体的には、ＩＧＢＴを用いている。
The
第１上アームスイッチＳＸｐのコレクタには、インバータ１３の第１端子Ｔ１を介してＤＣＤＣコンバータ１２の正極側の出力端子が接続されている。第１上アームスイッチＳＸｐのエミッタには、第１下アームスイッチＳＸｎのコレクタが接続されている。第１下アームスイッチＳＸｎのエミッタには、インバータ１３の第２端子Ｔ２を介してＤＣＤＣコンバータ１２の負極側の出力端子が接続されている。第２上アームスイッチＳＹｐのコレクタには、インバータ１３の第１端子Ｔ１が接続され、第２上アームスイッチＳＹｐのエミッタには、第２下アームスイッチＳＹｎのコレクタが接続されている。第２下アームスイッチＳＹｎのエミッタには、インバータ１３の第２端子Ｔ２が接続されている。
The output terminal on the positive side of the
インバータ１３は、さらに、第１サブスイッチＳｓ１、第１サブダイオードＤｓ１、第２サブスイッチＳｓ２、第２サブダイオードＤｓ２、第１保護用ダイオードＤｐ１、第２保護用ダイオードＤｐ２、及びサブリアクトル１３ｂを備えている。本実施形態では、各サブスイッチＳｓ１，Ｓｓ２として、電圧制御形の半導体スイッチを用いており、具体的には、ＩＧＢＴを用いている。
The
第１サブスイッチＳｓ１には、第１サブダイオードＤｓ１が逆並列に接続され、第２サブスイッチＳｓ２には、第２サブダイオードＤｓ２が逆並列に接続されている。第１上アームスイッチＳＸｐと第１下アームスイッチＳＸｎとの接続点には、第１サブスイッチＳｓ１のエミッタが接続され、第１サブスイッチＳｓ１のコレクタには、サブリアクトル１３ｂの第１端が接続されている。サブリアクトル１３ｂの第２端には、第２サブスイッチＳｓ２のコレクタが接続され、第２サブスイッチＳｓ２のエミッタには、第２上アームスイッチＳＹｐと第２下アームスイッチＳＹｎとの接続点が接続されている。第１サブスイッチＳｓ１及び第２サブスイッチＳｓ２は、これらがオフ操作されることにより、第１サブスイッチＳｓ１のエミッタ側から第２サブスイッチＳｓ２のエミッタ側へと向かう方向の電流の流通と、第２サブスイッチＳｓ２のエミッタ側から第１サブスイッチＳｓ１のエミッタ側へと向かう方向の電流の流通との双方を阻止する機能を有する。
A first sub-diode Ds1 is connected in antiparallel to the first subswitch Ss1, and a second subdiode Ds2 is connected in antiparallel to the second subswitch Ss2. The emitter of the first sub switch Ss1 is connected to the connection point between the first upper arm switch SXp and the first lower arm switch SXn, and the first end of the subreactor 13b is connected to the collector of the first sub switch Ss1. Has been. The collector of the second sub switch Ss2 is connected to the second end of the
第１サブスイッチＳｓ１とサブリアクトル１３ｂとの接続点には、第１保護用ダイオードＤｐ１のアノードが接続され、第１保護用ダイオードＤｐ１のカソードには、第１端子Ｔ１が接続されている。第２サブスイッチＳｓ２とサブリアクトル１３ｂとの接続点には、第２保護用ダイオードＤｐ２のアノードが接続され、第２保護用ダイオードＤｐ２のカソードには、第１端子Ｔ１が接続されている。第１端子Ｔ１には、コンデンサ１３ａの第１端が接続され、コンデンサ１３ａの第２端には、第２端子Ｔ２が接続されている。 The connection point between the first sub-switch Ss1 and the sub-reactor 13b is connected to the anode of the first protection diode Dp1, and the cathode of the first protection diode Dp1 is connected to the first terminal T1. The connection point between the second sub-switch Ss2 and the sub-reactor 13b is connected to the anode of the second protection diode Dp2, and the cathode of the second protection diode Dp2 is connected to the first terminal T1. A first terminal of the capacitor 13a is connected to the first terminal T1, and a second terminal T2 is connected to the second terminal of the capacitor 13a.
第１上アームスイッチＳＸｐと第１下アームスイッチＳＸｎとの接続点には、送電側フィルタ回路１４を介して送電パッド１５の第１端が接続され、送電パッド１５の第２端には、送電側フィルタ回路１４を介して第２上アームスイッチＳＹｐと第２下アームスイッチＳＹｎとの接続点が接続されている。なお、本実施形態では、送電側フィルタ回路１４として、バンドパスフィルタを用いている。送電側フィルタ回路１４は、送電側第１，第２リアクトル１４ａ，１４ｂの直列接続体と、送電側第３，第４リアクトル１４ｄ，１４ｅの直列接続体と、各直列接続体の接続点を接続する送電側コンデンサ１４ｃとを備えている。
A first end of the
送電パッド１５は、送電側コイル１５ａ、第１共振コンデンサ１５ｂ、及び第２共振コンデンサ１５ｃを備えている。送電側コイル１５ａの第１端には、第１共振コンデンサ１５ｂを介して送電パッド１５の第１端が接続されている。送電側コイル１５ａの第２端には、第２共振コンデンサ１５ｃを介して送電パッド１５の第２端が接続されている。送電パッド１５は、ＬＣ直列共振回路を構成する。送電パッド１５は、電磁誘導によって受電システムＰＲの備える受電パッド２０に電力を送るための回路である。なお、本実施形態において、送電側コイル１５ａが「メインコイル」に相当し、各共振コンデンサ１５ｂ，１５ｃが「送電側共振コンデンサ」に相当する。
The
送電システムＰＳは、さらに、Ｘ，Ｙ相遷移時間検出回路３０，３１を備えている。各遷移時間検出回路３０，３１については、後に詳述する。
The power transmission system PS further includes X and Y phase transition
一方、受電システムＰＲは、受電パッド２０、受電側フィルタ回路２１、及び整流回路２２を備えている。受電パッド２０は、受電側コイル２０ａ、第３共振コンデンサ２０ｂ、及び第４共振コンデンサ２０ｃを備えている。受電側コイル２０ａの第１端には、第３共振コンデンサ２０ｂを介して受電パッド２０の第１端が接続されている。受電側コイル２０ａの第２端には、第４共振コンデンサ２０ｃを介して受電パッド２０の第２端が接続されている。受電パッド２０は、ＬＣ直列共振回路を構成する。なお、本実施形態において、各共振コンデンサ２０ｂ，２０ｃが「受電側共振コンデンサ」に相当する。
On the other hand, the power receiving system PR includes a
受電パッド２０には、受電側フィルタ回路２１を介して整流回路２２が接続されている。なお、本実施形態では、受電側フィルタ回路２１として、バンドパスフィルタを用いている。受電側フィルタ回路２１は、受電側第１，第２リアクトル２１ａ，２１ｂの直列接続体と、受電側第３，第４リアクトル２１ｄ，２１ｅの直列接続体と、各直列接続体の接続点を接続する受電側コンデンサ２１ｃとを備えている。整流回路２２は、受電パッド２０から出力された交流電圧を直流電圧に変換して出力する。整流回路２２は、例えば、ダイオードブリッジから構成される全波整流回路や、４つのスイッチング素子（例えばＭＯＳＦＥＴ）から構成される同期整流回路を用いることができる。整流回路２２から出力された直流電圧は、車載バッテリを含む車載電気負荷２３に供給される。なお、本実施形態において、バッテリは、車載主機としての図示しない回転機（モータジェネレータ）の電力供給源となる。
A
本実施形態において、送電システムＰＳは送電側制御装置１６をさらに備えている。送電側制御装置１６は、例えばマイクロコンピュータを主体として構成され、送電側コイル１５ａ及び受電側コイル２０ａの間で非接触で電力授受を行う。特に本実施形態では、送電側コイル１５ａから受電側コイル２０ａへと電力を供給することにより、車両を充電対象とした充電処理を行う。送電側制御装置１６は、ＰＦＣ回路１１や、ＤＣＤＣコンバータ１２、インバータ１３を操作する。
In the present embodiment, the power transmission system PS further includes a power transmission
送電側制御装置１６は、第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎの組と、第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐの組とを、デッドタイムを挟みつつ交互にオン操作する。これにより、極性を交互に反転させた矩形波電圧を送電パッド１５に供給する。ここでは、第１操作信号ｇ１がオン操作指令とされる場合に第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎがオン操作され、第１操作信号ｇ１がオフ操作指令とされる場合に各スイッチＳＸｐ，ＳＹｎがオフ操作される。また、第２操作信号ｇ２がオン操作指令とされる場合に第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐがオン操作され、第２操作信号ｇ２がオフ操作指令とされる場合に各スイッチＳＸｎ，ＳＹｐがオフ操作される。
The power transmission
また、送電側制御装置１６は、第１，第２サブスイッチＳｓ１，Ｓｓ２をオンオフ操作する。詳しくは、サブ操作信号ｇｓがオン操作指令とされる場合に各サブスイッチＳｓ１，Ｓｓ２がオン操作され、サブ操作信号ｇｓがオフ操作指令とされる場合に各サブスイッチＳｓ１，Ｓｓ２がオフ操作される。
Further, the power transmission
なお、送電側制御装置１６は、ＤＣＤＣコンバータ１２の出力電圧を目標電圧に制御すべく、ＤＣＤＣコンバータ１２を操作する。目標電圧は、送電側と受電側とのインピーダンスマッチングを行うことで高効率の非接触給電を実現可能な値に可変設定される。具体的には例えば、目標電圧は、受電パッド２０の受電電力に基づいて可変設定される。ちなみに、本実施形態において、送電側制御装置１６が「メイン操作手段」及び「サブ操作手段」に相当する。
The power transmission
ここで、本実施形態では、第１上アームスイッチＳＸｐに第１スナバコンデンサ１８ａが並列接続され、第１下アームスイッチＳＸｎに第２スナバコンデンサ１８ｂが並列接続されている。また、第２上アームスイッチＳＹｐに第３スナバコンデンサ１８ｃが並列接続され、第２下アームスイッチＳＹｎに第４スナバコンデンサ１８ｄが並列接続されている。各スナバコンデンサ１８ａ〜１８ｄの設置を可能としたのは、本実施形態にかかる特徴的構成であるサブリアクトル１３ｂ及び各サブスイッチＳｓ１，Ｓｓ２をインバータ１３に備えたためである。
Here, in the present embodiment, the
また、本実施形態では、各サブスイッチＳｓ１，Ｓｓ２の操作手法にも特徴がある。以下、サブリアクトル１３ｂ及び各サブスイッチＳｓ１，Ｓｓ２について説明した後、各サブスイッチＳｓ１，Ｓｓ２の操作手法について説明する。
In the present embodiment, the operation method of each of the sub switches Ss1, Ss2 is also characterized. Hereinafter, after describing the
＜１．サブリアクトル１３ｂ及び各サブスイッチＳｓ１，Ｓｓ２について＞
図２（ａ）は、送電側コイル１５ａに流れる共振電流（以下、１次側電流Ｉｐ）と送電側コイル１５ａの印加電圧（以下、１次側電圧Ｖｐ）との推移を示し、図２（ｂ）は、第１操作信号ｇ１の推移を示し、図２（ｃ）は、第２操作信号ｇ２の推移を示す。なお、図２（ａ）において、第１上アームスイッチＳＸｐ及び第１下アームスイッチＳＸｎの接続点から第２上アームスイッチＳＹｐ及び第２下アームスイッチＳＹｎの接続点へと向かう方向に流れる１次側電流Ｉｐを正と定義している。また、図２（ａ）において、送電側コイル１５ａの両端のうち、第２上アームスイッチＳＹｐ及び第２下アームスイッチＳＹｎの接続点側の電位に対して第１上アームスイッチＳＸｐ及び第１下アームスイッチＳＸｎの接続点側の電位が高くなる場合の１次側電圧Ｖｐを正と定義している。さらに、図２では、デッドタイムの図示を省略している。
<1.
FIG. 2A shows the transition of the resonance current (hereinafter referred to as the primary current Ip) flowing through the power
図示されるように、本実施形態では、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎのスイッチング周期Ｔｓｗと１次側電流Ｉｐの基本波電流の周期とが同一に設定されている。こうした設定において、理想的には、１次側電流Ｉｐは、１次側電圧Ｖｐが正の場合に正の値となり、１次側電圧Ｖｐが負の場合に負の値となる。この場合、非接触給電システムの送電側の力率は高い水準とされる。しかしながら、非接触給電システムでは、送電パッド１５の共振回路の共振周波数等が変化する。この要因としては、例えば、送電パッド１５及び受電パッド２０の相対位置関係の変化による各コイル１５ａ，２０ａ間の結合係数やインダクタンス値の変化が挙げられる。また、上記要因としては、例えば、送電パッド１５及び受電パッド２０の間の送受電電力の変化や、共振回路の共振特性を決定するリアクトルやコンデンサ等の部品の初期特性ばらつき、温度変化に伴う共振特性のドリフトや経時変化が挙げられる。
As shown in the figure, in the present embodiment, the switching period Tsw of each switch SXp, SXn, SYp, SYn and the period of the fundamental current of the primary side current Ip are set to be the same. In such a setting, ideally, the primary side current Ip becomes a positive value when the primary side voltage Vp is positive, and becomes a negative value when the primary side voltage Vp is negative. In this case, the power factor on the power transmission side of the non-contact power feeding system is set to a high level. However, in the non-contact power supply system, the resonance frequency of the resonance circuit of the
共振回路の共振周波数等の変化により、１次側電圧Ｖｐに対して１次側電流Ｉｐの位相が進む現象が生じ得る。詳しくは、この現象は、１次側電圧Ｖｐが正となる期間を２分した場合の後の期間において１次側電流Ｉｐが負となり、１次側電圧Ｖｐが負となる期間を２分した場合の後の期間において１次側電流Ｉｐが正となる現象である。 Due to a change in the resonance frequency of the resonance circuit, a phenomenon that the phase of the primary current Ip advances with respect to the primary voltage Vp may occur. Specifically, in this phenomenon, the period in which the primary side voltage Vp is positive becomes negative in the period after the period in which the primary side voltage Vp is positive is divided into two, and the period in which the primary side voltage Vp is negative is divided into two. This is a phenomenon in which the primary side current Ip becomes positive in a later period.
なお、上記要因により、１次側電圧Ｖｐに対して１次側電流Ｉｐの位相が遅れる現象が生じ得る。詳しくは、この現象は、１次側電圧Ｖｐが正となる期間を２分した場合の前の期間において１次側電流Ｉｐが負となり、１次側電圧Ｖｐが負となる期間を２分した場合の前の期間において１次側電流Ｉｐが正となる現象である。 Due to the above factors, a phenomenon in which the phase of the primary current Ip is delayed with respect to the primary voltage Vp may occur. More specifically, this phenomenon is achieved by dividing the period in which the primary side current Ip becomes negative and the period in which the primary side voltage Vp becomes negative in the period before the period in which the primary side voltage Vp is positive in 2 minutes. This is a phenomenon in which the primary current Ip becomes positive in the period before the case.
ここで、１次側電流Ｉｐの位相が進む現象が生じると、比較技術において各ダイオードＤＸｐ，ＤＸｎ，ＤＹｐ，ＤＹｎにリカバリ電流が流れることにより、リカバリ損失が生じる。ここで、比較技術とは、先の図１に示した構成から、サブリアクトル１３ｂ、各サブスイッチＳｓ１，Ｓｓ２、各保護用ダイオードＤｐ１，Ｄｐ２、及び各スナバコンデンサ１８ａ〜１８ｄを除去した構成のことである。以下、リカバリ損失の発生について、図２〜図９を用いて説明する。なお、図３〜図５及び図７〜図９では、送電側フィルタ回路１４等の図示を省略している。
Here, when a phenomenon occurs in which the phase of the primary current Ip advances, a recovery loss occurs due to the recovery current flowing through the diodes DXp, DXn, DYp, and DYn in the comparative technique. Here, the comparative technique is a configuration in which the
時刻ｔ１〜ｔ２のＭＯＤＥ１においては、図３に示すように、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオン操作され、第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組がオフ操作されている。ＭＯＤＥ１では、第１端子Ｔ１側から、第１上アームスイッチＳＸｐ、送電側コイル１５ａ、及び第２下アームスイッチＳＹｎを介して、第２端子Ｔ２側へと電流が流れる。
In
その後、時刻ｔ２〜ｔ３１のＭＯＤＥ２においては、図４に示すように、１次側電流Ｉｐの位相進みにより、電流は、第２端子Ｔ２側から、第２下アームダイオードＤＹｎ、送電側コイル１５ａ、及び第１上アームダイオードＤＸｐを介して、第１端子Ｔ１側へと流れる。ここで、ＭＯＤＥ２の途中の時刻ｔ３において、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオフ操作に切り替えられ、第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組がオン操作に切り替えられる。なお、その後、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎが全てオフ操作されるデッドタイム期間（時刻ｔ３〜ｔ３１）においても、図４に示す電流流通経路となる。このため、本実施形態では、このデットタイム期間もＭＯＤＥ２に含めている。
Thereafter, in
その後、時刻ｔ３１直後のＭＯＤＥ３においては、図５に示すように、第１上アームダイオードＤＸｐのアノードの電位が第２端子Ｔ２の電位（０）となり、カソードの電位が第１端子Ｔ１の電位ＶＤＣとなる。このため、第１上アームダイオードＤＸｐに逆電圧が印加され、第１上アームダイオードＤＸｐにリカバリ電流が流れることとなる。すなわち、第１端子Ｔ１側から第１上アームダイオードＤＸｐ及び第１下アームスイッチＳＸｎを介して第２端子Ｔ２側へと電流が流れることとなる。また、第２下アームダイオードＤＹｎにも逆電圧が印加され、第２下アームダイオードＤＹｎにリカバリ電流が流れることとなる。すなわち、第１端子Ｔ１側から第２上アームスイッチＳＹｐ及び第２下アームダイオードＤＹｎを介して第２端子Ｔ２側へと電流が流れることとなる。リカバリ電流が流れることにより、リカバリ損失が生じる。
Thereafter, in
ここで、図６を用いて、リカバリ電流の流通態様をさらに詳しく説明する。図６（ａ）は、第１上アームダイオードＤＸｐに流れる電流Ｉｄｘｐの推移を示し、図６（ｂ）は、第１下アームスイッチＳＸｎに流れる電流Ｉｓｘｎの推移を示し、図６（ｃ）は、第１下アームスイッチＳＸｎのエミッタ電位に対する第１上，下アームスイッチＳＸｐ，ＳＸｎの接続点の電位（以下、第１中間電圧Ｖｘ）の推移を示す。図６（ｄ）は、第１操作信号ｇ１の推移を示し、図６（ｅ）は、第２操作信号ｇ２の推移を示す。なお、図６では、第１上アームダイオードＤＸｐに流れる順方向の電流Ｉｄｘｐを負と定義し、第１下アームスイッチＳＸｎのエミッタ電位に対して第１上，下アームスイッチＳＸｐ，ＳＸｎの接続点の電位が高い場合の第１中間電圧Ｖｘを正と定義する。 Here, the distribution mode of the recovery current will be described in more detail with reference to FIG. 6A shows the transition of the current Idxp flowing through the first upper arm diode DXp, FIG. 6B shows the transition of the current Isxn flowing through the first lower arm switch SXn, and FIG. The transition of the potential at the connection point of the first upper and lower arm switches SXp and SXn (hereinafter referred to as the first intermediate voltage Vx) with respect to the emitter potential of the first lower arm switch SXn is shown. FIG. 6D shows the transition of the first operation signal g1, and FIG. 6E shows the transition of the second operation signal g2. In FIG. 6, the forward current Idxp flowing through the first upper arm diode DXp is defined as negative, and the connection point of the first upper and lower arm switches SXp, SXn with respect to the emitter potential of the first lower arm switch SXn. The first intermediate voltage Vx when the potential is high is defined as positive.
図示されるように、１次側電流Ｉｐの位相進みにより、第１上アームダイオードＤＸｐに順方向電流が流れている。こうした状況下、時刻ｔ３において、第１上アームスイッチＳＸｐがオフ操作に切り替えられ、時刻ｔ３からデッドタイムが経過した時刻ｔ３１において、第１下アームスイッチＳＸｎがオン操作に切り替えられる。これにより、第１上アームダイオードＤＸｐの順方向電流Ｉｄｘｐが徐々に減少するとともに、第１下アームスイッチＳＸｎに流れるコレクタ電流Ｉｓｘｎが徐々に増加する。その後、時刻ｔ３２において第１上アームダイオードＤＸｐにリカバリ電流が流れ始める。時刻ｔ３３において、リカバリ電流がピークとなることで、第１下アームスイッチＳＸｎに流れるコレクタ電流Ｉｓｘｎもピークとなる。その結果、リカバリ損失が増大する。なお、その後時刻ｔ３４において、リカバリ電流の流通が停止されることで、第１中間電圧Ｖｘが０とされる。 As shown in the figure, the forward current flows through the first upper arm diode DXp due to the phase advance of the primary current Ip. Under such circumstances, at time t3, the first upper arm switch SXp is switched to the off operation, and at time t31 when the dead time has elapsed from time t3, the first lower arm switch SXn is switched to the on operation. As a result, the forward current Idxp of the first upper arm diode DXp gradually decreases, and the collector current Isxn flowing through the first lower arm switch SXn gradually increases. Thereafter, a recovery current starts to flow through the first upper arm diode DXp at time t32. At time t33, when the recovery current reaches a peak, the collector current Isxn flowing through the first lower arm switch SXn also peaks. As a result, recovery loss increases. At time t34, the first intermediate voltage Vx is set to 0 by stopping the flow of the recovery current.
時刻ｔ３４〜ｔ４のＭＯＤＥ４においては、図７に示すように、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオフ操作され、第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組がオン操作されている。ＭＯＤＥ４では、第１端子Ｔ１側から、第２上アームスイッチＳＹｐ、送電側コイル１５ａ、及び第１下アームスイッチＳＸｎを介して、第２端子Ｔ２側へと電流が流れる。
In
その後、時刻ｔ４〜ｔ５１のＭＯＤＥ５においては、図８に示すように、１次側電流Ｉｐの位相進みにより、電流は、第２端子Ｔ２側から、第１下アームダイオードＤＸｎ、送電側コイル１５ａ、及び第２上アームダイオードＤＹｐを介して、第１端子Ｔ１側へと流れる。ここで、ＭＯＤＥ５の途中の時刻ｔ５において、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオン操作に切り替えられ、第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組がオフ操作に切り替えられる。なお、その後、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎが全てオフ操作されるデッドタイム期間（時刻ｔ５〜ｔ５１）においても、図８に示す電流流通経路となる。このため、本実施形態では、このデットタイム期間もＭＯＤＥ５に含めている。
Thereafter, in MODE 5 from time t4 to time t51, as shown in FIG. 8, due to the phase advance of the primary side current Ip, the current flows from the second terminal T2 side to the first lower arm diode DXn, the power
その後、時刻ｔ５１直後のＭＯＤＥ６においては、図９に示すように、第２上アームダイオードＤＹｐ及び第１下アームダイオードＤＸｎに逆電圧が印加され、第２上アームダイオードＤＹｐ及び第１下アームダイオードＤＸｎにリカバリ電流が流れることとなる。このため、リカバリ損失が生じる。 Thereafter, in MODE 6 immediately after time t51, as shown in FIG. 9, a reverse voltage is applied to the second upper arm diode DYp and the first lower arm diode DXn, and the second upper arm diode DYp and the first lower arm diode DXn are applied. Recovery current will flow through. For this reason, a recovery loss occurs.
ここで、１次側電流Ｉｐの位相進みが生じる場合に各スイッチＳＸｐ〜ＳＹｎに各スナバコンデンサ１８ａ〜１８ｄを並列接続すると、各スイッチＳＸｐ〜ＳＹｎに大きな電流が流れ、各スイッチＳＸｐ〜ＳＹｎの信頼性が低下し得る。以下、第１上アームスイッチＳＸｐを例にして説明する。各スナバコンデンサ１８ａ〜１８ｄが各スイッチＳＸｐ〜ＳＹｎに並列接続されている場合、先の図８のＭＯＤＥ５において、第２端子Ｔ２側から第１下アームダイオードＤＸｎを介して流れてくる電流によって第１スナバコンデンサ１８ａが充電される。その後、ＭＯＤＥ５から図９に示すＭＯＤＥ６に移行すると、第１スナバコンデンサ１８ａに蓄積された電荷が放電される。第１下アームダイオードＤＸｎのリカバリ電流に加えて、第１スナバコンデンサ１８ａの放電電流が第１上アームスイッチＳＸｐに流れることに起因して、第１上アームスイッチＳＸｐの信頼性が低下し得る。このように、１次側電流Ｉｐの位相進みが生じる場合、各スナバコンデンサ１８ａ〜１８ｄを設置することにより、設置しない場合と比較して各スイッチＳＸｐ〜ＳＹｎに大きな電流が流れる。このため、各スナバコンデンサ１８ａ〜１８ｄを設置できない。しかしながら、各スナバコンデンサ１８ａ〜１８ｄは、１次側電流Ｉｐの位相遅れが生じる場合には、各スイッチＳＸｐ〜ＳＹｎのターンオフ損失の低減に寄与する。このため、１次側電流Ｉｐの位相遅れを考えると、各スナバコンデンサ１８ａ〜１８ｄの設置が望まれる。
Here, if the
そこで、本実施形態では、サブリアクトル１３ｂと、送電側制御装置１６によって操作される各サブスイッチＳｓ１，Ｓｓ２とをインバータ１３に備えた。以下、これについて、図１０〜図１２を用いて説明する。
Therefore, in the present embodiment, the
図１０（ａ）は、第１上アームダイオードＤＸｐに流れる電流Ｉｄｘｐ，第２下アームダイオードＤＹｎに流れる電流Ｉｄｙｎの推移を示し、図１０（ｂ）は、第１下アームスイッチＳＸｎに流れる電流Ｉｓｘｎ，第２上アームスイッチＳＹｐに流れる電流Ｉｓｙｐの推移を示す。図１０（ｃ）は、サブリアクトル１３ｂに流れる電流ＩＣＬの推移を示す。図１０（ｅ），（ｆ）は、第１，第２操作信号ｇ１，ｇ２の推移を示し、図１０（ｇ）は、第１，第２サブスイッチＳｓ１，Ｓｓ２の操作状態の推移を示す。なお、図１０（ｄ）は、先の図６（ｃ）に対応している。また、図１０において、第１上アームスイッチＳＸｐ及び第１下アームスイッチＳＸｎの接続点から第２上アームスイッチＳＹｐ及び第２下アームスイッチＳＹｎの接続点へと向かう方向に流れる電流ＩＣＬを正と定義する。
FIG. 10A shows the transition of the current Idxp flowing through the first upper arm diode DXp and the current Idyn flowing through the second lower arm diode DYn, and FIG. 10B shows the current Isxn flowing through the first lower arm switch SXn. , Shows the transition of the current Isyp flowing through the second upper arm switch SYp. FIG.10 (c) shows transition of the electric current ICL which flows into the
ＭＯＤＥ２の期間のうち第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎのオフ操作切替タイミングよりも前の時刻ｔａにおいて、第１，第２サブスイッチＳｓ１，Ｓｓ２をオン操作する。これにより、第１上アームダイオードＤＸｐ及び第２下アームダイオードＤＹｎに流れていた順方向電流の一部がサブリアクトル１３ｂに流れ始める（図１１参照）。このため、上記順方向電流は徐々に減少し、サブリアクトル１３ｂに流れる電流ＩＣＬは徐々に増加する。これにより、その後、第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎをオフ操作に切り替える時刻ｔ３におけるリカバリ電流を低減することができる。その後、時刻ｔｂにおいて第１中間電圧Ｖｘが０になり、時刻ｔ３１において、第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐがオン操作に切り替えられる。なお、その後、時刻ｔｃにおいて第１，第２サブスイッチＳｓ１，Ｓｓ２がオフ操作に切り替えられ、時刻ｔｄにおいてサブリアクトル１３ｂに流れる電流が０となる。
The first and second sub switches Ss1, Ss2 are turned on at a time ta before the timing of switching off the first upper arm switch SXp and the second lower arm switch SYn in the period of MODE2. As a result, a part of the forward current flowing in the first upper arm diode DXp and the second lower arm diode DYn starts flowing in the
その後、ＭＯＤＥ５の期間のうち第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐのオフ操作切替タイミングよりも前のタイミングにおいて、第１，第２サブスイッチＳｓ１，Ｓｓ２をオン操作する。これにより、第１下アームダイオードＤＸｎ及び第２上アームダイオードＤＹｐに流れていた順方向電流の一部がサブリアクトル１３ｂに流れ始める（図１２参照）。このため、上記順方向電流は徐々に減少し、サブリアクトル１３ｂに流れる電流ＩＣＬは徐々に増加する。これにより、その後、第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐをオフ操作に切り替えるタイミングにおけるリカバリ電流を低減することができる。その後、第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎがオン操作に切り替えられた後、第１，第２サブスイッチＳｓ１，Ｓｓ２がオフ操作に切り替えられる。
Thereafter, the first and second sub-switches Ss1, Ss2 are turned on at a timing before the OFF operation switching timing of the first lower arm switch SXn and the second upper arm switch SYp in the period of MODE5. As a result, part of the forward current flowing in the first lower arm diode DXn and the second upper arm diode DYp starts to flow in the
なお、第１保護用ダイオードＤｐ１及び第２保護用ダイオードＤｐ２は、以下に説明する理由のために設けられている。サブリアクトル１３ｂに電流が流れている状態で、第１サブスイッチＳｓ１が誤作動によってオフ操作されると、第１サブスイッチＳｓ１の両端にサージ電圧が印加され、第１サブスイッチＳｓ１の信頼性が低下する懸念がある。ここで、第１保護用ダイオードＤｐ１を設けることにより、第１サブスイッチＳｓ１とサブリアクトル１３ｂとの接続点の電位を第１端子Ｔ１の電位で制限できる。このため、第１サブスイッチの両端の電位差をインバータ１３の入力電圧ＶＤＣ以下におさめることができ、第１サブスイッチＳｓ１の信頼性の低下を回避することができる。なお、第２保護用ダイオードＤｐ２は、第２サブスイッチＳｓ２の信頼性の低下を回避するためのものである。第２保護用ダイオードＤｐ２の動作原理は、第１保護用ダイオードＤｐ１の動作原理と同じである。
The first protection diode Dp1 and the second protection diode Dp2 are provided for the reasons described below. If the first sub switch Ss1 is turned off due to a malfunction while a current is flowing through the
＜２．各サブスイッチＳｓ１，Ｓｓ２の操作手法について＞
本実施形態では、各サブスイッチＳｓ１，Ｓｓ２の操作により、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎのオン操作への切替を、電流センサを用いることなくゼロ電圧スイッチング（ＺＶＳ）とする。以下、これについて、図１３〜図１７を用いて説明する。
<2. Operation method of each sub switch Ss1, Ss2>
In the present embodiment, switching to the ON operation of each switch SXp, SXn, SYp, SYn by the operation of each sub switch Ss1, Ss2 is set to zero voltage switching (ZVS) without using a current sensor. Hereinafter, this will be described with reference to FIGS.
図１３に、第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎをオフ操作に切り替える場合の各種波形の推移を示す。詳しくは、図１３（ａ），（ｂ）は各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎ，や各ダイオードＤＸｐ，ＤＹｎに流れる電流の推移を示し、図１３（ｄ）は第１下アームスイッチＳＸｎの端子間電圧Ｖｓｘｎ（第１中間電圧Ｖｘ）の推移を示す。なお、図１３（ｃ），（ｅ）〜（ｇ）は、先の図１０（ｃ），（ｅ）〜（ｇ）に対応している。 FIG. 13 shows transitions of various waveforms when the first upper arm switch SXp and the second lower arm switch SYn are switched to the off operation. Specifically, FIGS. 13A and 13B show transitions of currents flowing through the switches SXp, SXn, SYp, SYn, and the diodes DXp and DYn, and FIG. 13D shows the first lower arm switch SXn. The transition of the terminal voltage Vsxn (first intermediate voltage Vx) is shown. FIGS. 13C and 13E correspond to FIGS. 10C and 10E to 10G.
ちなみに、以降、第２下アームスイッチＳＹｎのエミッタ電位に対する第２上，下アームスイッチＳＹｐ，Ｓｙｎの接続点の電位を第２中間電圧Ｖｙと定義する。本実施形態では、第２下アームスイッチＳＹｎのエミッタ電位に対して第２上，下アームスイッチＳＹｐ，ＳＹｎの接続点の電位が高い場合の第２中間電圧Ｖｙを正と定義する。 Incidentally, hereinafter, the potential at the connection point of the second upper and lower arm switches SYp and Syn with respect to the emitter potential of the second lower arm switch SYn is defined as a second intermediate voltage Vy. In the present embodiment, the second intermediate voltage Vy when the potential at the connection point of the second upper and lower arm switches SYp and SYn is higher than the emitter potential of the second lower arm switch SYn is defined as positive.
図１３の実線で示された波形に着目して説明する。第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオン操作されてかつ第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組がオフ操作されている状況下、時刻ｔ１ｂ以前において、電流の位相進みによって第１上アームダイオードＤＸｐ，第２下アームダイオードＤＹｎに順方向電流Ｉｄｘｐ，Ｉｄｙｎが流れている。その後、時刻ｔ１ｂにおいて、第１，第２サブスイッチＳｓ１，Ｓｓ２がオン操作に切り替えられる。これにより、サブリアクトル１３ｂに流れる電流ＩＣＬが徐々に増加するとともに、第１上アームダイオードＤＸｐ，第２下アームダイオードＤＹｎに流れる順方向電流Ｉｄｘｐ，Ｉｄｙｎが徐々に減少する。順方向電流Ｉｄｘｐ，Ｉｄｙｎが減少して０になった後、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎに流れる電流Ｉｓｘｐ，Ｉｓｙｎが徐々に増加する。 Description will be made by paying attention to the waveform shown by the solid line in FIG. Before the time t1b under a situation where the first upper arm switch SXp and the second lower arm switch SYn are turned on and the first lower arm switch SXn and the second upper arm switch SYp are turned off, The forward currents Idxp and Idyn flow through the first upper arm diode DXp and the second lower arm diode DYn due to the phase advance of the current. Thereafter, at time t1b, the first and second sub switches Ss1, Ss2 are switched to the on operation. As a result, the current ICL flowing through the subreactor 13b gradually increases, and the forward currents Idxp and Idyn flowing through the first upper arm diode DXp and the second lower arm diode DYn gradually decrease. After the forward currents Idxp and Idyn decrease to zero, the currents Ispp and Isyn flowing through the first upper arm switch SXp and the second lower arm switch SYN are gradually increased.
その後、時刻ｔ２において、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組がオフ操作に切り替えられる。このため、第１端子Ｔ１側から流れてくる電流によって第１，第４スナバコンデンサ１８ａ，１８ｄが充電される。これにより、第１，第４スナバコンデンサ１８ａ，１８ｄの端子間電圧は徐々に上昇する。この際、第１スナバコンデンサ１８ａの端子間電圧が上昇するに連れて、図１３（ｄ）に示すように、第１下アームスイッチＳＸｎの端子間電圧Ｖｓｘｎは低下して０に近づく。また、第４スナバコンデンサ１８ｄの端子間電圧が上昇するに連れて、第２上アームスイッチＳＹｐの端子間電圧Ｖｓｙｐが低下して０に近づく。このため、第１下アームスイッチＳＸｎの端子間電圧Ｖｓｘｎが０となるタイミング以降のタイミングを第１下アームスイッチＳＸｎのオン操作切替タイミングになるように設定する。また、第２上アームスイッチＳＹｐの端子間電圧Ｖｓｙｐが０となるタイミング以降のタイミングを第２上アームスイッチＳＹｐのオン操作切替タイミングになるように設定する。これにより、これらスイッチＳＸｎ，ＳＹｐのオン操作への切替をＺＶＳとすることができる。ここで、図１３では、ＺＶＳのための理想的なオン操作切替タイミングを時刻ｔ３ｂにて示した。ちなみに、本実施形態において、各スイッチＳＸｎ，ＳＹｐの上記オン操作切替タイミングは、固定されたタイミングであり、設計時にあらかじめ定められたタイミングである。
Thereafter, at time t2, the set of the first upper arm switch SXp and the second lower arm switch SYn is switched to the off operation. For this reason, the first and
なお、ＺＶＳを実現するための第１上アームスイッチＳＸｐ及び第２下アームスイッチＳＹｎのオン操作への切替も同様に行うことができる。詳しくは、第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐの組がオフ操作に切り替えられると、第１上アームスイッチＳＸｐの端子間電圧Ｖｓｘｐと第２下アームスイッチＳＹｎの端子間電圧Ｖｓｙｎとは低下して０に近づく。第１上アームスイッチＳＸｐの端子間電圧Ｖｓｘｐが０となるタイミング以降のタイミングを第１上アームスイッチＳＸｐのオン操作切替タイミングになるように設定する。また、第２下アームスイッチＳＹｎの端子間電圧Ｖｓｙｎが０となるタイミング以降のタイミングを第２下アームスイッチＳＹｎのオン操作切替タイミングになるように設定する。ちなみに、本実施形態において、各スイッチＳＸｐ，ＳＹｎの上記オン操作切替タイミングは、固定されたタイミングであり、設計時にあらかじめ定められたタイミングである。 It should be noted that the first upper arm switch SXp and the second lower arm switch SYn for realizing ZVS can be similarly switched to the on operation. Specifically, when the set of the first lower arm switch SXn and the second upper arm switch SYp is switched to the off operation, the terminal voltage Vsxp of the first upper arm switch SXp and the terminal voltage Vsyn of the second lower arm switch SYn Falls and approaches zero. The timing after the timing when the inter-terminal voltage Vsxp of the first upper arm switch SXp becomes 0 is set to be the ON operation switching timing of the first upper arm switch SXp. In addition, the timing after the timing when the inter-terminal voltage Vsyn of the second lower arm switch SYn becomes 0 is set to be the ON operation switching timing of the second lower arm switch SYn. Incidentally, in the present embodiment, the on-operation switching timing of each of the switches SXp and SYn is a fixed timing and a timing determined in advance at the time of design.
先の図１３の説明に戻り、時刻ｔ２の後、第１下アームスイッチＳＸｎ及び第２上アームスイッチＳＹｐのそれぞれの端子間電圧の低下速度は、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎがオフ操作に切り替えられた後の第１，第４スナバコンデンサ１８ａ，１８ｄの充電電流Ｉｏｆｆが大きいほど高くなる。図１３（ａ），（ｃ），（ｄ），（ｆ）には、充電電流Ｉｏｆｆが理想的な値よりも大きい場合の各波形の推移を一点鎖線にて示し、充電電流Ｉｏｆｆが理想的な値よりも小さい場合の各波形の推移を破線にて示した。図１３（ｆ）には、各サブスイッチＳｓ１，Ｓｓ２の理想的なオン操作切替タイミングと第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎのオフ操作切替タイミング（時刻ｔ２）との理想的な時間差を「Ｔｏｎｂ」にて示した。そして、理想的なオフ操作切替タイミングに設定した場合において、時刻ｔ２から第１下アームスイッチＳＹｎの端子間電圧Ｖｓｘｎが０となるまでの理想時間を「Ｔｓｗｂ」にて示した。なお、理想時間Ｔｓｗｂは、例えば、サブリアクトル１３ｂのインダクタンス及び各スナバコンデンサ１８ａ〜１８ｄの静電容量によって定まる共振回路の共振周期の「１／４」である。
Returning to the description of FIG. 13 above, after time t2, the voltage drop rates of the first lower arm switch SXn and the second upper arm switch SYp are the first upper arm switch SXp and the second lower arm switch, respectively. The larger the charging current Ioff of the first and
第１下アームスイッチＳＸｎを例にして説明すると、各サブスイッチＳｓ１，Ｓｓ２のオン操作切替タイミング（時刻ｔ１ａ）と時刻ｔ２との時間差Ｔｏｎａが理想的な時間差Ｔｏｎｂよりも長い場合、第１スナバコンデンサ１８ａの充電電流が理想的な充電電流よりも大きくなる。このため、図１３（ｄ）に一点鎖線にて示すように、第１下アームスイッチＳＸｎの端子間電圧Ｖｓｘｎの低下速度が高くなる。その結果、第１操作信号ｇ１がオフ操作指令に切り替えられてから、上記端子間電圧Ｖｓｘｎが０になるまでの時間Ｔｓｗａが理想的な時間Ｔｓｗｂよりも短くなる。一方、各サブスイッチＳｓ１，Ｓｓ２のオン操作切替タイミング（時刻ｔ１ｃ）と時刻ｔ２との時間差Ｔｏｎｃが理想的な時間差Ｔｏｎｂよりも短い場合、第１スナバコンデンサ１８ａの充電電流が理想的な充電電流よりも小さくなる。その結果、時刻ｔ２から上記端子間電圧Ｖｓｘｎが０になるタイミング（時刻ｔ３ｃ）までの時間Ｔｓｗｃが、理想的な時間Ｔｓｗｂよりも長くなる。これは、以下に説明する理由による。
The first lower arm switch SXn will be described as an example. When the time difference Tona between the ON operation switching timing (time t1a) of each sub-switch Ss1, Ss2 and the time t2 is longer than the ideal time difference Tonb, the first snubber capacitor The charging current of 18a becomes larger than the ideal charging current. For this reason, as indicated by a one-dot chain line in FIG. 13D, the rate of decrease in the inter-terminal voltage Vsxn of the first lower arm switch SXn increases. As a result, the time Tswa from when the first operation signal g1 is switched to the off operation command until the inter-terminal voltage Vsxn becomes 0 becomes shorter than the ideal time Tswb. On the other hand, when the time difference Tonc between the ON operation switching timing (time t1c) of each sub switch Ss1, Ss2 and time t2 is shorter than the ideal time difference Tonb, the charging current of the
サブリアクトル１３ｂのインダクタンス及び第１，第２スナバコンデンサ１８ａ，１８ｂの静電容量によって定まる共振回路において、ソフトスイッチングに必要な最小限の電流Ｉｍｉｎは、下式（ｅｑ１）で表される。
In the resonance circuit determined by the inductance of the subreactor 13b and the capacitances of the first and
ここで、本実施形態では、各遷移時間を以下のように定義する。詳しくは、第１下アーム遷移時間Ｔｘｎは、第１操作信号ｇ１がオフ操作指令に切り替えられてから、第１中間電圧Ｖｘが低下して第１閾値電圧Ｖｔｈ１になるまでの時間である。第２上アーム遷移時間Ｔｙｐは、第１操作信号ｇ１がオフ操作指令に切り替えられてから、第２中間電圧Ｖｙが上昇して第２閾値電圧Ｖｔｈ２になるまでの時間である。第１上アーム遷移時間Ｔｘｐは、第２操作信号ｇ２がオフ操作指令に切り替えられてから、第１中間電圧Ｖｘが上昇して第２閾値電圧Ｖｔｈ２になるまでの時間である。第２下アーム遷移時間Ｔｙｎは、第２操作信号ｇ２がオフ操作指令に切り替えられてから、第２中間電圧Ｖｙが低下して第１閾値電圧Ｖｔｈ１になるまでの時間である。各閾値電圧Ｖｔｈ１，Ｖｔｈ２は、第１閾値電圧Ｖｔｈ１が第２閾値電圧Ｖｔｈ２よりも低いことを条件として、各スイッチＳＸｐ〜ＳＹｎの端子間電圧の上限値（入力電圧ＶＤＣ）未満であってかつ０よりも高い任意の電圧に設定可能である。本実施形態において、第１閾値電圧Ｖｔｈ１は、入力電圧ＶＤＣの５％に設定され、第２閾値電圧Ｖｔｈ２は、入力電圧ＶＤＣの９５％に設定されている。 Here, in this embodiment, each transition time is defined as follows. Specifically, the first lower arm transition time Txn is the time from when the first operation signal g1 is switched to the OFF operation command until the first intermediate voltage Vx decreases to the first threshold voltage Vth1. The second upper arm transition time Typ is a time from when the first operation signal g1 is switched to the OFF operation command until the second intermediate voltage Vy rises to the second threshold voltage Vth2. The first upper arm transition time Txp is the time from when the second operation signal g2 is switched to the OFF operation command until the first intermediate voltage Vx rises to the second threshold voltage Vth2. The second lower arm transition time Tyn is a time from when the second operation signal g2 is switched to the OFF operation command until the second intermediate voltage Vy decreases to the first threshold voltage Vth1. Each threshold voltage Vth1, Vth2 is less than the upper limit value (input voltage VDC) of the voltage across the terminals of each switch SXp to SYn on condition that the first threshold voltage Vth1 is lower than the second threshold voltage Vth2. It can be set to any voltage higher than. In the present embodiment, the first threshold voltage Vth1 is set to 5% of the input voltage VDC, and the second threshold voltage Vth2 is set to 95% of the input voltage VDC.
本実施形態では、上記充電電流Ｉｓｎｂが最適値となるような各遷移時間の共通の目標値（以下、目標時間Ｔｔｇｔ）を設定する。そして、実際の各遷移時間を目標時間Ｔｔｇｔに制御すべく、各サブスイッチＳｓ１，Ｓｓ２のオン操作時間を調整する。これにより、電流センサを備えることなく、各スイッチＳＸｐ〜ＳＹｎのオン操作への切替をＺＶＳとする。以下、ＺＶＳを実現するための構成について説明する。 In the present embodiment, a common target value (hereinafter, target time Ttgt) for each transition time is set such that the charging current Isnb becomes an optimum value. Then, in order to control each actual transition time to the target time Ttgt, the on operation time of each of the sub switches Ss1 and Ss2 is adjusted. Thereby, switching to ON operation of each switch SXp-SYn is set to ZVS, without providing a current sensor. Hereinafter, a configuration for realizing ZVS will be described.
図１４を用いて、各遷移時間検出回路３０，３１について説明する。なお、本実施形態では、各遷移時間検出回路３０，３１の構成は同じである。このため、Ｘ相遷移時間検出回路３０を例にして説明する。
The transition
図示されるように、Ｘ相遷移時間検出回路３０は、第１〜第５抵抗体３０ａ〜３０ｅと、第１，第２コンパレータ３０ｆ，３０ｇと、第１，第２ＸＯＲ回路３０ｈ，３０ｉとを備えている。
As illustrated, the X-phase transition
第１〜第３抵抗体３０ａ〜３０ｃは、直列接続されている。第１抵抗体３０ａの両端のうち第２抵抗体３０ｂとの接続点とは反対側には、第１上アームスイッチＳＸｐのコレクタが接続されている。第３抵抗体３０ｃの両端のうち、第２抵抗体３０ｂとの接続点とは反対側には、第１下アームスイッチＳＸｎのエミッタが接続されている。第４抵抗体３０ｄと第５抵抗体３０ｅとは直列接続されている。これら抵抗体３０ｄ，３０ｅの直列接続体の両端のうち、第４抵抗体３０ｄ側には、第１上，下アームスイッチＳＸｐ，ＳＸｎの接続点が接続され、第５抵抗体３０ｅ側には、第１下アームスイッチＳＸｎのエミッタが接続されている。
The first to third resistors 30a to 30c are connected in series. The collector of the first upper arm switch SXp is connected to the opposite side of the both ends of the first resistor 30a from the connection point with the
第１コンパレータ３０ｆの非反転入力端子には、第１，第２抵抗体３０ａ，３０ｂの接続点が接続され、反転入力端子には、第４，第５抵抗体３０ｄ，３０ｅの接続点が接続されている。一方、第２コンパレータ３０ｇの非反転入力端子には、第４，第５抵抗体３０ｄ，３０ｅの接続点が接続され、反転入力端子には、第２，第３抵抗体３０ｂ，３０ｃの接続点が接続されている。第１ＸＯＲ回路３０ｈの第１入力端子には、第１コンパレータ３０ｆの出力信号が入力され、第１ＸＯＲ回路３０ｈの第２入力端子には、第２操作信号ｇ２が送電側制御装置１６から入力される。一方、第２ＸＯＲ回路３０ｉの第１入力端子には、第２コンパレータ３０ｇの出力信号が入力され、第２ＸＯＲ回路３０ｉの第２入力端子には、第１操作信号ｇ１が送電側制御装置１６から入力される。第１ＸＯＲ回路３０ｈの第１出力信号Ｓｉｇ１と第２ＸＯＲ回路３０ｉの第２出力信号Ｓｉｇ２とは、送電側制御装置１６に入力される。
The connection point of the first and
ここで、上記第１〜第５抵抗体３０ａ〜３０ｅの抵抗値は、図１５に示すように、第１操作信号ｇ１がオフ操作指令に切り替えられてから、第１中間電圧Ｖｘが低下して第１閾値電圧Ｖｔｈ１になるまでの期間（時刻ｔ１〜ｔ２）において、第２ＸＯＲ回路３０ｉの第２出力信号Ｓｉｇ２の論理が「Ｈ」となるように設定されている。この設定は、第１下アーム遷移時間Ｔｘｎを検出するためになされるものである。なお、図１５（ａ）は第１中間電圧Ｖｘの推移を示し、図１５（ｂ），（ｃ）は先の図１３（ｅ），（ｇ）に対応している。また、図１５（ｄ）は第２コンパレータ３０ｇの出力信号の推移を示し、図１５（ｅ）は第２ＸＯＲ回路３０ｉの第２出力信号Ｓｉｇ２の推移を示す。
Here, as shown in FIG. 15, the resistance values of the first to fifth resistors 30a to 30e are such that the first intermediate voltage Vx decreases after the first operation signal g1 is switched to the OFF operation command. In the period until the first threshold voltage Vth1 (time t1 to t2), the logic of the second output signal Sig2 of the second XOR circuit 30i is set to “H”. This setting is made to detect the first lower arm transition time Txn. 15A shows the transition of the first intermediate voltage Vx, and FIGS. 15B and 15C correspond to FIGS. 13E and 13G. FIG. 15D shows the transition of the output signal of the
加えて、上記第１〜第５抵抗体３０ａ〜３０ｅの抵抗値は、図１６に示すように、第２操作信号ｇ２がオフ操作指令に切り替えられてから、第１中間電圧Ｖｘが上昇して第２閾値電圧Ｖｔｈ２になるまでの期間において、第１ＸＯＲ回路３０ｈの第１出力信号Ｓｉｇ１の論理が「Ｈ」となるように設定されている。この設定は、第１上アーム遷移時間Ｔｘｐを検出するためになされるものである。なお、図１６（ａ）は第２中間電圧Ｖｙの推移を示し、図１６（ｂ），（ｃ）は先の図１５（ｂ），（ｃ）に対応している。また、図１６（ｄ）は第１コンパレータ３０ｆの出力信号の推移を示し、図１６（ｅ）は第１ＸＯＲ回路３０ｈの第１出力信号Ｓｉｇ１の推移を示す。
In addition, as shown in FIG. 16, the resistance values of the first to fifth resistors 30a to 30e are such that the first intermediate voltage Vx increases after the second operation signal g2 is switched to the OFF operation command. In the period until reaching the second threshold voltage Vth2, the logic of the first output signal Sig1 of the
なお、Ｙ相遷移時間検出回路３１は、第１操作信号ｇ１がオフ操作指令に切り替えられてから、第２中間電圧Ｖｙが上昇して第２閾値電圧Ｖｔｈ２になるまでの期間において、論理「Ｈ」となる第３出力信号Ｓｉｇ３を出力する。これは、第２上アーム遷移時間Ｔｙｐを検出するための構成である。また、Ｙ相遷移時間検出回路３１は、第２操作信号ｇ２がオフ操作指令に切り替えられてから、第２中間電圧Ｖｙが低下して第１閾値電圧Ｖｔｈ１になるまでの期間において、論理「Ｈ」となる第４出力信号Ｓｉｇ４を出力する。これは、第２下アーム遷移時間Ｔｙｎを検出するための構成である。
Note that the Y-phase transition
続いて、図１７を用いて、送電側制御装置１６における各スイッチＳＸｐ〜ＳＹｎ，Ｓｓ１，Ｓｓ２の操作処理について説明する。
Subsequently, an operation process of each of the switches SXp to SYn, Ss1, and Ss2 in the power transmission
図示されるように、送電側制御装置１６は、第１〜第４出力信号Ｓｉｇ１〜Ｓｉｇ４、目標時間Ｔｔｇｔ、目標周波数ｆｔｇｔ、及び目標デューティＤｕｔｙに基づき、第１，第２操作信号ｇ１，ｇ２と、サブ操作信号ｇｓとを生成して出力する。ここで、目標周波数ｆｔｇｔは、各スイッチＳＸｐ〜ＳＹｎのスイッチング周波数（上記スイッチング周期Ｔｓｗの逆数）の目標値である。また、目標デューティＤｕｔｙは、各スイッチＳＸｐ〜ＳＹｎの１スイッチング周期Ｔｓｗに対するオン操作時間の比率の目標値である。
As shown in the figure, the power transmission
メイン操作信号生成部１６ａは、目標周波数ｆｔｇｔ及び目標デューティＤｕｔｙに基づき、１スイッチング周期Ｔｓｗに渡る第１，第２操作信号ｇ１，ｇ２を生成して出力する。なお、この際、各操作信号ｇ１，ｇ２にデッドタイムが付与される。 The main operation signal generator 16a generates and outputs first and second operation signals g1 and g2 over one switching period Tsw based on the target frequency ftgt and the target duty Duty. At this time, a dead time is given to each of the operation signals g1 and g2.
第１時間検出部１６ｂは、Ｘ相遷移時間検出回路３０から出力された第１出力信号Ｓｉｇ１のパルス幅（論理が「Ｈ」とされる時間）を第１上アーム遷移時間Ｔｘｐとして検出する。また、第１時間検出部１６ｂは、Ｙ相遷移時間検出回路３１から出力された第４出力信号Ｓｉｇ４のパルス幅を第２下アーム遷移時間Ｔｙｎとして検出する。第２時間検出部１６ｃは、Ｘ相遷移時間検出回路３０から出力された第２出力信号Ｓｉｇ２のパルス幅を第１下アーム遷移時間Ｔｘｎとして検出する。また、第２時間検出部１６ｃは、Ｙ相遷移時間検出回路３１から出力された第３出力信号Ｓｉｇ３のパルス幅を第２上アーム遷移時間Ｔｙｐとして検出する。
The first
選択部１６ｄは、第１時間検出部１６ｂから各遷移時間Ｔｘｐ，Ｔｙｎが入力される場合、各遷移時間Ｔｘｐ，Ｔｙｎのうち長い方を実遷移時間Ｔｔｒとして出力する。一方、第２時間検出部１６ｃから各遷移時間Ｔｘｎ，Ｔｙｐが入力される場合、各遷移時間Ｔｘｎ，Ｔｙｐのうち長い方を実遷移時間Ｔｔｒとして出力する。選択部１６ｄは、ＺＶＳを実現するための実遷移時間Ｔｔｒを的確に定めるためのものである。つまり、例えば、上アーム側のスナバコンデンサ１８ａ，１８ｃの静電容量や、下アーム側のスナバコンデンサ１８ｂ，１８ｄの静電容量、各スイッチＳＸｐ〜ＳＹｎのゲートの抵抗値及びゲート容量等がばらつくことにより、第１上アームスイッチＳＸｐ，第２下アームスイッチＳＹｎの組や、第１下アームスイッチＳＸｎ，第２上アームスイッチＳＹｐの組のターンオフのタイミングがばらつくことがある。この場合、第１下アーム遷移時間Ｔｘｎと第２上アーム遷移時間Ｔｙｐとが異なったり、第１上アーム遷移時間Ｔｘｐと第２下アーム遷移時間Ｔｙｎとが異なったりすることがある。このとき、互いに異なる遷移時間のうち、長い方がＺＶＳを実現できる遷移時間となる。このため、各遷移時間のうち長い方を出力する。
When the transition times Txp and Tyn are input from the first
なお、本実施形態において、第１時間検出部１６ｂ、選択部１６ｄ及び各遷移時間検出回路３０，３１が「第２遷移時間検出手段」に相当する。また、本実施形態において、第２時間検出部１６ｃ、選択部１６ｄ及び各遷移時間検出回路３０，３１が「第１遷移時間検出手段」に相当する。
In the present embodiment, the first
時間偏差算出部１６ｅは、上記目標時間Ｔｔｇｔと、選択部１６ｄから出力された実遷移時間Ｔｔｒとの時間偏差ΔＴｃを算出する。具体的には、目標時間Ｔｔｇｔから実遷移時間Ｔｔｒを減算した値として上記時間偏差ΔＴｃを算出する。時間偏差ΔＴｃは、正の値によって充電電流（サブリアクトル１３ｂに流れる電流）が過大であることを示し、負の値によって充電電流が過小であることを示す。詳しくは、時間偏差ΔＴｃが正の値であってかつその絶対値が大きいほど、各サブスイッチＳｓ１，Ｓｓ２のオン操作時間が短縮される。また、選択部１６ｄから各遷移時間Ｔｘｐ，Ｔｙｎのいずれかが出力される場合、時間偏差ΔＴｃが負の値であってかつその絶対値が大きいほど、各サブスイッチＳｓ１，Ｓｓ２のオン操作時間が伸長される。
The time
なお本実施形態において、目標時間Ｔｔｇｔは、あらかじめ設定された固定値として設定されている。具体的には、目標時間Ｔｔｇｔは、各スイッチＳＸｐ〜ＳＹｎのオン操作切替タイミングが、設定時にあらかじめ定めたタイミングになるように設定されている。このため、目標時間Ｔｔｇｔは、サブリアクトル１３ｂのインダクタンス及び各スナバコンデンサ１８ａ〜１８ｄの静電容量によって定まる共振回路の共振周期に基づき設定されることとなる。具体的には、例えば、目標時間Ｔｔｇｔを、共振周期の「１／４」に設定することができる。また、各遷移時間検出回路３０，３１における信号遅延時間等を考慮し、目標時間Ｔｔｇｔを、共振周期の「１／４」の８０％程度に設定することもできる。こうした目標時間Ｔｔｇｔの設定により、サブリアクトル１３ｂに流す電流をＺＶＳの実現に必要な最小限の電流とすることができ、導通損失やスイッチング損失の低減を図る。
In the present embodiment, the target time Ttgt is set as a fixed value set in advance. Specifically, the target time Ttgt is set such that the ON operation switching timing of each of the switches SXp to SYn is a timing that is predetermined at the time of setting. For this reason, the target time Ttgt is set based on the resonance period of the resonance circuit determined by the inductance of the subreactor 13b and the capacitances of the
遷移時間制御部１６ｆは、時間偏差算出部１６ｅから出力された時間偏差ΔＴｃの比例積分制御により、基準タイミングからのオン操作時間ΔＴｒを算出する。オン操作時間ΔＴｒは、各遷移時間を目標時間Ｔｔｇｔにフィードバック制御するための操作量であり、例えば送電側制御装置１６の制御周期毎に更新される。ここで、上記基準タイミングは、選択部１６ｄから各遷移時間Ｔｘｐ，Ｔｙｎのいずれかが出力される場合、第２操作信号ｇ２のオフ操作指令への切替タイミングに設定される。この場合、各サブスイッチＳｓ１，Ｓｓ２のオン操作切替タイミングは、第２操作信号ｇ２のオフ操作切替タイミングからオン操作時間ΔＴｒだけ遡ったタイミングとなる。一方、上記基準タイミングは、選択部１６ｄから各遷移時間Ｔｘｎ，Ｔｙｐのいずれかが出力される場合、第１操作信号ｇ１のオフ操作指令への切替タイミングに設定される。この場合、各サブスイッチＳｓ１，Ｓｓ２のオン操作切替タイミングは、第１操作信号ｇ１のオフ操作切替タイミングからオン操作時間ΔＴｒだけ遡ったタイミングとなる。なお、本実施形態において、遷移時間制御部１６ｆが「第１，第２設定手段」に相当する。
The transition
サブ操作信号生成部１６ｇは、メイン操作信号生成部１６ａから出力された１スイッチング周期Ｔｓｗに渡る第１，第２操作信号ｇ１，ｇ２と、オン操作時間ΔＴｒとに基づき、サブ操作信号ｇｓを生成して出力する。
The sub operation
こうした構成によれば、実遷移時間を目標時間Ｔｔｇｔにフィードバック制御することができる。これにより、サブリアクトル１３ｂに流れる電流を検出する電流センサを備えることなく、各スイッチＳＸｐ〜ＳＹｎのオン操作への切替をＺＶＳにできる。さらに、本実施形態によれば、サブリアクトル１３ｂのインダクタンスや、各スナバコンデンサ１８ａ〜１８ｄの静電容量、各スイッチＳＸｐ〜ＳＹの寄生容量のばらつきにかかわらず、各スイッチＳＸｐ〜ＳＹｎのオン操作への切替をＺＶＳにすることもできる。
According to such a configuration, the actual transition time can be feedback controlled to the target time Ttgt. Thereby, switching to ON operation of each switch SXp-SYn can be set to ZVS, without providing the current sensor which detects the electric current which flows into the
（第２実施形態）
以下、第２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、インバータ１３に備えられるサブスイッチ及びサブリアクトルの接続手法を変更する。なお、図１８において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In this embodiment, as shown in FIG. 18, the connection method of the sub switch and sub reactor provided in the
図示されるように、インバータ１３は、第１サブスイッチＳｓα、第１サブダイオードＤｓα、第２サブスイッチＳｓβ、第２サブダイオードＤｓβ、第１保護用ダイオードＤｐα、第２保護用ダイオードＤｐβ、及びサブリアクトル１３ｃを備えている。本実施形態では、各サブスイッチＳｓα，Ｓｓβとして、電圧制御形の半導体スイッチを用いており、具体的には、ＩＧＢＴを用いている。
As illustrated, the
第１サブスイッチＳｓαには、第１サブダイオードＤｓαが逆並列に接続され、第２サブスイッチＳｓβには、第２サブダイオードＤｓβが逆並列に接続されている。第１上アームスイッチＳＸｐと第１下アームスイッチＳＸｎとの接続点には、第１サブスイッチＳｓαのコレクタが接続され、第１サブスイッチＳｓαのエミッタには、第２サブスイッチＳｓβのエミッタが接続されている。第２サブスイッチＳｓβのコレクタには、サブリアクトル１３ｃの第１端が接続されている。サブリアクトル１３ｂの第２端には、第２上アームスイッチＳＹｐと第２下アームスイッチＳＹｎとの接続点が接続されている。なお、各サブスイッチＳｓα、Ｓｓβは、オフ操作されている場合、各サブスイッチＳｓα，Ｓｓβの直列接続体の一対の端子（コレクタ）のうち一方から他方への電流の流通を阻止する機能を有する。なお、各サブスイッチＳｓα，Ｓｓβは、上記第１実施形態と同様に、サブ操作信号ｇｓに基づきオンオフ操作される。
A first sub-diode Dsα is connected in antiparallel to the first subswitch Ssα, and a second subdiode Dsβ is connected in antiparallel to the second subswitch Ssβ. The collector of the first sub switch Ssα is connected to the connection point between the first upper arm switch SXp and the first lower arm switch SXn, and the emitter of the second sub switch Ssβ is connected to the emitter of the first sub switch Ssα. Has been. The first end of the
第２サブスイッチＳｓβとサブリアクトル１３ｃとの接続点には、第１保護用ダイオードＤｐαのカソードと、第２保護用ダイオードＤｐβのアノードとが接続されている。第１保護用ダイオードＤｐαのアノードには、第２端子Ｔ２が接続され、第２保護用ダイオードＤｐβのカソードには、第１端子Ｔ１が接続されている。第１保護用ダイオードＤｐαは、第１サブスイッチＳｓαを保護するために設けられ、第２保護用ダイオードＤｐβは、第２サブスイッチＳｓβを保護するために設けられている。詳しくは、第１上アームスイッチＳＸｐ側から第２下アームスイッチＳＹｎ側へとサブリアクトル１３ｃに電流が流れている状態で、各サブスイッチＳｓα，Ｓｓβが誤作動によってオフ操作されると、第１サブスイッチＳｓαの両端にサージ電圧が印加される。第１保護用ダイオードＤｐαは、このサージ電圧から第１サブスイッチＳｓαを保護する。一方、第２下アームスイッチＳＹｎ側から第１上アームスイッチＳＸｐ側へとサブリアクトル１３ｃに電流が流れている状態で、各サブスイッチＳｓα，Ｓｓβが誤作動によってオフ操作されると、第２サブスイッチＳｓβの両端にサージ電圧が印加される。第２保護用ダイオードＤｐβは、このサージ電圧から第２サブスイッチＳｓβを保護する。 The cathode of the first protection diode Dpα and the anode of the second protection diode Dpβ are connected to the connection point between the second sub switch Ssβ and the subreactor 13c. The second terminal T2 is connected to the anode of the first protection diode Dpα, and the first terminal T1 is connected to the cathode of the second protection diode Dpβ. The first protection diode Dpα is provided to protect the first sub switch Ssα, and the second protection diode Dpβ is provided to protect the second sub switch Ssβ. Specifically, when the sub-switches Ssα and Ssβ are turned off due to malfunction when the current flows through the sub-reactor 13c from the first upper arm switch SXp side to the second lower arm switch SYn side, A surge voltage is applied across the sub switch Ssα. The first protection diode Dpα protects the first sub switch Ssα from this surge voltage. On the other hand, if each sub switch Ssα, Ssβ is turned off due to a malfunction when the current flows through the subreactor 13c from the second lower arm switch SYn side to the first upper arm switch SXp side, A surge voltage is applied across the switch Ssβ. The second protection diode Dpβ protects the second sub switch Ssβ from this surge voltage.
以上説明した本実施形態によっても、上記第１実施形態と同様の効果を得られる。 According to the present embodiment described above, the same effects as those of the first embodiment can be obtained.
（第３実施形態）
以下、第３実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１９に示すように、インバータの回路構成を変更する。なお、図１９において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In this embodiment, as shown in FIG. 19, the circuit configuration of the inverter is changed. In FIG. 19, the same members as those shown in FIG. 1 are denoted by the same reference numerals for the sake of convenience.
図示されるように、インバータ１３は、第１〜第４サブスイッチＳｓａ〜Ｓｓｄと、第１，第２サブリアクトル１３ｄ，１３ｅとを備えている。本実施形態では、各サブスイッチＳｓａ〜Ｓｓｄとして、フリーホイールダイオードが逆並列に接続された電圧制御形の半導体スイッチを用いており、具体的には、ＩＧＢＴを用いている。
As illustrated, the
第２サブスイッチＳｓｂのエミッタには、第１サブスイッチＳｓａのコレクタが接続されている。第２サブスイッチＳｓｂのコレクタには、第１上アームスイッチＳＸｐのコレクタが接続され、第１サブスイッチＳｓａのエミッタには、第１下アームスイッチＳＸｎのエミッタが接続されている。第１サブスイッチＳｓａと第２サブスイッチＳｓｂとの接続点には、第１サブリアクトル１３ｄを介して、第１上アームスイッチＳＸｐ及び第１下アームスイッチＳＸｎの接続点が接続されている。
The collector of the first sub switch Ssa is connected to the emitter of the second sub switch Ssb. A collector of the first upper arm switch SXp is connected to the collector of the second sub switch Ssb, and an emitter of the first lower arm switch SXn is connected to the emitter of the first sub switch Ssa. A connection point of the first upper arm switch SXp and the first lower arm switch SXn is connected to a connection point of the first sub switch Ssa and the second sub switch Ssb via the
第４サブスイッチＳｓｄのエミッタには、第３サブスイッチＳｓｃのコレクタが接続されている。第４サブスイッチＳｓｄのコレクタには、第２上アームスイッチＳＹｐのコレクタが接続され、第３サブスイッチＳｓｃのエミッタには、第２下アームスイッチＳＹｎのエミッタが接続されている。第３サブスイッチＳｓｃと第４サブスイッチＳｓｄとの接続点には、第２サブリアクトル１３ｅを介して、第２上アームスイッチＳＹｐ及び第２下アームスイッチＳＹｎの接続点が接続されている。
The collector of the third sub switch Ssc is connected to the emitter of the fourth sub switch Ssd. The collector of the fourth sub switch Ssd is connected to the collector of the second upper arm switch SYp, and the emitter of the third sub switch Ssc is connected to the emitter of the second lower arm switch SYn. A connection point between the third sub switch Ssc and the fourth sub switch Ssd is connected to a connection point between the second upper arm switch SYp and the second lower arm switch SYn via the
第１〜第４サブスイッチＳｓａ〜Ｓｓｄは、送電側制御装置１６において生成される第１〜第４サブ操作信号ｇｓａ〜ｇｓｄによってオンオフ操作される。
The first to fourth sub switches Ssa to Ssd are turned on / off by first to fourth sub operation signals gsa to gsd generated in the power transmission
続いて、図２０を用いて、本実施形態にかかる各サブスイッチＳｓａ〜Ｓｓｄの操作手法について説明する。なお、図２０において、先の図１７に示した処理と同一の処理については、便宜上、同一の符号を付している。 Subsequently, an operation method of each of the sub switches Ssa to Ssd according to the present embodiment will be described with reference to FIG. In FIG. 20, the same processes as those shown in FIG. 17 are given the same reference numerals for the sake of convenience.
第１時間検出部１６ｈは、第１出力信号Ｓｉｇ１の論理が「Ｈ」となる場合、第１出力信号Ｓｉｇ１のパルス幅を第１上アーム遷移時間Ｔｘｐとして検出する。一方、第１時間検出部１６ｈは、第２出力信号Ｓｉｇ２の論理が「Ｈ」となる場合、第２出力信号Ｓｉｇ２のパルス幅を第１下アーム遷移時間Ｔｘｎとして検出する。第１時間検出部１６ｈは、検出した遷移時間を第１実遷移時間Ｔｔｒ１として出力する。なお、本実施形態において、第１時間検出部１６ｈ及びＸ相遷移時間検出回路３０が「第１，第３検出手段」に相当する。
When the logic of the first output signal Sig1 is “H”, the first
第１時間偏差算出部１６ｉは、上記目標時間Ｔｔｇｔと、第１実遷移時間Ｔｔｒ１との偏差である第１時間偏差ΔＴｆ１を算出する。第１遷移時間制御部１６ｊは、第１時間偏差ΔＴｆ１の比例積分制御により、第１オン操作時間ΔＴｋ１を算出する。第１サブ操作信号生成部１６ｋは、メイン操作信号生成部１６ａから出力された１スイッチング周期Ｔｓｗに渡る第１，第２操作信号ｇ１，ｇ２と、第１オン操作時間ΔＴｋ１とに基づき、第１，第２サブ操作信号ｇｓａ，ｇｓｂを生成して出力する。詳しくは、第１操作信号ｇ１がオフ操作指令に切り替えられる状況においては、第２サブスイッチＳｓｂをオフ操作に維持してかつ第１サブスイッチＳｓａのオン操作期間を設けるように、第１，第２サブ操作信号ｇｓａ，ｇｓｂを生成する。一方、第２操作信号ｇ２がオフ操作指令に切り替えられる状況においては、第１サブスイッチＳｓａをオフ操作に維持してかつ第２サブスイッチＳｓｂのオン操作期間を設けるように、第１，第２サブ操作信号ｇｓａ，ｇｓｂを生成する。
The first time deviation calculation unit 16i calculates a first time deviation ΔTf1, which is a deviation between the target time Ttgt and the first actual transition time Ttr1. The first transition time control unit 16j calculates the first on-operation time ΔTk1 by proportional-integral control of the first time deviation ΔTf1. The first sub operation
第２時間検出部１６ｌは、第３出力信号Ｓｉｇ３の論理が「Ｈ」となる場合、第３出力信号Ｓｉｇ３のパルス幅を第２上アーム遷移時間Ｔｙｐとして検出する。一方、第２時間検出部１６ｌは、第４出力信号Ｓｉｇ４の論理が「Ｈ」となる場合、第４出力信号Ｓｉｇ４のパルス幅を第２下アーム遷移時間Ｔｙｎとして検出する。第２時間検出部１６ｌは、検出した遷移時間を第２実遷移時間Ｔｔｒ２として出力する。なお、本実施形態において、第２時間検出部１６ｌ及びＹ相遷移時間検出回路３１が「第２，第４検出手段」に相当する。
When the logic level of the third output signal Sig3 is “H”, the second
第２時間偏差算出部１６ｍは、上記目標時間Ｔｔｇｔと、第２実遷移時間Ｔｔｒ２との偏差である第２時間偏差ΔＴｆ２を算出する。第２遷移時間制御部１６ｎは、第２時間偏差ΔＴｆ２の比例積分制御により、第２オン操作時間ΔＴｋ２を算出する。第２サブ操作信号生成部１６ｏは、メイン操作信号生成部１６ａから出力された１スイッチング周期Ｔｓｗに渡る第１，第２操作信号ｇ１，ｇ２と、第２オン操作時間ΔＴｋ２とに基づき、第３，第４サブ操作信号ｇｓｃ，ｇｓｄを生成して出力する。詳しくは、第１操作信号ｇ１がオフ操作指令に切り替えられる状況においては、第４サブスイッチＳｓｄをオフ操作に維持してかつ第３サブスイッチＳｓｃのオン操作期間を設けるように、第３，第４サブ操作信号ｇｓｃ，ｇｓｄを生成する。一方、第２操作信号ｇ２がオフ操作指令に切り替えられる状況においては、第３サブスイッチＳｓｃをオフ操作に維持してかつ第４サブスイッチＳｓｄのオン操作期間を設けるように、第３，第４サブ操作信号ｇｓｃ，ｇｓｄを生成する。
The second time
以上説明した本実施形態によれば、上記第１実施形態の効果に準じた効果を得ることはできる。 According to the embodiment described above, it is possible to obtain an effect according to the effect of the first embodiment.
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.
・送電側フィルタ回路１４、送電パッド１５、受電パッド２０及び受電側フィルタ回路２１を図２１のように変更してもよい。詳しくは、送電側コイル１５ａには、第５共振コンデンサ１５ｄが並列接続されている。すなわち、送電側コイル１５ａと第５共振コンデンサ１５ｄとによってＬＣ並列共振回路が構成されている。送電側フィルタ回路１４は、送電側第１コンデンサ１４ｆ及び送電側第５リアクトル１４ｇの直列接続体と、送電側第２コンデンサ１４ｈ及び送電側第６リアクトル１４ｉの直列接続体とを備えている。受電側コイル２０ａには、第６共振コンデンサ２０ｄが並列接続されている。受電側フィルタ回路２１は、受電側第１コンデンサ２１ｆ及び受電側第５リアクトル２１ｇの直列接続体と、受電側第２コンデンサ２１ｈ及び受電側第６リアクトル２１ｉの直列接続体とを備えている。なお、図２１において、先の図１に示した部材と同一の部材には、同一の符号を付している。
The power transmission
・上記第１実施形態において、第１上アーム遷移時間Ｔｘｐ及び第２下アーム遷移時間Ｔｙｎの目標時間と、第１下アーム遷移時間Ｔｘｎ及び第２上アーム遷移時間Ｔｙｐの目標時間とを相違させてもよい。 In the first embodiment, the target time of the first upper arm transition time Txp and the second lower arm transition time Tyn is different from the target time of the first lower arm transition time Txn and the second upper arm transition time Typ. May be.
・上記各実施形態において、目標時間から実遷移時間を減算した値と、サブスイッチのオン操作時間とが関係付けられたマップや数式を用いて上記オン操作時間を算出してもよい。 In each of the above embodiments, the on operation time may be calculated using a map or a mathematical formula in which a value obtained by subtracting the actual transition time from the target time and the on operation time of the sub switch are related.
・先の図１、図１８及び図１９に示した構成において、各保護用ダイオードを除去してもよい。 In the configuration shown in FIG. 1, FIG. 18 and FIG. 19, each protection diode may be removed.
・上記実施形態において、ＤＣＤＣコンバータ１２を除去してもよい。
In the above embodiment, the
・上記実施形態において、各スイッチＳＸｐ，ＳＸｎ，ＳＹｐ，ＳＹｎのスイッチング周期Ｔｓｗを１次側電流Ｉｐの基本波電流の周期よりも短く設定してもよい。 In the above embodiment, the switching cycle Tsw of each switch SXp, SXn, SYp, SYn may be set shorter than the cycle of the fundamental current of the primary current Ip.
・インバータ１３を構成するスイッチとしては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。この場合、各スイッチに逆並列に接続されるフリーホイールダイオードとしては、外付けのダイオードに限らず、ＭＯＳＦＥＴのボディダイオードであってもよい。
-Switch which comprises the
・上記各実施形態において、各スイッチＳＸｐ〜ＳＹｎに並列接続されるコンデンサとしては、各スイッチＳＸｐ〜ＳＹｎの端子間（具体的には、コレクタ及びエミッタ間）の寄生容量（寄生コンデンサ）や、各スイッチに逆並列に接続されたダイオードＤＸｐ〜ＤＹｎの端子間（具体的には、アノード及びカソード間）の寄生容量であってもよい。 -In each said embodiment, as a capacitor | condenser connected in parallel with each switch SXp-SYn, between each terminal of each switch SXp-SYn (specifically, between a collector and emitter), each parasitic capacitance (parasitic capacitor), It may be a parasitic capacitance between the terminals of the diodes DXp to DYn connected in reverse parallel to the switch (specifically, between the anode and the cathode).
・インバータの出力電圧が印加されるコイルとしては、非接触給電システムを構成する送電側コイルに限らない。例えば、高周波誘導加熱装置を構成するコイルや、電磁調理器を構成するコイルであってもよい。この場合であっても、コイルに流れる電流の位相が進む現象が生じるなら、リカバリ損失を低減できる本発明の適用が有効である。 -As a coil to which the output voltage of an inverter is applied, it is not restricted to the power transmission side coil which comprises a non-contact electric power feeding system. For example, the coil which comprises a high frequency induction heating apparatus, and the coil which comprises an electromagnetic cooker may be sufficient. Even in this case, if the phenomenon that the phase of the current flowing through the coil advances occurs, the application of the present invention that can reduce the recovery loss is effective.
１３ｂ…サブリアクトル、１５ａ…送電側コイル、３０，３１…Ｘ，Ｙ相遷移時間検出回路、ＳＸｐ，ＳＸｎ…第１上，下アームスイッチ、ＳＹｐ，ＳＹｎ…第２上，下アームスイッチ、Ｓｓ１，Ｓｓ２…第１，第２サブスイッチ。 13b ... sub reactor, 15a ... power transmission side coil, 30, 31 ... X, Y phase transition time detection circuit, SXp, SXn ... first upper and lower arm switch, SYp, SYn ... second upper and lower arm switch, Ss1, Ss2: First and second sub switches.
Claims (8)
前記直流電源に並列接続された第２上アームスイッチ（ＳＹｐ）及び第２下アームスイッチ（ＳＹｎ）の直列接続体と、
前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのそれぞれに逆並列に接続されたダイオード（ＤＸｐ，ＤＸｎ，ＤＹｐ，ＤＹｎ）と、
前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのそれぞれに並列接続されたコンデンサ（１８ａ〜１８ｄ）と、
前記第１上アームスイッチと前記第１下アームスイッチとを直列接続する第１電気経路に第１端が接続され、前記第２上アームスイッチと前記第２下アームスイッチとを直列接続する第２電気経路に第２端が接続されたメインコイル（１５ａ）と、
前記第１電気経路及び前記第２電気経路のそれぞれに接続されたサブリアクトル（１３ｂ；１３ｃ；１３ｄ，１３ｅ）と、
前記サブリアクトルに接続され、オン操作されることにより、前記ダイオードに流れる順方向電流を前記サブリアクトルに流して前記順方向電流を減少させて、かつ前記第１上アームスイッチ、前記第１下アームスイッチ、前記第２上アームスイッチ、及び前記第２下アームスイッチのうち、順方向電流が減少した前記ダイオードに逆並列に接続されたスイッチに流れる電流を増加可能なように設けられたサブスイッチ（Ｓｓ１，Ｓｓ２；Ｓｓα，Ｓｓβ；Ｓｓａ〜Ｓｓｄ）と、
前記第１上アームスイッチ及び前記第２下アームスイッチの組と、前記第１下アームスイッチ及び前記第２上アームスイッチの組とを交互にオン操作するメイン操作手段と、
前記第１上アームスイッチ及び前記第２下アームスイッチの組がオン操作される期間の途中から、前記第１下アームスイッチ及び前記第２上アームスイッチの組が次回オン操作される期間の途中までの期間において前記サブスイッチをオン操作する第１操作処理と、前記第１下アームスイッチ及び前記第２上アームスイッチの組がオン操作される期間の途中から、前記第１上アームスイッチ及び前記第２下アームスイッチの組が次回オン操作される期間の途中までの期間において前記サブスイッチをオン操作する第２操作処理とを行うサブ操作手段と、
前記第１下アームスイッチ及び前記第２上アームスイッチのうち少なくとも一方を第１操作対象スイッチとし、前記メイン操作手段によって前記第１上アームスイッチ及び前記第２下アームスイッチがオフ操作に切り替えられてからの前記第１操作対象スイッチの端子間電圧の変化速度と相関を有する時間である第１遷移時間を検出する第１遷移時間検出手段（１６ｃ，１６ｄ，３０，３１；１６ｈ，１６ｌ，３０，３１）と、
前記第１遷移時間検出手段によって検出された第１遷移時間を第１目標時間に制御すべく、前記第１操作処理による前記サブスイッチのオン操作時間を設定する第１設定手段（１６ｆ；１６ｊ，１６ｎ）と、
前記第１上アームスイッチ及び前記第２下アームスイッチのうち少なくとも一方を第２操作対象スイッチとし、前記メイン操作手段によって前記第１下アームスイッチ及び前記第２上アームスイッチがオフ操作に切り替えられてからの前記第２操作対象スイッチの端子間電圧の変化速度と相関を有する時間である第２遷移時間を検出する第２遷移時間検出手段（１６ｂ，１６ｄ，３０，３１；１６ｈ，１６ｌ，３０，３１）と、
前記第２遷移時間検出手段によって検出された第２遷移時間を第２目標時間に制御すべく、前記第２操作処理による前記サブスイッチのオン操作時間を設定する第２設定手段（１６ｆ；１６ｊ，１６ｎ）とを備えることを特徴とする電力変換装置。 A series connection of a first upper arm switch (SXp) and a first lower arm switch (SXn) connected in parallel to the DC power source (12);
A series connection of a second upper arm switch (SYp) and a second lower arm switch (SYn) connected in parallel to the DC power supply;
A diode (DXp, DXn, DYp, DYn) connected in antiparallel to each of the first upper arm switch, the first lower arm switch, the second upper arm switch, and the second lower arm switch;
Capacitors (18a-18d) connected in parallel to each of the first upper arm switch, the first lower arm switch, the second upper arm switch, and the second lower arm switch;
A first end is connected to a first electrical path that connects the first upper arm switch and the first lower arm switch in series, and a second end that connects the second upper arm switch and the second lower arm switch in series. A main coil (15a) having a second end connected to the electrical path;
A subreactor (13b; 13c; 13d, 13e) connected to each of the first electric path and the second electric path;
When connected to the sub-reactor and turned on, the forward current flowing through the diode is caused to flow through the sub-reactor to reduce the forward current, and the first upper arm switch and the first lower arm Of the switch, the second upper arm switch, and the second lower arm switch, a sub-switch provided so as to be able to increase a current flowing in a switch connected in reverse parallel to the diode whose forward current is reduced ( Ss1, Ss2; Ssα, Ssβ; Ssa to Ssd),
Main operating means for alternately turning on the set of the first upper arm switch and the second lower arm switch and the set of the first lower arm switch and the second upper arm switch;
From the middle of the period when the set of the first upper arm switch and the second lower arm switch is turned on until the middle of the period when the set of the first lower arm switch and the second upper arm switch is turned on next time The first operation process for turning on the sub switch during the period of the first and the first upper arm switch and the first operation from the middle of the period during which the set of the first lower arm switch and the second upper arm switch is turned on. 2 a sub operation means for performing a second operation process for turning on the sub switch in a period until the middle of the period when the set of the lower arm switches is turned on next time;
At least one of the first lower arm switch and the second upper arm switch is a first operation target switch, and the first upper arm switch and the second lower arm switch are switched off by the main operation means. The first transition time detecting means (16c, 16d, 30, 31; 16h, 16l, 30, 31) and
In order to control the first transition time detected by the first transition time detection means to the first target time, first setting means (16f; 16j, 16j; 16j; 16n)
At least one of the first upper arm switch and the second lower arm switch is a second operation target switch, and the first lower arm switch and the second upper arm switch are switched off by the main operation means. Second transition time detecting means (16b, 16d, 30, 31; 16h, 16l, 30, 31) for detecting a second transition time which is a time correlated with the change speed of the voltage between the terminals of the second operation target switch from 31) and
In order to control the second transition time detected by the second transition time detection means to the second target time, second setting means (16f; 16j, 16j; 16j; 16n). The power converter device characterized by the above-mentioned.
前記第２設定手段は、前記第２遷移時間と前記第２目標時間との偏差に基づくフィードバック制御により、前記第２操作処理による前記サブスイッチのオン操作時間を設定する請求項１記載の電力変換装置。 The first setting means sets an ON operation time of the sub switch by the first operation process by feedback control based on a deviation between the first transition time and the first target time,
2. The power conversion according to claim 1, wherein the second setting unit sets an ON operation time of the sub switch by the second operation process by feedback control based on a deviation between the second transition time and the second target time. apparatus.
前記第２上アームスイッチと前記第２下アームスイッチとの接続点を第２接続点とし、
前記サブスイッチは、第１サブスイッチ（Ｓｓ１；Ｓｓα）及び第２サブスイッチ（Ｓｓ２；Ｓｓβ）を含み、
前記第１サブスイッチ、前記サブリアクトル（１３ｂ；１３ｃ）及び前記第２サブスイッチは、直列接続され、
前記第１電気経路と前記第２電気経路とは、前記第１サブスイッチ、前記サブリアクトル及び前記第２サブスイッチの直列接続体によって接続されている請求項１又は２記載の電力変換装置。 A connection point between the first upper arm switch and the first lower arm switch is a first connection point,
A connection point between the second upper arm switch and the second lower arm switch is a second connection point,
The sub-switch includes a first sub-switch (Ss1; Ssα) and a second sub-switch (Ss2; Ssβ),
The first sub switch, the sub reactor (13b; 13c) and the second sub switch are connected in series,
The power converter according to claim 1 or 2, wherein the first electric path and the second electric path are connected by a series connection body of the first sub switch, the sub reactor, and the second sub switch.
前記第１遷移時間検出手段（１６ｃ，１６ｄ，３０，３１）は、前記第１上アームスイッチ及び前記第２下アームスイッチのそれぞれに対して第１オフ操作指令がなされてから、前記第１中間電圧が低下して第１閾値電圧になるまでの時間と、前記第１オフ操作指令がなされてから前記第２中間電圧が上昇して第２閾値電圧になるまでの時間とのうち、長い方を前記第１遷移時間として検出し、
前記第２遷移時間検出手段（１６ｂ，１６ｄ，３０，３１）は、前記第１下アームスイッチ及び前記第２上アームスイッチのそれぞれに対して第２オフ操作指令がなされてから、前記第１中間電圧が上昇して前記第２閾値電圧になるまでの時間と、前記第２オフ操作指令がなされてから前記第２中間電圧が低下して前記第１閾値電圧になるまでの時間とのうち、長い方を前記第２遷移時間として検出する請求項３記載の電力変換装置。 The potential of the connection point between the first upper arm switch and the first lower arm switch with respect to the negative side potential of the DC power supply is a first intermediate voltage, and the second upper arm switch with respect to the negative side potential of the DC power source and the The potential at the connection point with the second lower arm switch is the second intermediate voltage,
The first transition time detection means (16c, 16d, 30, 31) is configured such that the first intermediate operation is performed after a first OFF operation command is issued to each of the first upper arm switch and the second lower arm switch. The longer of the time from when the voltage drops to the first threshold voltage and the time from when the first off operation command is issued until the second intermediate voltage rises to the second threshold voltage Is detected as the first transition time,
The second transition time detecting means (16b, 16d, 30, 31) is configured to perform the first intermediate operation after a second off operation command is issued to each of the first lower arm switch and the second upper arm switch. Of the time from when the voltage rises to the second threshold voltage, and the time from when the second off operation command is issued until the second intermediate voltage decreases to the first threshold voltage, The power conversion device according to claim 3, wherein the longer one is detected as the second transition time.
前記サブリアクトルは、第１サブリアクトル（１３ｄ）及び第２サブリアクトル（１３ｅ）を含み、
前記第１サブスイッチ及び前記第２サブスイッチの直列接続体は、前記第１上アームスイッチ及び前記第１下アームスイッチの直列接続体に並列接続され、
前記第３サブスイッチ及び前記第４サブスイッチの直列接続体は、前記第２上アームスイッチ及び前記第２下アームスイッチの直列接続体に並列接続され、
前記第１サブスイッチ及び前記第２サブスイッチの直列接続体の両端のうち前記第２サブスイッチ側には、前記直流電源の正極側が接続され、
前記第３サブスイッチ及び前記第４サブスイッチの直列接続体の両端のうち前記第４サブスイッチ側には、前記直流電源の正極側が接続され、
前記第１サブスイッチと前記第２サブスイッチとを直列接続する電気経路には、前記第１サブリアクトルを介して前記第１電気経路が接続され、
前記第３サブスイッチと前記第４サブスイッチとを直列接続する電気経路には、前記第２サブリアクトルを介して前記第２電気経路が接続され、
前記サブ操作手段は、前記第１操作処理の操作対象を前記第１サブスイッチ及び前記第３サブスイッチとし、前記第２操作処理の操作対象を前記第２サブスイッチ及び前記第４サブスイッチとする請求項１又は２記載の電力変換装置。 The sub switch includes a first sub switch (Ssa) and a second sub switch (Ssb) connected in series to each other, and a third sub switch (Ssc) and a fourth sub switch (Ssd) connected in series to each other. ,
The sub reactor includes a first sub reactor (13d) and a second sub reactor (13e),
The series connection of the first sub switch and the second sub switch is connected in parallel to the series connection of the first upper arm switch and the first lower arm switch,
The series connection body of the third sub switch and the fourth sub switch is connected in parallel to the series connection body of the second upper arm switch and the second lower arm switch,
The positive electrode side of the DC power source is connected to the second sub switch side of both ends of the series connection body of the first sub switch and the second sub switch,
A positive electrode side of the DC power source is connected to the fourth sub switch side of both ends of the serial connection body of the third sub switch and the fourth sub switch,
The electric path connecting the first sub switch and the second sub switch in series is connected to the first electric path via the first sub reactor.
The electrical path connecting the third sub switch and the fourth sub switch in series is connected to the second electrical path via the second sub reactor,
The sub operation means sets the operation target of the first operation process as the first sub switch and the third sub switch, and sets the operation target of the second operation process as the second sub switch and the fourth sub switch. The power converter according to claim 1 or 2.
前記第１遷移時間検出手段は、
前記第１上アームスイッチ及び前記第２下アームスイッチのそれぞれに対して第１オフ操作指令がなされてから、前記第１中間電圧が低下して第１閾値電圧になるまでの時間を前記第１遷移時間として検出する第１検出手段（１６ｈ，３０）と、
前記第１オフ操作指令がなされてから前記第２中間電圧が上昇して第２閾値電圧になるまでの時間を前記第１遷移時間として検出する第２検出手段（１６ｌ，３１）とを含み、
前記第１設定手段は、
前記第１検出手段によって検出された第１遷移時間を前記第１目標時間に制御すべく、前記第１操作処理による前記第１サブスイッチのオン操作時間を設定する手段（１６ｊ）と、
前記第２検出手段によって検出された第１遷移時間が前記第１目標時間となるように、前記第１操作処理による前記第３サブスイッチのオン操作時間を設定する手段（１６ｎ）とを含み、
前記第２遷移時間検出手段は、
前記第１下アームスイッチ及び前記第２上アームスイッチのそれぞれに対して第２オフ操作指令がなされてから、前記第１中間電圧が上昇して前記第２閾値電圧になるまでの時間を前記第２遷移時間として検出する第３検出手段（１６ｈ，３０）と、
前記第２オフ操作指令がなされてから前記第２中間電圧が低下して前記第１閾値電圧になるまでの時間を前記第２遷移時間として検出する第４検出手段（１６ｌ，３１）とを含み、
前記第２設定手段は、
前記第３検出手段によって検出された第２遷移時間が前記第２目標時間となるように、前記第２操作処理による前記第２サブスイッチのオン操作時間を設定する手段（１６ｊ）と、
前記第４検出手段によって検出された第２遷移時間が前記第２目標時間となるように、前記第２操作処理による前記第４サブスイッチのオン操作時間を設定する手段（１６ｎ）とを含む請求項５記載の電力変換装置。 The potential of the connection point between the first upper arm switch and the first lower arm switch with respect to the negative side potential of the DC power supply is a first intermediate voltage, and the second upper arm switch with respect to the negative side potential of the DC power source and the The potential at the connection point with the second lower arm switch is the second intermediate voltage,
The first transition time detecting means includes
The time from when the first OFF operation command is issued to each of the first upper arm switch and the second lower arm switch until the first intermediate voltage decreases to the first threshold voltage is the first time. First detection means (16h, 30) for detecting the transition time;
Second detection means (161, 31) for detecting, as the first transition time, a time from when the first off operation command is issued until the second intermediate voltage rises to a second threshold voltage;
The first setting means includes
Means (16j) for setting an ON operation time of the first sub switch by the first operation processing so as to control the first transition time detected by the first detection means to the first target time;
Means (16n) for setting the ON operation time of the third sub switch by the first operation process so that the first transition time detected by the second detection means becomes the first target time;
The second transition time detecting means includes
The time from when the second OFF operation command is issued to each of the first lower arm switch and the second upper arm switch until the first intermediate voltage rises to reach the second threshold voltage is the first time. Third detection means (16h, 30) for detecting as two transition times;
And fourth detection means (161, 31) for detecting, as the second transition time, a time from when the second off operation command is issued until the second intermediate voltage decreases to the first threshold voltage. ,
The second setting means includes
Means (16j) for setting the ON operation time of the second sub switch by the second operation processing so that the second transition time detected by the third detection means becomes the second target time;
And a means (16n) for setting an ON operation time of the fourth sub switch by the second operation process so that the second transition time detected by the fourth detection means becomes the second target time. Item 6. The power conversion device according to Item 5.
前記第１上アームスイッチ及び前記第２下アームスイッチの組と、前記第１下アームスイッチ及び前記第２上アームスイッチの組とのそれぞれのスイッチング周期は、前記メインコイルに流れる電流の基本波の周期と同一に設定されている請求項１〜６のいずれか１項に記載の電力変換装置。 The main coil constitutes a resonance circuit together with resonance capacitors (15b, 15c; 15d),
The switching period of each of the first upper arm switch and the second lower arm switch group and the first lower arm switch and the second upper arm switch group is a fundamental wave of the current flowing through the main coil. The power converter according to any one of claims 1 to 6, wherein the power converter is set to be the same as the period.
前記メインコイルは、前記送電側コイルであり、
前記共振コンデンサを送電側共振コンデンサとし、
前記受電側コイルは、受電側共振コンデンサ（２０ｂ，２０ｃ；２０ｄ）とともに共振回路を構成する請求項７記載の電力変換装置。 It is applied to a non-contact power feeding system that performs non-contact power transfer between a power transmission side coil and a power reception side coil (20a),
The main coil is the power transmission side coil,
The resonant capacitor is a power transmission side resonant capacitor,
The power converter according to claim 7, wherein the power reception side coil forms a resonance circuit together with a power reception side resonance capacitor (20 b, 20 c; 20 d).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014143003A JP6331793B2 (en) | 2014-07-11 | 2014-07-11 | Power converter and non-contact power feeding system |
| DE102015111214.0A DE102015111214B4 (en) | 2014-07-11 | 2015-07-10 | POWER CONVERTER AND WIRELESS POWER SUPPLY SYSTEM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014143003A JP6331793B2 (en) | 2014-07-11 | 2014-07-11 | Power converter and non-contact power feeding system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016019442A true JP2016019442A (en) | 2016-02-01 |
| JP6331793B2 JP6331793B2 (en) | 2018-05-30 |
Family
ID=54867107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014143003A Active JP6331793B2 (en) | 2014-07-11 | 2014-07-11 | Power converter and non-contact power feeding system |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6331793B2 (en) |
| DE (1) | DE102015111214B4 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018099001A (en) * | 2016-12-16 | 2018-06-21 | 株式会社Ｓｏｋｅｎ | Transmission equipment |
| WO2024101233A1 (en) * | 2022-11-08 | 2024-05-16 | 株式会社今仙電機製作所 | Electric power conversion device and electric power conversion method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09117156A (en) * | 1995-07-24 | 1997-05-02 | General Electric Co <Ge> | Resonance converter with wide load range |
| JPH11341832A (en) * | 1998-05-21 | 1999-12-10 | Shikoku Henatsuki Kk | Partial resonance pwm inverter |
| US20020159281A1 (en) * | 2001-04-26 | 2002-10-31 | Honda Giken Kogyo Kabushiki Kaisha | Resonant inverter circuit |
| JP2005130611A (en) * | 2003-10-23 | 2005-05-19 | Ube Machinery Corporation Ltd | Auxiliary resonance pwm power converter |
| JP2014110663A (en) * | 2012-11-30 | 2014-06-12 | Denso Corp | Non-contact power supply device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642273A (en) | 1994-09-30 | 1997-06-24 | Martin Marietta Energy Systems, Inc. | Resonant snubber inverter |
| JP2000308360A (en) | 1999-02-15 | 2000-11-02 | Toyota Central Res & Dev Lab Inc | Soft switching inverter circuit |
| JP5647449B2 (en) | 2010-07-09 | 2014-12-24 | 株式会社ダイヘン | Inverter device and grid-connected inverter system provided with this inverter device |
| JP6020931B2 (en) | 2013-11-11 | 2016-11-02 | 株式会社デンソー | Power converter |
| JP6331791B2 (en) | 2014-07-10 | 2018-05-30 | 株式会社デンソー | Power converter and non-contact power feeding system |
-
2014
- 2014-07-11 JP JP2014143003A patent/JP6331793B2/en active Active
-
2015
- 2015-07-10 DE DE102015111214.0A patent/DE102015111214B4/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09117156A (en) * | 1995-07-24 | 1997-05-02 | General Electric Co <Ge> | Resonance converter with wide load range |
| JPH11341832A (en) * | 1998-05-21 | 1999-12-10 | Shikoku Henatsuki Kk | Partial resonance pwm inverter |
| US20020159281A1 (en) * | 2001-04-26 | 2002-10-31 | Honda Giken Kogyo Kabushiki Kaisha | Resonant inverter circuit |
| JP2005130611A (en) * | 2003-10-23 | 2005-05-19 | Ube Machinery Corporation Ltd | Auxiliary resonance pwm power converter |
| JP2014110663A (en) * | 2012-11-30 | 2014-06-12 | Denso Corp | Non-contact power supply device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018099001A (en) * | 2016-12-16 | 2018-06-21 | 株式会社Ｓｏｋｅｎ | Transmission equipment |
| WO2024101233A1 (en) * | 2022-11-08 | 2024-05-16 | 株式会社今仙電機製作所 | Electric power conversion device and electric power conversion method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6331793B2 (en) | 2018-05-30 |
| DE102015111214A1 (en) | 2016-01-14 |
| DE102015111214B4 (en) | 2023-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9160242B2 (en) | Electric power conversion device | |
| US8284575B2 (en) | Drive system for power switching elements | |
| US9431917B2 (en) | Switching power supply including a rectifier circuit having switching elements, and electric power converter | |
| JP6103445B2 (en) | Non-contact charging device power supply device | |
| US20150180356A1 (en) | Electric power converter | |
| US9487098B2 (en) | Power conversion apparatus | |
| JP6081214B2 (en) | Non-contact power feeding device | |
| JP6702209B2 (en) | Power converter | |
| JP6009027B1 (en) | Power converter | |
| EP2638628B1 (en) | Voltage converter comprising a storage inductor with one winding and a storage inductor with two windings | |
| JP6331793B2 (en) | Power converter and non-contact power feeding system | |
| JP6331791B2 (en) | Power converter and non-contact power feeding system | |
| US9991814B2 (en) | Pre-charging circuit of inverter | |
| JP6237506B2 (en) | Power converter | |
| JP6147423B2 (en) | Power supply circuit | |
| JP6458235B2 (en) | Switching power supply | |
| JP6515762B2 (en) | Power supply | |
| KR101227374B1 (en) | Motor circuit including an overcurrent detecting circuit for inverter and power supporting method of an overcurrent detecting circuit | |
| JP5578234B2 (en) | Switching power supply device, power supply system using the same, and electronic device | |
| US11532999B2 (en) | Adapter device for bidirectional operation | |
| JP6191542B2 (en) | Power converter | |
| US10033262B2 (en) | Gate voltage control device | |
| JP2014138463A (en) | Power conversion device | |
| WO2021079625A1 (en) | Isolated dc-dc converter | |
| JP6115026B2 (en) | Induction heating power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6331793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |