JPH11341832A - Partial resonance pwm inverter - Google Patents

Partial resonance pwm inverter

Info

Publication number
JPH11341832A
JPH11341832A JP10139308A JP13930898A JPH11341832A JP H11341832 A JPH11341832 A JP H11341832A JP 10139308 A JP10139308 A JP 10139308A JP 13930898 A JP13930898 A JP 13930898A JP H11341832 A JPH11341832 A JP H11341832A
Authority
JP
Japan
Prior art keywords
main switch
voltage
switch element
resonance
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10139308A
Other languages
Japanese (ja)
Inventor
Koichi Shioda
孝一 塩田
Yasuhiro Mori
康宏 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIKOKU HENATSUKI KK
Shihen Technical Corp
Original Assignee
SHIKOKU HENATSUKI KK
Shihen Technical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIKOKU HENATSUKI KK, Shihen Technical Corp filed Critical SHIKOKU HENATSUKI KK
Priority to JP10139308A priority Critical patent/JPH11341832A/en
Publication of JPH11341832A publication Critical patent/JPH11341832A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a partial resonance PWM inverter capable of surely performing zero-voltage switching in a short zero-voltage period. SOLUTION: This inverter is provided with first and second main switching elements Q1 , Q2 , a first free wheeling diode G1 and a first capacitor for resonance C3 connected in parallel with the first main switching element Q1 , and a second free wheeling diode G2 and a second capacitor for resonance C4 connected in parallel with the second main switching element Q2 . First and second auxiliary switches Sa, Sb and a reactor for resonance L2 are connected between the intermediate junction of the first and second main switching elements Q1 , Q2 and a divided voltage outputting terminal where the half of a DC source voltage is outputted. Here, a drive circuit 40, 50 is provided for comparing both the terminal voltage of each of the first and second main switching element Q1 , Q2 with a preset reference voltage, to turn on that switching element Q1 , Q2 , when the both terminal voltage becomes the reference voltage or lower, and to make this on-state maintained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、複数の主スイッ
チ素子をオン・オフして交流電圧を得るようにした部分
共振PWMインバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a partial resonance PWM inverter in which a plurality of main switch elements are turned on and off to obtain an AC voltage.

【0002】[0002]

【従来の技術】従来から、図8に示すように、スイッチ
ング損失を低減する部分共振回路を備えた部分共振PW
Mインバータ1が知られている。
2. Description of the Related Art Conventionally, as shown in FIG. 8, a partial resonance PW provided with a partial resonance circuit for reducing switching loss.
An M inverter 1 is known.

【0003】図8では、部分共振PWMインバータ1が
3組設けられていて直流電源Eから3相交流電圧を得る
ようになっており、部分共振PWMインバータ1は制御
回路10によって動作していくものである。
In FIG. 8, three sets of partial resonance PWM inverters 1 are provided to obtain a three-phase AC voltage from a DC power supply E. The partial resonance PWM inverter 1 is operated by a control circuit 10. It is.

【0004】制御回路10は、パルスを出力するPWM
信号発生器11と2つの信号遅延回路12,13等とか
ら構成されている。
[0004] The control circuit 10 is a PWM for outputting a pulse.
It comprises a signal generator 11 and two signal delay circuits 12, 13 and the like.

【0005】部分共振PWMインバータ1は、直列接続
された2つの主スイッチ素子S1,S2を備えており、こ
の主スイッチ素子S1,S2は直流電源の両端子間に接続
されている。各主スイッチ素子S1,S2には、還流ダイ
オードD1,D2と共振用コンデンサC1,C2とが並列接続
されている。
[0005] The partial resonance PWM inverter 1 has two main switch elements S1 and S2 connected in series, and these main switch elements S1 and S2 are connected between both terminals of a DC power supply. The freewheel diodes D1 and D2 and the resonance capacitors C1 and C2 are connected in parallel to each of the main switch elements S1 and S2.

【0006】主スイッチ素子S1,S2の中間接続点には
共振用リアクトルL1の一方の端子が接続され、その共
振用リアクトルL1の他方の端子には並列接続された補
助スイッチSA,SBが接続されている。CA,CBは電源電
圧を2分割するコンデンサであり、このCA,CBの中間
接続点は補助スイッチSA,SBを介して共振用リアクト
ルL1の他方の端子に接続されている。
One terminal of a resonance reactor L1 is connected to an intermediate connection point between the main switch elements S1 and S2, and auxiliary switches SA and SB connected in parallel are connected to the other terminal of the resonance reactor L1. ing. CA and CB are capacitors for dividing the power supply voltage into two, and an intermediate connection point between the CA and CB is connected to the other terminal of the resonance reactor L1 via the auxiliary switches SA and SB.

【0007】PWM信号発生器11は主スイッチ素子S
1,S2や補助スイッチSA,SBをオン・オフさせるパルス
信号を出力し、信号遅延回路12はPWM信号発生器1
1から出力されるパルス信号を所定時間遅延させて出力
する。信号遅延回路13は信号遅延回路12から出力さ
れるパルス信号を所定時間遅延させて出力する。
The PWM signal generator 11 has a main switch element S
1 and S2 and a pulse signal for turning on and off the auxiliary switches SA and SB.
The pulse signal output from 1 is output after being delayed for a predetermined time. The signal delay circuit 13 delays the pulse signal output from the signal delay circuit 12 by a predetermined time and outputs the delayed pulse signal.

【0008】図9に示す動作は、還流ダイオードD2に
電流IOが流れている状態から主スイッチ素子S1へ転流
するときの状態を示したものである。
The operation shown in FIG. 9 shows a state in which a current IO flows through the freewheeling diode D2 and commutates to the main switch element S1.

【0009】転流期間中の電流IOを一定とすれば、時
点t0における共振用補助スイッチSAのターンオンによ
り共振用リアクトルL1に流れる電流ILが直線的に上昇
を始める。ここで、t0〜t1は電流ILが出力電流I0に
達するまでの時間であり、t1〜t2は共振エネルギーを
決める電流△ILを流す期間である。
Assuming that the current IO during the commutation period is constant, the current IL flowing through the resonance reactor L1 starts to increase linearly by turning on the resonance auxiliary switch SA at time t0. Here, t0 to t1 is the time until the current IL reaches the output current I0, and t1 to t2 is the period during which the current ΔIL that determines the resonance energy flows.

【0010】いま、信号遅延回路12から出力されるパ
ルス信号の出力タイミングt2で主スイッチ素子S2をタ
ーンオフさせると、共振用リアクトルL1と共振用コン
デンサC1,C2が共振動作に入り、出力電圧VOは上昇し
ていく。この出力電圧VOが電源電圧Eに達すると(時
点t3)、還流ダイオードD1がオンする。この還流ダイ
オードD1がオンしている期間(時点t3〜t4)内の時
点txで、信号遅延回路13からパルス信号を出力させ
て主スイッチ素子S1をターンオンさせれば、ゼロ電圧
スイッチングが行われることになる。
Now, when the main switch element S2 is turned off at the output timing t2 of the pulse signal output from the signal delay circuit 12, the resonance reactor L1 and the resonance capacitors C1 and C2 enter a resonance operation, and the output voltage VO is reduced. Going up. When the output voltage VO reaches the power supply voltage E (time t3), the free wheel diode D1 turns on. If the pulse signal is output from the signal delay circuit 13 to turn on the main switch element S1 at time tx within the period (time t3 to t4) in which the freewheeling diode D1 is on, zero voltage switching is performed. become.

【0011】回路内の損失がない場合、期間(t1〜t
2)と期間(t3〜t4)が等しくなるが、実際にはスイ
ッチ素子S1や共振用リアクトルL1などの損失により、
t1〜t2>t3〜t4となる。なお、時点t6〜t9は、主
スイッチ素子S1に電流IOが流れている状態から還流ダ
イオードD2へ転流するときの状態を示したものであ
り、そして、時点t0〜t9の動作を繰り返し行うととも
に期間t3〜t7、すなわち、図10の出力電圧Voの幅
を変えていくことにより破線で示すように交流電圧が出
力される。この交流電圧を3組合わせて3相交流を得る
ものである。
When there is no loss in the circuit, the period (t1 to t1)
2) and the period (t3 to t4) are equal, but actually, due to the loss of the switching element S1 and the resonance reactor L1, etc.
t1 to t2> t3 to t4. The time points t6 to t9 indicate a state in which the current IO flows through the main switch element S1 to the commutation diode D2, and the operations of the time points t0 to t9 are repeated. During the period t3 to t7, that is, by changing the width of the output voltage Vo in FIG. 10, an AC voltage is output as shown by a broken line. A three-phase AC is obtained by combining three AC voltages.

【0012】ここで、期間t1〜t2が短かくなると、期
間t2〜t3が長くなるとともに期間t3〜t4が短くな
る。このため、信号遅延回路13から出力されるパルス
信号で主スイッチ素子S1を期間t3〜t4でターンオン
させることが困難となる。主スイッチ素子S1が期間t3
〜t4よりも早くまたは遅くターンオンした場合、共振
用コンデンサC1に電荷が残ったままのターンオンとな
るため、主スイッチ素子S1に過大なストレスがかか
り、主スイッチ素子S1の破壊やノイズの発生の要因と
なってしまう。
Here, when the period t1 to t2 becomes shorter, the period t2 to t3 becomes longer and the period t3 to t4 becomes shorter. For this reason, it is difficult to turn on the main switch element S1 in the period t3 to t4 with the pulse signal output from the signal delay circuit 13. Main switch element S1 is in period t3
If the turn-on is made earlier or later than t4, the turn-on is performed with the charge remaining in the resonance capacitor C1, so that an excessive stress is applied to the main switch element S1, and the main switch element S1 may be damaged or cause noise. Will be.

【0013】このため、主スイッチ素子S1をゼロ電圧
スイッチングさせる必要がある。
Therefore, it is necessary to switch the main switching element S1 to zero voltage.

【0014】[0014]

【発明が解決しようとする課題】ゼロ電圧スイッチング
を行うためには、出力電流に相当する期間t0〜t1、共
振エネルギーを決める期間t1〜t2、転流期間t2〜t3
を経過した後、主スイッチ素子S1の両端間の電圧がゼ
ロボルトであるゼロボルト期間t3〜t4内に、転流後の
主スイッチ素子S1のターンオンタイミングtxがくるよ
うにしなければならない。
In order to perform zero voltage switching, a period t0 to t1 corresponding to the output current, a period t1 to t2 for determining the resonance energy, and a commutation period t2 to t3.
, The turn-on timing tx of the main switch element S1 after commutation must come within a zero volt period t3 to t4 in which the voltage across the main switch element S1 is zero volt.

【0015】しかし、出力電流I0や転流期間t2〜t3
の変動、各スイッチ素子S1,S2,SA,SBの動作遅延時
間のバラツキ、制御上の遅延時間などを考慮しながら信
号遅延回路13が出力するパルス信号で主スイッチ素子
S1をターンオンさせるには、ゼロボルト期間t3〜t4
を長くする必要がある。このゼロボルト期間t3〜t4を
長くするためには、期間t1〜t2を長くしなければなら
ない。
However, the output current I0 and the commutation period t2 to t3
In order to turn on the main switch element S1 with a pulse signal output from the signal delay circuit 13 in consideration of the variation of the switching elements S1, S2, SA, SB, the variation of the operation delay time, the control delay time, etc. Zero volt period t3 to t4
Need to be longer. In order to extend the zero volt period t3 to t4, the period t1 to t2 must be increased.

【0016】この期間t1〜t2を長くすることにより、
ゼロボルト期間t3〜t4が長くなり、信号遅延回路12
が出力するパルス信号に基づいて信号遅延回路13から
パルス信号を時点tXで出力して主スイッチS1をターン
オンさせることが容易なものとなる。
By extending this period t1 to t2,
The zero volt period t3 to t4 becomes longer, and the signal delay circuit 12
It is easy to turn on the main switch S1 by outputting a pulse signal from the signal delay circuit 13 at the time point tX based on the pulse signal output from the main switch S1.

【0017】しかし、期間t1〜t2を長くすると、共振
用リアクトルL1の電流IL(共振電流)が増加する。こ
の増加による主スイッチ素子S1,S2や補助スイッチS
A,SBの導通損失や還流ダイオードD1,D2の導通損失、
共振用リアクトルL1の鉄損や銅損などの回路損失が増
加する。また、t0〜t5の期間における一連の動作にか
かる時間が長くなり、十分なPWM制御が行えず、出力
変動に対応できなくなる等の問題が生じる。さらに、共
振電流ILが大きくなることにより、大電流用のスイッ
チ素子S1,S2,SA,SBを使用しなければならず、スイ
ッチ素子の大型化によるコストアップや共振回路の損失
増加による効率低下の要因となってしまう等の多くの問
題が生じる。
However, when the period t1 to t2 is lengthened, the current IL (resonant current) of the resonance reactor L1 increases. Due to this increase, the main switch elements S1, S2 and the auxiliary switch S
A, SB conduction loss and freewheeling diodes D1, D2 conduction loss,
Circuit loss such as iron loss and copper loss of the resonance reactor L1 increases. In addition, the time required for a series of operations in the period from t0 to t5 becomes longer, and sufficient PWM control cannot be performed. Furthermore, since the resonance current IL increases, the switching elements S1, S2, SA, and SB for large current must be used, which results in an increase in cost due to an increase in the size of the switching elements and a decrease in efficiency due to an increase in loss of the resonance circuit. Many problems arise, such as becoming a factor.

【0018】この発明は、上記問題点に鑑みてなされた
もので、その目的は、短いゼロボルト期間内でゼロ電圧
スイッチングを確実に行うことのできる部分共振PWM
インバータを提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a partial resonance PWM capable of reliably performing zero voltage switching within a short zero volt period.
An object of the present invention is to provide an inverter.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、直流電源の両端子間に接続され
るとともに直列接続された第1,第2主スイッチ素子
と、第1主スイッチ素子に並列接続された第1還流ダイ
オードおよび共振用第1コンデンサと、第2主スイッチ
素子に並列接続された第2還流ダイオードおよび共振用
第2コンデンサとを備え、前記第1,第2主スイッチ素
子の中間接続点と前記直流電源の電圧が2分割されて出
力される分圧出力端子との間に、並列接続された第1,
第2補助スイッチと、この第1,第2補助スイッチに直
列接続された共振用リアクトルとを接続し、前記第1,
第2主スイッチ素子を交互にオン・オフして前記リアク
トルの一方の端子から交流電圧を得る部分共振PWMイ
ンバータにおいて、第1主スイッチ素子の両端電圧と予
め設定されている基準電圧とを比較し、その両端電圧が
基準電圧以下になったとき第1主スイッチ素子をターン
オンさせてこのオンを維持させておく第1駆動回路と、
第2主スイッチ素子の両端電圧と予め設定されている基
準電圧とを比較し、その両端電圧が基準以下になったと
き第2主スイッチ素子をターンオンさせてこのオンを維
持させておく第2駆動回路とを設けたことを特徴とす
る。
In order to achieve the above object, an invention according to claim 1 includes a first and a second main switch element connected between both terminals of a DC power supply and connected in series, A first freewheeling diode and a first capacitor for resonance connected in parallel to the main switch element; and a second freewheeling diode and a second capacitor for resonance connected in parallel to the second main switch element. The first and second parallel-connected first and second voltage-divided output terminals, each of which outputs the voltage of the DC power supply divided into two, are connected between an intermediate connection point of the main switch element.
The second auxiliary switch is connected to a resonance reactor connected in series to the first and second auxiliary switches, and the first and second auxiliary switches are connected to each other.
In a partial resonance PWM inverter that alternately turns on and off a second main switch element to obtain an AC voltage from one terminal of the reactor, a voltage between both ends of the first main switch element is compared with a preset reference voltage. A first drive circuit for turning on the first main switch element when the voltage between both ends thereof is equal to or lower than the reference voltage and maintaining the first main switch element on;
A second drive for comparing the voltage between both ends of the second main switch element with a preset reference voltage, and turning on the second main switch element when the voltage between both ends falls below the reference to maintain this ON state. And a circuit.

【0020】請求項2の発明は、前記駆動回路は、主ス
イッチ素子の両端電圧と予め設定されている基準電圧と
を比較してその両端電圧が基準以下であることを検出す
る比較器と、この比較器がその両端電圧が基準以下であ
ることを検出して検出信号を出力した際にその検出信号
をラッチして主スイッチ素子をターンオンさせるととも
にその主スイッチ素子のオンを維持させておくラッチ回
路とを備えていることを特徴とする。
According to a second aspect of the present invention, the driving circuit compares the voltage between both ends of the main switch element with a predetermined reference voltage to detect that the voltage between both ends is lower than a reference, When the comparator detects that the voltage between both ends is below the reference and outputs a detection signal, the detection signal is latched to turn on the main switch element and to keep the main switch element on. And a circuit.

【0021】請求項3の発明は、直流電源の両端子間に
接続されるとともに直列接続された第1,第2主スイッ
チ素子と、前記直流電源の両端子間に接続されるととも
に直列接続された第3,第4主スイッチ素子と、各主ス
イッチ素子にそれぞれ並列接続された4つの還流ダイオ
ードおよび共振用コンデンサとを備え、前記第1主スイ
ッチ素子と第2主スイッチ素子との接続点と第3主スイ
ッチ素子と第4主スイッチ素子との接続点との間に、第
1補助スイッチと共振用リアクルと第2補助スイッチと
を直列接続し、前記4つの主スイッチ素子でフルブリッ
ジインバータ回路を構成した部分共振PWMインバータ
において、少なくとも第1,第4主スイッチ素子のうち
いずれか1つの主スイッチと、少なくとも第2,第3主
スイッチ素子のうちいずれか1つの主スイッチとに、こ
れら主スイッチ素子の両端電圧と予め設定されている基
準電圧とを比較し、その両端電圧が基準以下になったと
きそれら主スイッチ素子をターンオンさせてこのオンを
維持させておく駆動回路を設けたことを特徴とする。
According to a third aspect of the present invention, the first and second main switch elements connected between both terminals of the DC power supply and connected in series are connected between both terminals of the DC power supply and connected in series. Third and fourth main switch elements, and four return diodes and a resonance capacitor respectively connected in parallel to each main switch element, and a connection point between the first main switch element and the second main switch element. A first auxiliary switch, a resonance reactor, and a second auxiliary switch are connected in series between a connection point of the third main switch element and the fourth main switch element, and the four main switch elements are used to form a full-bridge inverter circuit. In the partial resonance PWM inverter configured as described above, at least one of the first and fourth main switch elements and at least one of the second and third main switch elements are provided. The voltage between both ends of these main switch elements is compared with a preset reference voltage to one of the main switches, and when the voltage between both ends becomes lower than the reference, the main switch elements are turned on to turn on the main switch elements. A driving circuit for maintaining the voltage is provided.

【0022】請求項4の発明は、前記駆動回路は、主ス
イッチ素子の両端電圧と予め設定されている基準電圧と
を比較してその両端電圧が基準以下であることを検出す
る比較器と、この比較器がその両端電圧が基準以下であ
ることを検出して検出信号を出力した際にその検出信号
をラッチして主スイッチ素子をターンオンさせてこのオ
ンを維持させておくラッチ回路とを備えていることを特
徴とする。
According to a fourth aspect of the present invention, the drive circuit compares the voltage between both ends of the main switch element with a preset reference voltage to detect that the voltage between both ends is equal to or less than a reference, A latch circuit for latching the detection signal when the comparator detects that the voltage between both ends thereof is lower than a reference and outputting a detection signal, turning on the main switch element, and maintaining this on state. It is characterized by having.

【0023】[0023]

【発明の実施の形態】以下、この発明に係わる部分共振
PWMインバータの実施の形態を図面に基づいて説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a partial resonance PWM inverter according to the present invention will be described below with reference to the drawings.

【0024】[第1実施形態]図1に示す部分共振PW
Mインバータ20は、制御回路30によって動作してい
くものであり、この部分共振PWMインバータ20およ
び制御回路30が3組設けられていて(図示せず)、直流
電源Eから3相交流電圧を得るようになっている。
[First Embodiment] The partial resonance PW shown in FIG.
The M inverter 20 is operated by a control circuit 30. Three sets of the partial resonance PWM inverter 20 and the control circuit 30 are provided (not shown), and a three-phase AC voltage is obtained from the DC power supply E. It has become.

【0025】制御回路30は、パルス信号を出力するP
WM信号発生器31と、このPWM信号発生器31から
出力されるパルス信号に基づいて所定時間遅延して遅延
パルス信号を出力する信号遅延回路32と、インバータ
33,34等とから構成されている。
The control circuit 30 outputs a pulse signal P
It comprises a WM signal generator 31, a signal delay circuit 32 for outputting a delayed pulse signal with a predetermined time delay based on the pulse signal output from the PWM signal generator 31, and inverters 33, 34 and the like. .

【0026】部分共振PWMインバータ20は、直列接
続された2つの主スイッチ素子Q1(第1主スイッチ素
子),Q2(第2主スイッチ素子)と、この主スイッチ素
子Q1,Q2をオン・オフさせる駆動回路40(第1駆動
回路),50(第2駆動回路)等とを備えている。主ス
イッチ素子Q1,Q2は直流電源Eの両端子間に接続さ
れ、各主スイッチ素子Q1,Q2には共振用コンデンサC3
(共振用第1コンデンサ),C4(共振用第2コンデン
サ)が並列接続されている。また、各主スイッチ素子Q
1,Q2のエミッタとコレクタには還流ダイオードG1(第
1還流ダイオード),G2(第2還流ダイオード)のアノ
ードとカソードがそれぞれ接続されている。
The partial resonance PWM inverter 20 turns on and off the two main switching elements Q1 (first main switching element) and Q2 (second main switching element) connected in series, and the main switching elements Q1 and Q2. There are provided drive circuits 40 (first drive circuit), 50 (second drive circuit) and the like. The main switch elements Q1 and Q2 are connected between both terminals of the DC power supply E. Each main switch element Q1 and Q2 has a resonance capacitor C3.
(A first capacitor for resonance) and C4 (a second capacitor for resonance) are connected in parallel. In addition, each main switch element Q
The anode and cathode of the freewheeling diode G1 (first freewheeling diode) and G2 (second freewheeling diode) are connected to the emitter and collector of Q2, respectively.

【0027】主スイッチ素子Q1,Q2の中間接続点Aに
は共振用リアクトルL2の一方の端子が接続され、その
共振用リアクトルL2の他方の端子には補助スイッチQ
A,QBが接続されている。補助スイッチQA,QBは互いに
並列接続されているとともに直流電源Eの電圧を2分割
するコンデンサCA,CBの中間接続点Bに接続されてい
る。
One terminal of a resonance reactor L2 is connected to an intermediate connection point A between the main switch elements Q1 and Q2, and an auxiliary switch Q is connected to the other terminal of the resonance reactor L2.
A and QB are connected. The auxiliary switches QA and QB are connected in parallel with each other and connected to an intermediate connection point B between capacitors CA and CB that divide the voltage of the DC power supply E into two.

【0028】駆動回路40は、図2に示すように、還流
ダイオードG1のアノード、すなわち主スイッチ素子Q1
のエミッタに対して0〜−1Vの基準電圧を出力する基
準電圧発生回路42と、その基準電圧と還流ダイオード
G1のカソード電圧(主スイッチ素子Q1のコレクタ電
圧)とを比較してそのカソード電圧が基準電圧以下のと
きセット信号を出力する比較器43と、比較器43から
セット信号が出力されたときそのセット信号をラッチし
て主スイッチ素子Q1をオンさせるラッチ回路44とを
備えている。ラッチ回路44は信号遅延回路32の出力
がLレベルになったときリセットされ、このリセットに
より主スイッチ素子Q1はオフする。
As shown in FIG. 2, the drive circuit 40 includes an anode of the freewheel diode G1, that is, a main switch element Q1.
A reference voltage generating circuit 42 for outputting a reference voltage of 0 to -1 V to the emitter of the reference voltage, and comparing the reference voltage with the cathode voltage of the return diode G1 (collector voltage of the main switch element Q1) to determine the cathode voltage The comparator 43 includes a comparator 43 that outputs a set signal when the voltage is equal to or lower than the reference voltage, and a latch circuit 44 that, when the set signal is output from the comparator 43, latches the set signal and turns on the main switch element Q1. The latch circuit 44 is reset when the output of the signal delay circuit 32 becomes L level, and the main switch element Q1 is turned off by this reset.

【0029】駆動回路50は、図3に示すように、還流
ダイオードG2のアノード、すなわち主スイッチ素子Q2
のエミッタに対して0〜−1Vの基準電圧を出力する基
準電圧発生回路52と、その基準電圧と還流ダイオード
G2のカソード電圧(主スイッチ素子Q2のコレクタ電
圧)とを比較してそのカソード電圧が基準電圧以下のと
きセット信号を出力する比較器53と、比較器53から
セット信号が出力されたときそのセット信号をラッチし
て主スイッチ素子Q2をオンさせるラッチ回路54とを
備えている。ラッチ回路54はインバータ33の出力が
Lレベルになったときリセットされ、このリセットによ
り主スイッチ素子Q2はオフされる。
As shown in FIG. 3, the drive circuit 50 includes an anode of the freewheel diode G2, that is, a main switch element Q2.
And a reference voltage generating circuit 52 for outputting a reference voltage of 0 to -1 V to the emitter of the reference diode, and comparing the reference voltage with the cathode voltage of the return diode G2 (collector voltage of the main switch element Q2) to determine the cathode voltage. The comparator 53 includes a comparator 53 that outputs a set signal when the voltage is equal to or lower than the reference voltage, and a latch circuit 54 that latches the set signal when the comparator 53 outputs the set signal and turns on the main switch element Q2. The latch circuit 54 is reset when the output of the inverter 33 becomes L level, and the main switch element Q2 is turned off by this reset.

【0030】次に、上記実施形態の部分共振PWMイン
バータ20の動作を図4に示すタイムチャートを参照し
ながら説明する。
Next, the operation of the partial resonance PWM inverter 20 of the above embodiment will be described with reference to a time chart shown in FIG.

【0031】いま、還流ダイオードG2に電流IOが還流
しており、この状態から主スイッチ素子Q1へ転流する
ときの状態について説明する。
Now, a description will be given of a state in which the current IO is flowing back to the return diode G2 and commutates from this state to the main switch element Q1.

【0032】PWM信号発生器31からHレベルのパル
ス信号が出力されると(時点T0)、補助スイッチQAが
オンしてリアクトルL2に電流ILが流れ始める。そし
て、パルス信号が出力された時点から所定時間遅延した
時点T2で信号遅延回路32からHレベルの遅延信号が
出力され、インバータ33の出力がLレベルとなる。こ
のLレベルにより駆動回路50のラッチ回路54がリセ
ットして主スイッチ素子Q2がオフする。
When an H-level pulse signal is output from the PWM signal generator 31 (time T0), the auxiliary switch QA is turned on and the current IL starts to flow through the reactor L2. Then, at time T2, which is delayed by a predetermined time from the time at which the pulse signal was output, an H-level delay signal is output from the signal delay circuit 32, and the output of the inverter 33 becomes L-level. The L level resets the latch circuit 54 of the drive circuit 50 and turns off the main switch element Q2.

【0033】主スイッチ素子Q2のオフにより、共振用
リアクトルL2と共振用コンデンサC3,C4が共振動作に
入り、出力電圧VOは上昇していく。この出力電圧VOが
電源電圧Eに達すると(時点T3)、還流ダイオードG1
がオンする。
When the main switch element Q2 is turned off, the resonance reactor L2 and the resonance capacitors C3 and C4 enter a resonance operation, and the output voltage VO increases. When the output voltage VO reaches the power supply voltage E (time T3), the return diode G1
Turns on.

【0034】この還流ダイオードG1のオンによって還
流ダイオードG1のカソード電圧がアノード電圧より低
くなり、そのカソード電圧が基準電圧以下となって比較
器43からセット信号が出力される(時点Tx)。この
セット信号がラッチ回路44にラッチされて主スイッチ
素子Q1がオンされる。ラッチ回路44はリセットされ
るまで主スイッチ素子Q1のオン状態を保持する。な
お、比較器43は還流ダイオードG1がオンしているゼ
ロボルト期間(時点T3〜T4)だけセット信号を出力す
る。
When the return diode G1 is turned on, the cathode voltage of the return diode G1 becomes lower than the anode voltage, the cathode voltage becomes lower than the reference voltage, and the comparator 43 outputs a set signal (time Tx). This set signal is latched by the latch circuit 44, and the main switch element Q1 is turned on. The latch circuit 44 holds the ON state of the main switch element Q1 until reset. The comparator 43 outputs a set signal only during the zero volt period (time T3 to T4) when the return diode G1 is on.

【0035】このように、還流ダイオードG1がオンす
ることによって比較器43およびラッチ回路44が主ス
イッチ素子Q1をオンさせるので、転流期間T2〜T3の
変動や各スイッチ素子Q1,Q2,QA,QBの動作遅延時間
のバラツキなどによってゼロボルト期間T3〜T4が短く
なったり、そのゼロボルト期間T3〜T4の時期が変動し
たりしても、主スイッチ素子Q1をゼロボルト期間T3〜
T4内で確実にオンさせることができる。すなわち、ゼ
ロボルト期間T3〜T4内でゼロ電圧スイッチングを確実
に行うことができる。
As described above, when the return diode G1 is turned on, the comparator 43 and the latch circuit 44 turn on the main switch element Q1, so that fluctuations in the commutation periods T2 to T3 and the respective switch elements Q1, Q2, QA, Even if the zero volt period T3 to T4 is shortened due to the variation of the operation delay time of QB, or the timing of the zero volt period T3 to T4 is changed, the main switch element Q1 is switched to the zero volt period T3 to T4.
It can be reliably turned on within T4. That is, zero voltage switching can be reliably performed within the zero volt period T3 to T4.

【0036】[第2実施形態]図5は、第2実施形態の
部分共振PWMインバータ100を示したものであり、
この第2実施形態では、直流電源Eから単相交流電圧を
得るようにしたものである。
[Second Embodiment] FIG. 5 shows a partial resonance PWM inverter 100 according to a second embodiment.
In the second embodiment, a single-phase AC voltage is obtained from a DC power supply E.

【0037】この部分共振PWMインバータ100で
は、主スイッチ素子Q1,Q2の他に、直列接続された2
つの主スイッチ素子Q3(第3主スイッチ素子),Q4
(第4主スイッチ素子)と、この主スイッチ素子Q3,Q
4をオン・オフさせる駆動回路60(第3駆動回路),7
0(第4駆動回路)等とを備えている。各主スイッチ素
子Q3,Q4には共振用コンデンサC5(共振用第3コンデ
ンサ),C6(共振用第4コンデンサ)および還流ダイオ
ードG3(第3還流ダイオード),G4(第4還流ダイオ
ード)が並列接続されている。また、主スイッチ素子Q
1,Q2の中間接続点Aと主スイッチ素子Q1,Q2の中間接
続点Jとの間に、共振用リアクトルL2を挟んで補助ス
イッチQA,QBが直列接続されている。
In this partial resonance PWM inverter 100, in addition to the main switch elements Q1, Q2,
Main switch elements Q3 (third main switch element), Q4
(Fourth main switch element) and the main switch elements Q3, Q
Drive circuit 60 (third drive circuit) for turning on / off 4, 7
0 (fourth drive circuit). Resonant capacitors C5 (third capacitor for resonance), C6 (fourth capacitor for resonance) and freewheel diodes G3 (third freewheel diode), G4 (fourth freewheel diode) are connected in parallel to each main switch element Q3, Q4. Have been. In addition, the main switching element Q
Auxiliary switches QA and QB are connected in series between an intermediate connection point A of the first and second switching elements Q2 and an intermediate connection point J of the main switching elements Q1 and Q2 with a resonance reactor L2 interposed therebetween.

【0038】駆動回路60,70は、駆動回路40と全
く同一の構成となっているので、その説明は省略する。
The driving circuits 60 and 70 have exactly the same configuration as the driving circuit 40, and a description thereof will be omitted.

【0039】この第2実施形態では、図6に示すよう
に、時点T2で駆動回路50,60により主スイッチ素子
Q2,Q3がオフし、ゼロボルト期間T3〜T4内の時点Tx
で第1実施形態と同様にして主スイッチ素子Q1,Q4が
駆動回路40,70によってオンするものである。
In the second embodiment, as shown in FIG. 6, the main switching elements Q2 and Q3 are turned off by the driving circuits 50 and 60 at the time T2, and the time Tx in the zero volt period T3 to T4.
The main switching elements Q1 and Q4 are turned on by the driving circuits 40 and 70 in the same manner as in the first embodiment.

【0040】この第2実施形態では、各主スイッチ素子
Q1〜Q4を駆動回路40〜70によってオン・オフさせ
るようにしてあるが、図7に示すように、主スイッチ素
子Q2,Q3にだけ駆動回路50,70を設け、この駆動回
路50,70の信号により主スイッチ素子(Q2,Q3),
(Q1,Q4)をオン・オフさせるようにしてもよい。
In the second embodiment, the main switching elements Q1 to Q4 are turned on and off by the driving circuits 40 to 70. However, as shown in FIG. 7, only the main switching elements Q2 and Q3 are driven. Circuits 50 and 70 are provided, and the main switch elements (Q2, Q3),
(Q1, Q4) may be turned on / off.

【0041】[0041]

【発明の効果】以上説明したように、この発明によれ
ば、ゼロボルト期間が短くなったり、そのゼロボルト期
間の時期が変動したりしても、ゼロボルト期間内でゼロ
電圧スイッチングを確実に行うことができ、無駄の少な
い高効率な部分共振PWMインバータを提供することが
できる。
As described above, according to the present invention, even if the zero volt period is shortened or the timing of the zero volt period fluctuates, zero voltage switching can be reliably performed within the zero volt period. Thus, a highly efficient partial resonance PWM inverter with less waste can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る部分共振PWMインバータの具
体的構成を示した回路図である。
FIG. 1 is a circuit diagram showing a specific configuration of a partial resonance PWM inverter according to the present invention.

【図2】駆動回路の構成を示したブロック図である。FIG. 2 is a block diagram illustrating a configuration of a driving circuit.

【図3】駆動回路の構成を示したブロック図である。FIG. 3 is a block diagram illustrating a configuration of a driving circuit.

【図4】部分共振PWMインバータの主要部の動作を示
したタイムチャートである。
FIG. 4 is a time chart showing an operation of a main part of the partial resonance PWM inverter.

【図5】第2実施形態の構成を示した回路図である。FIG. 5 is a circuit diagram showing a configuration of a second embodiment.

【図6】第2実施形態の主要部の動作を示したタイムチ
ャートである。
FIG. 6 is a time chart showing an operation of a main part of the second embodiment.

【図7】第2実施形態の他の例の構成を示した回路図で
ある。
FIG. 7 is a circuit diagram showing a configuration of another example of the second embodiment.

【図8】従来の部分共振PWMインバータの構成を示し
た回路図である。
FIG. 8 is a circuit diagram showing a configuration of a conventional partial resonance PWM inverter.

【図9】図8の部分共振PWMインバータの動作を示し
たタイムチャートである。
FIG. 9 is a time chart illustrating an operation of the partial resonance PWM inverter of FIG. 8;

【図10】交流電圧となる説明図である。FIG. 10 is an explanatory diagram showing an AC voltage.

【符号の説明】[Explanation of symbols]

Q1 スイッチ素子(第1スイッチ素子) Q2 スイッチ素子(第2スイッチ素子) G1 還流ダイオード(第1還流ダイオード) G2 還流ダイオード(第2還流ダイオード) C3 共振用コンデンサ(共振用第1コンデン
サ) C4 共振用コンデンサ(共振用第2コンデン
サ) L2 共振用リアクトル 40 駆動回路 50 駆動回路
Q1 switch element (first switch element) Q2 switch element (second switch element) G1 freewheel diode (first freewheel diode) G2 freewheel diode (second freewheel diode) C3 resonance capacitor (first resonance capacitor) C4 resonance Capacitor (second capacitor for resonance) L2 Reactor for resonance 40 Drive circuit 50 Drive circuit

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年5月28日[Submission date] May 28, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】 FIG. 5

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図8[Correction target item name] Fig. 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図8】 FIG. 8

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】直流電源の両端子間に接続されるとともに
直列接続された第1,第2主スイッチ素子と、第1主ス
イッチ素子に並列接続された第1還流ダイオードおよび
共振用第1コンデンサと、第2主スイッチ素子に並列接
続された第2還流ダイオードおよび共振用第2コンデン
サとを備え、前記第1,第2主スイッチ素子の中間接続
点と前記直流電源の電圧が2分割されて出力される分圧
出力端子との間に、並列接続された第1,第2補助スイ
ッチと、この第1,第2補助スイッチに直列接続された
共振用リアクトルとを接続し、前記第1,第2主スイッ
チ素子を交互にオン・オフして前記リアクトルの一方の
端子から交流電圧を得る部分共振PWMインバータにお
いて、 第1主スイッチ素子の両端電圧と予め設定されている基
準電圧とを比較し、その両端電圧が基準電圧以下になっ
たとき第1主スイッチ素子をターンオンさせてこのオン
を維持させておく第1駆動回路と、 第2主スイッチ素子の両端電圧と予め設定されている基
準電圧とを比較し、その両端電圧が基準以下になったと
き第2主スイッチ素子をターンオンさせてこのオンを維
持させておく第2駆動回路とを設けたことを特徴とする
部分共振PWMインバータ。
1. A first and a second main switch element connected between both terminals of a DC power supply and connected in series, a first freewheeling diode and a first resonance capacitor connected in parallel to the first main switch element. And a second freewheeling diode and a second capacitor for resonance connected in parallel to the second main switch element. The intermediate connection point between the first and second main switch elements and the voltage of the DC power supply are divided into two. First and second auxiliary switches connected in parallel and a resonance reactor connected in series to the first and second auxiliary switches are connected between the output voltage dividing terminal and the first and second auxiliary switches. In a partial resonance PWM inverter that alternately turns on and off a second main switch element to obtain an AC voltage from one terminal of the reactor, a voltage between both ends of the first main switch element is compared with a preset reference voltage. A first drive circuit for turning on the first main switch element when the voltage between both ends becomes equal to or lower than the reference voltage and maintaining the first main switch element to be on; a voltage between both ends of the second main switch element and a preset reference voltage; And a second drive circuit for turning on the second main switch element when the voltage between both ends thereof becomes equal to or lower than a reference and maintaining the second main switch element to be turned on.
【請求項2】前記駆動回路は、主スイッチ素子の両端電
圧と予め設定されている基準電圧とを比較してその両端
電圧が基準以下であることを検出する比較器と、この比
較器がその両端電圧が基準以下であることを検出して検
出信号を出力した際にその検出信号をラッチして主スイ
ッチ素子をターンオンさせるとともにその主スイッチ素
子のオンを維持させておくラッチ回路とを備えているこ
とを特徴とする請求項1の部分共振PWMインバータ。
2. The driving circuit according to claim 1, wherein the driving circuit compares a voltage between both ends of the main switch element with a preset reference voltage to detect that the voltage between both ends is lower than a reference. A latch circuit that latches the detection signal when the detection signal is output and detects that the voltage at both ends is below the reference, turns on the main switch element, and keeps the main switch element on. 2. The partial resonance PWM inverter according to claim 1, wherein:
【請求項3】直流電源の両端子間に接続されるとともに
直列接続された第1,第2主スイッチ素子と、前記直流
電源の両端子間に接続されるとともに直列接続された第
3,第4主スイッチ素子と、各主スイッチ素子にそれぞ
れ並列接続された4つの還流ダイオードおよび共振用コ
ンデンサとを備え、前記第1主スイッチ素子と第2主ス
イッチ素子との接続点と第3主スイッチ素子と第4主ス
イッチ素子との接続点との間に、第1補助スイッチと共
振用リアクルと第2補助スイッチとを直列接続し、前記
4つの主スイッチ素子でフルブリッジインバータ回路を
構成した部分共振PWMインバータにおいて、 少なくとも第1,第4主スイッチ素子のうちいずれか1
つの主スイッチと、少なくとも第2,第3主スイッチ素
子のうちいずれか1つの主スイッチとに、これら主スイ
ッチ素子の両端電圧と予め設定されている基準電圧とを
比較し、その両端電圧が基準以下になったとき該当する
主スイッチ素子をターンオンさせてこのオンを維持させ
ておく駆動回路を設けたことを特徴とする部分共振PW
Mインバータ。
3. The first and second main switch elements connected between both terminals of the DC power supply and connected in series, and the third and second main switch elements connected between both terminals of the DC power supply and connected in series. A fourth main switch element, four return diodes and a resonance capacitor respectively connected in parallel to each main switch element, a connection point between the first main switch element and the second main switch element, and a third main switch element A partial auxiliary resonance circuit in which a first auxiliary switch, a resonance vehicle, and a second auxiliary switch are connected in series between a connection point of the first main switch element and the fourth main switch element, and the four main switch elements constitute a full-bridge inverter circuit. In the PWM inverter, at least one of the first and fourth main switch elements
The two main switches and at least one of the second and third main switch elements are compared with the voltage between both ends of the main switch elements and a preset reference voltage. A partial resonance PW provided with a drive circuit for turning on the corresponding main switch element and maintaining the turn-on state when the following condition is satisfied:
M inverter.
【請求項4】前記駆動回路は、主スイッチ素子の両端電
圧と予め設定されている基準電圧とを比較してその両端
電圧が基準以下であることを検出する比較器と、この比
較器がその両端電圧が基準以下であることを検出して検
出信号を出力した際にその検出信号をラッチして主スイ
ッチ素子をターンオンさせてこのオンを維持させておく
ラッチ回路とを備えていることを特徴とする請求項3の
部分共振PWMインバータ。
4. A comparator for comparing a voltage between both ends of a main switch element with a preset reference voltage to detect that the voltage between both ends is equal to or lower than a reference. And a latch circuit for latching the detection signal when the detection signal is output and detecting that the voltage at both ends is below the reference, turning on the main switch element, and maintaining this on state. 4. The partial resonance PWM inverter according to claim 3, wherein:
JP10139308A 1998-05-21 1998-05-21 Partial resonance pwm inverter Pending JPH11341832A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10139308A JPH11341832A (en) 1998-05-21 1998-05-21 Partial resonance pwm inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10139308A JPH11341832A (en) 1998-05-21 1998-05-21 Partial resonance pwm inverter

Publications (1)

Publication Number Publication Date
JPH11341832A true JPH11341832A (en) 1999-12-10

Family

ID=15242282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10139308A Pending JPH11341832A (en) 1998-05-21 1998-05-21 Partial resonance pwm inverter

Country Status (1)

Country Link
JP (1) JPH11341832A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191174A (en) * 2000-12-20 2002-07-05 Toshiba Corp Power supply
JP2002252965A (en) * 2001-02-22 2002-09-06 Denso Corp Power conversion apparatus using auxiliary resonance commutation circuit
EP1298780A1 (en) * 2000-05-10 2003-04-02 Hitachi Medical Corporation X-ray generator and x-ray ct apparatus comprising the same
JP2005312293A (en) * 2004-04-21 2005-11-04 Ge Medical Systems Global Technology Co Llc Regulated power supply
JP2016019442A (en) * 2014-07-11 2016-02-01 株式会社デンソー Power conversion device
JP2016019425A (en) * 2014-07-10 2016-02-01 株式会社デンソー Power converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1298780A1 (en) * 2000-05-10 2003-04-02 Hitachi Medical Corporation X-ray generator and x-ray ct apparatus comprising the same
EP1298780A4 (en) * 2000-05-10 2005-05-25 Hitachi Medical Corp X-ray generator and x-ray ct apparatus comprising the same
JP2002191174A (en) * 2000-12-20 2002-07-05 Toshiba Corp Power supply
JP2002252965A (en) * 2001-02-22 2002-09-06 Denso Corp Power conversion apparatus using auxiliary resonance commutation circuit
JP2005312293A (en) * 2004-04-21 2005-11-04 Ge Medical Systems Global Technology Co Llc Regulated power supply
JP2016019425A (en) * 2014-07-10 2016-02-01 株式会社デンソー Power converter
JP2016019442A (en) * 2014-07-11 2016-02-01 株式会社デンソー Power conversion device
DE102015111214B4 (en) 2014-07-11 2023-11-09 Denso Corporation POWER CONVERTER AND WIRELESS POWER SUPPLY SYSTEM

Similar Documents

Publication Publication Date Title
JP2961897B2 (en) Switching power supply
JP5223299B2 (en) Converter circuit and converter control method
US5172309A (en) Auxiliary quasi-resonant dc link converter
US6438004B1 (en) Power conversion apparatus utilizing soft switching resonant snubber circuitry
EP0439151B1 (en) A high efficiency power converter employing a synchronized switching system
JP2000134943A (en) Positive/negative pulse system high frequency switching power supply
US6486714B2 (en) Half-bridge inverter circuit
JP2000116120A (en) Power converter
US6522109B2 (en) Power conversion apparatus
JPH11341832A (en) Partial resonance pwm inverter
JPH07213076A (en) Three-level inverter device
JP3824189B2 (en) PWM cycloconverter and driving method thereof
JP2001203088A (en) Lighting circuit of discharge lamp
JP2001025259A (en) Pwm inverter
JPH11341831A (en) Partial resonance single-phase pwm full-bridge inverter
JP3611794B2 (en) DC-DC converter circuit
JP3877042B2 (en) Auxiliary resonance circuit
JP3376787B2 (en) Command converter for power converter
JP2996064B2 (en) Bridge type inverter device
JP2005130612A (en) Auxiliary resonance pwm power converter
JP4390256B2 (en) Buck-boost chopper circuit
JP2842137B2 (en) Bridge type inverter device
US20220140748A1 (en) Semiconductor device and inverter device
JP3416065B2 (en) Driver circuit for semiconductor device
JP3104736B2 (en) Bridge type inverter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930