JP2016018966A - Semiconductor optical element and element dispersion solution - Google Patents
Semiconductor optical element and element dispersion solution Download PDFInfo
- Publication number
- JP2016018966A JP2016018966A JP2014142814A JP2014142814A JP2016018966A JP 2016018966 A JP2016018966 A JP 2016018966A JP 2014142814 A JP2014142814 A JP 2014142814A JP 2014142814 A JP2014142814 A JP 2014142814A JP 2016018966 A JP2016018966 A JP 2016018966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- optical
- side electrode
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、磁性材料を含む半導体光学素子、および、当該半導体光学素子が溶媒中に分散する素子分散溶液に関する。 The present invention relates to a semiconductor optical element containing a magnetic material, and an element dispersion solution in which the semiconductor optical element is dispersed in a solvent.
特許文献1には、半導体素子(トランジスタ等)を溶媒中に分散させ、当該溶媒を基板上に滴下することによって、半導体素子を基板上の所定の位置に確実に実装する方法が開示されている。 Patent Document 1 discloses a method of mounting a semiconductor element at a predetermined position on a substrate by dispersing the semiconductor element (transistor or the like) in a solvent and dropping the solvent on the substrate. .
特許文献2には、半導体素子(発光ダイオード)を複数散在させた溶媒中に実装基板を浸漬し、実装基板の実装すべき位置に対応して電場勾配を形成することによって、複数の半導体素子を1回のプロセスで同時に実装する方法が開示されている。また、半導体素子に強磁性体等を設け、実装基板に配置された当該半導体素子に磁場を印加することによって、当該半導体素子の配置(実装)方向を制御する方法が開示されている。
In
磁性材料を含む半導体素子を分散させた溶媒(素子分散溶液と呼ぶ)を基板上に滴下して、当該半導体素子を基板上に実装しようとする場合を想定する。この場合、素子分散溶液中において、半導体素子同士が磁気的引力により集合してしまい、均一に半導体素子が分散しない可能性がある。また、このために、基板上に素子分散溶液を順次滴下していく際、素子分散溶液の液滴各々に含まれる半導体素子の個数が均等にならないことが懸念される。 A case is assumed where a solvent in which a semiconductor element containing a magnetic material is dispersed (referred to as an element dispersion solution) is dropped on a substrate and the semiconductor element is to be mounted on the substrate. In this case, in the element dispersion solution, the semiconductor elements gather due to magnetic attraction, and the semiconductor elements may not be uniformly dispersed. For this reason, when the element dispersion solution is sequentially dropped onto the substrate, there is a concern that the number of semiconductor elements contained in each droplet of the element dispersion solution is not uniform.
本発明の主な目的は、磁性材料を含む半導体素子、特に半導体光学素子を溶媒中に均一に分散させることにある。 A main object of the present invention is to uniformly disperse a semiconductor element containing a magnetic material, particularly a semiconductor optical element, in a solvent.
本発明の主な観点によれば、光学的機能を有する半導体素子層であって、第1の面および該第1の面に対向する第2の面を備える半導体素子層と、前記半導体素子層の第1の面側に配置され、強磁性体材料を含む強磁性体層と、前記半導体素子層の第2の面側に配置され、反磁性体材料を含む反磁性体層と、を含む半導体光学素子、が提供される。 According to a main aspect of the present invention, a semiconductor element layer having an optical function, the semiconductor element layer including a first surface and a second surface facing the first surface, and the semiconductor element layer A ferromagnetic layer including a ferromagnetic material and a diamagnetic layer including a diamagnetic material disposed on the second surface side of the semiconductor element layer. A semiconductor optical element is provided.
磁性材料を含む半導体光学素子を溶媒中に均一に分散させることができる。 A semiconductor optical element containing a magnetic material can be uniformly dispersed in a solvent.
図1〜図4を参照して、実施例1による半導体光学素子の製造方法を説明する。また、同時に、当該半導体光学素子が溶媒中に分散する素子分散溶液の製造方法を説明する。なお、以下では、半導体光学素子の一例として、GaN系半導体を用いた発光素子(発光ダイオード,LED素子)について説明する。半導体光学素子は、発光素子のほかに、受光素子(フォトダイオード)であってもかまわず、発光ないし受光等の光学的機能を有する半導体素子であればよい。 With reference to FIGS. 1-4, the manufacturing method of the semiconductor optical element by Example 1 is demonstrated. At the same time, a method for producing an element dispersion solution in which the semiconductor optical element is dispersed in a solvent will be described. In the following, a light emitting element (light emitting diode, LED element) using a GaN-based semiconductor will be described as an example of a semiconductor optical element. The semiconductor optical element may be a light receiving element (photodiode) in addition to the light emitting element, and may be any semiconductor element having an optical function such as light emission or light reception.
図1A〜図1Cは、成長基板11上に、光半導体積層20、(p側)電極層31ないし強磁性体層33等を形成する様子を示す断面図である。
1A to 1C are cross-sectional views showing a state in which the optical semiconductor stack 20, the (p-side)
最初に、成長基板11として、C面サファイア基板を準備する。なお、成長基板11には、サファイア基板のほかに、スピネル基板やZnO(酸化亜鉛)基板などを用いることができる。その後、成長基板11をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板11を、1000℃で10分間加熱する。
First, a C-plane sapphire substrate is prepared as the
次に、図1Aに示すように、MOCVD(有機金属化学気相成長)法などにより、成長基板11上に、AlxInyGa1−x−yN(0≦x≦1,0≦y≦1)で表現されるGaN系半導体層(光半導体積層20)を形成する。
Next, as shown in FIG. 1A, Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y) is formed on the
具体的には、まず、基板温度を500℃にし、10.4μmol/minの流量でTMG(トリメチルガリウム)を、3.3SLMの流量でNH3を、3分間供給する。これにより、成長基板11上にGaNからなるバッファ層が成長する。続いて、基板温度を1000℃にして、バッファ層を結晶化させる。
Specifically, first, the substrate temperature is set to 500 ° C., TMG (trimethylgallium) is supplied at a flow rate of 10.4 μmol / min, and NH 3 is supplied at a flow rate of 3.3 SLM for 3 minutes. As a result, a buffer layer made of GaN grows on the
その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNH3を、20分間供給する。これにより、バッファ層上にGaNからなる下地層が成長する。バッファ層および下地層は、下地バッファ層21を構成する。
Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min and NH 3 is supplied at a flow rate of 4.4 SLM for 20 minutes. Thereby, an underlayer made of GaN grows on the buffer layer. The buffer layer and the base layer constitute the
その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNH3を、2.7×10−9μmol/minの流量でSiH4を、120分間供給する。これにより、下地バッファ層21上に、層厚が7μm程度であるSiドープGaN層(n型GaN層)が成長する。n型GaN層は、n型半導体層22を構成する。
Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and SiH 4 is supplied at a flow rate of 2.7 × 10 −9 μmol / min for 120 minutes. As a result, a Si-doped GaN layer (n-type GaN layer) having a thickness of about 7 μm is grown on the
その後、基板温度を700℃にし、3.6μmol/minの流量でTMGを、10μmol/minの流量でTMI(トリメチルインジウム)を、4.4SLMの流量でNH3を、33秒間供給し、InGaNからなる井戸層(層厚2.2nm程度)を成長させる。続いて、TMIの供給を停止して、TMGおよびNH3を320秒間供給し、GaNからなる障壁層(層厚15nm程度)を成長させる。そして、井戸層および障壁層の成長を交互に(たとえば5周期分)繰り返して、n型半導体層22上に、多重量子井戸構造を有する活性層23を形成する。
Thereafter, the substrate temperature is set to 700 ° C., TMG is supplied at a flow rate of 3.6 μmol / min, TMI (trimethylindium) is supplied at a flow rate of 10 μmol / min, and NH 3 is supplied at a flow rate of 4.4 SLM for 33 seconds. A well layer (with a thickness of about 2.2 nm) is grown. Subsequently, the supply of TMI is stopped, TMG and NH 3 are supplied for 320 seconds, and a barrier layer (layer thickness of about 15 nm) made of GaN is grown. Then, the growth of the well layer and the barrier layer is repeated alternately (for example, for five periods) to form the
その後、基板温度を870℃にし、8.1μmol/minの流量でTMGを、7.5μmol/minの流量でTMA(トリメチルアルミニウム)を、4.4SLMの流量でNH3を、2.9×10−7μmol/minの流量でCP2Mg(ビスシクロペンタディエニルマグネシウム)を、5分間供給する。これにより、活性層23上に、層厚が40nm程度であるMgドープAlGaN層(p型AlGaN層)が成長する。続いて、TMAの供給を停止して、18μmol/minの流量でTMGを、4.4SLMの流量でNH3を、2.9×10−7μmol/minの流量でCP2Mgを、7分間供給する。これにより、p型AlGaN層上に、層厚が150nm程度であるMgドープGaN層(p型GaN層)が成長する。p型AlGaN層およびp型GaN層は、p型半導体層24を構成する。
Thereafter, the substrate temperature is set to 870 ° C., TMG is supplied at a flow rate of 8.1 μmol / min, TMA (trimethylaluminum) is supplied at a flow rate of 7.5 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and 2.9 × 10. CP2Mg (biscyclopentadienylmagnesium) is supplied for 5 minutes at a flow rate of −7 μmol / min. As a result, an Mg-doped AlGaN layer (p-type AlGaN layer) having a thickness of about 40 nm is grown on the
以上により、成長基板11上に、下地バッファ層21を介して、n型半導体層22、活性層23、および、p型半導体層24、が順次積層する光半導体積層20が形成される。
As described above, the optical semiconductor stack 20 in which the n-
次に、レジストマスクを用いた電子ビーム蒸着法ないしスパッタ蒸着法(リフトオフ法)により、光半導体積層20(p型半導体層24)上に、光反射性を有するp側電極層31を形成する。p側電極層31は、たとえばPt膜/Ag膜/Ti膜/Pt膜/Au膜の金属多層膜からなる。p側電極層31の厚みは、たとえば550nm程度である。なお、p側電極層31の平面形状は、たとえば正方形状である。
Next, the p-
次に、リフトオフ法により、p側電極層31を覆う保護キャップ層32を形成する。保護キャップ層32は、たとえばTi膜/Pt膜/Au膜の金属多層膜からなる。保護キャップ層32の厚みは、たとえば400nm程度である。
Next, a
次に、リフトオフ法により、保護キャップ層32を覆う強磁性体層33を形成する。強磁性体層33は、Fe,Ni,Coなどの強磁性体材料を含む。強磁性体層33の厚みは、たとえば500nm程度である。なお、強磁性体層33は、p側電極層31と保護キャップ層32との間に設けてもかまわない。
Next, a
次に、図1Bに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、強磁性体層33周辺の光半導体積層20を1μm程度の深さでエッチングして、第1の分離溝20daを形成する。第1の分離溝20daは、光半導体積層20表面において、強磁性体層33を内包する、たとえば一辺約50μmの正方形状の領域を画定する。
Next, as shown in FIG. 1B, the
次に、図1Cに示すように、リフトオフ法により、分離溝20da内を覆う保護絶縁膜41を形成する。保護絶縁膜41はたとえばSiO2から構成され、その層厚はたとえば100〜600nm程度である。
Next, as shown in FIG. 1C, a protective insulating
ここで、成長基板11上に形成された、光半導体積層20から絶縁保護膜41までの構造を、積層部材61と呼ぶこととする。
Here, the structure formed on the
図2A〜図2Cは、成長基板11と積層部材61とを分離する様子を示す断面図である。なお、以降の図では、図1Cにおける成長基板11および積層部材61の上下関係を反転して示す。
2A to 2C are cross-sectional views showing a state in which the
まず、図2Aに示すように、積層部材61表面に仮支持部材12を貼り合わせる。仮支持部材12は、たとえば、Si基板表面に、Inなどの低融点金属を含む融着層が形成された構造を有する。積層部材61と仮支持部材12とを貼り合せた後、加熱することによって、積層部材61と仮支持部材12とを融着する。
First, as shown in FIG. 2A, the
次に、図2Bに示すように、レーザリフトオフ法により、成長基板11と光半導体積層20(積層部材61)とを分離する。
Next, as shown in FIG. 2B, the
具体的には、成長基板11(サファイア基板)側からKrFエキシマレーザ光(波長248nm,照射エネルギ密度800〜900mJ/cm2)を照射する。そのレーザ光は、成長基板11を透過して、下地バッファ層21(GaN層)に吸収される。下地バッファ層21は、その光吸収に伴う発熱により分解される。これにより、成長基板11と光半導体積層20とが分離し、n型半導体層22が露出する。
Specifically, KrF excimer laser light (wavelength 248 nm, irradiation energy density 800 to 900 mJ / cm 2 ) is irradiated from the growth substrate 11 (sapphire substrate) side. The laser light passes through the
次に、図2Cに示すように、成長基板と分離した光半導体積層20(積層部材61)を、65℃〜75℃のアルカリ溶液に5分程度浸漬する。これによって、露出したn型半導体層22表面に、微細な凸状構造物(いわゆるマイクロコーン)を多数含む微細凹凸層22mが形成される。微細凹凸層22mの形成は、LED素子の光取出し効率(LED素子の外部に出射される光量/活性層において放出される光量)の向上に寄与する。
Next, as shown in FIG. 2C, the optical semiconductor stack 20 (laminated member 61) separated from the growth substrate is immersed in an alkaline solution at 65 ° C. to 75 ° C. for about 5 minutes. As a result, a fine concavo-
図3A〜図3Cは、光半導体積層20上にn側電極層51および反磁性体層52を形成し、強磁性体層33を飽和磁化(自発磁化)させる様子を示す断面図である。
3A to 3C are cross-sectional views showing a state in which the n-
まず、図3Aに示すように、リフトオフ法により、光半導体積層20(n型半導体層22の微細凹凸層)上に、光反射性を有するn側電極層51を形成する。n側電極層51は、たとえばTi膜/Al膜を含む金属多層膜からなる。その後、n型半導体層22との電気的接触性(オーミック性)を向上させるために、500℃で20秒間程度、RTA(ラピッドサーマルアニール)処理を施す。
First, as shown in FIG. 3A, an n-
次に、リフトオフ法により、n側電極層51上に反磁性体層52を形成する。反磁性体層52は、Bi,Al,Pb,Zn,Agなどの反磁性体材料を含む。反磁性体層52の厚みは、たとえば1200nm程度である。
Next, a
次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層20(n型半導体層22)に、第1の分離溝20daに対応する第2の分離溝20dbを形成する。エッチング深さは、光半導体積層20が完全に分割されない程度(第1の分離溝20daに到達しない程度)の深さであることが好ましい。 Next, a second separation groove 20db corresponding to the first separation groove 20da is formed in the optical semiconductor stack 20 (n-type semiconductor layer 22) by dry etching using chlorine gas using a resist mask. The etching depth is preferably a depth that does not completely divide the optical semiconductor stack 20 (not reach the first separation groove 20da).
次に、図3Bに示すように、強磁性体層33に磁場を印加して、強磁性体層33を飽和磁化(自発磁化)させる。たとえば、強磁性体層33の外側(図中下側)がN極を構成し、強磁性体層33の内側(図中上側)がS極を構成するように、磁場を印加する。これにより、強磁性体層33は、自発的に磁場を発生させる。
Next, as shown in FIG. 3B, a magnetic field is applied to the
次に、図3Cに示すように、化学エッチングにより、n側電極層51および反磁性体層52が形成された積層部材61から仮支持部材12を剥離する。積層部材61と仮支持部材12とがInにより融着している場合には、たとえば塩酸などのエッチャントを用いることができる。ここまで完成した構造を、素子連結部材62と呼ぶこととする。
Next, as shown in FIG. 3C, the
図4Aおよび図4Bは、第1ないし第2の分離溝20da,20dbに沿って、素子連結部材62(光半導体積層20)を分割して、個々のLED素子100を得る様子を示す模式図である。
4A and 4B are schematic views showing a state in which the element connecting member 62 (the optical semiconductor laminate 20) is divided along the first to second separation grooves 20da and 20db to obtain
まず、図4Aに示すように、容器71内に、イソプロピルアルコール等の有機溶媒72を充填して、その有機溶媒72中に素子連結部材62を浸漬する。
First, as shown in FIG. 4A, the
次に、図4Bに示すように、素子連結部材62が浸漬される有機溶媒72に超音波を印加する。超音波の振動により、素子連結部材62は、個々のLED素子100に分割される。具体的には、光半導体積層20が分離溝20da,20dbに沿って分割され(図4Aないし図3A参照)、素子連結部材62において分離溝20da,20dbによって画定される領域に対応するLED素子100を得る。なお、これにより、有機溶媒72中に、複数のLED素子100が分散する素子分散溶液73が得られる。
Next, as shown in FIG. 4B, ultrasonic waves are applied to the organic solvent 72 in which the
図5Aは、完成したLED素子100を示す断面図である。LED素子100は、主に、光半導体積層20と、p側電極層31と、保護キャップ層32と、強磁性体層33と、n側電極層51と、反磁性体層52と、を含む。ここで、光半導体積層20、p側電極層31、保護キャップ層32およびn側電極層51等を含む構造を、発光素子層63と呼ぶこととする。強磁性体層33は、発光素子層63のp側電極層31側に配置されている。反磁性体層52は、発光素子層63のn側電極層51側に配置されている。
FIG. 5A is a cross-sectional view showing the completed
p側電極層31(強磁性体層33)およびn側電極層51(反磁性体層52)の間に電圧を印加する(電流を流す)と、p型半導体層24に正孔が注入され、n型半導体層22に電子が注入され、そして、活性層23においてその正孔と電子とが再結合する。この再結合にかかるエネルギは、光(光半導体積層にGaN系半導体を用いた場合には紫外光ないし青色光)として光半導体積層20(特に活性層23)から放出される。p側電極層31およびn側電極層51が光反射性を有する場合には、光半導体積層20から放出される光は、主に、その側面から出射される。
When a voltage is applied between the p-side electrode layer 31 (ferromagnetic layer 33) and the n-side electrode layer 51 (diamagnetic layer 52) (current flows), holes are injected into the p-
図5Bは、強磁性体層33および反磁性体層52の磁気分極状態(磁化状態)を示す模式図である。強磁性体層33は飽和磁化されており、たとえば外側がN極、内側がS極を構成する(図3B参照)。反磁性体層52は、強磁性体層33が生起する磁場の影響を受けて、外側がN極、内側がS極になるように磁気分極する。このように、LED素子100は、その両外側表面において、同じ磁気的極性を有する(つまりN極を構成する)ことになる。このため、有機溶媒72中の複数のLED素子100は互いに反発しあい、LED素子100は有機溶媒72中に均一に分散することになる(図4B参照)。
FIG. 5B is a schematic diagram showing the magnetic polarization state (magnetization state) of the
図6は、LED素子100を基板101に実装する様子を示す概略斜視図である。なお、基板101表面には、所望の電極パターン101aが形成されている。
FIG. 6 is a schematic perspective view showing how the
ディスペンサやインジェットヘッド等の液滴吐出手段102により、素子分散溶液73(図4B参照)を、液滴73aとして、基板101上の電極パターン101aが形成されている位置に滴下する。このとき、液滴73aに含まれるLED素子100の個数、つまり1回の吐出動作で吐出されるLED素子100の個数は、1個であることが好ましい。
An element dispersion solution 73 (see FIG. 4B) is dropped as a
LED素子100は素子分散溶液73中において均一に分散している。このため、溶液73中のLED素子100の濃度(密度)や、1回の吐出動作で吐出される溶液73の分量(体積)などを適宜調整することにより、1回の吐出動作で吐出されるLED素子100の個数を、概ね1個程度にすることができるであろう。
The
その後、液滴73aの溶媒の部分を除去し(蒸発させ)、LED素子100のみを電極パターン101a上に残すことにより、LED素子100を基板101に実装する。なお、基板101上に滴下されたLED素子100に磁場を印加して、つまり強磁性体層33や反磁性体層52に作用する磁気的引力や斥力を利用して、LED素子100の実装面や実装方向などを制御・調整してもかまわない。
Thereafter, the solvent portion of the
以上のように、実施例1によるLED素子を用いることにより、当該LED素子を溶媒中に均一に分散させることができる。そして、実施例1によるLED素子が溶媒中に分散する素子分散溶液を用いることにより、当該溶液を基板上に順次滴下していく際、その液滴に含まれるLED素子の個数を概ね均等にすることができる。 As described above, by using the LED element according to Example 1, the LED element can be uniformly dispersed in the solvent. Then, by using an element dispersion solution in which the LED elements according to Example 1 are dispersed in a solvent, when the solution is sequentially dropped onto the substrate, the number of LED elements contained in the liquid droplets is made substantially uniform. be able to.
実施例1によるLED素子100では、p側電極層31およびn側電極層51に光反射性を有する導電部材を用いた。これにより、光半導体積層20から放出される光は、主に、その側面から出射されることになる。光半導体積層20の側面に加え、さらにその上面(n型半導体層22表面)からも光を出射させたい場合には、n側電極層51に、たとえばインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)など、光透過性を有する導電部材を用いればよい。
In the
図7Aおよび図7Bは、実施例1によるLED素子100の変形例を示す断面図および平面図である。図7BにおけるVIIA−VIIA断面が、図7Aに示す断面図に対応する。
7A and 7B are a cross-sectional view and a plan view showing a modification of the
図7Aおよび図7Bにおいて、n側電極層51は、ITOやIZOなどの光透過性を有する導電部材で形成されている。また、反磁性体層52は、n側電極層51を覗く開口部52aを含んでパターニングされている。これにより、光半導体積層20から放出される光を、n型半導体層22表面から、つまり光透過性を有するn側電極層51を通って反磁性体層52の開口部52aから出射させることができる。
7A and 7B, the n-
実施例1によるLED素子は、p側電極層とn側電極層とが光半導体積層の異なる面に形成されている。しかし、p側電極層とn側電極層とが光半導体積層の同じ面に形成されてもかまわない。 In the LED element according to Example 1, the p-side electrode layer and the n-side electrode layer are formed on different surfaces of the optical semiconductor stack. However, the p-side electrode layer and the n-side electrode layer may be formed on the same surface of the optical semiconductor stack.
以下、図8を参照して、実施例2によるLED素子200の製造方法を、実施例1によるLED素子100の製造方法との違いに着目して、説明する。
Hereinafter, with reference to FIG. 8, the manufacturing method of the
図8A〜図8Cは、成長基板11上に、半導体積層20、p側電極層31、n側電極層53および強磁性体層33等を形成する様子を示す断面図である。
8A to 8C are cross-sectional views showing a state in which the semiconductor stacked
まず、図8Aに示すように、MOCVD法などにより、成長基板11上に、光半導体積層20を形成する。光半導体積層20の構造および作製方法は、実施例1と同様である。
First, as shown in FIG. 8A, an
次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層20をエッチングして、任意の領域を画定する第1の分離溝20daを形成する。第1の分離溝20daは、p型半導体層24および活性層23を貫通して、n型半導体層22に到達するように形成される。その後、リフトオフ法により、第1の分離溝20da内を覆い、SiO2からなる保護絶縁膜41を形成する。
Next, the
次に、リフトオフ法により、光半導体積層20上の、第1の分離溝20daが画定する領域の中央付近に、p側電極層31を形成する。p側電極層31は、光半導体層20表面において、p型半導体層24と接触している。
Next, the p-
その後、p側電極層31を覆って、強磁性体材料を含む強磁性体層33を形成する。なお、強磁性体層33を覆う保護キャップ層を設けてもかまわない。また、強磁性体層33を形成する前に、p側電極層31を覆う保護キャップ層を設けてもよい。
Thereafter, a
次に、図8Bに示すように、レジストマスクを用いたCF4/Ar混合ガスによるドライエッチング法により、第1の分離溝20daの底面に位置する保護絶縁膜41およびn型半導体層22の一部をエッチングする。これにより、第1の分離溝20da内にコンタクト溝20dcが形成される。また、第1の分離溝20daの底面にn型半導体層22が露出する。
Next, as shown in FIG. 8B, the protective insulating
次に、図8Cに示すように、リフトオフ法により、第1の分離溝20da内(保護絶縁膜41表面)およびコンタクト溝30dc内にn側電極層55を形成する。n側電極層55は、第1の分離溝20da内を通って、つまりp型半導体層24および活性層23を貫通して、コンタクト溝20dc内においてn型半導体層22と接触している。n側電極層55は、たとえばITO膜/Ag膜/TiW膜/Ti膜/Pt膜/Au膜/Ti膜の導電性多層膜からなる。
Next, as shown in FIG. 8C, the n-
その後、実施例1と同様に、レーザリフトオフ法により、光半導体積層20から成長基板11を剥離し、露出したn型半導体層22表面に反磁性体材料を含む反磁性体層を形成した後、強磁性体層33を飽和磁化させる。そして、有機溶媒中において、光半導体積層20を第1の分離溝20da等に沿って分割する。これにより、実施例2によるLED素子200が完成する。
Thereafter, as in Example 1, the
図9Aおよび図9Bは、完成したLED素子200を示す断面図である。LED素子200では、p側電極層31およびn側電極層55が、光半導体積層20のp型半導体層24側に形成されている。そして、p側電極層31がp型半導体層24の表面に接触し、n側電極層55がp型半導体層24および活性層23を貫通してn型半導体層22に接触している。
9A and 9B are cross-sectional views showing the completed
なお、LED素子200において、反磁性体層56は、図9Aに示すように、Agなど含む光反射層57を介して、n型半導体層22上に形成されていてもかまわないし、図9Bに示すように、n型半導体層22上に直接形成され、開口部56aを含むようにパターニングされていてもよい。
In the
図9Cは、光半導体積層20(p型半導体層24)表面における強磁性体層33(p側電極層31)およびn側電極層55を示す平面図である。強磁性体層33(p側電極層31)は光半導体積層20(p型半導体層24)表面のほぼ中央に形成されており、その平面形状はたとえば円形状である。また、n側電極層55は、強磁性体層33と間隙を空けて、強磁性体層33を取り囲むように形成されている。
FIG. 9C is a plan view showing the ferromagnetic layer 33 (p-side electrode layer 31) and the n-
実施例2によるLED素子200においても、その両外側表面で、磁気的極性は同じになっている(たとえばN極となっている)。このため、溶媒中にLED素子200を分散させた場合、LED素子200は、互いに反発しあい、均一に分散する。
Also in the
以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、実施例では、光半導体積層(ないし発光素子層)において、p型半導体層側に強磁性体層を形成し、n型半導体層側に反磁性体層を形成する例を説明したが、p型半導体層側に反磁性体層を形成し、n型半導体層側に強磁性体層を形成してもかまわないであろう。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 As mentioned above, although the form for implementing this invention was demonstrated, this invention is not restrict | limited to these. For example, in the embodiment, in the optical semiconductor stack (or light emitting element layer), an example in which a ferromagnetic layer is formed on the p-type semiconductor layer side and a diamagnetic layer is formed on the n-type semiconductor layer side has been described. A diamagnetic layer may be formed on the p-type semiconductor layer side, and a ferromagnetic layer may be formed on the n-type semiconductor layer side. It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.
11…支持基板、12…成長基板、20…光半導体積層、21…下地バッファ層、22…n型半導体層、23…活性層、24…p型半導体層、31…p側電極層、32…保護キャップ層、33…強磁性体層、41…保護絶縁膜、51…n側電極層、52…反磁性体層、55…n側電極層、56…反磁性体層、57…光反射層、61…積層部材、62…素子連結部材、63…発光素子層、71…容器、72…有機溶媒、73…素子分散溶液、100…LED素子(実施例1)、101…実装基板、102…液滴吐出手段、200…LED素子(実施例2)。
DESCRIPTION OF
Claims (8)
前記半導体素子層の第1の面側に配置され、強磁性体材料を含む強磁性体層と、
前記半導体素子層の第2の面側に配置され、反磁性体材料を含む反磁性体層と、
を含む半導体光学素子。 A semiconductor element layer having an optical function, the semiconductor element layer comprising a first surface and a second surface opposite to the first surface;
A ferromagnetic layer disposed on a first surface side of the semiconductor element layer and including a ferromagnetic material;
A diamagnetic layer disposed on the second surface side of the semiconductor element layer and including a diamagnetic material;
A semiconductor optical element.
p型半導体層、発光性を有する活性層、および、n型半導体層、が順次積層する光半導体積層と、
前記光半導体積層のp型半導体層側に、前記p型半導体層に接触して配置され、光反射性を有するp側電極層と、
を有し、
前記強磁性体層は、前記光半導体積層のp型半導体層側に配置され、
前記反磁性体層は、前記光半導体積層のn型半導体層側に配置される、
請求項1記載の半導体光学素子。 The semiconductor element layer is
an optical semiconductor stack in which a p-type semiconductor layer, a light-emitting active layer, and an n-type semiconductor layer are sequentially stacked;
A p-side electrode layer disposed on and in contact with the p-type semiconductor layer on the p-type semiconductor layer side of the optical semiconductor stack, and having light reflectivity;
Have
The ferromagnetic layer is disposed on the p-type semiconductor layer side of the optical semiconductor stack,
The diamagnetic layer is disposed on the n-type semiconductor layer side of the optical semiconductor stack,
The semiconductor optical element according to claim 1.
前記反磁性体層は、平面視において、開口部を含んでパターニングされる請求項3記載の半導体光学素子。 The n-side electrode layer is light transmissive,
The semiconductor optical element according to claim 3, wherein the diamagnetic layer is patterned to include an opening in a plan view.
前記複数の半導体光学素子各々は、
光学的機能を有し、第1の面および該第1の面に対向する第2の面を備える半導体素子層と、
前記半導体素子層の第1の面側に配置され、飽和磁化された強磁性体材料を含む強磁性体層と、
前記半導体素子層の第2の面側に配置され、反磁性体材料を含む反磁性体層と、
を含む、
素子分散溶液。 An element dispersion solution having a solvent and a plurality of semiconductor optical elements dispersed in the solvent,
Each of the plurality of semiconductor optical elements includes:
A semiconductor element layer having an optical function and comprising a first surface and a second surface facing the first surface;
A ferromagnetic layer disposed on the first surface side of the semiconductor element layer and including a ferromagnetic material saturated with magnetization;
A diamagnetic layer disposed on the second surface side of the semiconductor element layer and including a diamagnetic material;
including,
Element dispersion solution.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014142814A JP2016018966A (en) | 2014-07-11 | 2014-07-11 | Semiconductor optical element and element dispersion solution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014142814A JP2016018966A (en) | 2014-07-11 | 2014-07-11 | Semiconductor optical element and element dispersion solution |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016018966A true JP2016018966A (en) | 2016-02-01 |
Family
ID=55233955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014142814A Pending JP2016018966A (en) | 2014-07-11 | 2014-07-11 | Semiconductor optical element and element dispersion solution |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016018966A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101938044B1 (en) * | 2017-01-24 | 2019-01-14 | 광주과학기술원 | Method of Transporting Micro-device using Sacrificial Layer |
JP2021071595A (en) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | Micro-led display manufacturing method and micro-led display |
KR20230059315A (en) * | 2021-10-26 | 2023-05-03 | 국민대학교산학협력단 | Ultra-thin fin LED device and ultra-thin fin LED electrode assembly |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237266A (en) * | 2000-02-23 | 2001-08-31 | Sony Corp | Semiconductor chip and its mounting method |
JP2001257218A (en) * | 2000-03-10 | 2001-09-21 | Sony Corp | Method for mounting fine chip |
JP2003216052A (en) * | 2002-01-17 | 2003-07-30 | Sony Corp | Method for arraying element, method for manufacturing display device and display device |
WO2007037381A1 (en) * | 2005-09-29 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic circuit constituting member and relevant mounting apparatus |
JP2011049471A (en) * | 2009-08-28 | 2011-03-10 | Kyocera Corp | Ceramic structure, and semiconductor device |
WO2012008253A1 (en) * | 2010-07-14 | 2012-01-19 | シャープ株式会社 | Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus |
US8119427B1 (en) * | 2011-01-06 | 2012-02-21 | Chi Mei Lighting Technology Corporation | Light emitting diode die-bonding with magnetic field |
JP2014090052A (en) * | 2012-10-30 | 2014-05-15 | Nichia Chem Ind Ltd | Light-emitting element, light-emitting device and light-emitting device manufacturing method |
-
2014
- 2014-07-11 JP JP2014142814A patent/JP2016018966A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237266A (en) * | 2000-02-23 | 2001-08-31 | Sony Corp | Semiconductor chip and its mounting method |
JP2001257218A (en) * | 2000-03-10 | 2001-09-21 | Sony Corp | Method for mounting fine chip |
JP2003216052A (en) * | 2002-01-17 | 2003-07-30 | Sony Corp | Method for arraying element, method for manufacturing display device and display device |
WO2007037381A1 (en) * | 2005-09-29 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic circuit constituting member and relevant mounting apparatus |
JP2011049471A (en) * | 2009-08-28 | 2011-03-10 | Kyocera Corp | Ceramic structure, and semiconductor device |
WO2012008253A1 (en) * | 2010-07-14 | 2012-01-19 | シャープ株式会社 | Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus |
US8119427B1 (en) * | 2011-01-06 | 2012-02-21 | Chi Mei Lighting Technology Corporation | Light emitting diode die-bonding with magnetic field |
JP2014090052A (en) * | 2012-10-30 | 2014-05-15 | Nichia Chem Ind Ltd | Light-emitting element, light-emitting device and light-emitting device manufacturing method |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101938044B1 (en) * | 2017-01-24 | 2019-01-14 | 광주과학기술원 | Method of Transporting Micro-device using Sacrificial Layer |
JP2021071595A (en) * | 2019-10-31 | 2021-05-06 | アルディーテック株式会社 | Micro-led display manufacturing method and micro-led display |
KR20230059315A (en) * | 2021-10-26 | 2023-05-03 | 국민대학교산학협력단 | Ultra-thin fin LED device and ultra-thin fin LED electrode assembly |
KR102541515B1 (en) | 2021-10-26 | 2023-06-07 | 국민대학교산학협력단 | Ultra-thin fin LED device and ultra-thin fin LED electrode assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016025205A (en) | Method of manufacturing semiconductor optical device | |
US9590137B2 (en) | Light-emitting diode | |
CN103078038B (en) | Light-emitting component, the method and light-emitting device for manufacturing light-emitting component | |
CN101379627B (en) | Light emitting element | |
JP5281545B2 (en) | Manufacturing method of semiconductor light emitting device | |
US20120132888A1 (en) | Light emitting device and method of fabricating the same | |
EP3168884A1 (en) | Light-emitting diode | |
JP2007214260A (en) | Semiconductor light emitting element and its process for fabrication | |
JPH1065215A (en) | Iii nitride semiconductor light-emitting device | |
US9543474B2 (en) | Manufacture method of making semiconductor optical device | |
CN103701036A (en) | Semiconductor laser diode | |
US8723160B2 (en) | Light emitting diode (LED) die having peripheral electrode frame and method of fabrication | |
US8283652B2 (en) | Vertical light emitting diode (VLED) die having electrode frame and method of fabrication | |
JP2016018966A (en) | Semiconductor optical element and element dispersion solution | |
JP6334945B2 (en) | Semiconductor light emitting device, semiconductor light emitting element, and method for manufacturing semiconductor light emitting device | |
JP2013179215A (en) | Led array and photoelectric integrated device | |
JP2014132606A (en) | Method of manufacturing nitride semiconductor element | |
US9680063B2 (en) | Semiconductor light-emitting device and semiconductor light-emitting device array | |
US10535797B2 (en) | Light emitting diode apparatus and method of manufacturing the same | |
JP6265776B2 (en) | Semiconductor light emitting device | |
JP6153351B2 (en) | Semiconductor light emitting device | |
JP6363846B2 (en) | Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device | |
JP2013102068A (en) | Nitride semiconductor light-emitting element and manufacturing method of the same | |
JP6265799B2 (en) | Semiconductor light emitting device | |
JP2011082432A (en) | Method of manufacturing semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181016 |