JP2016009834A - 配線基板、電子装置および電子モジュール - Google Patents
配線基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP2016009834A JP2016009834A JP2014131482A JP2014131482A JP2016009834A JP 2016009834 A JP2016009834 A JP 2016009834A JP 2014131482 A JP2014131482 A JP 2014131482A JP 2014131482 A JP2014131482 A JP 2014131482A JP 2016009834 A JP2016009834 A JP 2016009834A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating substrate
- film electrode
- metal layer
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
【解決手段】 配線基板1は、上面の中央部に電子部品2を搭載するための搭載部11aを有する絶縁基板11と、絶縁基板11の内部から上面および下面に導出された配線導体12と、絶縁基板11の下面に設けられ、配線導体12に接続された薄膜電極13と、薄膜電極13上に設けられた金属層14とを含んでおり、配線導体12と薄膜電極13との接続部13aは、平面透視における搭載部11aの外側に位置する外周部に配置され、金属層14は、平面透視における外周部側の厚みより中央部側の厚みが厚くなっている。
【選択図】 図2
Description
もしくは薄膜電極が絶縁基板から剥離する可能性を低減することができる。
本発明の第1の実施形態における電子装置は、図1および図2、図4に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、図4に示された例のように、例えば電子モジュールを構成するモジュール用基板5上に接合材6を用いて接続される。
に、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を絶縁基板11に被着させることにより、密着金属層と成る薄膜金属の層を形成する。そして、薄膜金属層が形成された絶縁基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロムや白金、パラジウム、ニッケル、コバルト等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。なお、図1に示された例のように、薄膜電極13は、複数の貫通導体に電気的に接続していても構わない。
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
される。ここで、平面透視において、中央部側の金属層14の厚みT1は、搭載部11aの外側に位置する外周部側の金属層14の厚みT2よりも厚く形成される(T1>T2)。なお、金属層14の厚みは、平面透視における中央部側の厚みT1および搭載部11aの外側に位置する外周部側の厚みT2ともに、30μm以上としておくと、より好ましい。
5μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜1
0μm程度のニッケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これによって、配線導体12、薄膜電極13、金属層14が腐食することを効果的に抑制できるとともに、配線導体12と電子部品2との固着や配線導体12とボンディングワイヤ等の接続部材3との接合や、配線導体12、薄膜電極13、金属層14とモジュール用基板5に形成された接続用の接続パッド51との接合を強固にできる。
金属層14を形成した後、配線導体12、薄膜電極13、金属層14の露出する表面に金属めっき層15を被着する。そして、絶縁母基板111を各配線基板1の領域に沿って分割する事によ
り、図3(d)に示された例のように、平面透視において、接続部13aが搭載部11aの外側に位置する外周部に配置され、金属層14が搭載部11aの外側に位置する外周部側の厚みより中央部側の厚みが厚くなっている配線基板1を製作することができる。
ていることから、接合強度等の実装信頼性に優れた配線基板1とすることができる。
次に、本発明の第2の実施形態による電子装置について、図10および図11を参照しつつ説明する。
次に、本発明の第3の実施形態による電子装置について、図12および図13を参照しつつ
説明する。
次に、本発明の第4の実施形態による電子装置について、図14および図15を参照しつつ説明する。
金属層14を形成しても良い。中間導体層17および電子部品搭載層18の露出する表面には、金属めっき層15が被着される。電子部品搭載層18は、例えば、電子部品2の搭載用に用いられる。
わない。また、複数の搭載部11aのそれぞれに電子部品2が搭載される配線基板1であっても構わない。この場合、接続部13aは、これらの複数の搭載部11aの外側に位置する外
周部に配置される。
11・・・・絶縁基板
11a・・・搭載部
11b・・・絶縁層
11c・・・切り欠き部
12・・・・配線導体
13・・・・薄膜電極
13a・・・接続部
14・・・・金属層
15・・・・金属めっき層
16・・・・キャビティ
17・・・・中央端子層
18・・・・電子部品搭載層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
5・・・・モジュール用基板
51・・・・接続パッド
6・・・・接合材
Claims (4)
- 上面の中央部に電子部品を搭載するための搭載部を有する絶縁基板と、
該絶縁基板の内部から上面および下面に導出された配線導体と、
前記絶縁基板の下面に設けられ、前記配線導体に接続された薄膜電極と、
前記薄膜電極上に設けられた金属層とを含んでおり、
前記配線導体と前記薄膜電極との接続部は、平面透視における前記搭載部の外側に位置する外周部に配置され、
前記金属層は、平面透視における前記外周部側の厚みより前記中央部側の厚みが厚くなっていることを特徴とする配線基板。 - 前記金属層は、平面透視における前記搭載部と重なる領域の厚みが厚くなっていることを特徴とする請求項1に記載の配線基板。
- 請求項1に記載の配線基板と、
前記搭載部に搭載された前記電子部品とを有することを特徴とする電子装置。 - 請求項3に記載された電子装置がモジュール用基板の接続パッドに接合材を介して接続されていることを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131482A JP6267068B2 (ja) | 2014-06-26 | 2014-06-26 | 配線基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131482A JP6267068B2 (ja) | 2014-06-26 | 2014-06-26 | 配線基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016009834A true JP2016009834A (ja) | 2016-01-18 |
JP6267068B2 JP6267068B2 (ja) | 2018-01-24 |
Family
ID=55227184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014131482A Active JP6267068B2 (ja) | 2014-06-26 | 2014-06-26 | 配線基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6267068B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112314062A (zh) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | 布线基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008826A (ja) * | 2011-06-24 | 2013-01-10 | Ngk Spark Plug Co Ltd | 発光素子実装用配線基板およびその製造方法 |
JP2013102114A (ja) * | 2011-10-13 | 2013-05-23 | Nichia Chem Ind Ltd | 半導体装置 |
JP2013232610A (ja) * | 2012-04-06 | 2013-11-14 | Nichia Chem Ind Ltd | 半導体装置 |
WO2013180247A1 (ja) * | 2012-05-30 | 2013-12-05 | 京セラ株式会社 | 配線基板および電子装置 |
-
2014
- 2014-06-26 JP JP2014131482A patent/JP6267068B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008826A (ja) * | 2011-06-24 | 2013-01-10 | Ngk Spark Plug Co Ltd | 発光素子実装用配線基板およびその製造方法 |
JP2013102114A (ja) * | 2011-10-13 | 2013-05-23 | Nichia Chem Ind Ltd | 半導体装置 |
JP2013232610A (ja) * | 2012-04-06 | 2013-11-14 | Nichia Chem Ind Ltd | 半導体装置 |
WO2013180247A1 (ja) * | 2012-05-30 | 2013-12-05 | 京セラ株式会社 | 配線基板および電子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112314062A (zh) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | 布线基板 |
CN112314062B (zh) * | 2018-06-29 | 2023-10-10 | 京瓷株式会社 | 布线基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6267068B2 (ja) | 2018-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6298163B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6133854B2 (ja) | 配線基板および電子装置 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6194104B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6133901B2 (ja) | 配線基板、電子装置および発光装置 | |
JP2015185820A (ja) | 配線基板および電子装置 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5631268B2 (ja) | 配線基板 | |
JP7143535B2 (ja) | 電子部品搭載用基体および電子装置 | |
JP7259091B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
CN115152040A (zh) | 电子元件安装用封装和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6267068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |