JP2016001639A - 発光ダイオード及び発光ダイオードの製造方法 - Google Patents

発光ダイオード及び発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2016001639A
JP2016001639A JP2014120298A JP2014120298A JP2016001639A JP 2016001639 A JP2016001639 A JP 2016001639A JP 2014120298 A JP2014120298 A JP 2014120298A JP 2014120298 A JP2014120298 A JP 2014120298A JP 2016001639 A JP2016001639 A JP 2016001639A
Authority
JP
Japan
Prior art keywords
light
emitting diode
light emitting
frustum
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014120298A
Other languages
English (en)
Other versions
JP6306443B2 (ja
Inventor
圭吾 竹口
Keigo Takeguchi
圭吾 竹口
林 由紀子
Yukiko Hayashi
由紀子 林
岸 寛之
Hiroyuki Kishi
寛之 岸
学論 王
Gakuron O
学論 王
清水 三聡
Mitsuaki Shimizu
三聡 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Asahi Kasei Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55077115&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2016001639(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Asahi Kasei Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Asahi Kasei Corp
Priority to JP2014120298A priority Critical patent/JP6306443B2/ja
Publication of JP2016001639A publication Critical patent/JP2016001639A/ja
Application granted granted Critical
Publication of JP6306443B2 publication Critical patent/JP6306443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】LEDの発光層から出射される光を高効率で外部に取り出すことができる表面形状を有するLEDを提供すること。【解決手段】本発明の発光ダイオードは、基板1と半導体積層部10とを備え、半導体積層部10は、基板1の第1主面上に形成されたn型半導体層3と、このn型半導体層3上に形成された発光層4と、この発光層4上に形成されたp型半導体層5とを備えている。発光ダイオードの光取り出し面に、錐台形状のパターン1aが形成されており、錐台形状のパターン1aの下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。基板1は窒化物である。【選択図】図1

Description

本発明は、発光ダイオード及び発光ダイオードの製造方法に関し、より詳細には、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法に関する。
近年、発光ダイオード(LED)は、紫外領域、可視領域、赤外領域と幅広い波長範囲での発光が実現され、紫外領域は殺菌や樹脂硬化など、可視領域は照明及びディスプレイなど、赤外領域は赤外線通信や不正侵入監視用光源などに用いられ、長寿命で省電力という特徴を活かして、順調にその需要を伸ばしている。
これら発光ダイオードの課題の一つとして、光取り出し効率が低いことが挙げられる。発光ダイオードに使用される半導体材料は高屈折率のものが多く、空気との界面における全反射により、内部で発光した光を効率的に外部に取り出すことができず、発光ダイオードの発光効率を低下させる大きな要因となっている。
そこで、光取り出し効率を向上させるための手段として、取り出し面に光の波長よりも小さい微細凹凸構造を付与することにより、フレネル反射を抑制する方法(例えば、特許文献1参照)や、広角入射した光をその光の波長よりも大きい凹凸構造の斜面を利用することで全反射を抑制する方法(例えば、特許文献2参照)などが提案されている。
更に、微細なリッジ構造におけるエバネッセント光の干渉現象を利用することにより、光取り出し効率向上についても検討されている(例えば、特許文献3参照)。
特開2003−218383号公報 特開2006−294907号公報 特開2012−38977号公報
しかしながら、上述した特許文献1に代表される取り出し面に光の波長よりも小さい微細凹凸構造を付与する技術では、大きさの異なる微小錐体形状の凹凸を形成することにより、光取り出し面におけるフレネル反射を抑制する効果は高いものの、広角入射してくる光を効率よく取り出すことはできないという問題がある。
また、上述した特許文献2に代表される広角入射した光をその光の波長よりも大きい凹凸構造の斜面を利用することで全反射を抑制する技術では、光取り出し面に傾斜面を取り入れることにより、光取り出し面に広角入射する光をより多く外部へ放出させることができるが、全反射による閉じ込めを回避することはできないという問題がある。
また、上述した特許文献3に代表される微細なリッジ構造におけるエバネッセント光の干渉現象を利用することにより、光取り出し効率向上させる技術では、微細なリッジ構造を設けることにより、全反射に伴って発生するエバネッセント光を互いに干渉させて、効率良く伝播光に変換することにより、光取り出し効率の向上を図っているものの、リッジ構造では、リッジの垂直方向のみの取り出し効果しか期待できず、また、回折による取り出しとの組み合わせ効果については考慮されていないという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、基板(1)と、該基板(1)の第1主面上に形成されたn型半導体層(3)と、該n型半導体層(3)上に形成された発光層(4)と、該発光層(4)上に形成されたp型半導体層(5)とからなる半導体積層部(10)と、を備えた中心発光波長λの光を発光する発光ダイオードであって、前記発光ダイオードの光取り出し面に、錐台形状のパターン(1a,5a)が形成されており、前記錐台形状のパターン(1a,5a)の下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下であることを特徴とする。(実施形態1;図1)
また、請求項2に記載の発明は、請求項1に記載の発明において、前記光取り出し面が、前記基板(1)の第1主面に対向する第2主面であることを特徴とする。(実施形態2;図2)
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記基板(1)が、窒化物であることを特徴とする。
また、請求項4に記載の発明は、基板(101)の第1主面上に、n型半導体層(103)と発光層(104)とp型半導体層(105)とが積層された半導体積層部(100)を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク(110,210)を形成するマスク工程と、前記マスク越しに光取り出し面をエッチングして錐台形状のパターン(111,211)を形成するパターン形成工程と、を有することを特徴とする発光ダイオードの製造方法である。(図3(a)乃至図3(f))
また、請求項5に記載の発明は、請求項4に記載の発明において、前記錐台形状のパターン(111,211)が、下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下であることを特徴とする。
また、請求項6に記載の発明は、請求項4又は5に記載の発明において、前記マスク(110,210)が、サファイア基板をウェットエッチングして得られた形状をモールドとして用い、インプリント技術により形成されることを特徴とする。
本発明によれば、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法を実現することができる。
本発明に係る発光ダイオードの実施形態1を説明するための断面模式図である。 本発明に係る発光ダイオードの実施形態2を説明するための断面模式図である。 (a)乃至(f)は、本発明に係る発光ダイオードの製造方法の実施例1を説明するための断面工程図である。 本発明に係る発光ダイオードの製造方法の実施例5を説明するための断面模式図である。 上述した実施例1の発光ダイオードの光取り出し面における錐台形状のパターンの断面SEM像を示す図である。
以下、本発明を実施するための形態について説明する。
本実施形態の発光ダイオードは、基板と、この基板の第1主面上に形成されたn型半導体層と、このn型半導体層上に形成された発光層及びこの発光層上に形成されたp型半導体層とからなる半導体積層部と、を備えた中心発光波長λの光を発光する発光ダイオードである。発光ダイオードの光取り出し面に、錐台形状のパターンが形成されており、錐台形状のパターンの下底長が、1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。
また、錐台形状のパターンの下底長が、1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下であることにより、従来よりも高効率で外部への光取り出しが実現される。
錐台形状のパターンを高密度に形成し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの下底長は、1.2λ以上1.7λ以下であり、好ましくは、1.2λ以上1.6λ以下である。また、発生したエバネッセント波が消衰する前に伝搬光に変換し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの上底長が、0.4λ以上1.2λ以下であり、好ましくは、0.5λ以上1.1λ以下である。
広角入射してくる光を回折で取り出し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの傾斜角は65度以上80度以下であり、好ましくは66度以上78度以下である。
本実施形態の発光ダイオードにおいて、「中心発光波長λ」とは、発光ダイオードを発光させた際に出力される光において強度が最も強い波長を意味する。中心発光波長は、発光ダイオードから発光された光を分光光度計で測定し、波長ごとの光強度を測定することで測定される。
また、本実施形態の発光ダイオードにおいて、「錐台形状のパターン」とは、底面と上面とが略平行な二次元形状であり、底面と上面の間の側面が順テーパー形状の立体であり、好ましくは、錐体から、頂点を共有し相似に縮小した錐体を取り除いた形状である。錐台形状の例としては、円錐台形状、楕円錐台形状、n角錐台形状(nは3以上の整数)が挙げられるがこの限りではない。高密度に錐台形状のパターンを充填し、外部への光取り出し効率を向上させる観点から、円錐台形状や三角錐台形状、六角錐台形状が好ましく、円錐台形状、六角錐台形状がより好ましい。また、底面と上面は相似の関係にあることが好ましいが本実施形態の発光ダイオードはこれに限られない。
また、「錐台形状のパターンの下底長」、「錐台形状のパターンの上底長」は、錐台形状のパターンを平面視で観察したときの各面のエッジ距離が最長となる長さを意味する。例えば、底面又は上面が円形(すなわち、パターンが円錐台形状)の場合、その円の直径が下底長や上底長となる。また、「錐体形状のパターンの傾斜角」は、錐台形状パターンを断面視で観察したときの底面と斜面なす角を意味する。
また、「光取り出し面」は、半導体積層部にて生成した光が、外部に取り出される領域を意味する。本実施形態の発光ダイオードでは、半導体積層部の表面部であってもよいし、基板の第2主面側の表面部(例えば、基板の第2主面、基板の第2主面上に形成された層)であってもよいし、基板や半導体積層部の側面部であってもよい。錐台形状のパターンの形成容易性や光取り出し効率向上の観点から、半導体積層部の表面部や基板の第2主面側の表面部であることが好ましく、半導体積層部のp型半導体層の主表面部や、基板の第2主面側の表面部であることがより好ましい。
また、錐台形状のパターンは、光取り出し面上に高密度に形成・配置されることが好ましい。錐台形状のパターンの配置については、三角格子、正方格子、ランダム配置の何れも選択することができるが、三角格子配列が最も対称性が良好であり、また高密度化が可能であるため好ましい。
また、本実施形態の発光ダイオードは、発光部から放出される光の外部への取り出し効率向上の観点から、各錐台形状のパターンの間隔が、λ以上3λ以下であることが好ましく、1.5λ以上2.2λ以下であることがより好ましい。各錐台形状のパターンの間隔がλ以上3λ以下であることにより、光取り出し面上の錐台形状のパターンの比表面積が十分に大きくなり、光取り出し効率向上に寄与する為好ましい。各錐台形状のパターンの間隔は、全て等間隔でもよいし、等間隔ではなくある程度分布を有していてよい。
次に、本実施形態の発光ダイオードの各構成要件について説明する。
[基板]
本実施形態の発光ダイオードにおいて、基板は、第1主面上に半導体積層部を形成可能なものであれば特に制限されず、サファイア(Al)、スピネル(MgAl)、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)などの酸化物単結晶、Si、SiC、GaAs、GaP、AlN、GaNなどの基板を使用することができる。基板の面方位は特に限定されず、ジャスト基板であっても、オフ角を付与した基板であっても良い。また、厚みについても特に限定されることはなく、ハンドリングが可能な厚み以上で適正なものを用いることができる。
基板上にバッファー層を設けたうえで半導体積層部を形成する場合は、このバッファー層も基板の一部として扱う。例えば、後の工程で元の基板を除去するような場合は、残ったバッファー層が基板である。
[半導体積層部]
本実施形態の発光ダイオードにおいて、半導体積層部は、基板の第1主面上に形成されたn型半導体層と、n型半導体層上に形成された発光層及び発光層上に形成されたp型半導体層を少なくとも有する。これらn型半導体層、発光層、p型半導体層以外に、電極との良好なオーミック接触を実現するためのコンタクト層や、発光効率を向上させるためのバリア層(ブロック層)などの別の層を更に備えていてもよい。発光層は、発光効率を向上させるために、単一又は多重量子井戸構造であることが好ましい。半導体積層部に用いる材料としては、発光ダイオードの発光波長に応じて公知のものを採用可能できる。一例としては、InAlGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)、やAlGaInP(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族化合物半導体材料を用いることができる。
半導体積層部のn型半導体を形成するための不純物としては、Si、Ge、Se、Te、Cなどが挙げられ、p型半導体を形成するための不純物としては、Mg、Zn、Be、Ca、Sr、Ba等が挙げられる。半導体積層部の形成方法は特に限定されないが、MOCVD法、MOVPE法、MBE法、HVPE法などで形成することができる。
本実施形態の発光ダイオードは、発光ダイオードを発光させるために、半導体積層部のn型半導体層とp型半導体層は、それぞれ電極と電気的に接続されていることが好ましい。電極の材料としては、Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ni/Au、Cr/Au、Ti/Au、AuGe/Ni/Au、Au/AuZn/Auなどが挙げられる。これらの電極の材料は蒸着などの方法により形成される。また、電極としてはITO(tin−doped indium oxide)などの透光性電流拡散層(透明電極)を独立又は組み合わせて用いてもよい。ここで、例えば、半導体積層部のp型半導体層上に透光性電流拡散層を設けた場合、光取り出し面は透光性電流拡散層ではなく、半導体積層部の表面部であるp型半導体層となる。
また、本実施形態の発光ダイオードは、光取り出し面の発光層に対する反対側の任意の領域に金属などからなる反射層を具備しても良い。その場合、反射層に光が吸収されて消失しない場合には、素子構造内での反射を繰り返しながら光が放出されることから、反射層を持たない発光ダイオードに比べて、高い光取出し効率が期待できる。
次に、本実施形態の発光ダイオードの製造方法について説明する。
[発光ダイオードの製造方法]
本実施形態の発光ダイオードの製造方法は、基板の第1主面上にn型半導体層と発光層とp型半導体層とが積層された半導体積層部を備える発光ダイオード用半導体ウェハの、発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスクを形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターンを形成するパターン形成工程と、を有している。
形成される錐台形状のパターンは、下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下であることが好ましい。
パターン形成工程におけるエッチングの方法は、加工面の材料により、ウェットエッチングやドライエッチングなどから適正なものを選択することができる。錐台形状に結晶面のエッチングレート差の影響が出にくく、形状の制御性が良好なドライエッチングでの加工が好ましい。ドライエッチングを用いる場合、ドライエッチングにおけるプラズマダメージにより、発光層へのダメージを低減させる観点から、発光層から加工底面までの距離が300nm以上となっていることが望ましい。
マスク工程において、斜面が順テーパーの錐台形状又は錐体形状のマスクを形成する方法は、フォトリソグラフィやインプリントなどの、一般的な手法を用いることができる。マスク材料としては、フォトレジスト、インプリントレジスト、SiO膜などの誘電体材料及び各種メタル膜などを用いることができる。斜面が順テーパーの錐台形状又は錐体形状のマスクを用いることで、錐台形状のパターンを容易に形成することが可能になる。例えば、SiO膜をマスクとする場合、フッ酸などでフォトレジストをSiO膜マスク形成用のマスクにしてウェットエッチングすることが好ましい。また、インプリントを用いる場合、インプリントレジストのインプリント時のモールド形状をあらかじめ順テーパー形状にしておくことも好適な例として挙げられる。
錐台形状のパターンを形成するため、マスクはパターン形成工程終了後においても残っている状態の方が好ましい。残ったマスクを除去した後には、錐台の上底部が、平坦面を保持しつつ、なおかつ傾斜面と上底部の交点がきれいな鈍角のパターン(すなわち、順テーパー形状の錐台形状又は錐体形状のパターン)を形成することが容易である。具体例としては、サファイア基板をウェットエッチングして得られた形状をモールドとして、インプリント技術によりマスクを形成する方法が挙げられる。
以下、図面を参照して本発明の各実施形態について説明する。
<実施形態1>
図1は、本発明に係る発光ダイオードの実施形態1を説明するための断面模式図である。本実施形態1の発光ダイオードは、中心発光波長λの光を発光する発光ダイオードで、基板1と半導体積層部10とを備え、半導体積層部10は、基板1の第1主面上に形成されたn型半導体層3と、このn型半導体層3上に形成された発光層4と、この発光層4上に形成されたp型半導体層5とを備えている。
また、発光ダイオードの光取り出し面に、錐台形状のパターン1aが形成されており、錐台形状のパターン1aの下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。また、基板1は、窒化物であることが好ましい。
つまり、本実施形態1の発光ダイオードは、基板1と、この基板1上に積層されたバッファー層2と、このバッファー層2の上に積層されたn型半導体層3と、このn型半導体層3上に積層された発光層4及びこの発光層4上に積層されたp型半導体層5からなる半導体積層部10と、p型半導体層5上に積層された透光性電流拡散層6とを備えている。
図1に示すように、発光層4及びp型半導体層5、n型半導体層3の面内方向の一部が除去され、n型半導体層3は厚さ方向に対しても一部は除去されることで露出されたn型半導体層3上にn型電極7が配置され、p型半導体層上の透明電流拡散層6の一部にp型電極8が配置されている発光ダイオードである。
錐台形状のパターン5aは、半導体積層部10の表面部であるp型半導体層5の上部に形成されている。すなわち、第1の実施形態の発光ダイオードにおける光取り出し面は、p型半導体層5の上部である。
<実施形態2>
図2は、本発明に係る発光ダイオードの実施形態2を説明するための断面模式図である。本実施形態2の発光ダイオードは、中心発光波長λの光を発光する発光ダイオードで、基板1と半導体積層部10とを備え、半導体積層部10は、基板1の第1主面上に形成されたn型半導体層3と、このn型半導体層3上に形成された発光層4と、この発光層4上に形成されたp型半導体層5とを備えている。
また、光取り出し面は、基板1の第1主面に対向する第2主面であり、発光ダイオードの光取り出し面に、錐台形状のパターン5aが形成されており、錐台形状のパターン5aの下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。また、基板1は、窒化物であることが好ましい。
つまり、本実施形態2の発光ダイオードは、基板1と、この基板1上に積層されたバッファー層2と、このバッファー層2の上に積層されたn型半導体層3と、このn型半導体層3上に積層された発光層4と、この発光層4上に積層されたp型半導体層5からなる半導体積層部20とを備えている。発光層4とp型半導体層5の間に、相対的にバンドギャップが大きい電子ブロック層(図示せず)を設けてもよい。図2に示すように、発光層4及びp型半導体層5、n型半導体層3の面内方向の一部が除去され、なおかつn型半導体層3は厚さ方向に対しても一部は除去されることで露出されたn型半導体層3上にn型は電極7が配置され、p型半導体層5上にp型電極8が配置されている発光ダイオードである。
錐台形状のパターン1aは、基板1の第2主面側の表面に形成されている。すなわち、第2の実施形態の発光ダイオードにおける光取り出し面は、基板1の第2主面側の表面である。
このようにして、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオードを実現することができる。
以下、本発明に係る発光ダイオードの製造方法における各実施例について説明する。
図3(a)乃至図3(f)は、本発明に係る発光ダイオードの製造方法の実施例1を説明するための断面工程図である。
本発明の実施例1に係る発光ダイオードの製造方法は、基板101の第1主面上に、n型半導体層103と発光層104とp型半導体層105とが積層された半導体積層部100を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク110を形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターン111を形成するパターン形成工程とを有している。
また、錐台形状のパターン111は、下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。
まず、図3(a)に示すように、MOCVD法によりサファイア基板101上に、GaN低温バッファー層102と、n−GaN半導体層103と、InGaN量子井戸発光層104と、p−AlGaN電子ブロック層109と、p−GaN半導体層105とを順に積層した半導体積層部100を形成した。
次に、図3(b)に示すように、半導体積層部100上(すなわち、p型半導体層表面)にプラズマCVD法を用いて厚さ200nmのSiO膜を堆積させ、フォトリソグラフィ法を用いて、周期が1.0μm、径が0.6μmの三角格子配列のドットパターン110aのレジストマスク110を作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜の錐台形状のドットパターンのマスクを作製した。
次に、図3(c)に示すように、上述したSiO膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて、p型半導体層105上に錐台形状のパターン111を作製した。ここで、ドライエッチング法の条件としては、ICP型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.6Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:50Wの条件でエッチングを行った。ドライエッチング後、残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去した。得られた凹凸形状は、上底長が430nm、下底長が680nm、傾斜角が67度の円錐台形状であった。
次に、図3(d)に示すように、上述した錐台形状のパターン111が作製されたp型半導体層105上にプラズマCVD法を用いて厚さ500nmのSiO膜112を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜112の発光ダイオードのパターンのマスクを作製し、次に、上述したSiO膜112の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、n型電極領域のメサエッチングを行った。ドライエッチング法ではICP型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.7Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:150Wの条件でn型半導体層が露出するまでメサエッチングを行った。ドライエッチング後、残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去した。
次に、図3(e)に示すように、上述したメサエッチング後の試料表面上にEB蒸着法により厚さ150nmのITO膜を積層させ、フォトリソグラフィ法を用いてp電極パターンのレジストマスク113を作製し、その後、王水によるウェットエッチングを行い、p型半導体層上にITO膜のp電極パターンを作製した。ITO膜はp型半導体層との接触抵抗低減のため、RTA装置を用いてアニール処理を行った。
次に、図3(f)に示すように、メサエッチングにより露出したn型半導体層及びITO膜上に、フォトリソグラフィ法で作製した金属電極用パターンのレジストマスク113の上からCr/Auの金属膜を蒸着法を用いて成膜し、リフトオフ法にて金属電極のパターン(n型電極部107、p型電極部108)を作製し、発光ダイオードを得た。中心発光波長は460nmであった。
図3(c)における錐台形状のパターン111を作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.5μmの三角格子配列のドットパターンで作製した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が380nm、下底長が570nm、傾斜角が77度の円錐台形状であった。
図3(c)における錐台形状のパターン111を作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.4μmの三角格子配列のドットパターンで作製した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が270nm、下底長が590nm、傾斜角が69度の円錐台形状であった。
図3(c)における錐台形状のパターン111を作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.65μmの三角格子配列のドットパターンで作製した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が470nm、下底長が730nm、傾斜角が75度の円錐台形状であった。
実施例1の記載と同様の方法で、MOCVD法によりGaN基板101の第1主面上に、n−GaN半導体層103と、InGaN量子井戸発光層104と、p−AlGaN電子ブロック層109と、p−AlGaN半導体層105との順で積層した。
図4は、本発明に係る発光ダイオードの製造方法の実施例5を説明するための断面模式図である。本発明の実施例5に係る発光ダイオードの製造方法は、基板101の第1主面上に、n型半導体層103と発光層104とp型半導体層104とが積層された半導体積層部100を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク110を形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターン211を形成するパターン形成工程とを有している。
また、錐台形状のパターン211は、下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である。
つまり、半導体積層部100と対向する面である基板101の第2主面上にプラズマCVD法を用いて厚さ200nmのSiO膜を堆積させ、フォトリソグラフィ法を用いて、周期が1.0μm、径が0.6μmの三角格子配列のドットパターン210aのレジストマスク210を作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜の錐台形状のドットパターンのマスクを作製し、SiO膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて、錐台形状のパターン211を基板101の第2主面上に作製した。
ドライエッチング法では、ICP型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.6Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:50Wの条件で、GaN基板表面を任意の凹凸形状になるようにエッチングを行った。ドライエッチング後、残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去し、発光ダイオードを得た。得られた凹凸形状は、上底長が360nm、下底長が680nm、傾斜角72度の円錐台形状であった。中心発光波長は460nmであった。
次に、半導体積層部100側に、プラズマCVD法を用いて厚さ500nmのSiO膜を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜の発光ダイオードのパターンのマスクを作製した。
次に、上述したSiO膜の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、n型電極領域のメサエッチングを行った。ドライエッチング法ではICP型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.7Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:150Wの条件で上記試料表面からn型半導体層が露出するまでメサエッチングを行った。ドライエッチング後は残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去した。
次に、メサエッチングにより露出したn型半導体層及びp型半導体層の電極としてCr/Auの金属膜をフォトリソグラフィ法で作製した電極パターン用のレジストマスクの上から蒸着法を用いて成膜し、リフトオフ法にてn型電極及びp型電極を作製した。
最後に、発光ダイオードサイズにダイシングし、p型電極とn型電極に対して、パッケージにフリップチップボンディングを行い、発光ダイオードを得た。中心発光波長は460nmであった。
MOCVD法によりAlN基板の第1主面上に、n−AlGaN半導体層と、AlGaN量子井戸発光層と、p−AlGaN半導体層と、p−GaN半導体層とを順に積層した。
次に、半導体積層部100と対向する面、つまり、基板101の第2主面上にプラズマCVD法を用いて厚さ200nmのSiO膜を堆積させ、フォトリソグラフィ法を用いて、周期が0.7μm、径が0.35μmの三角格子配列のドットパターンのレジストマスクを作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜の錐台形状のドットパターンのマスクを作製した。
次に、上述したSiO膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて凹凸形状を作製した。ドライエッチング法ではICP型ドライエッチャー装置を用い、三塩化ホウ素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.6Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:50Wの条件で、AlN基板の第2主面のエッチングを行った。ドライエッチング後、残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去した。得られた錐台形状のパターンは、上底長が260nm、下底長が420nm、傾斜角が77度の円錐台形状であった。
次に、半導体積層部100側に、プラズマCVD法を用いて厚さ500nmのSiO膜を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸(BHF)によるウェットエッチングを行い、SiO膜の発光ダイオードのパターンのマスクを作製した。
次に、上述したSiO膜の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、n型電極領域のメサエッチングを行った。ドライエッチング法ではICP型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が0.7Pa、エッチングパワーがアンテナパワー:300W/バイアスパワー:150Wの条件で上述した試料表面からn型半導体層が露出するまでメサエッチングを行った。ドライエッチング後、残ったSiO膜のマスクをバッファードフッ酸(BHF)で除去した。
次に、メサエッチングにより露出したn型半導体層の電極としてTi/Al/Ti/Au、p型半導体層の電極としてNi/Auの金属膜をフォトリソグラフィ法で作製した電極パターン用のレジストマスクの上から蒸着法を用いて成膜し、リフトオフ法にてn型電極及びp型電極を作製した。金属電極は各半導体層との接触抵抗低減のため、RTA装置を用い、アニール処理を行った。
最後に、発光ダイオードサイズにダイシングし、p型電極とn型電極に対して、パッケージにフリップチップボンディングを行い、発光ダイオードを得た。中心発光波長は260nmであった。
[比較例1]
p型半導体層上の錐台形状のパターンを形成しない以外は実施例1と同様の方法で発光ダイオードを作製した。
[比較例2]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.55μmの三角格子配列のドットパターンで作製し、ドライエッチング時間を短縮した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が430nm、下底長が680nm、傾斜角が55度の円錐台形状であった。
[比較例3]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.3μmの三角格子配列のドットパターンで作製した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が170nm、下底長が680nm、傾斜角が67度の円錐台形状であった。
[比較例4]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が1.0μm、径が0.65μmの三角格子配列のドットパターンで作製し、ドライエッチング時間を伸ばした以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が170nm、下底長が680nm、傾斜角が67度の円錐台形状であった。
[比較例5]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が0.7μm、径が0.35μmの三角格子配列のドットパターンで作製した以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が170nm、下底長が680nm、傾斜角が67度の円錐台形状であった。
[比較例6]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が1.5μm、径が0.9μmの三角格子配列のドットパターンで作製した箇所以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が640nm、下底長が1020nm、傾斜角が67度の円錐台形状であった。
[比較例7]
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が1.5μm、径が0.6μmの三角格子配列のドットパターンで作製した箇所以外は、実施例1と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が430nm、下底長が680nm、傾斜角が67度の円錐台形状であった。
[比較例8]
p型半導体層上の錐台形状のパターンを形成しない以外は実施例5と同様の方法で発光ダイオードを作製した。
[比較例9]
p型半導体層上の錐台形状のパターンを形成しない以外は実施例6と同様の方法で発光ダイオードを作製した。
(発光評価)
実施例1乃至6及び比較例1乃至9においてそれぞれ得られた発光ダイオードについて、n型電極部とp型電極部間に20mAの順方向電流を流したときの光出力を、集光レンズの開口数が約0.3の実体顕微鏡上に装着したSiフォトダイオードにより測定した。
実施例1乃至4及び比較例2乃至7については、比較例1の出力を1としたときの出力比を、実施例5については比較例8の出力を1としたときの出力比を、実施例6については比較例9の出力を1としたときの出力比(対Flat出力比)をそれぞれ求め、本発明の光取り出し効率を評価した。
各実施例及び比較例における発光波長、錐台形状のパターンの構造ならびに対中心発光波長比率、傾斜角度、および出力比をまとめたものを表1に示す。
いずれの実施例においても光取出し効率は1.9倍以上の効率向上を確認することができた。
図5は、上述した実施例1の発光ダイオードの光取り出し面における錐台形状のパターンの断面SEM像を示す図で、実施例1における凹凸形状を示し、上底長430nm、下底長680nm、傾斜角が67度のものであって、その際の光取出し効率は2.1倍であった。
このようにして、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオードの製造方法を実現することができる。
1,101 基板
1a,5a,111,211 錐台形状のパターン
2,102 バッファー層
3,103 n型半導体層
4,104 活性層(発光層)
5,105 p型半導体層
6 n電極
7 n型電極
8 p型電極
10,20,100 半導体積層部
107 n型電極部
108 p型電極部
109 ブロック層
110,113,210 レジストマスク
110a,210a 三角格子配列のドットパターン
112 SiO

Claims (6)

  1. 基板と、
    該基板の第1主面上に形成されたn型半導体層と、該n型半導体層上に形成された発光層と、該発光層上に形成されたp型半導体層とからなる半導体積層部と、
    を備えた中心発光波長λの光を発光する発光ダイオードであって、
    前記発光ダイオードの光取り出し面に、錐台形状のパターンが形成されており、前記錐台形状のパターンの下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である発光ダイオード。
  2. 前記光取り出し面が、前記基板の第1主面に対向する第2主面である請求項1に記載の発光ダイオード。
  3. 前記基板が、窒化物である請求項1又は2に記載の発光ダイオード。
  4. 基板の第1主面上に、n型半導体層と発光層とp型半導体層とが積層された半導体積層部を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスクを形成するマスク工程と、
    前記マスク越しに光取り出し面をエッチングして錐台形状のパターンを形成するパターン形成工程と、
    を有する発光ダイオードの製造方法。
  5. 前記錐台形状のパターンが、下底長が1.2λ以上1.7λ以下であり、傾斜角が65度以上80度以下であり、上底長が0.4λ以上1.2λ以下である請求項4に記載の発光ダイオードの製造方法。
  6. 前記マスクが、サファイア基板をウェットエッチングして得られた形状をモールドとして用い、インプリント技術により形成される請求項4又は5に記載の発光ダイオードの製造方法。
JP2014120298A 2014-06-11 2014-06-11 発光ダイオード及び発光ダイオードの製造方法 Active JP6306443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014120298A JP6306443B2 (ja) 2014-06-11 2014-06-11 発光ダイオード及び発光ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014120298A JP6306443B2 (ja) 2014-06-11 2014-06-11 発光ダイオード及び発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2016001639A true JP2016001639A (ja) 2016-01-07
JP6306443B2 JP6306443B2 (ja) 2018-04-04

Family

ID=55077115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014120298A Active JP6306443B2 (ja) 2014-06-11 2014-06-11 発光ダイオード及び発光ダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP6306443B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法
US10978625B2 (en) 2018-05-25 2021-04-13 Nichia Corporation Method for forming light-transmissive member, method for producing light emitting device, and light emitting device
US11088305B2 (en) 2018-02-22 2021-08-10 Nichia Corporation Method for forming light-transmissive member including pressing die into resin body and irradiating resin body with ultraviolet rays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091644A (ja) * 1998-09-09 2000-03-31 Ricoh Co Ltd 発光ダイオード素子
JP2006294907A (ja) * 2005-04-12 2006-10-26 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007150072A (ja) * 2005-11-29 2007-06-14 Kyocera Corp インプリント用スタンパおよびそれを用いた発光素子
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
US20090045435A1 (en) * 2007-08-13 2009-02-19 Epistar Corporation Stamp having nanoscale structure and applications therefore in light-emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091644A (ja) * 1998-09-09 2000-03-31 Ricoh Co Ltd 発光ダイオード素子
JP2006294907A (ja) * 2005-04-12 2006-10-26 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007150072A (ja) * 2005-11-29 2007-06-14 Kyocera Corp インプリント用スタンパおよびそれを用いた発光素子
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
US20090045435A1 (en) * 2007-08-13 2009-02-19 Epistar Corporation Stamp having nanoscale structure and applications therefore in light-emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法
US11088305B2 (en) 2018-02-22 2021-08-10 Nichia Corporation Method for forming light-transmissive member including pressing die into resin body and irradiating resin body with ultraviolet rays
US11923488B2 (en) 2018-02-22 2024-03-05 Nichia Corporation Light emitting device including light transmissive member with concave portions
US10978625B2 (en) 2018-05-25 2021-04-13 Nichia Corporation Method for forming light-transmissive member, method for producing light emitting device, and light emitting device

Also Published As

Publication number Publication date
JP6306443B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
JP5509394B2 (ja) 半導体発光素子、その製造方法及び光源装置
TWI708406B (zh) 半導體發光元件及其製造方法
TWI419352B (zh) 半導體發光裝置中成長的光子晶體
TWI528585B (zh) Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED
KR101125395B1 (ko) 발광소자 및 그 제조방법
US9172000B2 (en) Semiconductor light emitting device and method of manufacturing the same
TWI737826B (zh) 半導體發光元件的製造方法
US11437427B2 (en) Light-emitting device and manufacturing method thereof
WO2011030789A1 (ja) 発光装置
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
KR20150138977A (ko) 발광 소자 및 그의 제조방법
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
JP6306443B2 (ja) 発光ダイオード及び発光ダイオードの製造方法
JP5495061B2 (ja) 半導体発光ダイオード
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR100650996B1 (ko) 미세 돌기를 형성한 표면부를 포함하는 질화물 반도체 발광 다이오드 및 그의 제조방법
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
US9645372B2 (en) Light emitting diodes and optical elements
KR20120085027A (ko) 반도체 발광소자 및 그 제조방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR101506961B1 (ko) 수직형 발광다이오드 제조 방법 및 수직형 발광다이오드
KR100601144B1 (ko) 질화갈륨계 반도체 발광소자
KR102260691B1 (ko) 발광 다이오드 및 이의 제조 방법
TWI786276B (zh) 發光元件之製造方法
KR101615564B1 (ko) 수직형 발광다이오드 제조 방법 및 수직형 발광다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180308

R150 Certificate of patent or registration of utility model

Ref document number: 6306443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250