JP2015532488A5 - - Google Patents

Download PDF

Info

Publication number
JP2015532488A5
JP2015532488A5 JP2015535792A JP2015535792A JP2015532488A5 JP 2015532488 A5 JP2015532488 A5 JP 2015532488A5 JP 2015535792 A JP2015535792 A JP 2015535792A JP 2015535792 A JP2015535792 A JP 2015535792A JP 2015532488 A5 JP2015532488 A5 JP 2015532488A5
Authority
JP
Japan
Prior art keywords
memory card
tuning
host device
command
exceeds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015535792A
Other languages
English (en)
Other versions
JP2015532488A (ja
Filing date
Publication date
Priority claimed from US13/672,693 external-priority patent/US8972818B2/en
Application filed filed Critical
Publication of JP2015532488A publication Critical patent/JP2015532488A/ja
Publication of JP2015532488A5 publication Critical patent/JP2015532488A5/ja
Pending legal-status Critical Current

Links

Claims (12)

  1. 何れも独自のクロックを有さないセキュアデジタル(SD)メモリカードまたはエンベデッドマルチメディアカード(eMMC)を最適にチューニングするためのホストデバイス内の方法であって、
    前記メモリカードと関連付けられた少なくとも1つのチューニングパラメータを判断するステップであって、前記少なくとも1つのチューニングパラメータが、
    前記メモリカードの温度、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの数、
    前記メモリカードと前記ホストデバイスとの間のトランザクションの数
    のうちの少なくとも1つを含む、ステップと、
    前記メモリカードを用いて読取り動作を開始するステップと、
    チューニングコマンドを前記メモリカードに送信するステップであって、前記少なくとも1つのチューニングパラメータが所定のしきい値を超えると前記ホストデバイスが検出したときに前記チューニングコマンドが送信される、ステップと、
    を含む方法。
  2. 前記少なくとも1つのチューニングパラメータに基づいて、前記チューニングコマンド
    を前記メモリカードに前記送信するステップが、
    前記メモリカードの前記温度の変化が所定のしきい値を超えるとき、
    最後のチューニングシーケンスが実行されてから経過した前記時間が最大時間を超
    えるとき、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの前記数が最大
    ブロックカウントを超えるとき、または
    事前定義された窓にわたる前記メモリカードと前記ホストデバイスとの間のトランザク
    ションの前記数が所定のしきい値を超えるとき、
    前記チューニングコマンドを前記メモリカードに送信するステップを含む、請求項1に記
    載の方法。
  3. 前記メモリカードからデータを読み取るステップと、
    前記読み取られたデータと関連付けられた巡回冗長検査(CRC)エラーを検出するステッ
    プと、
    前記CRCエラーを検出すると、前記チューニングコマンドを前記メモリカードに
    送信するステップと
    をさらに含む、請求項1に記載の方法。
  4. 前記メモリカードと関連付けられた前記少なくとも1つのチューニングパラメータを前
    記判断するステップに先立って、
    前記メモリカードがウルトラハイスピード(UHS)をサポートすることを判断するステッ
    プと、
    前記チューニングコマンドを前記メモリカードに送信するステップと、
    最適遅延線位相を選択するステップと
    をさらに含む、請求項1に記載の方法。
  5. 前記チューニングコマンドがCMD19チューニングコマンドである、請求項1に記載の方法
    。
  6. 何れも独自のクロックを有さないセキュアデジタル(SD)メモリカードまたはエンベデッドマルチメディアカード(eMMC)を最適にチューニングするためのホストデバイス内の装置であって、
    前記メモリカードと関連付けられた少なくとも1つのチューニングパラメータを判断す
    るための手段であって、前記少なくとも1つのチューニングパラメータが、
    前記メモリカードの温度、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの数、
    前記メモリカードと前記ホストデバイスとの間のトランザクションの数
    のうちの少なくとも1つを含む、手段と、
    前記メモリカードを用いて読取り動作を開始するための手段と、
    チューニングコマンドを前記メモリカードに送信するための手段であって、前記送信するための手段は、前記少なくとも1つのチューニングパラメータが所定のしきい値を超えると前記ホストデバイスが検出したときに前記チューニングコマンドを送信するように構成される、手段と、
    を含む装置。
  7. 前記少なくとも1つのチューニングパラメータに基づいて、前記チューニングコマンド
    を前記メモリカードに送信するための前記手段が、
    前記メモリカードの前記温度の変化が所定のしきい値を超えるとき、
    最後のチューニングシーケンスが実行されてから経過した前記時間が最大時間を超
    えるとき、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの前記数が最大
    ブロックカウントを超えるとき、または
    事前定義された窓にわたる前記メモリカードと前記ホストデバイスとの間のトランザク
    ションの前記数が所定のしきい値を超えるとき、
    前記チューニングコマンドを前記メモリカードに送信するように構成される、請求項6に
    記載の装置。
  8. 前記メモリカードからデータを読み取るための手段と、
    前記読み取られたデータと関連付けられた巡回冗長検査(CRC)エラーを検出するための
    手段と、
    前記CRCエラーを検出すると、前記チューニングコマンドを前記メモリカードに
    送信するための手段と
    をさらに含む、請求項6に記載の装置。
  9. 前記メモリカードと関連付けられた前記少なくとも1つのチューニングパラメータを前
    記判断するステップに先立って、
    前記メモリカードがウルトラハイスピード(UHS)をサポートすることを判断するための
    手段と、
    前記チューニングコマンドを前記メモリカードに送信するための手段と、
    最適遅延線位相を選択するための手段と
    をさらに含む、請求項6に記載の装置。
  10. 前記チューニングコマンドがCMD19チューニングコマンドである、請求項6に記載の装置
    。
  11. 何れも独自のクロックを有さないセキュアデジタル(SD)メモリカードまたはエンベデッドマルチメディアカード(eMMC)を最適にチューニングするためのホストデバイス内のコンピュータプログラムであって、
    前記メモリカードと関連付けられた少なくとも1つのチューニングパラメータを判断するステップであって、前記少なくとも1つのチューニングパラメータが、
    前記メモリカードの温度、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの数、
    前記メモリカードと前記ホストデバイスとの間のトランザクションの数
    のうちの少なくとも1つを含む、ステップと、
    前記メモリカードを用いて読取り動作を開始するステップと、
    チューニングコマンドを前記メモリカードに送信するステップであって、前記少なくとも1つのチューニングパラメータが所定のしきい値を超えると前記ホストデバイスが検出したときに前記チューニングコマンドが送信される、ステップと、
    を行うためのコードを含む、コンピュータプログラム。
  12. 前記少なくとも1つのチューニングパラメータに基づいて、前記チューニングコマンド
    を前記メモリカードに送信するための前記コードが、
    前記メモリカードの前記温度の変化が所定のしきい値を超えるとき、
    最後のチューニングシーケンスが実行されてから経過した前記時間が最大時間を超
    えるとき、
    前記メモリカードから前記ホストデバイスに送信されたデータブロックの前記数が最大
    ブロックカウントを超えるとき、または
    事前定義された窓にわたる前記メモリカードと前記ホストデバイスとの間のトランザク
    ションの前記数が所定のしきい値を超えるとき、
    前記チューニングコマンドを前記メモリカードに送信するように構成される、請求項11に
    記載のコンピュータプログラム。
JP2015535792A 2012-10-05 2013-10-03 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム Pending JP2015532488A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261710639P 2012-10-05 2012-10-05
US61/710,639 2012-10-05
US13/672,693 US8972818B2 (en) 2012-10-05 2012-11-08 Algorithm for optimal usage of external memory tuning sequence
US13/672,693 2012-11-08
PCT/US2013/063319 WO2014055794A1 (en) 2012-10-05 2013-10-03 Algorithm for optimal usage of external memory tuning sequence

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018089246A Division JP2018125040A (ja) 2012-10-05 2018-05-07 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム

Publications (2)

Publication Number Publication Date
JP2015532488A JP2015532488A (ja) 2015-11-09
JP2015532488A5 true JP2015532488A5 (ja) 2016-11-10

Family

ID=50433743

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015535792A Pending JP2015532488A (ja) 2012-10-05 2013-10-03 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム
JP2018089246A Pending JP2018125040A (ja) 2012-10-05 2018-05-07 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018089246A Pending JP2018125040A (ja) 2012-10-05 2018-05-07 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム

Country Status (6)

Country Link
US (1) US8972818B2 (ja)
EP (1) EP2904502A1 (ja)
JP (2) JP2015532488A (ja)
KR (1) KR20150067214A (ja)
CN (1) CN104704477B (ja)
WO (1) WO2014055794A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
JP6151976B2 (ja) * 2013-06-10 2017-06-21 キヤノン株式会社 記録再生装置及び制御方法
JP6356970B2 (ja) * 2014-01-17 2018-07-11 キヤノン株式会社 記録装置、及び記録装置の制御方法
JP2015219775A (ja) * 2014-05-19 2015-12-07 キヤノン株式会社 記録装置、撮像装置、記録装置の制御方法、及びプログラム
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
CN107329923B (zh) * 2017-06-26 2020-12-22 南京鼎越信息科技有限公司 一种调整总线时序的方法、存储介质和终端
CN107643878B (zh) 2017-09-20 2020-12-15 上海小蚁科技有限公司 Sd卡的性能优化方法及装置、存储介质、终端
EP3460666B1 (en) * 2017-09-20 2021-03-10 Shanghai Xiaoyi Technology Co., Ltd. Method, apparatus, and storage medium for optimizing memory card performance
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4669040A (en) * 1984-09-19 1987-05-26 Eurotherm Corporation Self-tuning controller
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US7694164B2 (en) * 2002-09-20 2010-04-06 Intel Corporation Operating system-independent method and system of determining CPU utilization
JP4451189B2 (ja) * 2004-04-05 2010-04-14 株式会社アドバンテスト 試験装置、位相調整方法、及びメモリコントローラ
JP2006099569A (ja) * 2004-09-30 2006-04-13 Kyocera Mita Corp メモリインタフェース回路及びクロック制御方法
US7650481B2 (en) * 2004-11-24 2010-01-19 Qualcomm Incorporated Dynamic control of memory access speed
EP2007060B1 (en) 2006-04-05 2015-01-28 Panasonic Corporation Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal
JP4823009B2 (ja) 2006-09-29 2011-11-24 株式会社東芝 メモリカード及びホスト機器
JPWO2008093606A1 (ja) 2007-01-30 2010-05-20 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶システム、及びアクセス装置
JP2009026296A (ja) * 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
US9003259B2 (en) 2008-11-26 2015-04-07 Red Hat, Inc. Interleaved parallel redundancy check calculation for memory devices
JP5341503B2 (ja) * 2008-12-26 2013-11-13 株式会社東芝 メモリデバイス、ホストデバイスおよびサンプリングクロックの調整方法
CN102124451A (zh) * 2009-05-27 2011-07-13 松下电器产业株式会社 延迟调整装置以及延迟调整方法
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
JP2011233042A (ja) * 2010-04-28 2011-11-17 Toshiba Corp キャリブレーション処理制御装置及びキャリブレーション処理制御方法
EP2600253B1 (en) * 2010-07-29 2018-09-12 Renesas Electronics Corporation Semiconductor device and data processing system
TWI483117B (zh) 2010-09-29 2015-05-01 Toshiba Kk 用於執行命令之裝置、主機控制器及用於執行命令之系統
US8594584B2 (en) * 2011-05-16 2013-11-26 Blackberry Limited Method and apparatus for tuning a communication device
CN103021470B (zh) * 2011-09-21 2016-08-03 瑞昱半导体股份有限公司 取样相位校正方法和使用此取样相位校正方法的储存系统

Similar Documents

Publication Publication Date Title
JP2015532488A5 (ja)
WO2014150516A3 (en) System and method to reduce read latency of a data storage device
JP2014167790A5 (ja)
JP2018125040A (ja) 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム
CN110059032B (zh) 存储器接口及具有存储器接口的存储器控制器
US9946677B2 (en) Managing single-wire communications
WO2011127866A3 (zh) 数据处理方法、装置及系统
KR102432930B1 (ko) 메모리 디바이스에서의 적응적 와치독
CN101937724A (zh) 用于执行拷贝回存操作的方法以及闪存存储设备
TW201217957A (en) Hybrid error correction coding to address uncorrectable errors
WO2010141058A3 (en) Object oriented memory in solid state devices
CN111448543B (zh) 内存访问技术及计算机系统
TW201734804A (zh) 用戶可配置被動背景操作
JP2014086876A5 (ja)
EP2870539A1 (en) Using slow response memory device on a fast response interface
JP2018089936A5 (ja)
JP2018527681A5 (ja)
JP2013137708A (ja) メモリコントローラ、データ記憶装置およびメモリ制御方法
RU2015142844A (ru) Система локальной интерактивной платформы на основе звукового сигнала и способ обеспечения локальной интерактивной службы с ее помощью
WO2015020900A3 (en) Method and device for error correcting code (ecc) error handling
WO2014144043A1 (en) Apparatus and method for generating descriptors to reaccess a non-volatile semiconductor memory of a storage drive due to an error
TWI564904B (zh) 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置
CN108206043B (zh) 数据存储装置及其操作方法
KR102025088B1 (ko) 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
JP2017208710A5 (ja)