JP2015530651A - マルチプロセサシステムおよびマルチプロセサシステムの構成方法 - Google Patents
マルチプロセサシステムおよびマルチプロセサシステムの構成方法 Download PDFInfo
- Publication number
- JP2015530651A JP2015530651A JP2015527762A JP2015527762A JP2015530651A JP 2015530651 A JP2015530651 A JP 2015530651A JP 2015527762 A JP2015527762 A JP 2015527762A JP 2015527762 A JP2015527762 A JP 2015527762A JP 2015530651 A JP2015530651 A JP 2015530651A
- Authority
- JP
- Japan
- Prior art keywords
- node
- level node
- domain
- node controller
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000000638 solvent extraction Methods 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 230000015654 memory Effects 0.000 description 124
- 239000013256 coordination polymer Substances 0.000 description 36
- ZACLXWTWERGCLX-MDUHGFIHSA-N dom-1 Chemical compound O([C@@H]1C=C(C([C@@H](O)[C@@]11CO)=O)C)[C@@H]2[C@H](O)C[C@@]1(C)C2=C ZACLXWTWERGCLX-MDUHGFIHSA-N 0.000 description 32
- WDZCUPBHRAEYDL-GZAUEHORSA-N rifapentine Chemical compound O([C@](C1=O)(C)O/C=C/[C@@H]([C@H]([C@@H](OC(C)=O)[C@H](C)[C@H](O)[C@H](C)[C@@H](O)[C@@H](C)\C=C\C=C(C)/C(=O)NC=2C(O)=C3C(O)=C4C)C)OC)C4=C1C3=C(O)C=2\C=N\N(CC1)CCN1C1CCCC1 WDZCUPBHRAEYDL-GZAUEHORSA-N 0.000 description 32
- 101100268514 Mus musculus Serpina1a gene Proteins 0.000 description 22
- 238000012545 processing Methods 0.000 description 15
- 101100268515 Mus musculus Serpina1b gene Proteins 0.000 description 8
- 238000012546 transfer Methods 0.000 description 5
- 101000854862 Homo sapiens Vacuolar protein sorting-associated protein 35 Proteins 0.000 description 3
- 102100020822 Vacuolar protein sorting-associated protein 35 Human genes 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 108020001568 subdomains Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/0822—Copy directories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/082—Associative directories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/0826—Limited pointers directories; State-only directories without pointers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
- G06F2212/2542—Non-uniform memory access [NUMA] architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/622—State-only directory, i.e. not recording identity of sharing or owning nodes
Abstract
Description
1.全てのメモリは一様にアドレスされ、統一されたメモリ空間を形成する。
2.全てのプロセサはメモリ空間内の全てのアドレスにアクセスすることができる。
3.リモートメモリへのアクセスは、ローカルメモリへのアクセスより遅い。
いくつかの実施形態を以下に示す。マルチプロセサのノードシステムにおいて、統一された論理キャッシュコヒーレンシドメインが各ノードのコントローラで構成され、複数のプロセサと1個のノードコントローラがお互いから分離されたマルチ物理キャッシュコヒーレンシドメインを形成する。ここで開示される1つの実施形態は、キャッシュコヒーレンシドメイン構成方法と、キャッシュコヒーレンシドメイン分割方法と、ディレクトリ構成方法とを含み、
(1)前記マルチ物理キャッシュコヒーレンシドメインの構成方法は、
1)ノードコントローラを通して、またはノードルータを通して第1レベルのノードを直接接続し、当該第1レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
2)前記第1レベルのノードコントローラに第2レベルのノードコントローラを直接接続し、当該第2レベルのノードコントローラ内に統一された論理キャッシュコヒーレンシドメインを構成し、当該キャッシュコヒーレンシドメインがマルチ物理キャッシュコヒーレンシドメインを完全に含み、当該マルチ物理キャッシュコヒーレンシドメインがお互いから分離されており、かつ複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成されており、
3)第2レベルのノードコントローラを通して、またはノードルータを通して第2レベルのノードを直接接続して、当該第2レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
4)前記1)〜3)の方法を第n(n>2)レベルのノードに拡張し、もっと多くのレベルのノードでマルチプロセサシステムを実現し、
(2)前記キャッシュコヒーレンシドメイン分割方法は、
1)前記第1レベルのノードコントローラのために、前記プロセサに接続された様々なポートの情報を、複数の前記プロセサと前記ノードコントローラによって形成される前記物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、各ポートのドメイン情報レジスタによって前記ポートの物理サブドメインを識別し、システムの要求に応じて前記ポートドメイン情報レジスタによって各ポートのドメイン属性情報を設定し、従って、複数の前記プロセサと前記ノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
2)前記第2レベルのノードコントローラのために、前記第1レベルのノードコントローラに接続された様々なポートの情報を、複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、システムの要求に応じて各ポートのドメイン情報を設定し、従って複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
3)方法2)に記載された前記第2レベルのノードコントローラのポートドメイン属性の設定方法を使うことによって、第n(n>2)レベルのノードコントローラのポートドメイン属性を設定し、
(3)前記ディレクトリ構成方法は、
1)前記第1レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルノード内での統一されたデータコピーを持っているプロセサ及び当該プロセサのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが前記データコピーを持っているリモートノード及び当該リモートノードのコヒーレンス状態情報を記録し、データが位置する物理サブドメイン以外の前記ローカルノード内の他のサブドメインがデータコピーを持っているかどうかを示すためにフラグビットをセットし、
2)前記第2レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルの第2レベルのノード内での統一されたデータコピーを持っている第1レベルのノード及び当該第1レベルのノードのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが統一されたデータコピーを持っているリモートの第2レベルのノード及び当該リモートの第2レベルのノードのコヒーレンス状態情報を記録し、当該データが位置する物理サブドメイン以外のローカルの第2レベルのノード内の他のサブドメインがデータコピーを持っているかどうかを示すためにフラグビットをセットし、
3)方法2)に記載された前記第2レベルのノードコントローラのディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定し、
4)前記第1レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインのプロセサ以外のシステム内の全てのプロセサが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトエントリが記録し、
5)前記第2レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインの前記第1レベルのノードコントローラ以外のシステム内の全ての第1レベルのノードコントローラが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトリエントリが記録し、
6)方法5)に記載された前記第2レベルのノードコントローラの前記ディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定する。
複数のノードを有するマルチプロセサシステムにおいて、各ノードに対して、複数の物理キャッシュコヒーレンシドメインを完全に含むように、統一された論理キャッシュコヒーレンシドメインがそのノードのノードコントローラで構成される。複数の物理キャッシュコヒーレンシドメインは、お互いから分離されており、複数のプロセサとノードコントローラによって形成される。そして、それらのノードの単一のキャッシュコヒーレンシドメインを形成するように、それらのノードは直接にノードコントローラを通して接続されるか、またはノードルータ(NR)を通して接続される。
プロセサP3(503)は、その返答を受信し、その後、内部のディレクトリ情報を最新の状態にし、要求元プロセサP2(502)にデータを送信する。
リモートメモリプロクシエンジンRPE内のリモートメモリディレクトリRDIRによって記録される情報は、アクセスアドレスにより二つに分けられる:
ローカルノードの様々な物理サブドメイン内のリモートアドレスのデータ共有者情報;ローカルノードの様々な物理サブドメイン内の様々なプロセサがデータコピー及びそのコヒーレンス状態を持っているかどうかが記録される;
ローカルノードの様々な物理サブドメイン内のローカルアドレスのデータ共有者情報:ローカルノードはDom1〜Domnを含むn個の物理サブドメインにより構成され、物理サブドメインDomi(i=1、2、・・・n)内のプロセサによって使用されるメモリデータのために、RDIRはローカルノード内の物理サブドメインDomj(j=1、2、・・・n且つj!=i)内のプロセサがそのデータコピー及びそのコヒーレンス状態を持っているかどうかを記録する。
いくつかの実施形態を以下に示す。マルチプロセサシステムにおいて、統一された論理キャッシュコヒーレンシドメインが各ノードのコントローラで構成され、複数のプロセサと1個のノードコントローラがお互いから分離された複数の物理キャッシュコヒーレンシドメインを形成する。ここで開示される1つの実施形態は、キャッシュコヒーレンシドメイン構成方法と、キャッシュコヒーレンシドメイン分割方法と、ディレクトリ構成方法とを含み、
(1)前記キャッシュコヒーレンシドメイン構成方法は、
1)第1レベルのノードコントローラを通して直接に、またはノードルータを通して第1レベルのノードを接続し、当該第1レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
2)前記第1レベルのノードコントローラに第2レベルのノードコントローラを直接接続し、当該第2レベルのノードコントローラ内に統一された論理キャッシュコヒーレンシドメインを構成し、当該論理キャッシュコヒーレンシドメインが複数の物理キャッシュコヒーレンシドメインを含み、当該複数の物理キャッシュコヒーレンシドメインが、お互いから分離されており、かつ複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成されており、
3)前記第2レベルのノードコントローラを通して直接に、またはノードルータを通して第2レベルのノードを接続して、当該第2レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
4)前記1)〜3)の方法を第n(n>2)レベルのノードに拡張し、もっと多くのレベルのノードでマルチプロセサシステムを実現し、
(2)前記キャッシュコヒーレンシドメイン分割方法は、
1)前記第1レベルのノードコントローラのために、前記プロセサに接続された様々なポートの情報を、複数の前記プロセサと前記ノードコントローラによって形成される前記物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、各ポートのドメイン情報レジスタによって前記ポートの物理サブドメインを識別し、システムの要求に応じて前記ドメイン情報レジスタによって各ポートのドメイン属性情報を設定し、従って、複数の前記プロセサと前記ノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
2)前記第2レベルのノードコントローラのために、前記第1レベルのノードコントローラに接続された様々なポートの情報を、複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、システムの要求に応じて各ポートのドメイン属性情報を設定し、従って複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
3)方法2)に記載された前記第2レベルのノードコントローラのポートドメイン属性の設定方法を使うことによって、第n(n>2)レベルのノードコントローラの各ポートのドメイン属性情報を設定し、
(3)前記ディレクトリ構成方法は、
1)前記第1レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルノード内での統一されたデータのコピーを持っているプロセサ及び当該プロセサのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが前記データのコピーを持っているリモートノード及び当該リモートノードのコヒーレンス状態情報を記録し、データが位置する物理サブドメイン以外の前記ローカルノード内の他の物理サブドメインがデータのコピーを持っているかどうかを示すためにフラグビットがセットされ、
2)前記第2レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルの第2レベルのノード内での統一されたデータのコピーを持っている第1レベルのノード及び当該第1レベルのノードのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが統一されたデータのコピーを持っているリモートの第2レベルのノード及び当該リモートの第2レベルのノードのコヒーレンス状態情報を記録し、当該データが位置する物理サブドメイン以外のローカルの第2レベルのノード内の他の物理サブドメインがデータのコピーを持っているかどうかを示すためにフラグビットがセットされ、
3)方法2)に記載された前記第2レベルのノードコントローラのディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定する、
または、
4)前記第1レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインのプロセサ以外のシステム内の全てのプロセサが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトリエントリが記録し、
5)前記第2レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインの前記第1レベルのノードコントローラ以外のシステム内の全ての第1レベルのノードコントローラが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトリエントリが記録し、
6)方法5)に記載された前記第2レベルのノードコントローラの前記ディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定する。
リモートメモリプロクシエンジンRPE内のリモートメモリディレクトリRDIRによって記録される情報は、アクセスアドレスにより二つに分けられる:
ローカルノードの様々な物理サブドメイン内のリモートアドレスのデータ共有者情報:ローカルノードの様々な物理サブドメイン内の様々なプロセサがデータコピー及びそのコヒーレンス状態を持っているかどうかが記録される;
ローカルノードの様々な物理サブドメイン内のローカルアドレスのデータ共有者情報:ローカルノードはDom1〜Domnを含むn個の物理サブドメインにより構成され、物理サブドメインDomi(i=1、2、・・・n)内のプロセサによって使用されるメモリデータのために、RDIRはローカルノード内の物理サブドメインDomj(j=1、2、・・・n且つj!=i)内のプロセサがそのデータコピー及びそのコヒーレンス状態を持っているかどうかを記録する。
Claims (1)
- マルチキャッシュコヒーレンシドメインを有するノードを備えたマルチプロセサシステムの構成方法であって、
マルチプロセサノードシステムにおいて、統一された論理キャッシュコヒーレンシドメインが、各ノードのコントローラと複数のプロセサで構成され、
前記ノードコントローラが、お互いから分離されたマルチ物理キャッシュコヒーレンシドメインを形成し、
キャッシュコヒーレンシドメイン構成方法と、キャッシュコヒーレンシドメイン分割方法と、ディレクトリ構成方法とを含み、
(1)前記マルチ物理キャッシュコヒーレンシドメインの構成方法は、
1)ノードコントローラを通して、またはノードルータを通して第1レベルのノードを直接接続し、当該第1レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
2)前記第1レベルのノードコントローラに第2レベルのノードコントローラを直接接続し、当該第2レベルのノードコントローラ内に統一された論理キャッシュコヒーレンシドメインを構成し、当該キャッシュコヒーレンシドメインがマルチ物理キャッシュコヒーレンシドメインを含み、当該マルチ物理キャッシュコヒーレンシドメインがお互いから分離されており、かつ複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成されており、
3)第2レベルのノードコントローラを通して、またはノードルータを通して第2レベルのノードを直接接続して、当該第2レベルのノードの単一キャッシュコヒーレンシドメインを形成し、
4)前記1)〜3)の方法を第n(n>2)レベルのノードに拡張し、もっと多くのレベルのノードでマルチプロセサシステムを実現し、
(2)前記キャッシュコヒーレンシドメイン分割方法は、
1)前記第1レベルのノードコントローラのために、前記プロセサに接続された様々なポートの情報を、複数の前記プロセサと前記ノードコントローラによって形成される前記物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、各ポートのドメイン情報レジスタによって前記ポートの物理サブドメインを識別し、システムの要求に応じて前記ポートドメイン情報レジスタによって各ポートのドメイン属性情報を設定し、従って、複数の前記プロセサと前記ノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
2)前記第2レベルのノードコントローラのために、前記第1レベルのノードコントローラに接続された様々なポートの情報を、複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される物理キャッシュコヒーレンシドメインのドメイン属性情報源として使い、システムの要求に応じて各ポートのドメイン情報を設定し、従って複数の前記第1レベルのノードコントローラと1個の前記第2レベルのノードコントローラによって形成される様々な物理キャッシュコヒーレンシドメインの分割を実行し、
3)前記分割方法の項目2)に記載された前記第2レベルのノードコントローラのポートドメイン属性の設定方法を使うことによって、第n(n>2)レベルのノードコントローラのポートドメイン属性を設定し、
(3)前記ディレクトリ構成方法は、
1)前記第1レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルノード内での統一されたデータコピーを持っているプロセサ及び当該プロセサのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが前記データコピーを持っているリモートノード及び当該リモートノードのコヒーレンス状態情報を記録し、データが位置する物理サブドメイン以外の前記ローカルノード内の他のサブドメインがデータコピーを持っているかどうかを示すためにフラグビットをセットし、
2)前記第2レベルのノードコントローラがローカルとリモートの2重のディレクトリ構造を使用し、リモートデータディレクトリのために、ディレクトリエントリが前記ローカルの第2レベルのノード内での統一されたデータコピーを持っている第1レベルのノード及び当該第1レベルのノードのドメイン属性情報とコヒーレンス状態情報を記録し、ローカルデータディレクトリのために、ディレクトリエントリが統一されたデータコピーを持っているリモートの第2レベルのノード及び当該リモートの第2レベルのノードのコヒーレンス状態情報を記録し、当該データが位置する物理サブドメイン以外のローカルの第2レベルのノード内の他のサブドメインがデータコピーを持っているかどうかを示すためにフラグビットをセットし、
3)前記ディレクトリ構成方法の項目2)に記載された前記第2レベルのノードコントローラのディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定し、
4)前記第1レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインのプロセサ以外のシステム内の全てのプロセサが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトエントリが記録し、
5)前記第2レベルのノードコントローラがローカル/リモートの統一されたディレクトリ構造を使用し、前記物理サブドメインの前記第1レベルのノードコントローラ以外のシステム内の全ての第1レベルのノードコントローラが統一されたデータコピー情報とコヒーレンス状態情報を持っていることをディレクトリエントリが記録し、
6)前記ディレクトリ構成方法の項目5)に記載された前記第2レベルのノードコントローラの前記ディレクトリ構成方法を使うことによって、第n(n>2)レベルのノードコントローラのディレクトリ構造を設定する、
ことを特徴とするマルチプロセサシステムの構成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210544976.6 | 2012-12-17 | ||
CN2012105449766A CN103049422B (zh) | 2012-12-17 | 2012-12-17 | 一种具有多cache一致性域的多处理器节点系统构建方法 |
PCT/CN2013/070807 WO2014094374A1 (zh) | 2012-12-17 | 2013-01-22 | 一种节点具有多个cache一致性域的多处理器系统构建方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015530651A true JP2015530651A (ja) | 2015-10-15 |
JP5852294B2 JP5852294B2 (ja) | 2016-02-03 |
Family
ID=48062067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015527762A Active JP5852294B2 (ja) | 2012-12-17 | 2013-01-22 | マルチプロセサシステムおよびマルチプロセサシステムの構成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9274961B2 (ja) |
EP (1) | EP2869208A4 (ja) |
JP (1) | JP5852294B2 (ja) |
CN (1) | CN103049422B (ja) |
WO (1) | WO2014094374A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117203A (ja) * | 2015-12-24 | 2017-06-29 | 富士通株式会社 | 情報処理装置、演算処理装置および情報処理装置の制御方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103475494B (zh) * | 2013-09-12 | 2017-04-05 | 华为技术有限公司 | Cc‑numa系统及其启动的方法 |
CN103500108B (zh) * | 2013-09-27 | 2016-08-10 | 杭州华为数字技术有限公司 | 系统内存访问方法、节点控制器和多处理器系统 |
CN103577382B (zh) * | 2013-10-24 | 2017-01-04 | 华为技术有限公司 | 一种配置节点控制器的方法和装置 |
WO2015075674A1 (en) | 2013-11-21 | 2015-05-28 | Green Cache AB | Systems and methods for direct data access in multi-level cache memory hierarchies |
CN103729309B (zh) * | 2014-01-15 | 2017-06-30 | 浪潮电子信息产业股份有限公司 | 一种目录Cache一致性方法 |
US10409725B2 (en) | 2014-05-29 | 2019-09-10 | Samsung Electronics Co., Ltd. | Management of shared pipeline resource usage based on level information |
CN104199740B (zh) * | 2014-08-28 | 2019-03-01 | 浪潮(北京)电子信息产业有限公司 | 共享系统地址空间的非紧耦合多节点多处理器系统和方法 |
CN104360982B (zh) * | 2014-11-21 | 2017-11-10 | 浪潮(北京)电子信息产业有限公司 | 一种基于可重构芯片技术的主机系统目录结构实现方法和系统 |
CN107077429B (zh) * | 2015-03-20 | 2019-10-18 | 华为技术有限公司 | 数据读取方法、设备和系统 |
CN105068786B (zh) * | 2015-07-30 | 2018-03-23 | 浪潮(北京)电子信息产业有限公司 | 一种处理访存请求的方法和节点控制器 |
CN105045729B (zh) * | 2015-09-08 | 2018-11-23 | 浪潮(北京)电子信息产业有限公司 | 一种远端代理带目录的缓存一致性处理方法与系统 |
SG11201803730TA (en) | 2015-11-04 | 2018-06-28 | Samsung Electronics Co Ltd | Systems and methods for implementing coherent memory in a multiprocessor system |
CN106708551B (zh) * | 2015-11-17 | 2020-01-17 | 华为技术有限公司 | 一种热添加中央处理器cpu的配置方法及系统 |
US10591977B2 (en) * | 2015-12-10 | 2020-03-17 | Arm Limited | Segregated power state control in a distributed cache system |
CN107291653B (zh) * | 2016-03-31 | 2020-06-16 | 华为技术有限公司 | 一种多处理器系统及配置多处理器系统的方法 |
NO342930B1 (en) * | 2016-10-18 | 2018-09-03 | Numascale As | Cache Coherent node controller |
US10521112B2 (en) * | 2017-03-17 | 2019-12-31 | International Business Machines Corporation | Layered clustered scale-out storage system |
NO343359B1 (en) * | 2017-05-02 | 2019-02-11 | Numascale As | Interconnect switch in multiprocessor systems |
CN111581133A (zh) * | 2020-05-06 | 2020-08-25 | 苏州浪潮智能科技有限公司 | 一种多核存储器一致性的方法、系统、设备及可读介质 |
CN114036099A (zh) * | 2022-01-04 | 2022-02-11 | 苏州浪潮智能科技有限公司 | 一种多处理机系统创建方法、装置、设备及存储介质 |
CN116578523B (zh) * | 2023-07-12 | 2023-09-29 | 上海芯高峰微电子有限公司 | 片上网络系统及其控制方法 |
CN116962259B (zh) * | 2023-09-21 | 2024-02-13 | 中电科申泰信息科技有限公司 | 一种基于监听-目录两层协议的一致性处理方法及系统 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619784A (ja) * | 1990-05-31 | 1994-01-28 | Kendall Square Res Corp | ダイナミック階層連想メモリ |
JPH06259384A (ja) * | 1993-03-02 | 1994-09-16 | Toshiba Corp | マルチプロセッサ |
JPH10124394A (ja) * | 1996-08-09 | 1998-05-15 | Internatl Business Mach Corp <Ibm> | キャッシュ・コヒーレンシを維持する方法および装置 |
JPH10240707A (ja) * | 1997-02-27 | 1998-09-11 | Hitachi Ltd | 主記憶共有型マルチプロセッサ |
JP2001522091A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | メモリ最適化状態 |
JP2001522093A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | デッドロックを回避するためのメッセージフロープロトコル |
JP2001522090A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | ディレクトリベースのキャッシュコヒーレンスシステム |
JP2001522087A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | 非アトミックオペレーション中のメモリに対する独占的アクセスを提供する分割ロック操作方法 |
JP2003510721A (ja) * | 1999-09-29 | 2003-03-18 | シリコン グラフィックス インコーポレイテッド | マルチプロセッサノードコントローラ回路及び方法 |
JP2003162447A (ja) * | 2001-10-19 | 2003-06-06 | Sun Microsyst Inc | エラー回復 |
JP2003186742A (ja) * | 2001-10-17 | 2003-07-04 | Sun Microsyst Inc | ディレクトリ・キャッシュの更新 |
US20040268044A1 (en) * | 2003-06-25 | 2004-12-30 | International Business Machines Corporation | Multiprocessor system with dynamic cache coherency regions |
JP2005018772A (ja) * | 2003-06-25 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム |
JP2008097598A (ja) * | 2006-10-09 | 2008-04-24 | Internatl Business Mach Corp <Ibm> | 共用のグローバル・コヒーレンシ状態を支援するプロセッサ、データ処理システム、および方法 |
JP2009140376A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Ltd | 特定アドレス範囲に分割されたスヌープフィルタを持つマルチプロセッサコンピュータシステム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6085295A (en) * | 1997-10-20 | 2000-07-04 | International Business Machines Corporation | Method of maintaining data coherency in a computer system having a plurality of interconnected nodes |
US7130969B2 (en) * | 2002-12-19 | 2006-10-31 | Intel Corporation | Hierarchical directories for cache coherency in a multiprocessor system |
FR2927437B1 (fr) * | 2008-02-07 | 2013-08-23 | Bull Sas | Systeme informatique multiprocesseur |
US9035959B2 (en) * | 2008-03-28 | 2015-05-19 | Intel Corporation | Technique to share information among different cache coherency domains |
US20120102273A1 (en) * | 2009-06-29 | 2012-04-26 | Jichuan Chang | Memory agent to access memory blade as part of the cache coherency domain |
CN102270180B (zh) * | 2011-08-09 | 2014-04-02 | 清华大学 | 一种多核处理器系统的管理方法 |
-
2012
- 2012-12-17 CN CN2012105449766A patent/CN103049422B/zh active Active
-
2013
- 2013-01-22 JP JP2015527762A patent/JP5852294B2/ja active Active
- 2013-01-22 EP EP13865541.0A patent/EP2869208A4/en not_active Withdrawn
- 2013-01-22 WO PCT/CN2013/070807 patent/WO2014094374A1/zh active Application Filing
-
2014
- 2014-11-06 US US14/534,842 patent/US9274961B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619784A (ja) * | 1990-05-31 | 1994-01-28 | Kendall Square Res Corp | ダイナミック階層連想メモリ |
JPH06259384A (ja) * | 1993-03-02 | 1994-09-16 | Toshiba Corp | マルチプロセッサ |
JPH10124394A (ja) * | 1996-08-09 | 1998-05-15 | Internatl Business Mach Corp <Ibm> | キャッシュ・コヒーレンシを維持する方法および装置 |
JPH10240707A (ja) * | 1997-02-27 | 1998-09-11 | Hitachi Ltd | 主記憶共有型マルチプロセッサ |
JP2001522090A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | ディレクトリベースのキャッシュコヒーレンスシステム |
JP2001522093A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | デッドロックを回避するためのメッセージフロープロトコル |
JP2001522091A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | メモリ最適化状態 |
JP2001522087A (ja) * | 1997-11-05 | 2001-11-13 | ユニシス コーポレーション | 非アトミックオペレーション中のメモリに対する独占的アクセスを提供する分割ロック操作方法 |
JP2003510721A (ja) * | 1999-09-29 | 2003-03-18 | シリコン グラフィックス インコーポレイテッド | マルチプロセッサノードコントローラ回路及び方法 |
JP2003186742A (ja) * | 2001-10-17 | 2003-07-04 | Sun Microsyst Inc | ディレクトリ・キャッシュの更新 |
JP2003162447A (ja) * | 2001-10-19 | 2003-06-06 | Sun Microsyst Inc | エラー回復 |
US20040268044A1 (en) * | 2003-06-25 | 2004-12-30 | International Business Machines Corporation | Multiprocessor system with dynamic cache coherency regions |
JP2005018772A (ja) * | 2003-06-25 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム |
JP2008097598A (ja) * | 2006-10-09 | 2008-04-24 | Internatl Business Mach Corp <Ibm> | 共用のグローバル・コヒーレンシ状態を支援するプロセッサ、データ処理システム、および方法 |
JP2009140376A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Ltd | 特定アドレス範囲に分割されたスヌープフィルタを持つマルチプロセッサコンピュータシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117203A (ja) * | 2015-12-24 | 2017-06-29 | 富士通株式会社 | 情報処理装置、演算処理装置および情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014094374A1 (zh) | 2014-06-26 |
US20150067269A1 (en) | 2015-03-05 |
EP2869208A4 (en) | 2016-04-20 |
JP5852294B2 (ja) | 2016-02-03 |
CN103049422B (zh) | 2013-11-27 |
EP2869208A1 (en) | 2015-05-06 |
US9274961B2 (en) | 2016-03-01 |
CN103049422A (zh) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852294B2 (ja) | マルチプロセサシステムおよびマルチプロセサシステムの構成方法 | |
JP5833282B2 (ja) | 多階層キャッシュコヒーレンシドメインシステムおよび多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法 | |
US9235529B2 (en) | Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with optical interconnect | |
US9009446B2 (en) | Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with electrical interconnect | |
US6631448B2 (en) | Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol | |
JP4082612B2 (ja) | 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム | |
US6457100B1 (en) | Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls | |
US20040260906A1 (en) | Performing virtual to global address translation in processing subsystem | |
US20050005074A1 (en) | Multi-node system in which home memory subsystem stores global to local address translation information for replicating nodes | |
EP1561162B1 (en) | Methods and apparatus for multiple cluster locking | |
JPH10124394A (ja) | キャッシュ・コヒーレンシを維持する方法および装置 | |
WO2014146424A1 (zh) | 一种基于有限数据一致性状态的服务器节点数据缓存方法 | |
KR20220160489A (ko) | 간섭성 및 비간섭성 데이터를 저장하기 위한 캐시 | |
US20050102477A1 (en) | Multiprocessor system | |
EP1611513B1 (en) | Multi-node system in which global address generated by processing subsystem includes global to local translation information | |
EP1652091B1 (en) | Methods and apparatus for providing early responses from a remote data cache | |
US6965972B2 (en) | Real time emulation of coherence directories using global sparse directories | |
CN108170544B (zh) | 面向数据无冲突程序的共享数据动态更新方法 | |
JPH09311820A (ja) | マルチプロセッサシステム | |
US20230100746A1 (en) | Multi-level partitioned snoop filter | |
US6636948B2 (en) | Method and system for a processor to gain assured ownership of an up-to-date copy of data | |
CN106803810B (zh) | 一种降低监听开销的cc-numa系统及方法 | |
CN116795767A (zh) | 一种基于CHI协议的多核Cache共享一致性协议构建方法 | |
CN116185900A (zh) | Mcm-gpu末级高速缓存管理方法及mcm-gpu | |
Zhang | Research on the Cache Performance Optimization Technology of Multi-Core Processor Chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5852294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |