JP5833282B2 - 多階層キャッシュコヒーレンシドメインシステムおよび多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法 - Google Patents
多階層キャッシュコヒーレンシドメインシステムおよび多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法 Download PDFInfo
- Publication number
- JP5833282B2 JP5833282B2 JP2015527785A JP2015527785A JP5833282B2 JP 5833282 B2 JP5833282 B2 JP 5833282B2 JP 2015527785 A JP2015527785 A JP 2015527785A JP 2015527785 A JP2015527785 A JP 2015527785A JP 5833282 B2 JP5833282 B2 JP 5833282B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- node
- data
- remote
- copy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000015654 memory Effects 0.000 claims description 57
- 238000012546 transfer Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 241000205407 Polygonum Species 0.000 description 4
- 238000012545 processing Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001693 membrane extraction with a sorbent interface Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/0828—Cache consistency protocols using directory methods with concurrent directory accessing, i.e. handling multiple concurrent coherency transactions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/604—Details relating to cache allocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
1)リモートノード内のルートメモリのアドレスのデータにアクセスすることが要求されたとき、リモートデータディレクトリRDIRを調べることによって、ノード内のプロセサが当該アドレスのデータのコピーであるデータコピーを所有しており、当該データコピーのコヒーレンス状態がノード間S状態であって、かつノード内F状態であるか否かを判別するステップと、
2)ステップ1)でノード内のプロセサが前記アドレスのデータのコピーであるデータコピーを所有しており、前記データコピーのコヒーレンス状態がノード間S状態であって、かつノード内F状態であると判別された場合に、前記データコピーを要求元に直接転送し、当該要求元のデータコピーのコヒーレンス状態をノード内I状態からノード内F状態に変更することによってShare−F状態とし、一方要求された当該データコピーのコヒーレンス状態をノード内F状態からノード内S状態に変更するステップと、
3)リモートノード内のルートメモリのアドレスのデータにアクセスすることが要求されたとき、リモートデータディレクトリRDIRを調べることによって、ノード内のプロセサが当該アドレスのデータのコピーであるデータコピーを未所有であるか否か、および当該データコピーを所有するが当該データコピーのコヒーレンス状態がノード内S状態であるか否かを判別するステップと、
4)ステップ3)でノード内のプロセサが前記アドレスのデータのコピーであるデータコピーを未所有であるか、または当該データコピーを所有するが当該データコピーのコヒーレンス状態がノード内S状態であると判別された場合に、前記アクセスすることが要求されたデータをCPUのルートメモリに所有するリモートノードのローカルメモリディレクトリLDIRを調べることによって、コヒーレンス状態がノード間F状態である当該データコピーを所有するリモートノードを発見するステップと、
5)ステップ4)で発見されたリモートノードにおいて、リモートデータディレクトリRDIRを調べることによって、コヒーレンス状態がノード内F状態である前記データコピーを所有する当該リモートノード内のプロセサを発見するステップと、
6)ステップ5)で発見された前記リモートノード内のプロセサから前記データコピーを要求元に直接転送し、当該要求元のデータコピーのコヒーレンス状態をノード内I状態およびノード間I状態からノード内F状態およびノード間F状態に変更し、要求された前記リモートノード内のプロセサのデータコピーのコヒーレンス状態をノード間F状態からノード間S状態に変更することによってShare−F状態とするステップと、
を備えることを特徴とする。
コヒーレンス情報が3段階のディレクトリによって記録され、第1段階のデイレクトリはノードコントローラのリモートデータプロクシユニットRPに位置するリモートデータディレクトリRDIRであり、第2段階のデイレクトリはノードコントローラのローカルデータプロクシユニットLPに位置するローカルデータプロクシディレクトリLDIRであり、第3段階はルートプロセサのメモリデータプロクシユニットに位置するルートディレクトリであることを特徴とする。
リモートデータディレクトリRDIRにおけるS状態が、それぞれノード内フラグシグナルとノード間フラグシグナルを使うことによって、2重ベクトル表現法で表され、当該2つのフラグシグナルは食い違った情報を持つことができ、ノード内キャッシュコヒーレンシドメインにおける状態がF状態として設定され、かつノード間キャッシュコヒーレンシドメインにおける状態がS状態として設定されるShare−F状態に設定されることができることを特徴とする。
同一のアドレスを持つS状態のデータコピーが各キャッシュコヒーレンシドメイン内でShare−F状態を構成することが許され、従って、システム全体では多数のF状態が存在するが、各キャッシュコヒーレンシドメインは1つのF状態のみを持つことを特徴とする。
ノードコントローラはリモートデータキャッシュRDCを接続することができ、キャッシュされたS状態のリモートデータコピーはノード間キャッシュコヒーレンシドメインS状態かつノード内キャッシュコヒーレンシドメインF状態として記録されることを特徴とする。
Claims (6)
- メモリがそれぞれ接続された複数のプロセサと当該複数のプロセサが接続されたノードコントローラとによってローカルドメインであるノードが形成され、複数の当該ノードに含まれる各ノードコントローラがドメイン間相互接続ネットワークによって相互に接続された多階層キャッシュコヒーレンシドメインシステムであって、
いずれかの前記メモリに記憶されているデータのコピーであるデータコピーが複数の前記プロセサのキャッシュに記憶されているときに、
1つの前記ノードに含まれる1個のプロセサのキャッシュに記憶されている前記データコピーの状態がノード間で当該データコピーを転送できるノード間F状態にセットされるとともにノード内で他のプロセサに当該データコピーを転送できるノード内F状態にセットされ、
前記1つのノードを除く各前記ノードに含まれるプロセサのキャッシュに前記データコピーが記憶されている場合に、当該各前記ノードに含まれる1個のプロセサのキャッシュに記憶されている前記データコピーの状態が、ノード間では当該データコピーを転送できないノード間S状態であり、ノード内では他のプロセサに当該データコピーを転送できるノード内F状態であるShare−F状態にセットされ、
各前記ノードに含まれる1個のプロセサのキャッシュにノード内で他のプロセサに転送できるノード内F状態の前記データコピーが記憶されているときに、各前記ノードに含まれる他のプロセサが前記メモリに記憶されているデータへのアクセスを要求した場合に、各前記ノード内において、ノード内F状態の前記データコピーをキャッシュに記憶している前記1個のプロセサが当該データコピーを前記他のプロセサに転送する、
ことを特徴とする多階層キャッシュコヒーレンシドメインシステム。 - 1)リモートノード内のルートメモリのアドレスのデータにアクセスすることが要求されたとき、リモートデータディレクトリRDIRを調べることによって、ノード内のプロセサが当該アドレスのデータのコピーであるデータコピーを所有しており、当該データコピーのコヒーレンス状態がノード間S状態であって、かつノード内F状態であるか否かを判別するステップと、
2)ステップ1)でノード内のプロセサが前記アドレスのデータのコピーであるデータコピーを所有しており、前記データコピーのコヒーレンス状態がノード間S状態であって、かつノード内F状態であると判別された場合に、前記データコピーを要求元に直接転送し、当該要求元のデータコピーのコヒーレンス状態をノード内I状態からノード内F状態に変更することによってShare−F状態とし、一方要求された当該データコピーのコヒーレンス状態をノード内F状態からノード内S状態に変更するステップと、
3)リモートノード内のルートメモリのアドレスのデータにアクセスすることが要求されたとき、リモートデータディレクトリRDIRを調べることによって、ノード内のプロセサが当該アドレスのデータのコピーであるデータコピーを未所有であるか否か、および当該データコピーを所有するが当該データコピーのコヒーレンス状態がノード内S状態であるか否かを判別するステップと、
4)ステップ3)でノード内のプロセサが前記アドレスのデータのコピーであるデータコピーを未所有であるか、または当該データコピーを所有するが当該データコピーのコヒーレンス状態がノード内S状態であると判別された場合に、前記アクセスすることが要求されたデータをCPUのルートメモリに所有するリモートノードのローカルメモリディレクトリLDIRを調べることによって、コヒーレンス状態がノード間F状態である当該データコピーを所有するリモートノードを発見するステップと、
5)ステップ4)で発見されたリモートノードにおいて、リモートデータディレクトリRDIRを調べることによって、コヒーレンス状態がノード内F状態である前記データコピーを所有する当該リモートノード内のプロセサを発見するステップと、
6)ステップ5)で発見された前記リモートノード内のプロセサから前記データコピーを要求元に直接転送し、当該要求元のデータコピーのコヒーレンス状態をノード内I状態およびノード間I状態からノード内F状態およびノード間F状態に変更し、要求された前記リモートノード内のプロセサのデータコピーのコヒーレンス状態をノード間F状態からノード間S状態に変更することによってShare−F状態とするステップと、
を備えることを特徴とする多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法。
- コヒーレンス情報が3段階のディレクトリによって記録され、第1段階のデイレクトリはノードコントローラのリモートデータプロクシユニットRPに位置するリモートデータディレクトリRDIRであり、第2段階のデイレクトリはノードコントローラのローカルデータプロクシユニットLPに位置するローカルデータプロクシディレクトリLDIRであり、第3段階はルートプロセサのメモリデータプロクシユニットに位置するルートディレクトリであることを特徴とする請求項2に記載の多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法。
- リモートデータディレクトリRDIRにおけるS状態が、それぞれノード内フラグシグナルとノード間フラグシグナルを使うことによって、2重ベクトル表現法で表され、当該2つのフラグシグナルは食い違った情報を持つことができ、ノード内キャッシュコヒーレンシドメインにおける状態がF状態として設定され、かつノード間キャッシュコヒーレンシドメインにおける状態がS状態として設定されるShare−F状態に設定されることができることを特徴とする請求項3に記載の多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法。
- 同一のアドレスを持つS状態のデータコピーが各キャッシュコヒーレンシドメイン内でShare−F状態を構成することが許され、従って、システム全体では多数のF状態が存在するが、各キャッシュコヒーレンシドメインは1つのF状態のみを持つことを特徴とする請求項4に記載の多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法。
- ノードコントローラはリモートデータキャッシュRDCを接続することができ、キャッシュされたS状態のリモートデータコピーはノード間キャッシュコヒーレンシドメインS状態かつノード内キャッシュコヒーレンシドメインF状態として記録されることを特徴とする請求項5に記載の多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310093001.0 | 2013-03-22 | ||
CN201310093001.0A CN103294612B (zh) | 2013-03-22 | 2013-03-22 | 在多级缓存一致性域系统局部域构造Share-F状态的方法 |
PCT/CN2013/085033 WO2014146425A1 (zh) | 2013-03-22 | 2013-10-11 | 在多级缓存一致性域系统局部域构造Share-F状态的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015525939A JP2015525939A (ja) | 2015-09-07 |
JP5833282B2 true JP5833282B2 (ja) | 2015-12-16 |
Family
ID=49095525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015527785A Active JP5833282B2 (ja) | 2013-03-22 | 2013-10-11 | 多階層キャッシュコヒーレンシドメインシステムおよび多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150058570A1 (ja) |
EP (1) | EP2871579A4 (ja) |
JP (1) | JP5833282B2 (ja) |
CN (1) | CN103294612B (ja) |
WO (1) | WO2014146425A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103294612B (zh) * | 2013-03-22 | 2014-08-13 | 浪潮电子信息产业股份有限公司 | 在多级缓存一致性域系统局部域构造Share-F状态的方法 |
CN103870395B (zh) * | 2014-03-04 | 2017-08-04 | 华为技术有限公司 | 一种目录维护方法及装置 |
CN103870435B (zh) * | 2014-03-12 | 2017-01-18 | 华为技术有限公司 | 服务器及数据访问方法 |
WO2016149880A1 (zh) * | 2015-03-20 | 2016-09-29 | 华为技术有限公司 | 数据读取方法、设备和系统 |
CN104794099A (zh) * | 2015-04-28 | 2015-07-22 | 浪潮电子信息产业股份有限公司 | 一种资源融合的方法、系统及一种远端代理器 |
CN105068786B (zh) * | 2015-07-30 | 2018-03-23 | 浪潮(北京)电子信息产业有限公司 | 一种处理访存请求的方法和节点控制器 |
CN105045729B (zh) * | 2015-09-08 | 2018-11-23 | 浪潮(北京)电子信息产业有限公司 | 一种远端代理带目录的缓存一致性处理方法与系统 |
US10248564B2 (en) * | 2016-06-24 | 2019-04-02 | Advanced Micro Devices, Inc. | Contended lock request elision scheme |
CN107634982A (zh) * | 2017-07-27 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种多路服务器互联芯片远端代理目录实现方法 |
US10592465B2 (en) * | 2017-10-26 | 2020-03-17 | Hewlett Packard Enterprise Development Lp | Node controller direct socket group memory access |
US11119926B2 (en) | 2017-12-18 | 2021-09-14 | Advanced Micro Devices, Inc. | Region based directory scheme to adapt to large cache sizes |
US10705959B2 (en) | 2018-08-31 | 2020-07-07 | Advanced Micro Devices, Inc. | Region based split-directory scheme to adapt to large cache sizes |
US10922237B2 (en) | 2018-09-12 | 2021-02-16 | Advanced Micro Devices, Inc. | Accelerating accesses to private regions in a region-based cache directory scheme |
CN110417887B (zh) * | 2019-07-29 | 2022-05-20 | 中国电子科技集团公司第二十八研究所 | 一种基于代理的信息资源目录同步方法 |
CN112445413A (zh) * | 2019-08-29 | 2021-03-05 | 华为技术有限公司 | 一种数据存储的方法、装置及相关设备 |
CN111241024A (zh) * | 2020-02-20 | 2020-06-05 | 山东华芯半导体有限公司 | 一种全互联axi总线的级联方法 |
US11321495B2 (en) * | 2020-04-01 | 2022-05-03 | International Business Machines Corporation | Anomalous cache coherence transaction detection in a heterogeneous system |
CN113553274B (zh) * | 2020-04-24 | 2023-09-12 | 江苏华创微系统有限公司 | 用自适应粒度目录表实现片间一致性的方法 |
CN114024714A (zh) * | 2021-09-30 | 2022-02-08 | 山东云海国创云计算装备产业创新中心有限公司 | 一种访问请求处理方法、装置、网卡设备及存储计算系统 |
CN114218469B (zh) * | 2021-12-15 | 2022-09-02 | 掌阅科技股份有限公司 | 资源策略处理方法、计算设备及存储介质 |
CN115514772B (zh) * | 2022-11-15 | 2023-03-10 | 山东云海国创云计算装备产业创新中心有限公司 | 一种实现缓存一致性的方法、装置、设备及可读介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1229953A (zh) * | 1998-02-17 | 1999-09-29 | 国际商业机器公司 | 具有全局和局部标记状态的高速缓存相干性协议 |
US6615322B2 (en) * | 2001-06-21 | 2003-09-02 | International Business Machines Corporation | Two-stage request protocol for accessing remote memory data in a NUMA data processing system |
US7394823B2 (en) * | 2001-11-20 | 2008-07-01 | Broadcom Corporation | System having configurable interfaces for flexible system configurations |
US6922756B2 (en) * | 2002-12-19 | 2005-07-26 | Intel Corporation | Forward state for use in cache coherency in a multiprocessor system |
US7130969B2 (en) * | 2002-12-19 | 2006-10-31 | Intel Corporation | Hierarchical directories for cache coherency in a multiprocessor system |
US7373466B1 (en) * | 2004-04-07 | 2008-05-13 | Advanced Micro Devices, Inc. | Method and apparatus for filtering memory write snoop activity in a distributed shared memory computer |
US20070150664A1 (en) * | 2005-12-28 | 2007-06-28 | Chris Dombrowski | System and method for default data forwarding coherent caching agent |
US8195892B2 (en) * | 2006-06-19 | 2012-06-05 | International Business Machines Corporation | Structure for silent invalid state transition handling in an SMP environment |
US8812793B2 (en) * | 2006-06-19 | 2014-08-19 | International Business Machines Corporation | Silent invalid state transition handling in an SMP environment |
US7689771B2 (en) * | 2006-09-19 | 2010-03-30 | International Business Machines Corporation | Coherency management of castouts |
US8271735B2 (en) * | 2009-01-13 | 2012-09-18 | Oracle America, Inc. | Cache-coherency protocol with held state |
CN102902631B (zh) * | 2012-09-18 | 2015-04-15 | 杭州中天微系统有限公司 | 一种避免读缺失时数据回写的多处理器核间传输方法 |
CN103294612B (zh) * | 2013-03-22 | 2014-08-13 | 浪潮电子信息产业股份有限公司 | 在多级缓存一致性域系统局部域构造Share-F状态的方法 |
-
2013
- 2013-03-22 CN CN201310093001.0A patent/CN103294612B/zh active Active
- 2013-10-11 EP EP13878773.4A patent/EP2871579A4/en not_active Withdrawn
- 2013-10-11 JP JP2015527785A patent/JP5833282B2/ja active Active
- 2013-10-11 WO PCT/CN2013/085033 patent/WO2014146425A1/zh active Application Filing
-
2014
- 2014-11-06 US US14/534,480 patent/US20150058570A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2015525939A (ja) | 2015-09-07 |
EP2871579A4 (en) | 2016-02-24 |
CN103294612A (zh) | 2013-09-11 |
US20150058570A1 (en) | 2015-02-26 |
EP2871579A1 (en) | 2015-05-13 |
CN103294612B (zh) | 2014-08-13 |
WO2014146425A1 (zh) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833282B2 (ja) | 多階層キャッシュコヒーレンシドメインシステムおよび多階層キャッシュコヒーレンシドメインシステムのローカルドメインにおけるShare−F状態の構成方法 | |
JP5852294B2 (ja) | マルチプロセサシステムおよびマルチプロセサシステムの構成方法 | |
US9892043B2 (en) | Nested cache coherency protocol in a tiered multi-node computer system | |
US6631448B2 (en) | Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol | |
US6141692A (en) | Directory-based, shared-memory, scaleable multiprocessor computer system having deadlock-free transaction flow sans flow control protocol | |
JP3661761B2 (ja) | 共用介入サポートを有する不均等メモリ・アクセス(numa)データ処理システム | |
JP4848771B2 (ja) | キャッシュ一貫性制御方法およびチップセットおよびマルチプロセッサシステム | |
US9792210B2 (en) | Region probe filter for distributed memory system | |
JP3722415B2 (ja) | 効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム | |
US7296121B2 (en) | Reducing probe traffic in multiprocessor systems | |
JP3644587B2 (ja) | 共用介入サポートを有する不均等メモリ・アクセス(numa)・データ処理システム | |
CN101354682B (zh) | 一种用于解决多处理器访问目录冲突的装置和方法 | |
US20160147658A1 (en) | Configuration based cache coherency protocol selection | |
JP2002304328A (ja) | マルチプロセッサシステム用コヒーレンスコントローラ、およびそのようなコントローラを内蔵するモジュールおよびマルチモジュールアーキテクチャマルチプロセッサシステム | |
CN103294611B (zh) | 一种基于有限数据一致性状态的服务器节点数据缓存方法 | |
US7308538B2 (en) | Scope-based cache coherence | |
JP5050028B2 (ja) | サーバ装置 | |
US20210224189A1 (en) | Data prefetching method and apparatus | |
US7159079B2 (en) | Multiprocessor system | |
JP7277075B2 (ja) | スヌープリクエストに対する応答の転送 | |
US6636948B2 (en) | Method and system for a processor to gain assured ownership of an up-to-date copy of data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150219 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150220 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |