JP4082612B2 - 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム - Google Patents
複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム Download PDFInfo
- Publication number
- JP4082612B2 JP4082612B2 JP2004185622A JP2004185622A JP4082612B2 JP 4082612 B2 JP4082612 B2 JP 4082612B2 JP 2004185622 A JP2004185622 A JP 2004185622A JP 2004185622 A JP2004185622 A JP 2004185622A JP 4082612 B2 JP4082612 B2 JP 4082612B2
- Authority
- JP
- Japan
- Prior art keywords
- coherency
- computer system
- cache
- multiprocessor computer
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008569 process Effects 0.000 title claims description 52
- 238000010926 purge Methods 0.000 title claims description 15
- 230000005012 migration Effects 0.000 title 1
- 238000013508 migration Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims description 101
- 238000000034 method Methods 0.000 claims description 19
- 238000005192 partition Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 2
- 238000013341 scale-up Methods 0.000 claims 1
- 230000008685 targeting Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 17
- 230000008901 benefit Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001693 membrane extraction with a sorbent interface Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
- E01D19/00—Structural or constructional details of bridges
- E01D19/06—Arrangement, construction or bridging of expansion joints
- E01D19/062—Joints having intermediate beams
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
- E01D19/00—Structural or constructional details of bridges
- E01D19/08—Damp-proof or other insulating layers; Drainage arrangements or devices ; Bridge deck surfacings
- E01D19/083—Waterproofing of bridge decks; Other insulations for bridges, e.g. thermal ; Bridge deck surfacings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
Description
本発明は、本明細書と同時に出願された、2003年6月23日出願の「Multiprocessor System with Dynamic Cache Coherency Regions」という名称の米国出願第10/603,252号と関連するものである。
IBM(登録商標)は、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。その他の名称も、インターナショナル・ビジネス・マシーンズ・コーポレーションまたは他の企業の登録商標または製品名であることがある。
11 ローカル・ノード・コントローラ、ノード・コントローラ
12 DRAM主記憶要素
13 バス
14 アクティブ・コヒーレンシ領域テーブル
15 セカンド・レベル・コントローラ
16 コヒーレンシ・モード・ビット
17 バス
Claims (31)
- マルチプロセッサ・コンピュータ・システムであって、
複数の処理ノードと、
前記処理ノードに関連付けられたキャッシュを使用する複数の動的キャッシュ・コヒーレンシ領域と
を含み、
1つまたは複数の前記処理ノード中のキャッシュ内容の選択的パージを必要とせずに、前記複数のキャッシュ・コヒーレンシ領域間でのソフトウェア・プロセスの移動を開始するソフトウェアの動きを制御する、前記処理ノード中のキャッシュ・コントローラ論理を有し、
2つの別々のセットの処理ノード間でソフトウェア・プロセスを移動する場合に、キャッシュ・ラインを2つの別々のコヒーレンシ領域において共用とマーク付けすることができず、コヒーレンシ領域を処理ノードのあるセットから処理ノードの他のセットに移動するときに、旧処理ノード上のコヒーレンシ領域についてキャッシュ・エントリを実際に残したままにし、かつこれらの旧キャッシュ・エントリが新しい処理ノードからの着信記憶要求に見えるようにし、かつ旧エントリが無効化されるまでは同一の主記憶アドレスについてのキャッシュ・エントリが新しい処理ノード中で確立されないようにする、
前記マルチプロセッサ・コンピュータ・システム。 - 要求された記憶アドレスのキャッシュ・エントリを、着信記憶要求を開始したプロセッサを含む処理ノード中のいずれかのキャッシュ上に存在させるようにするときには、該記憶アドレスについての前記着信記憶要求に応じて、処理ノード中の前記キャッシュ・コントローラ論理に、現在のコヒーレンシ領域モードによって指定される、前記プロセッサの現在のコヒーレンシ領域の外部に、該要求された記憶アドレスのコピーが存在しないようにする処理を実行させるためのスーパバイザ・ソフトウェアを含む、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスについて一意のコヒーレンシ領域IDを生成する、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、各処理ノード上に現在ディスパッチ可能なすべてのコヒーレンシ領域IDについてエントリを有するテーブルをシステム内の前記各処理ノードごとに生成する、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスについて一意のコヒーレンシ領域IDとマルチプロセッサ・コンピュータ・システム中の各プロセッサについて1つまたは複数のコヒーレンシ・モード・ビットとを生成し、そのプロセッサによって開始される各記憶トランザクションが、通信のために前記マルチプロセッサ・コンピュータ・システムの他のプロセッサに送信されるとき、このプロセッサに関連する前記コヒーレンシ・モード・ビットおよびコヒーレンシ領域IDがそのトランザクションと共に送信される、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスについて一意のコヒーレンシ領域IDとマルチプロセッサ・コンピュータ・システム中の各プロセッサについて1つまたは複数のコヒーレンシ・モード・ビットとを生成する、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスについて一意のコヒーレンシ領域IDとマルチプロセッサ・コンピュータ・システム中の各プロセッサについて1つまたは複数のコヒーレンシ・モード・ビットとを生成し、前記マルチプロセッサ・コンピュータ・システムのプロセッサのいずれかから受信するいずれかの記憶トランザクションにどのキャッシュが関与しなければならないかを判断するために、各トランザクションに関連する前記モード・ビットが使用される、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスについて一意のコヒーレンシ領域IDとマルチプロセッサ・コンピュータ・システム中の各プロセッサについて1つまたは複数のコヒーレンシ・モード・ビットとを生成し、かつコヒーレンシ領域間でソフトウェア・プロセスを移動させるいくつかの動作の間に、複数のキャッシュ・コヒーレンシ領域がキャッシュ・パージを使用せずに動作することを可能にする、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、ソフトウェア・プロセスを、もはや前記ソフトウェア・プロセスによって使用される予定のないあるコヒーレンシ領域から、前者と同じアドレス空間をカバーするように生成されているが、新しい処理ノードのセットを含むことになる他のコヒーレンシ領域に移動させる、請求項8に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、それ自体のコヒーレンシ領域を有する各プロセスごとに一意のコヒーレンシ領域IDを生成し、ある1組の処理ノードを含むあるコヒーレンシ領域から他の1組の処理ノードを含む他のコヒーレンシ領域に、どの処理ノード中のキャッシュについてもキャッシュ・パージを必要とせずに、ソフトウェア・プロセスを移動する、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 前記他のコヒーレンシ領域が、元のコヒーレンシ領域より少数のハードウェア処理ノードを含む場合、前記処理ノードについてのコヒーレンシ領域のサイズが実際に縮小される、請求項10に記載のマルチプロセッサ・コンピュータ・システム。
- 複数の前記処理ノードを有するマルチプロセッサ・コンピュータ・システムが、各処理ノードに関連するアクティブ・コヒーレンシ領域情報のテーブルを使用して、その処理ノードのキャッシュ状態遷移をいつ変更するかを判断する、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、スーパバイザ・ソフトウェアを実行して、各処理ノードに関連する前記テーブルを初期化し、その処理ノード上で使用される予定の各コヒーレンシ領域ごとに前記テーブル中のエントリが作成される、請求項12に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、スーパバイザ・ソフトウェアを実行して、コヒーレンシ領域によって含まれる記憶アドレスにアクセスするすべてのソフトウェア処理と関連づけることができる各コヒーレンシ領域ごとに、一意のコヒーレンシ領域IDを割り当てる、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 処理ノードが、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるどのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別できる、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 処理ノードが、コヒーレンシ領域外部からの記憶要求に応答して、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるいずれのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別でき、それによって、その処理ノード上のいずれのソフトウェア・プロセスによってももはや実際に使用されていないキャッシュ・ラインを識別でき、その処理ノードについてキャッシュ・エントリを無効に変更できる、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 処理ノードが、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるいずれのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別でき、あるソフトウェア・プロセスについてコヒーレンシ境界が実際に変更されている間もマルチプロセッサ・コンピュータ・システム中のキャッシュのすべてがコヒーレンシ・トランザクションの処理を続けることができるようにする、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 処理ノードが、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるいずれのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別でき、その結果、もはや所与の処理ノード上に実際にディスパッチされていないソフトウェア・プロセスに属するキャッシュ・ラインが識別され、無効化され、それによって、それらの再利用が可能になる、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、スーパバイザ・ソフトウェアを実行して、プロセッサ状態情報を使用して、単一の発信元プロセッサの着信記憶要求によって生成されたコヒーレンシ・トランザクションを検査するのにマルチプロセッサ・コンピュータ・システム中のどのキャッシュが必要かを判断する、請求項1に記載のマルチプロセッサ・コンピュータ・システム。
- マルチプロセッサ・コンピュータ・システム中の処理ノードが動的コヒーレンシ境界を有しており、その結果、そのマルチプロセッサ・コンピュータ・システムが単一のワークロードのために任意の特定の時点でシステム中の全プロセッサのサブセットだけを使用し、
前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、任意の単一のワークロードを実行させるために使用されるプロセッサの数を拡大および縮小する際にキャッシュ・コヒーレンシを最適化できる、請求項19に記載のマルチプロセッサ・コンピュータ・システム。 - 大規模マルチプロセッサ・システムを作成するために、処理ノードの複数のインスタンスをセカンド・レベル・コントローラと接続することができる、請求項20に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、マルチプロセッサ・コンピュータ・システム中の各プロセッサについてそれ自体のコヒーレンシ領域と1つまたは複数のコヒーレンシ・モード・ビットを有する各プロセスについて一意のコヒーレンシ領域IDを生成し、かつコヒーレンシ領域間でソフトウェア・プロセスを移動するいくつかの動作の間にキャッシュ・パージを使用せずに、複数のキャッシュ・コヒーレンシ領域が動作することを可能にし、ノード・コントローラが、前記コヒーレンシ・モード・ビットを使用して、どのプロセッサがノード・コントローラによって受信された任意の所与のトランザクションを受信しなければならないかを判断する、請求項21に記載のマルチプロセッサ・コンピュータ・システム。
- セカンド・レベル・コントローラが、モード・ビットを使用して、どの処理ノードがセカンド・レベル・コントローラによって受信された任意の所与のトランザクションを受信しなければならないかを判断する、請求項22に記載のマルチプロセッサ・コンピュータ・システム。
- 前記マルチプロセッサ・コンピュータ・システムが、前記スーパバイザ・ソフトウェアを実行して、物理プロセッサにマップされた論理区分を使用し、ハイパーバイザを使用する各区分ごとに別個のキャッシュ・コヒーレンシ領域が定義できる、請求項21に記載のマルチプロセッサ・コンピュータ・システム。
- コヒーレンシ領域IDが、キャッシュ・コヒーレンシ・モードの機能を実施するために使用され、ノード・コントローラが、どの物理処理ノードが特定のコヒーレンシ領域IDに関連づけられるかを判断する、請求項2に記載のマルチプロセッサ・コンピュータ・システム。
- 発信元コヒーレンシ領域中のすべてのキャッシュをミスしたどの着信記憶要求も、モード・ビットの設定にかかわらず、次いで全体システム中のすべての処理ノードに転送される、請求項3に記載のマルチプロセッサ・コンピュータ・システム。
- 発信元のコヒーレンシ領域中でヒットするが、正しいキャッシュ状態を有していない要求であるどの着信記憶要求も、該コヒーレンシ領域の外部に送信する必要がない、請求項3に記載のマルチプロセッサ・コンピュータ・システム。
- マルチプロセッサ・コンピュータ・システムであって、
複数の処理ノードと、
前記処理ノードに関連付けられたキャッシュを使用する複数の動的キャッシュ・コヒーレンシ領域と
を含み、
1つまたは複数の前記処理ノード中のキャッシュ内容の選択的パージを必要とせずに、前記複数のキャッシュ・コヒーレンシ領域間でのソフトウェア・プロセスの移動を開始するソフトウェアの動きを制御する、前記処理ノード中のキャッシュ・コントローラ論理を有し、
処理ノードが、コヒーレンシ領域外部からの記憶要求に応答して、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるいずれのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別でき、それによって、その処理ノード上のいずれのソフトウェア・プロセスによってももはや実際に使用されていないキャッシュ・ラインを識別でき、その処理ノードについてキャッシュ・エントリを無効に変更できる、前記マルチプロセッサ・コンピュータ・システム。 - マルチプロセッサ・コンピュータ・システムであって、
複数の処理ノードと、
前記処理ノードに関連付けられたキャッシュを使用する複数の動的キャッシュ・コヒーレンシ領域と
を含み、
1つまたは複数の前記処理ノード中のキャッシュ内容の選択的パージを必要とせずに、前記複数のキャッシュ・コヒーレンシ領域間でのソフトウェア・プロセスの移動を開始するソフトウェアの動きを制御する、前記処理ノード中のキャッシュ・コントローラ論理を有し、
処理ノードが、もはやスーパバイザ・ソフトウェアによって現在そのノード上にディスパッチ可能であるいずれのソフトウェア・プロセスのアドレス空間の一部でもないラインをターゲットとする着信記憶要求を識別でき、その結果、もはや所与の処理ノード上に実際にディスパッチされていないソフトウェア・プロセスに属するキャッシュ・ラインが識別され、無効化され、それによって、それらの再利用が可能になる、前記マルチプロセッサ・コンピュータ・システム。 - 複数の処理ノードと前記処理ノードに関連付けられたキャッシュを使用する複数の動的キャッシュ・コヒーレンシ領域とを含むマルチプロセッサ・コンピュータ・システム中で使用する方法であって、マルチプロセッサ・コンピュータ・システムに、
1つまたは複数の前記処理ノードにおけるキャッシュ内容の選択的パージを必要とせずに、前記複数のキャッシュ・コヒーレンシ領域間でソフトウェア・プロセスを移動するステップと、
2つの別々のセットの処理ノード間でソフトウェア・プロセスを移動する場合に、キャッシュ・ラインを2つの別々のコヒーレンシ領域において共用とマーク付けすることができず、コヒーレンシ領域を処理ノードのあるセットから処理ノードの他のセットに移動するときに、旧処理ノード上のコヒーレンシ領域についてキャッシュ・エントリを実際に残したままにし、かつこれらの旧キャッシュ・エントリが新しい処理ノードからの着信記憶要求に見えるようにし、かつ旧エントリが無効化されるまでは同一の主記憶アドレスについてのキャッシュ・エントリが新しい処理ノード中で確立されないようにするステップと
を実行させる、方法。 - 要求された記憶アドレスのキャッシュ・エントリを、着信記憶要求を開始したプロセッサを含む処理ノード中のいずれかのキャッシュ上に存在させるようにするときには、該記憶アドレスについての前記着信記憶要求に応じて、前記マルチプロセッサ・コンピュータ・システムに、現在のコヒーレンシ領域モードによって指定される、前記プロセッサの現在のコヒーレンシ領域の外部に、該要求された記憶アドレスのコピーが存在しないようにするステップをさらに実行させる、請求項30に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/603,252 US7469321B2 (en) | 2003-06-25 | 2003-06-25 | Software process migration between coherency regions without cache purges |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005018772A JP2005018772A (ja) | 2005-01-20 |
JP4082612B2 true JP4082612B2 (ja) | 2008-04-30 |
Family
ID=34079546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004185622A Expired - Fee Related JP4082612B2 (ja) | 2003-06-25 | 2004-06-23 | 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7469321B2 (ja) |
JP (1) | JP4082612B2 (ja) |
KR (1) | KR100745478B1 (ja) |
CN (1) | CN1294497C (ja) |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7484043B2 (en) * | 2003-06-25 | 2009-01-27 | International Business Machines Corporation | Multiprocessor system with dynamic cache coherency regions |
GB0315504D0 (en) * | 2003-07-02 | 2003-08-06 | Advanced Risc Mach Ltd | Coherent multi-processing system |
US7725619B2 (en) * | 2005-09-15 | 2010-05-25 | International Business Machines Corporation | Data processing system and method that permit pipelining of I/O write operations and multiple operation scopes |
US20070150663A1 (en) | 2005-12-27 | 2007-06-28 | Abraham Mendelson | Device, system and method of multi-state cache coherence scheme |
US8195892B2 (en) * | 2006-06-19 | 2012-06-05 | International Business Machines Corporation | Structure for silent invalid state transition handling in an SMP environment |
US8812793B2 (en) * | 2006-06-19 | 2014-08-19 | International Business Machines Corporation | Silent invalid state transition handling in an SMP environment |
US7987464B2 (en) * | 2006-07-25 | 2011-07-26 | International Business Machines Corporation | Logical partitioning and virtualization in a heterogeneous architecture |
US20080104333A1 (en) * | 2006-10-31 | 2008-05-01 | Veazey Judson E | Tracking of higher-level cache contents in a lower-level cache |
US8683139B2 (en) | 2006-10-31 | 2014-03-25 | Hewlett-Packard Development Company, L.P. | Cache and method for cache bypass functionality |
US7818508B2 (en) * | 2007-04-27 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | System and method for achieving enhanced memory access capabilities |
US7904676B2 (en) * | 2007-04-30 | 2011-03-08 | Hewlett-Packard Development Company, L.P. | Method and system for achieving varying manners of memory access |
US20080270708A1 (en) * | 2007-04-30 | 2008-10-30 | Craig Warner | System and Method for Achieving Cache Coherency Within Multiprocessor Computer System |
JP4457240B2 (ja) * | 2007-05-09 | 2010-04-28 | フェリカネットワークス株式会社 | データ管理システム、管理サーバ、データ管理方法、およびプログラム |
US8782779B2 (en) * | 2007-09-26 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | System and method for achieving protected region within computer system |
US8612973B2 (en) * | 2007-09-26 | 2013-12-17 | Hewlett-Packard Development Company, L.P. | Method and system for handling interrupts within computer system during hardware resource migration |
US9207990B2 (en) * | 2007-09-28 | 2015-12-08 | Hewlett-Packard Development Company, L.P. | Method and system for migrating critical resources within computer systems |
US9035959B2 (en) | 2008-03-28 | 2015-05-19 | Intel Corporation | Technique to share information among different cache coherency domains |
US7743375B2 (en) * | 2008-06-27 | 2010-06-22 | International Business Machines Corporation | Information handling system including dynamically merged physical partitions |
US8140817B2 (en) * | 2009-02-24 | 2012-03-20 | International Business Machines Corporation | Dynamic logical partition management for NUMA machines and clusters |
US20110228674A1 (en) * | 2010-03-18 | 2011-09-22 | Alon Pais | Packet processing optimization |
US9037810B2 (en) | 2010-03-02 | 2015-05-19 | Marvell Israel (M.I.S.L.) Ltd. | Pre-fetching of data packets |
US8793439B2 (en) * | 2010-03-18 | 2014-07-29 | Oracle International Corporation | Accelerating memory operations using virtualization information |
US8327047B2 (en) | 2010-03-18 | 2012-12-04 | Marvell World Trade Ltd. | Buffer manager and methods for managing memory |
CN101819596B (zh) * | 2010-04-28 | 2011-11-02 | 烽火通信科技股份有限公司 | 一种基于内存的xml脚本缓存容器 |
US8543770B2 (en) | 2010-05-26 | 2013-09-24 | International Business Machines Corporation | Assigning memory to on-chip coherence domains |
GB2481232A (en) * | 2010-06-16 | 2011-12-21 | Advanced Risc Mach Ltd | Cache for a multiprocessor system which can treat a local access operation as a shared access operation |
US8364904B2 (en) | 2010-06-21 | 2013-01-29 | International Business Machines Corporation | Horizontal cache persistence in a multi-compute node, symmetric multiprocessing computer |
JP5121896B2 (ja) * | 2010-08-11 | 2013-01-16 | 株式会社東芝 | マルチコアプロセッサシステムおよびマルチコアプロセッサ |
CN102110019B (zh) * | 2010-12-31 | 2013-01-30 | 北京航空航天大学 | 一种基于众核处理器和分区结构的事务存储方法 |
WO2012093488A1 (ja) | 2011-01-07 | 2012-07-12 | 富士通株式会社 | スケジューリング方法、およびマルチコアプロセッサシステム |
US9098203B1 (en) | 2011-03-01 | 2015-08-04 | Marvell Israel (M.I.S.L) Ltd. | Multi-input memory command prioritization |
US8839275B1 (en) | 2011-06-06 | 2014-09-16 | Proximal Data, Inc. | Method for intercepting input/output requests and responses |
JP2013003793A (ja) | 2011-06-15 | 2013-01-07 | Toshiba Corp | マルチコアプロセッサシステムおよびマルチコアプロセッサ |
US8935485B2 (en) | 2011-08-08 | 2015-01-13 | Arm Limited | Snoop filter and non-inclusive shared cache memory |
WO2013095637A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Apparatus and method of improved permute instructions |
US9946540B2 (en) | 2011-12-23 | 2018-04-17 | Intel Corporation | Apparatus and method of improved permute instructions with multiple granularities |
WO2013095620A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Apparatus and method of improved insert instructions |
CN102708190B (zh) * | 2012-05-15 | 2016-09-28 | 浪潮电子信息产业股份有限公司 | 一种CC-NUMA系统中结点控制芯片目录Cache的方法 |
US8943516B2 (en) * | 2012-05-31 | 2015-01-27 | International Business Machines Corporation | Mechanism for optimized intra-die inter-nodelet messaging communication |
US9442859B1 (en) | 2012-06-17 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method for asynchronous population of data caches used with mass storage devices |
US9104552B1 (en) | 2012-06-23 | 2015-08-11 | Samsung Electronics Co., Ltd. | Method for the use of shadow ghost lists to prevent excessive wear on FLASH based cache devices |
US20140032854A1 (en) * | 2012-07-30 | 2014-01-30 | Futurewei Technologies, Inc. | Coherence Management Using a Coherent Domain Table |
US9135172B2 (en) | 2012-08-02 | 2015-09-15 | Qualcomm Incorporated | Cache data migration in a multicore processing system |
EP3828700A1 (en) | 2012-11-06 | 2021-06-02 | Coherent Logix, Inc. | Multiprocessor programming toolkit for design reuse |
CN103049422B (zh) * | 2012-12-17 | 2013-11-27 | 浪潮电子信息产业股份有限公司 | 一种具有多cache一致性域的多处理器节点系统构建方法 |
EP2979192B1 (en) * | 2013-03-28 | 2018-05-30 | Hewlett-Packard Enterprise Development LP | Implementing coherency with reflective memory |
CN103365656B (zh) * | 2013-06-28 | 2016-10-19 | 华为技术有限公司 | 保证缓存一致性的方法和终端 |
US10258843B2 (en) | 2014-05-15 | 2019-04-16 | Karsten Manufacturing Corporation | Club heads having reinforced club head faces and related methods |
US10888743B2 (en) | 2014-10-24 | 2021-01-12 | Karsten Manufacturing Corporation | Golf club heads with energy storage characteristics |
US10918919B2 (en) | 2014-05-15 | 2021-02-16 | Karsten Manufacturing Corporation | Club heads having reinforced club head faces and related methods |
US10751587B2 (en) | 2014-05-15 | 2020-08-25 | Karsten Manufacturing Corporation | Club heads having reinforced club head faces and related methods |
US20230014268A1 (en) * | 2014-10-24 | 2023-01-19 | Karsten Manufacturing Corporation | Golf club heads with energy storage characteristics |
US11278772B2 (en) | 2014-10-24 | 2022-03-22 | Karsten Manufacturing Corporation | Golf club heads with energy storage characteristics |
US11027177B2 (en) | 2014-10-24 | 2021-06-08 | Karsten Manufacturing Corporation | Golf club heads with energy storage characteristics |
TWI636812B (zh) * | 2014-10-24 | 2018-10-01 | 卡斯登製造公司 | 具有能量儲存特性的高爾夫球桿頭及其製作方法 |
US20160246721A1 (en) * | 2015-02-19 | 2016-08-25 | Qualcomm Incorporated | Role based cache coherence bus traffic control |
US20160271462A1 (en) * | 2015-03-17 | 2016-09-22 | Dean L. Knuth | Golf club with low and rearward center of gravity |
US11240334B2 (en) * | 2015-10-01 | 2022-02-01 | TidalScale, Inc. | Network attached memory using selective resource migration |
CN107894914A (zh) * | 2016-09-30 | 2018-04-10 | 华为技术有限公司 | 缓存一致性处理方法和装置 |
US10579274B2 (en) | 2017-06-27 | 2020-03-03 | TidalScale, Inc. | Hierarchical stalling strategies for handling stalling events in a virtualized environment |
US10817347B2 (en) | 2017-08-31 | 2020-10-27 | TidalScale, Inc. | Entanglement of pages and guest threads |
US11175927B2 (en) | 2017-11-14 | 2021-11-16 | TidalScale, Inc. | Fast boot |
US10740239B2 (en) * | 2018-12-11 | 2020-08-11 | International Business Machines Corporation | Translation entry invalidation in a multithreaded data processing system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
JPH06291696A (ja) * | 1993-03-30 | 1994-10-18 | Sony Corp | アンテナ共用器 |
RU2127946C1 (ru) * | 1993-03-31 | 1999-03-20 | Моторола Инк. | Коммутационная цепь приемопередатчика и способ ее функционирования |
JP3291913B2 (ja) * | 1994-05-17 | 2002-06-17 | 株式会社村田製作所 | 高周波スイッチ |
US5819061A (en) * | 1994-07-25 | 1998-10-06 | International Business Machines Corporation | Method and apparatus for dynamic storage reconfiguration in a partitioned environment |
US5852716A (en) * | 1996-07-02 | 1998-12-22 | Sun Microsystems, Inc. | Split-SMP computer system with local domains and a top repeater that distinguishes local and global transactions |
US6141733A (en) * | 1998-02-17 | 2000-10-31 | International Business Machines Corporation | Cache coherency protocol with independent implementation of optimized cache operations |
US6272602B1 (en) * | 1999-03-08 | 2001-08-07 | Sun Microsystems, Inc. | Multiprocessing system employing pending tags to maintain cache coherence |
US6636949B2 (en) * | 2000-06-10 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | System for handling coherence protocol races in a scalable shared memory system based on chip multiprocessing |
US7065761B2 (en) * | 2001-03-01 | 2006-06-20 | International Business Machines Corporation | Nonvolatile logical partition system data management |
EP1255201B1 (en) * | 2001-05-01 | 2009-12-23 | Sun Microsystems, Inc. | Shared memory multiprocessing system employing mixed broadcast snooping and directory based coherency protocols |
US6633959B2 (en) * | 2001-06-21 | 2003-10-14 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that provides notification of remote deallocation of shared data |
US7484043B2 (en) * | 2003-06-25 | 2009-01-27 | International Business Machines Corporation | Multiprocessor system with dynamic cache coherency regions |
-
2003
- 2003-06-25 US US10/603,252 patent/US7469321B2/en not_active Expired - Fee Related
-
2004
- 2004-05-24 KR KR1020040036694A patent/KR100745478B1/ko not_active IP Right Cessation
- 2004-06-16 CN CNB2004100481597A patent/CN1294497C/zh not_active Expired - Fee Related
- 2004-06-23 JP JP2004185622A patent/JP4082612B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1577294A (zh) | 2005-02-09 |
JP2005018772A (ja) | 2005-01-20 |
CN1294497C (zh) | 2007-01-10 |
US20050021913A1 (en) | 2005-01-27 |
KR100745478B1 (ko) | 2007-08-02 |
US7469321B2 (en) | 2008-12-23 |
KR20050001305A (ko) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4082612B2 (ja) | 複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム | |
US7484043B2 (en) | Multiprocessor system with dynamic cache coherency regions | |
US10078590B2 (en) | Technique to share information among different cache coherency domains | |
US6289420B1 (en) | System and method for increasing the snoop bandwidth to cache tags in a multiport cache memory subsystem | |
US6976131B2 (en) | Method and apparatus for shared cache coherency for a chip multiprocessor or multiprocessor system | |
US9513904B2 (en) | Computer processor employing cache memory with per-byte valid bits | |
US6370585B1 (en) | Multiprocessing computer system employing a cluster communication launching and addressing mechanism | |
US5734922A (en) | Multiprocessing system configured to detect and efficiently provide for migratory data access patterns | |
US5715428A (en) | Apparatus for maintaining multilevel cache hierarchy coherency in a multiprocessor computer system | |
US7305523B2 (en) | Cache memory direct intervention | |
US7305522B2 (en) | Victim cache using direct intervention | |
US6640289B2 (en) | Software controlled cache line ownership affinity enhancements in a multiprocessor environment | |
JP4085389B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 | |
JPH10187645A (ja) | プロセス・ノードの多数のサブノード内にコヒーレンス状態で格納するように構成されたマルチプロセス・システム | |
JPH10149342A (ja) | プリフェッチ動作を実行するマルチプロセス・システム | |
CA2508044A1 (en) | Cross partition sharing of state information | |
JPH10340227A (ja) | ローカル・グローバル・アドレス・スペース及びマルチアクセス・モードを用いたマルチプロセッサ・コンピュータ・システム | |
JPH10143476A (ja) | プリフェッチ動作を開始するソフトウエアを実行するマルチプロセス・システム | |
US6351791B1 (en) | Circuit arrangement and method of maintaining cache coherence utilizing snoop response collection logic that disregards extraneous retry responses | |
KR20030024895A (ko) | 캐시 코히어런트 멀티-프로세서 시스템에서 순서화된입출력 트랜잭션을 파이프라이닝하기 위한 방법 및 장치 | |
US20020188821A1 (en) | Fast priority determination circuit with rotating priority | |
US6038642A (en) | Method and system for assigning cache memory utilization within a symmetric multiprocessor data-processing system | |
JP4577729B2 (ja) | ライトバックキャッシュにおいてスヌーププッシュ処理やスヌープキル処理が同時発生しているときのライトバック処理をキャンセルするためのシステムおよび方法 | |
US7159079B2 (en) | Multiprocessor system | |
US6314500B1 (en) | Selective routing of data in a multi-level memory architecture based on source identification information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071203 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20071203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080124 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080206 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20080206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |