JP2003186742A - ディレクトリ・キャッシュの更新 - Google Patents

ディレクトリ・キャッシュの更新

Info

Publication number
JP2003186742A
JP2003186742A JP2002300016A JP2002300016A JP2003186742A JP 2003186742 A JP2003186742 A JP 2003186742A JP 2002300016 A JP2002300016 A JP 2002300016A JP 2002300016 A JP2002300016 A JP 2002300016A JP 2003186742 A JP2003186742 A JP 2003186742A
Authority
JP
Japan
Prior art keywords
entry
cache
board
directory cache
entries
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002300016A
Other languages
English (en)
Inventor
Patricia Shanahan
パトリシア・シャナハン
Andrew E Phelps
アンドリュー・イー・フェルプス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2003186742A publication Critical patent/JP2003186742A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/082—Associative directories

Abstract

(57)【要約】 【課題】 ディレクトリ・キャッシュを更新する方法お
よび装置を提供する。 【解決手段】 この方法は、メモリ・アクセス・トラン
ザクションを検出し、メモリ・アクセス・トランザクシ
ョンの種類に基づいて保持値を求め、メモリ・アクセス
・トランザクションに関連するエントリ内に保持値を格
納することを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は全体としてプロセッ
サ・ベースのシステムに関し、より詳細には、分散共用
メモリ・プロセッサ・ベースのシステムにおけるディレ
クトリ・キャッシュを更新することに関する。
【０００２】
【従来の技術】企業は通常、他の企業に対する競争上の
利点を維持するうえでネットワーク・コンピューティン
グを利用する。そのため、開発者は、ネットワーク中心
の環境で使用されるプロセッサ・ベースのシステムを設
計する際、顧客の期待にかなうようにそのようなシステ
ムの機能性、信頼性、スケーラビリティ、性能などいく
つかの因子を考慮する。
【０００３】ネットワーク中心の環境で使用されるプロ
セッサ・ベースのシステムの一例として、ミッドレンジ
・サーバ・システムがある。単一のミッドレンジ・サー
バ・システムは、たとえば、１つまたは複数のドメイン
として構成できる複数のシステム・ボードを有してい
る。ドメインは、たとえば、オペレーティング・システ
ムのドメイン自体のインスタンスを動作させて１つまた
は複数の構成済みのタスクを実行することによって独立
のマシンとして働くことができる。
【０００４】ミッドレンジ・サーバは、一実施形態にお
いて、分散共用メモリ・システムを使用することがで
き、１つのシステム・ボードのプロセッサが他のシステ
ム・ボードのメモリ・コンテンツにアクセスすることが
できる。ミッドレンジ・サーバのシステム・ボード上の
すべてのメモリがまとまって分散共用メモリ（ＤＳＭ）
を構成する。
【０００５】システム内の他のシステム・ボードのデー
タにアクセスする方法として、共通バス上でメモリ要求
をブロードキャストすることが挙げられる。たとえば、
要求側システム・ボードは、他のシステム・ボードのメ
モリに存在するメモリ・ラインに格納されている情報に
アクセスする必要がある場合、通常、共通バス上でメモ
リ・アクセス要求をブロードキャストする。システム内
のすべてのシステム・ボードが同じ要求を受け取ること
ができ、次いで、メモリ・アクセス要求に与えられてい
るメモリ・アドレスに自身のメモリ・アドレス範囲が一
致するシステム・ボードが応答することができる。
【０００６】
【発明が解決しようとする課題】他のシステム・ボード
内のメモリのコンテンツにアクセスするブロードキャス
ト手法は、比較的少数のシステム・ボードがシステム内
に存在するときにはうまく働くことができる。しかし、
このような手法は、システム・ボードの数が増えるにつ
れて不適切なものになっていく。システム・ボードの数
が多くなるにつれて、メモリ・アクセス要求の数も増え
ていき、したがって、この増大したトラフィックに対処
するには、メモリ・アクセスを適切なタイミングで完了
できるようにより大きく、より高速のバスが必要であ
る。大きなバスを高速で動作させると、１つにはキャパ
シタンス、インダクタンスなどが大きいことによる電気
的な欠点によって問題が生じる。さらに、システム内の
ボードの数が多くなると余分のブロードキャストが必要
になり、望ましくない遅延がさらに長くなり、余分のブ
ロードキャストに対処するための追加の処理能力が必要
になる。
【０００７】メモリ要求をグローバルにブロードキャス
トしなくてもよいように、設計者は分散共用メモリ・シ
ステムでディレクトリ・キャッシュを用いることを提案
している。通常、各システム・ボードは、選択されたメ
モリ・アドレス範囲内のメモリ・ラインに対してホーム
・ボードとして働き、各システム・ボードは、そのメモ
リ・アドレス範囲をシステム内の他のシステム・ボード
に属すると認識する。各ホーム・ボードは一般に、アド
レス範囲に入るメモリ・ライン用の独自のディレクトリ
・キャッシュを維持する。したがって、要求側ボードが
他のボードのメモリ・コンテンツにアクセスする必要が
あるとき、メモリ要求をシステム内で全体的にブロード
キャストする代わりに、その要求を適切なホーム・ボー
ドに送る。ホーム・ボードは、そのディレクトリ・キャ
ッシュを調べ、どのシステム・ボードがメモリ要求に応
答できるかを判定する。
【０００８】ディレクトリ・キャッシュは一般に、メモ
リ・アクセス中にメモリ要求をグローバルにブロードキ
ャストしなくても済むようにするのには有効である。し
かし、システム・ボード内のあらゆるメモリ位置をマッ
ピングすることのできるディレクトリ・キャッシュを実
装することは、大きいメモリ・オーバヘッドをもたら
す。そのため、ディレクトリ・キャッシュは、全メモリ
のサブセットのみを保持するように設計されることが多
い。特定のディレクトリ・キャッシュが満杯になると、
古いエントリを破棄するかまたは古いエントリに上書き
して新しいエントリ用の空きを設けることができる。し
かし、ディレクトリ・キャッシュを更新して古いエント
リを新しいエントリで置きかえると、特に、置きかえら
れたエントリに近い将来アクセスできることが望ましい
ときには、計算費用が高くなることがわかるであろう。
【０００９】
【課題を解決するための手段】本発明の一態様はディレ
クトリ・キャッシュを更新する装置を提供する。この装
置は、メモリ・アクセス・トランザクションを検出し、
メモリ・アクセス・トランザクションの種類に基づいて
保持値を求め、この保持値を、このメモリ・アクセス・
トランザクションに関連するエントリに格納するように
適合されている制御ユニットを備える。
【００１０】本発明の他の態様はディレクトリ・キャッ
シュを更新する方法を提供する。この方法は、メモリ・
アクセス・トランザクションを検出し、メモリ・アクセ
ス・トランザクションの種類に基づいて保持値を求め、
このメモリ・アクセス・トランザクションに関連するこ
の保持値をディレクトリ・キャッシュに格納することを
含む。
【００１１】本発明のさらに他の態様は、ディレクトリ
・キャッシュを更新する命令を含む１つまたは複数のマ
シン可読格納媒体を備える製品が提供される。この命令
が実行されると、プロセッサは、第１のコヒーレンス方
式を使用して第１のシステム・ボード・セット内のメモ
リ・トランザクションに対するコヒーレンスを実行する
ことができる。命令が実行されると、プロセッサはさら
に、第２のコヒーレンス方式を使用して第１のシステム
・ボード・セットと第２のシステム・ボード・セットと
の間のメモリ・トランザクションに対するコヒーレンス
を実行することができる。この場合、第２のコヒーレン
ス方式では、新しいエントリを格納するときにどのエン
トリを犠牲にするかを示すのに、ディレクトリ・キャッ
シュに格納されている１つまたは複数のエントリに関連
する保持値を用いる。
【００１２】本発明は、添付の図面と共に以下の説明を
参照することによって理解することができる。各図にお
いて、同じ参照番号は同じ要素を示す。
【００１３】
【発明の実施の形態】本発明の例示的な実施形態につい
て以下に説明する。話を明確にするために、本明細書で
は、実際の実装のすべての特徴については説明しない。
もちろん、このような実際の実施形態を開発する際に、
開発者の特定の目標を実現するうえで実装ごとに異な
る、システムおよび企業に関係する制約に従うことのよ
うな、多数の実装特有の決定を下さなければならないこ
とが理解されよう。さらに、このような開発作業は複雑
で時間がかかるが、それにもかかわらず、本開示の利益
を有する当業者はそれを日常的に行わなければならない
ことが理解されよう。
【００１４】以下に詳しく説明するように、本発明の１
つまたは複数の実施形態は、キャッシュ・ミスの数を削
減するようにディレクトリ・キャッシュを更新する。そ
のため、プロセッサ・ベースのシステムの全体的な性能
効率を向上させることができる。
【００１５】次に、図１を参照すると、本発明の一実施
形態によるシステム１０のブロック図が示されている。
システム１０は、一実施形態において、スイッチ２０に
結合された複数のシステム制御ボード１５（１〜２）を
含んでいる。図示の都合上、システム制御ボード１５
（１〜２）がスイッチ２０に結合されていることを示す
のに線２１（１〜２）が用いられている。ただし、他の
実施形態では、エッジ・コネクタ、ケーブル、または他
の利用可能なインタフェースを含む、様々な方法のうち
のどれかでボード１５（１〜２）をスイッチ２０に結合
してよいことを理解されたい。
【００１６】図示の実施形態において、システム１０
は、一方はシステム１０の全体的な動作を管理し、他方
は、他方の制御ボードが故障した場合に冗長性および自
動フェールオーバを行う２つの制御ボード１５（１〜
２）を含んでいる。制限するわけではないが、図示の実
施形態において、第１のシステム制御ボード１５（１）
は「メイン」システム制御ボードとして働き、一方、第
２の制御ボード１５（２）は代替のホット・スワップ交
換可能なシステム制御ボードとして働く。一実施形態で
は、任意の瞬間に、２つのシステム制御ボード１５（１
〜２）のうちの一方がシステム１０の全体的な動作を能
動的に制御する。
【００１７】メイン・システム制御ボード１５（１）上
でハードウェアまたはソフトウェアの障害が起こるか、
またはメイン・システム制御ボード１５（１）から他の
システム・デバイスへのハードウェア制御経路上で障害
が起こった場合、システム・コントローラ・フェールオ
ーバ・ソフトウェア２２は自動的に、代替制御ボード１
５（２）へのフェールオーバをトリガする。その代替シ
ステム制御ボード１５（２）が、メイン・システム制御
ボード１５（１）の役割を引き受け、メイン・システム
・コントローラの責任を請け負う。メイン・システム制
御ボード１５（１）から代替システム制御ボード１５
（２）に移るには、両方のシステム制御ボード１５（１
〜２）上でシステム・コントローラのデータ、構成、お
よび／またはログ・ファイルを模倣することが望まし
い。
【００１８】システム１０は、一実施形態において、線
５０（１〜ｎ）で示されているようにスイッチ２０に結
合された複数のシステム・ボード・セット２９（１〜
ｎ）を含んでいる。システム・ボード・セット２９（１
〜ｎ）は、エッジ・コネクタまたは他の利用可能なイン
タフェースを含むいくつかの方法のうちの１つでスイッ
チ２０に結合することができる。スイッチ２０は、複数
のシステム・ボード・セット２９（１〜ｎ）用の通信コ
ンジットとして働くことができ、複数のシステム・ボー
ド・セット２９（１〜ｎ）のうちの半分はスイッチ２０
の一方の側に接続され、残りの半分はスイッチ２０の反
対側に接続されている。
【００１９】スイッチ２０は、一実施形態において、１
８×１８クロスバー・スイッチであってよく、システム
・ボード・セット２９（１〜ｎ）およびシステム制御ボ
ード１５（１〜２）が通信するのを必要に応じて可能に
する。したがって、スイッチ２０は、２つのシステム制
御ボード１５（１〜２）が互いに通信するか、または他
のシステム・ボード・セット２９（１〜ｎ）と通信する
と共に、システム・ボード・セット２９（１〜ｎ）が互
いに通信することができる。
【００２０】システム・ボード・セット２９（１〜ｎ）
は、一実施形態において、システム・ボード３０、入出
力ボード３５、および拡張ボード４０を含む１つまたは
複数のボードを備える。システム・ボード３０は、一実
施形態において、オペレーティング・システムの一部を
含むアプリケーションを実行するプロセッサおよび関連
するメモリを含む。入出力ボード３５は、システム１０
に設置された周辺構成要素インタフェース・カードや光
学カードなどの入出力カードを管理する。拡張ボード４
０は、一実施形態において、一般にマルチプレクサ（た
とえば、２：１マルチプレクサ）として働き、システム
・ボード３０と入出力ボード３５の両方のスイッチ２０
に対するインタフェースとなっている。スイッチ２０
は、いくつかの例では、両方のボード３０、３５とイン
タフェースするための１つのスロットのみを有してよ
い。
【００２１】一実施形態では、システム１０を動的に複
数のシステム・ドメインに細分してよく、各ドメインは
別々のブート・ディスク（たとえば、オペレーティング
・システムの特定のインスタンスを実行する）、別々の
ディスク格納装置、ネットワーク・インタフェース、お
よび／または入出力インタフェースを有してよい。各ド
メインはたとえば、ユーザによって構成された様々なサ
ービスを実行する独立のマシンとして動作することがで
きる。たとえば、１つまたは複数のドメインをアプリケ
ーション・サーバ、ｗｅｂサーバ、データベース・サー
バなどとして指定することができる。一実施形態におい
て、各ドメインは独自のオペレーティング・システム
（たとえば、Ｓｏｌａｒｉｓオペレーティング・システ
ム）を実行し、他のドメインの動作に割り込まずに再構
成することができる。
【００２２】図２には、システム１０内に少なくとも２
つのドメインが定義された例示的な構成が示されてい
る。第１のドメインは、垂直線で識別されており、シス
テム・ボード・セット２９（ｎ／２＋２）と、システム
・ボード・セット２９（１）のシステム・ボード３０
と、システム・ボード・セット２９（２）の入出力ボー
ド３５とを含んでいる。図示の実施形態の第２のドメイ
ンは、システム・ボード・セット２９（３）、２９（ｎ
／２＋１）、２９（ｎ／２＋３）と、システム・ボード
・セット２９（１）の入出力ボード３５およびシステム
・ボード・セット２９（２）のシステム・ボード３０と
を含んでいる。
【００２３】図示のように、ドメインは、システム・ボ
ード・セット２９（１〜ｎ）全体、選択されたシステム
・ボード・セット２９（１〜ｎ）の１つまたは複数のボ
ード（たとえば、システム・ボード３０、入出力ボード
３５）、またはそれらの組合せで形成してよい。必ずし
も必要ではないが、各システム・ボード・セット２９
（１〜ｎ）を独立のドメインとして定義することが可能
である。たとえば、各システム・ボード・セット２９
（１〜ｎ）がそれ自体のドメインである場合、システム
１０はおそらく最大で「ｎ」（すなわち、システム・ボ
ード・セットの数）個の異なるドメインを有することに
なるであろう。同じシステム・ボード・セット２９（１
〜ｎ）の２つのボード（たとえば、システム・ボード３
０、入出力ボード３５）がそれぞれの異なるドメインに
あるとき、このような構成を「分割拡張」と呼ぶ。シス
テム・ボード・セット２９（１〜ｎ）の拡張ボード４０
は、一実施形態において、トランザクションを各ドメイ
ンごとに別々に維持する。各ボードがドメイン内で物理
的に近くに位置する必要はない。
【００２４】スイッチ２０を使用してドメイン間通信が
可能である。たとえば、スイッチ２０は、図２の第１の
ドメインと第２のドメインとの間でデータを交換できる
ように高速通信路を形成することができる。一実施形態
では、スイッチ２０を通るデータおよびアドレス用の独
立の経路をドメイン間通信に用いることができる。
【００２５】次に図３を参照すると、本発明の一実施形
態による、スイッチ２０に結合されたシステム・ボード
・セット２９（１〜ｎ）のブロック図が示されている。
図示の実施形態における各システム・ボード・セット２
９（１〜ｎ）のシステム・ボード３０は、４つのプロセ
ッサ３６０（１〜４）を含んでおり、各プロセッサ３６
０（１〜４）は関連するメモリ３６１（１〜４）を有し
ている。一実施形態では、各プロセッサ３６０（１〜
４）はをそれぞれのキャッシュ・メモリ３６２（１〜
４）に結合されている。他の実施形態では、各プロセッ
サ３６０（１〜４）が複数の関連するメモリを有してよ
く、１つまたは複数のキャッシュ・メモリのうちのいく
つかまたはすべてがプロセッサ３６０（１〜４）内に存
在していてもよい。一実施形態において、各キャッシュ
・メモリ３６２（１〜４）は分割キャッシュであってよ
く、キャッシュ・メモリ３６２（１〜４）の格納部分が
プロセッサの外部に位置し、制御部分（たとえば、タグ
やフラグ）がプロセッサ３６０（１〜４）内に存在して
よい。
【００２６】プロセッサ３６０（１〜４）は、一実施形
態において、それぞれのメモリ３６１（１〜４）および
３６２（１〜４）にアクセスすると共に、他のプロセッ
サに関連するメモリにアクセスすることができる。一実
施形態では、異なる数のプロセッサおよびメモリを、実
装に応じて、任意の望ましい組合せで使用することがで
きる。一実施形態では、２つの５ポート・デュアル・デ
ータ・スイッチ３６５（１〜２）がプロセッサ／メモリ
対（たとえば、プロセッサ３６０（１〜２）／メモリ３
６１（１〜２）およびプロセッサ３６０（３〜４）／メ
モリ３６１（３〜４））をボード・データ・スイッチ３
６７に接続する。
【００２７】制限するわけではないが、図示の実施形態
における各システム・ボード・セット２９（１〜ｎ）の
入出力ボード３５は、１つまたは複数のＰＣＩスロット
３７２（１〜ｐ）に設置できる１つまたは複数のＰＣＩ
カードを管理するコントローラ３７０を含んでいる。図
示の実施形態において、入出力ボード３５は、１つまた
は複数の入出力スロット３７６（１〜ｏ）に設置できる
１つまたは複数の入出力カードを管理する第２のコント
ローラ３７４も含んでいる。入出力スロット３７６（１
〜ｏ）は光学カード、ネットワーク・カードなどを受け
入れることができる。入出力ボード３５は、一実施形態
において、内部ネットワーク（不図示）上でシステム制
御ボード１５（１〜２）と通信することができる。
【００２８】入出力ボード３５の２つのコントローラ３
７０、３７４は、一実施形態において、データ・スイッ
チ３７８に結合されている。拡張ボード４０内のスイッ
チ３８０は、入出力ボード３５のスイッチ３７８および
システム・ボード・セット２９（１〜ｎ）のスイッチ３
６７から出力信号を受け取り、一実施形態ではコヒーレ
ンス・モジュール３８２に供給する。図示の実施形態に
は（たとえば、スイッチ３８０を介する）データ経路し
か示されていないが、各システム・ボード・セット２９
（１〜ｎ）は、一実施形態において、システム・ボード
３０および入出力ボード３５から拡張ボード４０のコヒ
ーレンス・モジュール３８２までの別々のデータ経路、
アドレス経路、および制御（または「応答」）経路を含
んでもよい。
【００２９】一実施形態において、スイッチ２０は、シ
ステム・ボード・セット２９（１〜ｎ）の各拡張ボード
４０のコヒーレンス・モジュール３８２から供給される
それぞれのデータ信号、アドレス信号、および制御信号
を送るデータ・スイッチ３８４と、アドレス・スイッチ
３８６と、応答スイッチ３８８とを含んでいる。したが
って、一実施形態において、各スイッチ２０は、ドメイ
ン内通信およびドメイン間通信を可能にする別々のデー
タ経路、アドレス経路、および制御経路を形成する３つ
の１８×１８クロスバー・スイッチを含んでいる。デー
タ信号、アドレス信号、および制御信号用に別々の経路
を使用すると、データ・トラフィックとアドレス・トラ
フィックと制御信号トラフィックとの間の干渉を低減さ
せることができる。一実施形態において、スイッチ２０
は、毎秒約４３ギガバイトの帯域幅を与えることができ
る。他の実施形態では、スイッチ２０を使用してこれよ
りも大きなまたは小さな帯域幅を実現することができ
る。
【００３０】各システム・ボード・セット２９（１〜
４）内の様々な構成要素（たとえば、コヒーレンス・モ
ジュール３８２、プロセッサ３６０（１〜４）、コント
ローラ３７０、３７４）の配置および／または位置が設
計上の選択の問題であり、したがって、実装ごとに異な
ってよいことに留意されたい。さらに、本発明の範囲か
ら逸脱せずにこれよりも多いかまたは少ない構成要素を
使用してよい。
【００３１】本発明の一実施形態によれば、１つはシス
テム・ボード・セット２９（１〜ｎ）内レベル、１つは
システム・ボード・セット２９（１〜ｎ）間レベルの２
つの異なるレベルでキャッシュ・コヒーレンスが実行さ
れる。第１のレベルに関しては、一実施形態では、ＭＥ
ＳＩ（modified,exclusive,shared,and invalid）キャ
ッシュ・コヒーレンス・プロトコルのような、従来のキ
ャッシュ・コヒーレンス・スヌーピング技術を使用し
て、各システム・ボード・セット２９（１〜ｎ）内のキ
ャッシュ・コヒーレンスが実行される。そのため、プロ
セッサ３６０（１〜ｎ）はシステム・ボード・セット２
９（１〜ｎ）内の他の装置にトランザクションをブロー
ドキャストし、次いで、適切な装置が所望の結果または
データで応答する。
【００３２】システム・ボード・セット２９（１〜ｎ）
内の装置の数は比較的少ないので、要求が他の装置に共
通的にブロードキャストされる従来のコヒーレンス・ス
ヌーピング技術によって、所望の目的を十分に実現する
ことができる。しかし、システム１０は、各々が１つま
たは複数のプロセッサを有する多数のシステム・ボード
・セット２９（１〜ｎ）を含んでいるので、このような
要求を満たすにはメモリ・アクセスに多数のブロードキ
ャストが必要である。したがって、各拡張ボード４０の
コヒーレンス・モジュール３８２により、一実施形態で
はスケーラブル共用メモリ（ＳＳＭ）プロセッサを使用
して、（拡張ボード４０間の）システム・レベルで第２
レベルのコヒーレンスを実行することができる。
【００３３】コヒーレンス・モジュール３８２は、一実
施形態において、ホーム・エージェント３９０、要求エ
ージェント３９２、およびスレーブ・エージェント３９
４に結合された制御ユニット３８９を含んでいる。エー
ジェント３９０、３９２、３９４は、システム全体のコ
ヒーレンスを維持するようにまとまって動作することが
できる。図示の実施形態において、コヒーレンス・モジ
ュール３８２の制御ユニット３８９は、システム・ボー
ド３０と入出力ボード４０を相互接続すると共に、コヒ
ーレンス・モジュール３８２内のホーム・エージェント
３９０と要求エージェント３９２とスレーブ・エージェ
ント３９４を相互接続する。一実施形態において、拡張
ボード４０を２つのドメイン間で分割した場合（すなわ
ち、１つのシステム・ボード・セット２９（１〜ｎ）の
システム・ボード３０と入出力ボード３５はそれぞれの
異なるドメインにある）、コヒーレンス・モジュール３
８２の制御ユニット３８９は、システム・ボード３０お
よび入出力ボード３５を、一方を奇数サイクルで、他方
を偶数サイクルで別々に調停することができる。
【００３４】ＳＳＭプロトコルは、各拡張ボード４０の
制御を受けたデバイスがキャッシュ・ラインに対して実
行できることを制御するためにデータに埋め込まれたＭ
タグを用いる。Ｍタグは、各システム・ボード・セット
２９（１〜ｎ）のキャッシュ３６２（１〜４）に格納す
ることができる。以下の表１にはＭタグに関連付けるこ
とができる３種類の値が示されている。
【表１】
【００３５】前述のように、図示の実施形態では、従来
のＭＥＳＩキャッシュ・コヒーレンス・プロトコルだけ
でなく、Ｍタグ状態が使用される。たとえば、書込みを
行う場合、デバイスは、ＭとｇＭの双方であるラインの
コピーを持つ必要がある。ラインがｇＭでありＭではな
い場合、拡張ボード４０内のトランザクションによって
ラインのステータスをＭにプロモートすることができ
る。ラインｇＭでない場合、前述のように、一実施形態
ではＳＳＭプロトコルを使用するキャッシュ・コヒーレ
ンス・モジュール３８２によってリモート・トランザク
ションを実行する必要がある。
【００３６】コヒーレンス・モジュール３８２は、一実
施形態において、ＳＳＭプロトコルを用いて最も最近に
参照されたメモリのラインに関する情報を保持するディ
レクトリ・キャッシュ（ＤＣ）３９６を制御する。ＤＣ
３９６は、一実施形態において、スタティック・ランダ
ム・アクセス・メモリ（ＳＲＡＭ）などの揮発性メモリ
に格納することができる。ＤＣ３９６は、所与の拡張ボ
ード４０に関連するキャッシュ可能なラインを保持する
のに十分なエントリ・スロットを有していないという点
で部分的なディレクトリである。後で詳しく説明するよ
うに、コヒーレンス・モジュール３８２は、一実施形態
において、たとえば、ディレクトリ・キャッシュ３９６
内の選択されたエントリのステータスが更新されている
ときに、このエントリへのアクセスを妨げるロッキング
・モジュール３９８を制御する。
【００３７】ＤＣ３９６は、所与のシステム・ボード３
０のキャッシュ３６２（１〜４）のキャッシュ・ライン
に対応する所定数のディレクトリ・エントリをキャッシ
ュすることができる。ＤＣ３９６としては、合理的な数
の一般に使用されているメモリ・ブロックをキャッシュ
できるように適切なサイズのものを選択してよい。制限
するわけではないが、図示の実施形態において、ＤＣ３
９６は３ウェイ・セット・アソシエティブ・キャッシュ
であり、並列に読み取ることのできる３つのＳＲＡＭで
形成されている。例示的な３ワイドＤＣエントリ４１０
が図４Ａに示されている。ＤＣ３９６１２、一実施形態
では、複数の３ワイドＤＣエントリを含む。（集合的に
「セット」と呼ぶ）４１０。所与のセット４１０内の各
ＤＣエントリは、アドレスのハッシュによってインデッ
クス付けすることができる。
【００３８】図４Ａに示すように、一実施形態におい
て、３つのＤＣエントリ・フィールド４１５（０〜２）
の各々が、関連するアドレス・パリティ・フィールド４
２０（０〜２）およびエラー訂正符号（ＥＣＣ）フィー
ルド４２５（０〜１）を有している。エラーの場合、い
くつかの例では、ＥＣＣフィールド４２５（０〜１）に
よってエラーを修正することができる。各３ワイドＤＣ
エントリ４１０は、３つのＤＣエントリ・フィールド４
１５（０〜２）のうちのどれが最も早く修正されたかを
示すことのできるＬＲＭフィールド４３０を含む。他の
符号化技術を使用してよいが、図示の実施形態では、Ｌ
ＲＭエントリを識別するのに３ビットが使用されてい
る。図示の実施形態で使用されるＬＲＭ符号の例示的な
リストを、以下の表２に示す。
【表２】
【００３９】表２の例示的な符号化ＬＲＭ方式に示すよ
うに、ＬＲＭフィールド４３０内のビットの様々な組合
せは、ＤＣ３９６内の３つのエントリ・フィールド４１
５（０〜２）が修正された順序を示している。たとえ
ば、数字「０００」（すなわち、表２の最初のエント
リ）は、エントリ・フィールド４１５（２）が最も早く
修正され、その後中間エントリ・フィールド４１５
（１）が修正され、次いで第１のエントリ・フィールド
４１５（０）が修正され、すなわち、エントリ・フィー
ルド４１５（０）が最も遅く修正されたことを示してい
る。他の例として、数字「１０１」は、エントリ・フィ
ールド４１５（０）が最も早く修正され、その後エント
リ・フィールド４１５（２）が修正され、次いでエント
リ・フィールド４１５（１）が修正され、すなわち、エ
ントリ・フィールド４１５（１）が最も遅く修正された
ことを示している。後述のように、ＬＲＭフィールド４
３０は、一実施形態において、１つには、セット４１０
が満杯になったときに、ＤＣ３９６の特定のセット４１
０のうちでどのＤＣエントリ・フィールド４１５（０〜
２）を犠牲にするかを判定するのに用いられる。
【００４０】本発明の一実施形態によれば、図４Ｂ〜４
Ｃに示すように、２つの異なる種類のエントリ、共用エ
ントリ４３５および所有済みエントリ４３７をＤＣ３９
６のエントリ・フィールド４１５（０〜２）に格納する
ことができる。所有済みエントリ４３７は、一実施形態
において、特定の拡張ボード４０がこの特定のエントリ
に対して読取りアクセスと書込みアクセスの両方を行う
ことができることを示す。共用エントリ４３５は、一実
施形態において、１つまたは複数の拡張ボード４０が、
この特定のエントリに対して読取りアクセスを行うこと
はできるが、書込みアクセスを行うことはできないこと
を示す。
【００４１】共用メモリ４３５は、一実施形態におい
て、識別子フィールド４４０と、マスク・フィールド４
４５と、アドレス・タグ・フィールド４５０とを含む。
識別子フィールド４４０は、図示の実施形態では、単一
ビット・フィールド４４０であり、ビット１に等しい場
合、格納されているキャッシュ・ラインがシステム１０
内のシステム・ボード・セット２９（１〜ｎ）の１つま
たは複数のプロセッサ３６０（１〜４）によって共用さ
れていることを示す。マスク・フィールド４４５は、最
大で「ｎ」ビットを有してよく（すなわち、各システム
・ボード・セット２９（１〜ｎ）ごとに１ビット）、シ
ステム・ボード・セット２９（１〜ｎ）のうちのどのシ
ステム・ボード３０がキャッシュ・ラインの共用コピー
を有しているかを一連のビットによって示す。アドレス
・タグ・フィールド４５０は、一実施形態において、対
応するキャッシュ・ラインのアドレス・フィールドの少
なくとも一部を格納することができる。
【００４２】所有済みエントリ４３７は、一実施形態に
おいて、識別子フィールド４５５と、所有者フィールド
４６０と、アドレス・タグ・フィールド４６５と、有効
フィールド４７０と、保持ビット・フィールド４７５と
を含む。識別子フィールド４５５は、一実施形態におい
て、単一ビット・フィールド４４０であり、ビット０に
等しい場合、格納されているキャッシュ・ラインがシス
テム１０内のシステム・ボード・セット２９（１〜ｎ）
の１つのプロセッサ３６０（１〜４）によって所有され
ていることを示す。所有者フィールド４６０は、キャッ
シュ・ラインの有効なコピーを保持するシステム・ボー
ド・セット２９（１〜ｎ）の特定の拡張ボード４０のＩ
Ｄを格納するように適合されている。アドレス・タグ・
フィールド４６５は、一実施形態において、対応するキ
ャッシュ・ラインのアドレス・フィールドの少なくとも
識別部分を格納するようになっている。たとえば、タグ
・フィールド４６５は、アドレスの上位ビットで構成す
ることができる。有効フィールド４７０は、一実施形態
において、ＤＣ３９６内の対応するエントリが有効であ
るかどうかを示す。ＤＣ３９６内のエントリは、スター
トアップ時、たとえば、システム１０またはシステム１
０内のドメインが最初に初期設定されるときには無効で
あってよい。以下に詳しく説明するように、保持ビット
・フィールド４７５は、一実施形態において、ＤＣ３９
６内の特定のセット４１０（図４Ａ参照）が満杯になっ
たときにこのセット４１０内のどのエントリを置きかえ
るかを決定する際にＤＣ３９６内の対応するエントリを
保持することが望ましいことを示すようになっている。
他の実施形態では、ＤＣ３９６がフル・アソシエーティ
ブ・ディレクトリ・キャッシュである場合、ディレクト
リ・キャッシュ・レベル（すなわち、セット・レベルに
対するレベル）でエントリを犠牲にすることができる。
【００４３】次に、図５を参照すると、本発明の１つま
たは複数の実施形態による、メモリ・アクセス要求を満
たす際の要求側ボード５１０とホーム・ボード５２０と
スレーブ・ボード５３０との間の様々な通信路を含む状
態図が示されている。ボード５１０、５２０、５３０
は、一実施形態において、１つまたは複数の制御ボード
・セットのうちの１つまたは複数のボード（たとえば、
拡張ボード４０、システム・ボード３０、入出力ボード
３５）を含んでよい。本明細書で使用される語「メモリ
・アクセス要求」は、一実施形態において、システム１
０内の１つまたは複数のキャッシュ３６２（１〜４）ま
たはメモリ３６１（１〜４）にアクセスする所与のシス
テム・ボード・セット２９（１〜ｎ）の１つまたは複数
のプロセッサ３６０（１〜４）（図３参照）を含んでよ
い。
【００４４】制限するわけではないが、この議論では、
１つまたは複数の完全な（すなわち、分割されていない
拡張）システム・ボード・セット２９（１〜ｎ）で形成
されたシステム１０内に１つのドメインが構成されると
仮定する。一般に、システム１０内の所与のキャッシュ
・ラインは１つのホーム・ボード５２０に関連付けされ
る。図示の実施形態の要求側ボード５１０は、選択され
たキャッシュ・ラインへのアクセスを試みるボードを表
す。図示の実施形態のスレーブ・ボード５３０は、要求
側ボード５１０がアクセスを試みているキャッシュ・ラ
インのコピーを現在有しているボードを表す。要求され
たキャッシュ・ラインの現在のコピーがホーム・ボード
５２０内に存在する場合、ホーム・ボード５２０はその
トランザクションのスレーブ・ボード５３０でもある。
【００４５】要求側ボード５１０は、所有要求（ＲＴ
Ｏ）トランザクション、共用要求（ＲＴＳ）トランザク
ション、ライトストリーム・トランザクション、ライト
バック・トランザクション、およびリードストリーム・
トランザクションを含む、様々なメモリ・アクセス・ト
ランザクションのうちの１つを開始することができる。
前述のメモリ・アクセス・トランザクションのうちの１
つまたは複数はローカル・トランザクションまたはリモ
ート・トランザクションであってよく、ローカル・トラ
ンザクションは、システム・ボード・セット２９（１〜
ｎ）内でローカルにブロードキャストされるトランザク
ションを含んでよく、リモート・トランザクションは、
他のシステム・ボード・セット２９（１〜ｎ）からのキ
ャッシュ・ラインへのアクセスに関するトランザクショ
ンを含んでよい。制限するわけではないが、一実施形態
において、ＲＴＯ要求を発行してキャッシュ・ラインの
排他的コピーを得ることができ、ＲＴＳ要求を発行して
キャッシュ・ラインの共用コピーを得ることができ、ラ
イトバック・トランザクションを発行して、キャッシュ
されたラインをホーム・ボードに書き直すことができ、
リードストリーム要求を発行してキャッシュ・ラインの
スナップショット・コピーを得ることができ、ライトス
トリーム要求を発行してキャッシュ・ラインのコピーを
書き込むことができる。
【００４６】例示の都合上、ボード５１０、５２０、お
よび５３０間の例示的なＲＴＯトランザクションについ
て以下に説明する。この例では、要求側ボード５１０
が、ホーム・ボード５２０によって所有されているキャ
ッシュ・ラインへの書込みアクセスを行うことを試み、
要求されたキャッシュ・ラインの最新のコピーがスレー
ブ・ボード５３０上に存在すると仮定する。要求側ボー
ド５１０からのＲＴＯ要求は経路５４０を介してホーム
・ボード５２０に転送される。要求側ボード５１０から
ホーム・ボード５２０へのＲＴＯトランザクションの転
送は通常、要求側ボード５１０のコヒーレンス・モジュ
ール３８２（図３参照）により、ＲＴＯ要求を備えたア
ドレスを利用して処理される。
【００４７】要求側ボード５１０は、たとえば、キャッ
シュ・ラインのアドレスを、システム１０内の様々な拡
張ボード４０に関連するキャッシュのアドレス範囲にマ
ッピングすることにより、どのホーム・ボード５２０が
要求されたキャッシュ・ラインを有しているかを判定す
る。ホーム・ボード５２０が経路５４０上でＲＴＯメッ
セージを受け取ると、ホーム・ボード５２０のコヒーレ
ンス・モジュール３８２は、ディレクトリ・キャッシュ
３９６（図３参照）を検査し、要求されたキャッシュ・
ラインに対応するエントリがあるかどうかを判定する。
ホーム・ボード５２０は、ディレクトリ・キャッシュ３
９６内にエントリが存在すると仮定して、そのエントリ
に格納されている情報を参照し、スレーブ・ボード５３
０が現在、要求されたキャッシュ・ラインの排他的コピ
ーを有していると判定する。一実施形態において、ホー
ム・ボード５２０のディレクトリ・キャッシュ３９６が
参照されている間、コヒーレンス・モジュール３８２
が、ロッキング・モジュール３９８を用いて、他の拡張
ボード４０がディレクトリ・キャッシュ３９６内のこの
エントリにアクセスするのを一時的に妨げることができ
ることに留意されたい。
【００４８】ホーム・ボード５２０は、ディレクトリ・
キャッシュ３９６に格納されている情報に基づいて、一
実施形態において、スレーブ・ボード５３０が現在キャ
ッシュ・ラインの排他的コピーを有していることを確認
することができる。したがって、ホーム・ボード５２０
は、一実施形態において、要求されたキャッシュ・ライ
ンのコピーを要求側ボード５１０に転送させるために、
その要求を経路５４５上でスレーブ・ボード５３０に送
る。一実施形態において、スレーブ・ボード５３０は、
コピーを排他的コピー（すなわち、Ｍタイプ）から無効
コピー（すなわち、Ｉタイプ）にダウングレードする。
これは定義上、システム１０内の１つのボードが排他的
Ｍコピー（すなわち、この場合は要求側ボード５１０）
を有する場合、他のすべてのノードが無効Ｉコピーを有
すべきであるからである。
【００４９】要求側ボード５１０は、経路５５０でキャ
ッシュ・ラインのコピーを受け取ると、排他的Ｍコピー
を得たことを内部で認識し、経路５５５上で肯定応答す
る。ホーム・ボード５２０は、経路５５５上で要求側ボ
ード５１０から肯定応答メッセージを受け取ると、要求
側ボード５１０がここでキャッシュ・ラインに書込みア
クセスを行えるようになったことを反映するようにディ
レクトリ・キャッシュ３９６を更新し、ロッキング・モ
ジュール３９８を用いて、このキャッシュ・ラインを伴
う他のトランザクションを実行できるようにすることが
できる。経路５４０、５４５、５５０、および５５５
は、一実施形態において、スイッチ２０を通る経路であ
る（図１および図３参照）。
【００５０】ホーム・ボード５２０内のキャッシュ・ラ
インにアクセスする他のトランザクションが行われる
と、たとえば、ホーム・ボード５２０のコヒーレンス・
モジュール３８２は通常、参照されたキャッシュ・ライ
ンのステータスを反映するようにディレクトリ・キャッ
シュ３９６を更新することができる。参照されたキャッ
シュ・ラインのステータスは、キャッシュ３９６の状態
（たとえば、Ｍ、Ｉ、Ｓ）、所有権などに関する情報を
含んでいる。ディレクトリ・キャッシュ３９６のサイズ
が有限であるため、任意の所与の時間に、ディレクトリ
・キャッシュ３９６内の特定のセット４１０が満杯にな
る可能性がある。ディレクトリ・キャッシュ３９６内の
特定のセット４１０が満杯になったときは、古いエント
リを破棄するかまたは古いエントリに上書きして新しい
エントリを格納することが望ましい。あるエントリは、
他のエントリと比べてディレクトリ・キャッシュ３９６
内に保持することが望ましいので、他のエントリと比べ
て保持することが望ましいエントリを識別する本発明の
一実施形態による方法を図６に示す。
【００５１】図６の方法では、コヒーレンス・モジュー
ル３８２が、一実施形態において、メモリ・アクセス・
トランザクションを（６０５で）検出する。上述のよう
に、メモリ・アクセス・トランザクションは、ＲＴＯ、
ＲＴＳ、ライトストリーム、ライトバック、およびリー
ドストリームを含むが、これらに限らない。コヒーレン
ス・モジュール３８２は、一実施形態において、あるエ
ントリをディレクトリ・キャッシュ３９６内に格納（ま
たは更新）すべきかどうかを（６１０で）判定する。た
とえば、要求側ボード５１０によって開始されたメモリ
・アクセス・トランザクション（たとえば、ＲＴＯ、Ｒ
ＴＳ）を受け取ったことに応答して、ディレクトリ・キ
ャッシュ３９６にエントリを格納する（図５参照）。し
かし、一実施形態では、すべてのメモリ・アクセス・ト
ランザクションによってディレクトリ・キャッシュ３９
６内にエントリが作成できるとは限らない。ディレクト
リ・キャッシュ３９６にエントリを格納すべきではない
と（６１０で）判定された場合、図６の方法によって
（６１２で）引き続き通常の動作が行われる。
【００５２】しかし、ディレクトリ・キャッシュ３９６
にエントリを格納することが望ましいと（６１０で）判
定された場合、コヒーレンス・モジュール３８２は、
（６０５で）検出されたトランザクションがＲＴＯトラ
ンザクションであるか、それともライトストリーム・ト
ランザクションであるか、それともライトバック・トラ
ンザクションであるかを（６１５で）判定する。トラン
ザクションが上記の３つのトランザクションの１つであ
る場合、一実施形態において、コヒーレンス・モジュー
ル３８２は、ディレクトリ・キャッシュ３９６に格納す
べきエントリの保持値を（６３０で）算出する。保持値
は、一実施形態において、たとえば、ディレクトリ・キ
ャッシュ３９６内の対応するセット４１０が満杯である
ときにあるエントリを犠牲にすることが望ましいかどう
かを示す。保持値を算出する１つの方法を図７に示し、
以下に詳しく説明する。前述のように、ディレクトリ・
キャッシュ３９６に格納されているエントリの保持値
は、たとえば、保持ビット・フィールド４７５に保持す
ることができる（図４参照）。
【００５３】コヒーレンス・モジュール３８２は、一実
施形態において、エントリとそれに関連する保持値をデ
ィレクトリ・キャッシュ３９６に（６３５で）格納す
る。一実施形態において、ディレクトリ・キャッシュ３
９６に（６３５で）格納されたエントリに関連するＬＲ
Ｕ値が判定され、（６４０で）格納される。その後、一
実施形態では、図６の方法によって（６１２で）引き続
き通常の動作が実行される。
【００５４】メモリ・アクセス・トランザクションがＲ
ＴＯトランザクション、ライトストリーム・トランザク
ション、およびライトバック・トランザクションのうち
の少なくとも１つではないと（６１５で）判定された場
合、コヒーレンス・モジュール３８２は、一実施形態に
おいて、ディレクトリ・キャッシュ３９６にエントリを
（６４５で）格納する。したがって、制限するわけでは
ないが、図示の実施形態において、たとえば、ＲＴＳト
ランザクションの場合、保持値は算出されない。コヒー
レンス・モジュール３８２は、一実施形態において、
（６４５で）格納されたエントリのＬＲＵ値を判定し
（６４０で）、ディレクトリ・キャッシュ３９６に格納
する。その後、一実施形態では、図６の方法によって
（６１２で）引き続き通常の動作が行われる。
【００５５】次に図７を参照すると、本発明による、図
６のブロック６３０の保持値を算出する方法の一実施形
態が示されている。コヒーレンス・モジュール３８２
は、一実施形態において、検出されたメモリ・アクセス
・トランザクション（６０５で（図６参照））がライト
ストリーム・トランザクションであるかそれともライト
バック・トランザクションであるか（すなわち、ＲＴＯ
トランザクションではないトランザクション）を（７１
０で）判定する。検出されたトランザクションがライト
ストリーム・トランザクションであるか、ライトバック
・トランザクションである場合、コヒーレンス・モジュ
ール３８２は保持値を零に設定する。
【００５６】制限するわけではないが、図示の実施形態
において、保持値が零であるＤＣエントリは、保持値が
１であるＤＣエントリよりも犠牲になる可能性が高い。
ライトストリーム・トランザクションまたはライトバッ
ク・トランザクションに関連するＤＣエントリについて
は、図示の実施形態では、このようなエントリが、以下
に詳しく説明するように、他の種類のエントリと比べて
保持に値しないので保持値零が割り当てられる。保持値
が算出された後、一実施形態では、図７の方法によって
引き続き図６のステップ６３５が実行される。
【００５７】コヒーレンス・モジュール３８２は、一実
施形態において、（６１０で（図６参照））格納するこ
とが望ましいエントリの前の対応するエントリがディレ
クトリ・キャッシュ３９６にすでに格納されているかど
うかを（７２０で）判定する。ディレクトリ・キャッシ
ュ３９６が前の対応するエントリを含んでいない場合、
一実施形態において、コヒーレンス・モジュール３９６
は（７１５で）保持値を零に設定する。この例では、
（６１０で（図６参照））格納することが望ましいエン
トリが新しいエントリであるので、このエントリには、
他のエントリと比べて低い保持優先順位が割り当てられ
る。なぜなら、この新しいエントリは、ディレクトリ・
キャッシュ３９６内の他のエントリで上書きされた後再
び参照される可能性が低いため、他のエントリと比べて
保持に値しないからである。
【００５８】前の対応するエントリが存在すると（７２
０で）判定された場合、一実施形態において、コヒーレ
ンス・モジュール３８２は、すでに格納されているエン
トリがホーム・ボード５２０によって所有されているか
どうかを（７２５で）判定する。すでに格納されている
エントリがホーム・ボード５２０によって所有されてい
る場合、コヒーレンス・モジュール３８２は、一実施形
態において、保持値を（７１５で）零に設定する。
【００５９】前の対応するエントリが存在すると（７２
０で）判定された場合、一実施形態において、コヒーレ
ンス・モジュール３８２は、すでに格納されているエン
トリがホーム・ボード５２０以外のボードによって共用
または所有されているかどうかを（７３０で）判定す
る。そうである場合、コヒーレンス・モジュール３８２
は、一実施形態において、（７４０で）保持値を零に設
定する。制限するわけではないが、図示の実施形態にお
いて、共用ステータス（または「他のボードによって所
有されている」ステータス）を有するすでに格納されて
いるエントリには高い保持値（すなわち、１）が割り当
てられる。というのは、このようなエントリに関連する
キャッシュ・ラインは、近い将来に再びアクセスされる
可能性が高いからである。すでに格納されているエント
リがホーム・ボード５２０以外のボードによって共用ま
たは所有されていない場合、一実施形態において、保持
ビット値は（７１５で）零に設定され、その後、図７の
方法によって引き続き図６のブロック６３５に進む。
【００６０】図７の方法が保持値を算出する一例を構成
するものであり、他の実施形態では、実装に応じて異な
る方式を使用できることを理解されたい。さらに、他の
実施形態において、選択されたメモリ・アクセス・トラ
ンザクションに与えられる優先順位は、前述の実施形態
とは異なる優先順位であってもよい。
【００６１】次に図８および図９Ａ〜９Ｃを参照する
と、ディレクトリ・キャッシュ３９６の特定のセット４
１０内の１つまたは複数のエントリを犠牲にする方法の
一実施形態が示されている。図９Ａ〜９Ｃには、複数の
例示的なエントリ９１０（１〜３）、９２０（１〜
３）、９４０（１〜３）がセット４１０内に格納されて
いるディレクトリ・キャッシュ３９６の模式的な実施形
態が示されている。以下の説明では、図８の方法の図示
の実施形態を理解するうえで有用なときはいつでも図９
Ａ〜９Ｃのうちの１つまたは複数を参照する。例示を容
易にするために、いくつかの仮定を行う。特に、本明細
書では、図９Ａ〜９Ｃのディレクトリ・キャッシュ３９
６の関連するセット４１０が満杯であり、ディレクトリ
・キャッシュ３９６がホーム・ボード５２０に関連付け
されており（図２参照）、ディレクトリ・キャッシュ３
９６の満杯のセット４１０に新しいエントリを格納する
ことが望ましいトランザクションをホーム・ボード５２
０が受け取りていると仮定する。
【００６２】本発明の一実施形態によれば、以下に詳し
く説明するように、ディレクトリ・キャッシュ３９６の
セット４１０に格納されているエントリを、以下の順序
で犠牲にすることができる。（１）ディレクトリ・キャ
ッシュ３９６のセット４１０内の無効なエントリ、
（２）ホーム・ボード５２０によって所有されている、
保持値が零のエントリ、（３）ホーム・ボード５２０以
外の所有者を有するか、または共用エントリである、保
持値が零であるエントリ、（４）保持値が１であるエン
トリ。複数のエントリが上記の範疇のうちの１つに入る
場合、一実施形態では、犠牲にすべき少なくとも１つの
エントリを選択するのにＬＲＭフィールド４３０内のＬ
ＲＭ値を用いることができる（図４参照）。上記に示し
た犠牲順序は本質的に例示的な順序であり、他の実施形
態では、実装に応じて順序を変えてよいことを理解され
たい。
【００６３】一実施形態において、ディレクトリ・キャ
ッシュ３９６内のエントリにアクセスする際、コヒーレ
ンス・モジュール３８２は、このエントリが属するセッ
ト４１０を読み取ることができる。あるいは、他の実施
形態において、コヒーレンス・モジュール３８２は、エ
ントリごとにディレクトリ・キャッシュ３９６にアクセ
スすることができる。ディレクトリ・キャッシュ３９６
にアクセスする方法は実装固有の方法であってよい。
【００６４】再び図８を参照するとわかるように、ホー
ム・ボード５２０のコヒーレンス・モジュール３８２
は、一実施形態において、ディレクトリ・キャッシュ３
９６のセット４１０が無効な１つまたは複数のエントリ
９１０（１〜ｍ）を含むかどうかを（８１０で）判定す
る。前述のように、図示の実施形態では、ディレクトリ
・キャッシュ３９６に２種類のエントリ、すなわち共用
エントリ９１０（１）または所有済みエントリ９１０
（２〜３）を格納することができる。一実施形態におい
て、所有済みエントリ４３７（図４参照）の有効フィー
ルド４７０（図４参照）は、ディレクトリ・キャッシュ
３９６内のエントリのうちのどれが無効であるかを示す
ことができる。ディレクトリ・キャッシュ３９６は、リ
セットまたは再初期設定の後、最初は、たとえば無効な
エントリを含む可能性がある。ホーム・ボード５２０の
コヒーレンス・モジュール３８２が、ディレクトリ・キ
ャッシュ３９６に１つまたは複数の無効なエントリが存
在すると（８１０で）判定した場合、１つまたは複数の
無効なエントリによって占有されているスロットに新し
いエントリを（８１５で）格納することができる。
【００６５】たとえば、図９Ａにおいて、有効フィール
ド４７０内の文字「Ｉ」で示されているように、ディレ
クトリ・キャッシュ３９６のエントリ９１０（２）は無
効なエントリである。そのため、一実施形態では、この
無効なエントリ９２０（３）に新しいエントリを上書き
することができる。図９Ａの例示的なディレクトリ・キ
ャッシュ３９６において、エントリ９１０（３）の有効
フィールド４７０内の文字「Ｖ」で表されているよう
に、他方の所有済みエントリ９１０（３）は有効なエン
トリである。
【００６６】図９Ｂの例示的なディレクトリ・キャッシ
ュ３９６の場合と同様に、ディレクトリ・キャッシュ３
９６のセット４１０内に無効なエントリがない場合、コ
ヒーレンス・モジュール３８２は、一実施形態におい
て、ディレクトリ・キャッシュ３９６に格納されている
エントリのうちのどれかが保持値零を有するかどうかを
（８２５で）判定する。たとえば、図９Ｂのディレクト
リ・キャッシュ３９６において、保持フィールド４６５
に格納されている「０」で示されるように、エントリ９
２０（１〜２）の保持値は零である。上述のように、図
示の実施形態において、保持値が零であるエントリは、
所与のセット４１０内の保持値を有するエントリと比べ
て保持に値しない。
【００６７】１つまたは複数のエントリの保持値が零で
ある場合、コヒーレンス・モジュール３８２は、一実施
形態において、このような（１つまたは複数の）エント
リの所有者がホーム・ボード５２０であるかどうかを
（８３０で）判定する。所有者がホーム・ボード５２０
である場合、コヒーレンス・モジュール５８２は、所有
者がホーム・ボード５２０である保持値が零のエントリ
が複数あるかどうかを（８３５で）判定する。図９Ｂに
おいて、保持値が零のエントリ９２０（１〜２）は共
に、所有者がホーム・ボード５２０である。
【００６８】コヒーレンス・モジュール３８２は、図９
Ｂのディレクトリ・キャッシュ３９６の場合と同様に、
所有者がホーム・ボード５２０である保持値が零のエン
トリが複数あると（８３５で）判定した場合、一実施形
態において、エントリに関連するＬＲＭ値に基づいてこ
れらのエントリのうちの１つを（８４０で）識別し、こ
のエントリに新しいエントリを上書きする。たとえば、
図９Ｂで、各エントリ９２０（１〜２）の保持値は零で
あり、各エントリの所有者はホーム・ボード５２０であ
る。２つのエントリ９２０（１〜２）のうちのどちらを
新しいエントリで置き換えるべきかを判定するため、最
も早く修正されたのは２つのエントリ９２０（１〜２）
のうちのどちらかであるかが、ＬＲＭフィールド４３０
内のＬＲＭビット（「１００」）を用いて判定される。
上記の表２に示すように、ＬＲＭビット「１００」のシ
ーケンスにより、図示の実施形態では、最も遅く修正さ
れたフィールドが９２０（１）であり、最も早く修正さ
れたフィールドが９２０（２）であることがわかる。こ
のため、図９Ｂに示された例におけるフィールド９２０
（２）が犠牲にされ、新しいエントリ用の空間がもうけ
られる。
【００６９】（８３５で）複数のエントリがない（すな
わち、Ｒ＝０でありＨｏｍｅ＝Ｈｏｍｅ Ｂｏａｒｄで
あるエントリが１つだけである）場合、コヒーレンス・
モジュール３８２は、一実施形態において、保持値が零
であり所有者がホーム・ボード５２０である１つのエン
トリを（８３７で）新しいエントリで置きかえる。
【００７０】保持値が零である（１つまたは複数の）エ
ントリの所有者がホーム・ボード５２０ではないと（８
３０で）判定された場合、一実施形態において、コヒー
レンス・モジュール３８２は、所有者がホーム・ボード
５２０ではない（すなわち、ホーム・ボード５２０以外
のあるボードがこのエントリの所有者である）保持値が
零のエントリが１つまたは複数あるかどうかを（８４５
で）判定する。保持値が零に等しく所有者がホーム・ボ
ード５２０ではないエントリが１つだけあると（８４５
で）判定された場合、このエントリに新しいエントリが
（８３７で）上書きされる。
【００７１】コヒーレンス・モジュール３８２は、所有
者がホーム・ボード５２０ではない保持値が零のエント
リが複数あると（８４５で）判定した場合、一実施形態
において、エントリに関連するＬＲＭ値に基づいてこれ
らのエントリのうちの１つを（８４０で）識別し、この
エントリに新しいエントリを上書きする。
【００７２】コヒーレンス・モジュール３８２は、一実
施形態において、ディレクトリ・キャッシュ３９６に格
納されているエントリのうちで共用ステータス（すなわ
ち、「所有済み」ステータスではないステータス）を有
するエントリがあるかどうか（８５５で）を判定する。
たとえば、図９Ｂを参照するとわかるように、識別子フ
ィールド４４０の「１」で示されているように、エント
リ９２０（３）は共用エントリである。「共用ステータ
ス」は、前述のように、エントリがシステム１０内のボ
ード・セット２９（１〜ｎ）内の１つまたは複数のボー
ド４０によって共用されていることを示す。共用ステー
タスを有するエントリが少なくとも１つあると（８５５
で）判定された場合、コヒーレンス・モジュール３８２
は、一実施形態において、ディレクトリ・キャッシュ３
９６が複数の共用エントリを含んでいるかどうかを（８
６０で）判定する。１つの共用エントリのみが存在する
場合、コヒーレンス・モジュール３８２は共用エントリ
に新しいエントリを（８６５で）上書きする。図９Ｂに
示されている例には、１つの共用エントリ９２０（１）
のみが存在する。このため、図示の例では、共用エント
リ９２０（３）に新しいエントリを上書きすることがで
きる。しかし、ディレクトリ・キャッシュ３９６に複数
の共用エントリが存在する場合、コヒーレンス・モジュ
ール３８２は、一実施形態において、関連するＬＲＭ値
に基づいてこれらのエントリのうちの１つを（８４０
で）識別し、識別されたエントリに新しいエントリを上
書きする。
【００７３】コヒーレンス・モジュール３８２は、一実
施形態において、保持値が１であるエントリが複数存在
するかどうかを（８７０で）判定する。保持値が１のエ
ントリがディレクトリ・キャッシュ内に複数は存在しな
い（すなわち、そのようなエントリが１つだけである）
場合、コヒーレンス・モジュール３８２は、そのエント
リに新しいエントリを（８６５で）上書きする。しか
し、保持値が１に等しいエントリが複数あると（８７０
で）判定された場合、コヒーレンス・モジュール３８２
は、一実施形態において、格納されているエントリに関
連するＬＲＭ値に基づいてこれらのエントリのうちの１
つを（８４０で）識別し、識別されたエントリに新しい
エントリを上書きする。
【００７４】たとえば、図９Ｃに示すように、各エント
リ９４０（１〜３）の保持ビット・フィールド４７５に
格納されている数字「１」で示されるように、エントリ
９４０（１〜３）の保持値は１である。保持値が１のエ
ントリが複数存在するので、図示の例では、ＬＭＲフィ
ールド４３０内のＬＲＭビット（「０１０」）を用いて
３つのエントリ９４０（１〜３）のうちの、犠牲にすべ
き１つのエントリが選択される。図示の実施形態におい
て、ＬＲＭビット「０１０」は、エントリ９４０（２）
が最も早く修正されたエントリであり（表２参照）、し
たがって、エントリ９４０（２）に新しいエントリが上
書きされることを示している。
【００７５】様々なシステム・レイヤ、ルーチン、また
はモジュールは、実行可能な制御ユニット（制御ユニッ
ト３８９（図３参照）など）であってよい。各制御ユニ
ットは、マイクロプロセッサ、マイクロコントローラ、
デジタル信号プロセッサ、プロセッサ・カード（１つま
たは複数のマイクロプロセッサまたはコントローラを含
む）、あるいは他の制御デバイスまたは計算デバイスを
含んでよい。
【００７６】この議論で参照した格納デバイスは、デー
タおよび命令を格納する１つまたは複数の機械読取り可
能な格納媒体を含んでいる。この格納媒体は、ダイナミ
ック・ランダム・アクセス・メモリまたはスタティック
・ランダム・アクセス・メモリ（ＤＲＡＭまたはＳＲＡ
Ｍ）、消去且つプログラム可能な読取り専用メモリ（Ｅ
ＰＲＯＭ）、電気的に消去且つプログラム可能な読取り
専用メモリ（ＥＥＰＲＯＭ）、フラッシュ・メモリなど
の半導体メモリデバイス、固定ディスク、フロッピィ・
ディスク、取外し可能なディスクなどの磁気ディスク、
テープを含む他の磁気媒体、ならびにコンパクト・ディ
スク（ＣＤ）やデジタル・ビデオ・ディスク（ＤＶＤ）
などの光学媒体を含む様々な形態のメモリを含んでよ
い。様々なシステムにおける様々なソフトウェア・レイ
ヤ、ルーチン、またはモジュールを構成する命令をそれ
ぞれの格納デバイスに格納することができる。このよう
な命令がそれぞれの制御ユニットによって実行される
と、対応するシステムが、プログラムされた動作を実行
する。
【００７７】上記に開示した特定の実施形態は例示的な
実施形態に過ぎず、本発明は、本明細書内の教示の利益
を有する当業者に明らかな、それぞれ異なるが同等の方
法で修正し実施してよい。さらに、特許請求の範囲に記
載された制限を除いて、本明細書で図示した構造または
設計の詳細に対する制限は意図されていない。したがっ
て、上記に開示した特定の実施形態を変更または修正し
てよく、かつそのようなすべての変形が本発明の範囲お
よび趣旨の範囲内であるとみなされることは明白であ
る。したがって、本明細書で求められる保護は特許請求
の範囲に記載されているとおりである。
【図面の簡単な説明】
【図１】本発明の一実施形態によるシステムの模式的な
ブロック図である。
【図２】本発明の一実施形態による、図１のシステムで
使用できる例示的なドメイン構成のブロック図である。
【図３】本発明の一実施形態による、図１のシステムで
使用できる１つのシステム・ボード・セットの模式的な
ブロック図である。
【図４】本発明の一実施形態による、図１のシステムで
使用できる例示的なディレクトリ・キャッシュを示す図
である。
【図５】本発明の一実施形態による、図１のシステムの
１つまたは複数のボード間の様々な通信経路を含む状態
図である。
【図６】本発明の一実施形態による、図１のシステムの
ディレクトリ・キャッシュに保持するのに有用な１つま
たは複数のディレクトリ・キャッシュ・エントリを識別
する方法の流れ図である。
【図７】本発明の一実施形態による、図１のシステムの
ディレクトリ・キャッシュに格納されている１つまたは
複数のエントリに関連する保持値を求める方法の流れ図
である。
【図８】本発明の一実施形態による、図１のシステムの
ディレクトリ・キャッシュ内の１つまたは複数のエント
リを犠牲にする方法の流れ図である。
【図９Ａ】本発明による、例示的なエントリを含む図１
のシステムのディレクトリ・キャッシュの模式的な実施
形態を示す図である。
【図９Ｂ】本発明による、例示的なエントリを含む図１
のシステムのディレクトリ・キャッシュの模式的な実施
形態を示す図である。
【図９Ｃ】本発明による、例示的なエントリを含む図１
のシステムのディレクトリ・キャッシュの模式的な実施
形態を示す図である。
【符号の説明】
１０ システム １５（１〜２） システム制御ボード ２０、３６７、３８０ スイッチ ２１（１〜２）、５０（１〜ｎ） ライン ２２ システム・コントローラ・フェールオーバ・ソフ
トウェア ２９（１〜ｎ） システム・ボード・セット ３０ システム・ボード ３５ 入出力ボード ４０ 拡張ボード ３６０（１〜４） プロセッサ ３６１（１〜２） メモリ ３６２（１〜４） キャッシュ・メモリ ３６５（１〜２） ５ポート・デュアル・データ・スイ
ッチ ３７０ コントローラ ３７２（１〜ｐ） ＰＣＩスロット ３７４ 第２のコントローラ ３７６（１〜ｏ） 入出力スロット ３８２ コヒーレンス・モジュール ３８４ データ・スイッチ ３８６ アドレス・スイッチ ３８８ 応答スイッチ ３９０ ホーム・エージェント ３９２ 要求エージェント ３９４ スレーブ・エージェント ３９６ ディレクトリ・キャッシュ ４１０ ３ワイドＤＣエントリ ４１５（０〜２） ＤＣエントリ・フィールド ４２０（０〜２） アドレス・パリティ・フィールド ４３０ ＬＲＭフィールド ４３５ 共用エントリ ４３７ 所有済みエントリ ４４０、４５５ 識別子フィールド ４４５ マスク・フィールド ４５０ アドレス・タグ・フィールド ４６０ 所有者フィールド ４６５ タグ・フィールド ４７０ 有効フィールド ４７５ 保持ビット・フィールド ５１０ 要求側ボード ５２０ ホーム・ボード ５３０ スレーブ・ボード ５４０ 経路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/167 Ｇ０６Ｆ 15/167 Ｂ 15/177 ６８２ 15/177 ６８２Ｊ (72)発明者 パトリシア・シャナハン アメリカ合衆国・92126・カリフォルニア 州・サン ディエゴ・ステンウェル コー ト・10662 (72)発明者 アンドリュー・イー・フェルプス アメリカ合衆国・92024・カリフォルニア 州・エンシニタス・オータム プレイス・ 1811 Ｆターム(参考） 5B005 KK13 MM01 PP11 QQ00 5B045 DD01 DD12 KK07 5B060 KA02 KA06 KA08

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 メモリ・アクセス・トランザクションを
    検出すること、 メモリ・アクセス・トランザクションの種類に基づいて
    保持値を求めること、 メモリ・アクセス・トランザクションに関連するエント
    リに保持値を格納することを含む方法。
  2. 【請求項２】 メモリ・アクセス・トランザクションを
    検出することが、システム内のキャッシュ・ラインにア
    クセスするトランザクションを検出することを含む請求
    項１に記載の方法。
  3. 【請求項３】 保持値を格納することが、ディレクトリ
    ・キャッシュにエントリを格納することを含む請求項１
    に記載の方法。
  4. 【請求項４】 保持値を求めることが、保持値に関連す
    るエントリを保持することが望ましいかどうかを示す少
    なくとも１つのビット値を求めることを含む請求項３に
    記載の方法。
  5. 【請求項５】 複数のエントリおよび該複数のエントリ
    のそれぞれに関連する保持値をディレクトリ・キャッシ
    ュに格納することをさらに含む請求項４に記載の方法。
  6. 【請求項６】 ディレクトリ・キャッシュがアソシエテ
    ィブ・キャッシュであり、ディレクトリ・キャッシュ
    の、満杯のセットに格納すべき新しいエントリを受け取
    ることをさらに含む請求項５に記載の方法。
  7. 【請求項７】 格納されているエントリに関連する保持
    値に基づいてディレクトリ・キャッシュに格納されてい
    るエントリのうちの少なくとも１つを選択し、選択され
    たエントリにディレクトリ内の新しいエントリを上書き
    することをさらに含む請求項６に記載の方法。
  8. 【請求項８】 格納されているエントリが関連する最近
    修正が最も少ないＬＲＭ値を有し、２つ以上の格納され
    ているエントリが同じ保持値を有するとき、ＬＲＭ値に
    基づいて、置きかえるべき同じ保持値を有する少なくと
    も１つの格納されているエントリを選択することをさら
    に含む請求項６に記載の方法。
  9. 【請求項９】 命令を含む１つまたは複数の機械読取り
    可能な格納媒体を備える製品であって、前記命令によっ
    てプロセッサが、 第１のコヒーレンス方式を使用して第１のシステム・ボ
    ード・セット内のメモリ・トランザクションのコヒーレ
    ンスを実行し、 第２のコヒーレンス方式を使用して第１のシステム・ボ
    ード・セットと第２のシステム・ボード・セットとの間
    のメモリ・トランザクションのコヒーレンスを実行する
    ことができ、第２のコヒーレンス方式において、新しい
    エントリを格納する際にどのエントリを犠牲にするかを
    示す、ディレクトリ・キャッシュに格納されている１つ
    または複数のエントリに関連する保持値を用いて示され
    る製品。
  10. 【請求項１０】 命令が実行されたときに、プロセッサ
    が、システム・スケーラブル共用メモリ・プロトコルを
    使用して第１のシステム・ボード・セットと第２のシス
    テム・ボード・セットとの間のメモリ・トランザクショ
    ンのコヒーレンスを実行することができる請求項９に記
    載の製品。
  11. 【請求項１１】 命令が実行されたときに、プロセッサ
    が、ＭＥＳＩキャッシュ・コヒーレンス・プロトコルを
    使用して第１のシステム・ボード・セット内のメモリ・
    トランザクションのコヒーレンスを実行することができ
    る請求項９に記載の製品。
  12. 【請求項１２】 命令が実行されたときに、プロセッサ
    が、１つまたは複数のエントリが同じ保持値を有する際
    にＬＲＭ値を使用して新しいエントリを格納するときに
    どのエントリを犠牲にすべきかを示すことができる請求
    項９に記載の製品。
  13. 【請求項１３】 命令が実行されたときに、プロセッサ
    が、ディレクトリ・キャッシュ内の１つまたは複数のエ
    ントリに関連する保持値を格納することができる請求項
    ９に記載の製品。
  14. 【請求項１４】 ディレクトリ・キャッシュであって、 エントリに関連するアドレスを格納するアドレス・フィ
    ールドと、 エントリが、少なくとも１つの他のエントリに対して修
    正された順序を示す修正状態フィールドと、 エントリをディレクトリ・キャッシュ内に保持するのが
    望ましいかどうかを示す、エントリに関連する保持値を
    格納する保持フィールドとを備えるディレクトリ・キャ
    ッシュ。
  15. 【請求項１５】 エントリが有効であるかどうかを示す
    有効フィールドをさらに備える請求項１４に記載のディ
    レクトリ・キャッシュ。
  16. 【請求項１６】 エントリに対応するキャッシュ・ライ
    ンの有効なコピーを現在保持しているデバイスを識別す
    る所有者フィールドをさらに備える請求項１４に記載の
    ディレクトリ・キャッシュ。
  17. 【請求項１７】 エントリに対応するキャッシュ・ライ
    ンに対して読取りアクセスを行えるのはどのデバイスか
    を示すマスク・フィールドをさらに備える請求項１４に
    記載のディレクトリ・キャッシュ。
  18. 【請求項１８】 複数のアドレス・フィールドをさらに
    備える請求項１４に記載のディレクトリ・キャッシュ。
  19. 【請求項１９】 ディレクトリ・キャッシュと、 メモリ・アクセス・トランザクションを検出し、メモリ
    ・アクセス・トランザクションの種類に基づいて保持値
    を求め、メモリ・アクセス・トランザクションに関連す
    る保持値をディレクトリ・キャッシュに格納するように
    適合されている制御ユニットとを備える装置。
  20. 【請求項２０】 ディレクトリ・キャッシュがスリーウ
    ェイ・アソシエティブ・キャッシュである請求項１９に
    記載の装置。
  21. 【請求項２１】 制御ユニットが、キャッシュされたエ
    ントリにアクセスするトランザクションを検出するよう
    に適合されている請求項１９に記載の装置。
  22. 【請求項２２】 制御ユニットが、メモリ・アクセス・
    トランザクションが書込みアクセスおよび読取りアクセ
    スを求める少なくとも１つのメモリ要求であるかどうか
    に基づいて保持値を求めるように適合されている請求項
    １９に記載の装置。
  23. 【請求項２３】 保持値が、保持値に関連するエントリ
    を保持することが望ましいかどうかを示す請求項１９に
    記載の装置。
  24. 【請求項２４】 請求項ユニットが、複数のエントリお
    よび該複数のエントリのそれぞれに関連する保持値をデ
    ィレクトリ・キャッシュに格納するように適合されてい
    る請求項１９に記載の装置。
  25. 【請求項２５】 制御ユニットが、ディレクトリ・キャ
    ッシュに格納される新しいエントリを受け取り、格納さ
    れているエントリに関連する保持値に基づいてディレク
    トリ・キャッシュから少なくとも１つの格納されている
    エントリを選択し、選択されたエントリにディレクトリ
    ・キャッシュ内の新しいエントリを上書きするように適
    合されている請求項２４に記載の装置。
  26. 【請求項２６】 格納されているエントリが、関連する
    ＬＲＭ値を有し、２つ以上の格納されているエントリが
    同じ保持値を有し、制御ユニットが、ＬＲＭ値に基づい
    て、格納されているエントリから、新しいエントリで置
    きかえるべき同じ保持値を有する少なくとも１つの格納
    されているエントリを選択するように適合されている請
    求項２５に記載の装置。
JP2002300016A 2001-10-17 2002-10-15 ディレクトリ・キャッシュの更新 Pending JP2003186742A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/981,532 US6721852B2 (en) 2001-10-17 2001-10-17 Computer system employing multiple board sets and coherence schemes
US09/981532 2001-10-17

Publications (1)

Publication Number Publication Date
JP2003186742A true JP2003186742A (ja) 2003-07-04

Family

ID=25528440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002300016A Pending JP2003186742A (ja) 2001-10-17 2002-10-15 ディレクトリ・キャッシュの更新

Country Status (3)

Country Link
US (1) US6721852B2 (ja)
EP (1) EP1304621A3 (ja)
JP (1) JP2003186742A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052799A1 (ja) * 2008-11-10 2010-05-14 富士通株式会社 情報処理装置及びメモリ制御装置
WO2010100679A1 (ja) * 2009-03-06 2010-09-10 富士通株式会社 コンピュータシステム、制御方法、記録媒体及び制御プログラム
JP2015530651A (ja) * 2012-12-17 2015-10-15 インスパー・エレクトロニック・インフォメーション・インダストリー・コーポレーション・リミテッド マルチプロセサシステムおよびマルチプロセサシステムの構成方法
US9430397B2 (en) 2011-03-11 2016-08-30 Fujitsu Limited Processor and control method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008213A1 (en) * 2002-07-11 2004-01-15 Sun Microsystems, Inc., A Delaware Corporation Tagging multicolor images for improved compression
US20040008214A1 (en) * 2002-07-11 2004-01-15 Sun Microsystems, Inc., A Delaware Corporation Tagging repeating images for improved compression
US20040008205A1 (en) * 2002-07-11 2004-01-15 Sun Microsystems, Inc., A Delaware Corporation Tagging single-color images for improved compression
US7046250B1 (en) 2002-07-11 2006-05-16 Sun Microsystems, Inc. Caching fonts for improved bandwidth of transmitted text
CA2645927A1 (en) * 2005-11-09 2008-05-02 Sapias, Inc. Geospatially aware vehicle security
US8244983B2 (en) 2006-10-30 2012-08-14 Hewlett-Packard Development Company, L.P. Memory control systems with directory caches and methods for operation thereof
US20090193195A1 (en) * 2008-01-25 2009-07-30 Cochran Robert A Cache that stores data items associated with sticky indicators
US8417892B1 (en) * 2009-08-28 2013-04-09 Google Inc. Differential storage and eviction for information resources from a browser cache
US9720829B2 (en) 2011-12-29 2017-08-01 Intel Corporation Online learning based algorithms to increase retention and reuse of GPU-generated dynamic surfaces in outer-level caches
WO2013101092A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Data control using last accessor information
US9372811B2 (en) * 2012-12-13 2016-06-21 Arm Limited Retention priority based cache replacement policy
GB2539383B (en) * 2015-06-01 2017-08-16 Advanced Risc Mach Ltd Cache coherency
GB2539382B (en) * 2015-06-01 2017-05-24 Advanced Risc Mach Ltd Cache coherency
US11188480B1 (en) * 2020-05-12 2021-11-30 Hewlett Packard Enterprise Development Lp System and method for cache directory TCAM error detection and correction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664121A (en) * 1995-11-07 1997-09-02 Sun Microsystems, Inc. Dual mode arbitration apparatus and method for reducing latency by allowing the possibility of simultaneous request and access for a shared bus
US5829033A (en) * 1996-07-01 1998-10-27 Sun Microsystems, Inc. Optimizing responses in a coherent distributed electronic system including a computer system
US5911052A (en) * 1996-07-01 1999-06-08 Sun Microsystems, Inc. Split transaction snooping bus protocol
US5864671A (en) * 1996-07-01 1999-01-26 Sun Microsystems, Inc. Hybrid memory access protocol for servicing memory access request by ascertaining whether the memory block is currently cached in determining which protocols to be used
US5897657A (en) * 1996-07-01 1999-04-27 Sun Microsystems, Inc. Multiprocessing system employing a coherency protocol including a reply count
US5802563A (en) * 1996-07-01 1998-09-01 Sun Microsystems, Inc. Efficient storage of data in computer system with multiple cache levels
EP0908825B1 (en) * 1997-10-10 2002-09-04 Bull S.A. A data-processing system with cc-NUMA (cache coherent, non-uniform memory access) architecture and remote access cache incorporated in local memory
US6542966B1 (en) * 1998-07-16 2003-04-01 Intel Corporation Method and apparatus for managing temporal and non-temporal data in a single cache structure
US6490654B2 (en) * 1998-07-31 2002-12-03 Hewlett-Packard Company Method and apparatus for replacing cache lines in a cache memory
US6532520B1 (en) * 1999-09-10 2003-03-11 International Business Machines Corporation Method and apparatus for allocating data and instructions within a shared cache
WO2002003207A1 (en) * 2000-06-30 2002-01-10 Koninklijke Philips Electronics N.V. Data processing apparatus with a cache memory and method of using such an apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052799A1 (ja) * 2008-11-10 2010-05-14 富士通株式会社 情報処理装置及びメモリ制御装置
JP5136652B2 (ja) * 2008-11-10 2013-02-06 富士通株式会社 情報処理装置及びメモリ制御装置
US8725954B2 (en) 2008-11-10 2014-05-13 Fujitsu Limited Information processing apparatus and memory control apparatus
WO2010100679A1 (ja) * 2009-03-06 2010-09-10 富士通株式会社 コンピュータシステム、制御方法、記録媒体及び制御プログラム
US8700863B2 (en) 2009-03-06 2014-04-15 Fujitsu Limited Computer system having a cache memory and control method of the same
US9430397B2 (en) 2011-03-11 2016-08-30 Fujitsu Limited Processor and control method thereof
JP2015530651A (ja) * 2012-12-17 2015-10-15 インスパー・エレクトロニック・インフォメーション・インダストリー・コーポレーション・リミテッド マルチプロセサシステムおよびマルチプロセサシステムの構成方法

Also Published As

Publication number Publication date
US20030079086A1 (en) 2003-04-24
EP1304621A2 (en) 2003-04-23
EP1304621A3 (en) 2007-07-11
US6721852B2 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
US6088769A (en) Multiprocessor cache coherence directed by combined local and global tables
US6647453B1 (en) System and method for providing forward progress and avoiding starvation and livelock in a multiprocessor computer system
JP2003162447A (ja) エラー回復
US7613884B2 (en) Multiprocessor system and method ensuring coherency between a main memory and a cache memory
US5893149A (en) Flushing of cache memory in a computer system
US5897664A (en) Multiprocessor system having mapping table in each node to map global physical addresses to local physical addresses of page copies
EP1311955B1 (en) Method and apparatus for centralized snoop filtering
JP2003186742A (ja) ディレクトリ・キャッシュの更新
US6826653B2 (en) Block data mover adapted to contain faults in a partitioned multiprocessor system
US6654858B1 (en) Method for reducing directory writes and latency in a high performance, directory-based, coherency protocol
US7386680B2 (en) Apparatus and method of controlling data sharing on a shared memory computer system
US6772298B2 (en) Method and apparatus for invalidating a cache line without data return in a multi-node architecture
US20080270708A1 (en) System and Method for Achieving Cache Coherency Within Multiprocessor Computer System
CN103294611A (zh) 一种基于有限数据一致性状态的服务器节点数据缓存方法
TWI428754B (zh) 以主動式預取寬度執行加強式停懸狀態之系統及方法
CN107368435B (zh) 一种精简目录及利用该精简目录实现Cache一致性监听的方法
US6671792B1 (en) Share masks and alias for directory coherency
CA2665057A1 (en) Enhanced coherency tracking with implementation of region victim hash for region coherence arrays
EP1490765A2 (en) Shared resource domains
US9667735B2 (en) Content centric networking
US7669013B2 (en) Directory for multi-node coherent bus
US20090031086A1 (en) Directory For Multi-Node Coherent Bus
US6961827B2 (en) Victim invalidation
US6895476B2 (en) Retry-based late race resolution mechanism for a computer system
US8028130B1 (en) Pipeline structure for a shared memory protocol