JP2015529865A - シングルデータバッファの並行処理 - Google Patents
シングルデータバッファの並行処理 Download PDFInfo
- Publication number
- JP2015529865A JP2015529865A JP2015515295A JP2015515295A JP2015529865A JP 2015529865 A JP2015529865 A JP 2015529865A JP 2015515295 A JP2015515295 A JP 2015515295A JP 2015515295 A JP2015515295 A JP 2015515295A JP 2015529865 A JP2015529865 A JP 2015529865A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- computing device
- segment
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/20—Manipulating the length of blocks of bits, e.g. padding or block truncation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Seg0=M0[0]||M0[S]||M0[2S]|| ...
Seg1=M0[1]||M0[S+1]||M0[2S+1]|| ...
...
SegS−1=M0[S−1]||M0[2S−1]||M0[3S−1]|| ...
ここで、各M0[n]は、メッセージへのワードサイズWのインデックスである。図3のブロック312を参照すると、アルゴリズム128により指定されるパディング関数は、メッセージの各セグメントに適用され、各々が或るパディング長を有する個々のセグメントを生成する。各セグメントのパディング長は、それぞれのセグメントをBバイトの倍数に拡張することができる最小の長さである。上記で言及されたとおり、いくつかのセグメントは、他のセグメントとは異なるパディング長を有することができる。
本明細書に開示される装置、システム及び方法の例示的な実施例が以下に提供される。上記装置、システム及び方法の一実施形態には、以下に説明される実施例のうち1又は複数、及び任意の組み合わせを含むことができる。
本出願は、35U.S.C.§119(e)のもと、2012年7月11日に申請された米国特許仮出願第61/670,472号及び2012年9月28日に申請された米国特許出願第13/631,763号に対して優先権を主張する。
Claims (25)
- データバッファを処理するコンピューティング装置であって、
データバッファ処理モジュールであり、
バッファ長と複数のデータセグメントとを有する任意長のデータバッファにアクセスするステップであり、各データセグメントは、ゼロより大きく前記バッファ長より小さいセグメント長を有する、ステップと、
各データセグメントをシリアルデータ処理アルゴリズムに従ってパディングするステップと、
前記のパディングされたデータセグメントの各々をデータレジスタに直接読み込むステップであり、前記データレジスタは複数のデータパスを有し、各々のパディングされたデータセグメントは異なるデータパスに直接読み込まれる、ステップと、
各データパスのための結果を作成するように、前記データパスの各々に対してシリアルデータ処理アルゴリズムを実質的に並行して行うステップと、
をなす、データバッファ処理モジュール、
を含むコンピューティング装置。 - 前記データバッファは任意長を有する、請求項1のコンピューティング装置。
- 前記データバッファ処理モジュールは、前記のパディングされたデータセグメントの各々を前記データレジスタの異なるデータパスに直接読み込むデータバッファ処理モジュールを含む、請求項1又は請求項2のコンピューティング装置。
- 前記データバッファ処理モジュールは、前記データセグメントの各々を前記シリアルデータ処理アルゴリズムに従ってパディングするデータバッファ処理モジュールを含む、請求項1乃至3のうちいずれか1項のコンピューティング装置。
- 前記データバッファ処理モジュールは、暗号ハッシュアルゴリズムに対する拡張として具現化される、請求項1乃至4のうちいずれか1項のコンピューティング装置。
- 前記データバッファ処理モジュールは、当該コンピューティング装置のマイクロプロセッサのシングルコア上で実行するデータバッファ処理モジュールを含む、請求項1乃至5のうちいずれか1項のコンピューティング装置。
- 前記データバッファ処理モジュールは、前記シングルコアのシングルスレッド上で実行するデータバッファ処理モジュールを含む、請求項6のコンピューティング装置。
- 前記データバッファ処理モジュールは、当該コンピューティング装置の単一命令多重データ対応プロセッサ上で実行するデータバッファ処理モジュールを含む、請求項1乃至7のうちいずれか1項のコンピューティング装置。
- 前記データバッファ処理モジュールは、シングルスレッドソフトウェアアプリケーションで実行するデータバッファ処理モジュールを含む、請求項1乃至8のうちいずれか1項のコンピューティング装置。
- 複数の命令を記憶した1又は複数のマシン読取可能記憶媒体であって、前記複数の命令は、実行されたことに応じて、コンピューティング装置に、
前記コンピューティング装置の任意長のデータバッファを複数のデータセグメントとして定義するステップであり、各データセグメントは、ゼロより大きく前記データバッファの長さより小さいセグメント長を有する、ステップと、
各データセグメントをシリアルデータ処理アルゴリズムに従ってパディングするステップと、
前記のパディングされたデータセグメントをデータレジスタに流すステップであり、前記データレジスタは複数のデータパス実行ユニットを有し、各々のパディングされたデータセグメントは、シングルデータポインタを用いて異なるデータパス実行ユニットに流される、ステップと、
各データパス実行ユニットのための結果を作成するように、前記データパス実行ユニットの各々でシリアルデータ処理アルゴリズムを実質的に並行して実行するステップと、
を実行させる、マシン読取可能記憶媒体。 - 前記複数の命令は、前記コンピューティング装置に、前記データレジスタの幅と前記シリアルデータ処理アルゴリズムにより指定されるワードサイズとに基づいて前記セグメント長を定義するステップをさらに実行させる、請求項10のマシン読取可能記憶媒体。
- 前記データバッファを複数のデータセグメントとして定義するステップは、前記データバッファをインタリーブされる方法で前記複数のデータセグメントに分割するステップを含む、請求項10又は請求項11のマシン読取可能記憶媒体。
- 前記データバッファは複数のデータワードを含み、前記データバッファをインタリーブされる方法で前記複数のデータセグメントに分割するステップは、各データセグメントがデータワードの配列を含むように、前記データバッファ内の各データワードを異なるデータセグメントに割り当てるステップを含む、請求項12のマシン読取可能記憶媒体。
- 各結果は複数のデータワードを含み、前記複数の命令は、前記コンピューティング装置に、前記結果を前記データワードずつインタリーブするステップをさらに実行させる、請求項10乃至13のうちいずれか1項のマシン読取可能記憶媒体。
- シリアルデータ処理アルゴリズムを実行するステップは、暗号ハッシュ関数を実行するステップを含む、請求項10乃至14のうちいずれか1項のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、前記のパディングされたデータセグメントの各々のためのハッシュダイジェストを生成するステップをさらに実行させる、請求項15のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、前記ハッシュダイジェストを結合して新しいデータバッファを形成し、前記新しいデータバッファに対して前記暗号ハッシュ関数を実行する、結合するステップ、をさらに実行させる、請求項16のマシン読取可能記憶媒体。
- 前記ハッシュダイジェストを結合するステップは、前記結果を連結し、前記の連結された結果に対して前記シリアルデータ処理アルゴリズムを実行するステップを含む、請求項17のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、前記シリアルデータ処理アルゴリズムに関連するブロックサイズを決定し、パディングされたデータセグメントの各々の長さが前記ブロックサイズの倍数になるように前記データセグメントの各々をパディングするステップ、をさらに実行させる、請求項10乃至18のうちいずれか1項のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、固定されたパターンのデータビットを前記データセグメントの各々に付加するステップをさらに実行させる、請求項19のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、該コンピューティング装置のマイクロプロセッサの特性に基づいてデータセグメントの数を決定するステップをさらに実行させる、請求項10乃至20のうちいずれか1項のマシン読取可能記憶媒体。
- 前記複数の命令は、前記コンピューティング装置に、前記シリアルデータ処理アルゴリズムの特性に基づいてデータセグメントの数を決定するステップをさらに実行させる、請求項10乃至21のうちいずれか1項のマシン読取可能記憶媒体。
- 任意長のデータバッファを処理する方法であって、
前記データバッファを複数のデータセグメントとして定義するステップであり、各データセグメントは、ゼロより大きく前記データバッファの長さより小さいセグメント長を有する、ステップと、
各データセグメントをシリアルデータ処理アルゴリズムに従ってパディングするステップと、
前記のパディングされたデータセグメントをデータレジスタに流すステップであり、前記データレジスタは複数のデータパス実行ユニットを有し、各々のパディングされたデータセグメントは、シングルデータポインタを用いて異なるデータパス実行ユニットに流される、ステップと、
各データパス実行ユニットのための結果を作成するように、前記データパス実行ユニットの各々でシリアルデータ処理アルゴリズムを実質的に並行して実行するステップと、
を含む方法。 - 前記データバッファは複数のデータワードを含み、
前記データバッファを複数のデータセグメントとして定義するステップは、前記データバッファをインタリーブされる方法で前記複数のデータセグメントに分割するステップを含み、
前記データバッファをインタリーブされる方法で前記複数のデータセグメントに分割するステップは、各データセグメントがデータワードの配列を含むように、前記データバッファ内の各データワードを異なるデータセグメントに割り当てるステップを含む、
請求項23の方法。 - 前記シリアルデータ処理アルゴリズムに関連するブロックサイズを決定し、パディングされたデータセグメントの各々の長さが前記ブロックサイズの倍数になるように前記データセグメントの各々をパディングするステップ、
をさらに含む請求項23又は請求項24の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261670472P | 2012-07-11 | 2012-07-11 | |
US61/670,472 | 2012-07-11 | ||
US13/631,763 US10203934B2 (en) | 2012-07-11 | 2012-09-28 | Parallell processing of a single data buffer |
US13/631,763 | 2012-09-28 | ||
PCT/US2013/049887 WO2014011743A1 (en) | 2012-07-11 | 2013-07-10 | Parallel processing of a single data buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015529865A true JP2015529865A (ja) | 2015-10-08 |
JP6141421B2 JP6141421B2 (ja) | 2017-06-07 |
Family
ID=49915004
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015515295A Expired - Fee Related JP6141421B2 (ja) | 2012-07-11 | 2013-07-10 | シングルデータバッファの並行処理 |
JP2015514247A Expired - Fee Related JP5981030B2 (ja) | 2012-07-11 | 2013-07-10 | 単一データバッファの並行処理 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015514247A Expired - Fee Related JP5981030B2 (ja) | 2012-07-11 | 2013-07-10 | 単一データバッファの並行処理 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10198248B2 (ja) |
EP (2) | EP2872987B1 (ja) |
JP (2) | JP6141421B2 (ja) |
KR (3) | KR20150008483A (ja) |
CN (2) | CN104364756B (ja) |
WO (2) | WO2014011746A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9501448B2 (en) | 2008-05-27 | 2016-11-22 | Stillwater Supercomputing, Inc. | Execution engine for executing single assignment programs with affine dependencies |
US10198248B2 (en) * | 2012-07-11 | 2019-02-05 | Intel Corporation | Parallel processing of a single data buffer |
JP6183374B2 (ja) * | 2012-10-31 | 2017-08-23 | 日本電気株式会社 | データ処理システム、データ処理方法およびプログラム |
US8924741B2 (en) | 2012-12-29 | 2014-12-30 | Intel Corporation | Instruction and logic to provide SIMD secure hashing round slice functionality |
US10038550B2 (en) | 2013-08-08 | 2018-07-31 | Intel Corporation | Instruction and logic to provide a secure cipher hash round functionality |
US9425953B2 (en) | 2013-10-09 | 2016-08-23 | Intel Corporation | Generating multiple secure hashes from a single data buffer |
US10503510B2 (en) | 2013-12-27 | 2019-12-10 | Intel Corporation | SM3 hash function message expansion processors, methods, systems, and instructions |
EP3108358B1 (en) * | 2014-02-20 | 2021-06-23 | Stillwater Supercomputing, Inc. | Execution engine for executing single assignment programs with affine dependencies |
US9912481B2 (en) | 2014-03-27 | 2018-03-06 | Intel Corporation | Method and apparatus for efficiently executing hash operations |
US9317719B2 (en) | 2014-09-04 | 2016-04-19 | Intel Corporation | SM3 hash algorithm acceleration processors, methods, systems, and instructions |
US9658854B2 (en) * | 2014-09-26 | 2017-05-23 | Intel Corporation | Instructions and logic to provide SIMD SM3 cryptographic hashing functionality |
CN106375243B (zh) * | 2015-07-22 | 2019-09-03 | 华为技术有限公司 | 数据处理设备和光传送网络交换机 |
US11126433B2 (en) | 2015-09-19 | 2021-09-21 | Microsoft Technology Licensing, Llc | Block-based processor core composition register |
US11016770B2 (en) * | 2015-09-19 | 2021-05-25 | Microsoft Technology Licensing, Llc | Distinct system registers for logical processors |
WO2017095435A1 (en) | 2015-12-04 | 2017-06-08 | Hewlett Packard Enterprise Development Lp | Combining hashes of data blocks |
CN114168525B (zh) * | 2017-03-14 | 2023-12-19 | 珠海市芯动力科技有限公司 | 可重构并行处理 |
GB2564878B (en) * | 2017-07-25 | 2020-02-26 | Advanced Risc Mach Ltd | Parallel processing of fetch blocks of data |
CN107888657B (zh) * | 2017-10-11 | 2020-11-06 | 上海交通大学 | 低延迟分布式存储系统 |
US10725789B2 (en) | 2017-11-22 | 2020-07-28 | Electronics And Telecommunications Research Institute | Data generation device for parallel processing |
KR102290229B1 (ko) * | 2017-11-22 | 2021-08-20 | 한국전자통신연구원 | 병렬 처리를 위한 데이터 생성 장치 |
CN108549583B (zh) * | 2018-04-17 | 2021-05-07 | 致云科技有限公司 | 大数据处理方法、装置、服务器及可读存储介质 |
CN108984470A (zh) * | 2018-06-19 | 2018-12-11 | 四川斐讯信息技术有限公司 | 一种fpga矿机算力的提升系统及方法 |
CN112148391A (zh) | 2019-06-26 | 2020-12-29 | 北京百度网讯科技有限公司 | 生成基于芯片的计算功能的方法、装置、设备和存储介质 |
CN112104449B (zh) * | 2020-08-20 | 2022-02-11 | 郑州信大捷安信息技术股份有限公司 | 一种用于哈希算法的sdk |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100106976A1 (en) * | 2008-10-23 | 2010-04-29 | Samsung Electronics Co., Ltd. | Representation and verification of data for safe computing environments and systems |
US20100165991A1 (en) * | 2008-12-30 | 2010-07-01 | Veal Bryan E | SIMD processing of network packets |
JP2011081594A (ja) * | 2009-10-07 | 2011-04-21 | Mitsubishi Electric Corp | データ処理装置及びデータ処理プログラム |
WO2014011746A1 (en) * | 2012-07-11 | 2014-01-16 | Intel Corporation | Parallel processing of a single data buffer |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6018778A (en) | 1996-05-03 | 2000-01-25 | Netcell Corporation | Disk array controller for reading/writing striped data using a single address counter for synchronously transferring data between data ports and buffer memory |
US20070294510A1 (en) | 1999-04-09 | 2007-12-20 | Dave Stuttard | Parallel data processing apparatus |
DE19957594B4 (de) | 1999-11-30 | 2004-08-26 | OCé PRINTING SYSTEMS GMBH | Verfahren zum Synchronisieren von threads eines Computerprogramms |
US6973187B2 (en) | 2000-01-31 | 2005-12-06 | Vdg, Inc. | Block encryption method and schemes for data confidentiality and integrity protection |
CA2343437A1 (en) | 2001-04-06 | 2002-10-06 | Ibm Canada Limited-Ibm Canada Limitee | Method and system for cross platform, parallel processing |
US7818356B2 (en) | 2001-10-29 | 2010-10-19 | Intel Corporation | Bitstream buffer manipulation with a SIMD merge instruction |
US8140824B2 (en) | 2002-11-21 | 2012-03-20 | International Business Machines Corporation | Secure code authentication |
US7552419B2 (en) | 2004-03-18 | 2009-06-23 | Intel Corporation | Sharing trusted hardware across multiple operational environments |
US7734674B2 (en) | 2005-08-08 | 2010-06-08 | Freescale Semiconductor, Inc. | Fast fourier transform (FFT) architecture in a multi-mode wireless processing system |
US8055970B1 (en) * | 2005-11-14 | 2011-11-08 | Raytheon Company | System and method for parallel processing of data integrity algorithms |
US20080010463A1 (en) * | 2006-07-10 | 2008-01-10 | Motorola, Inc. | Method for producing truncated message digests |
US8122247B2 (en) | 2006-10-23 | 2012-02-21 | Alcatel Lucent | Processing method for message integrity with tolerance for non-sequential arrival of message data |
KR101088549B1 (ko) | 2006-11-21 | 2011-12-05 | 알카텔-루센트 유에스에이 인코포레이티드 | 송신용 애플리케이션 패킷 처리 방법과 수신된 애플리케이션 패킷 세그먼트 처리 방법 |
CN101304473B (zh) | 2008-06-20 | 2010-09-08 | 中山大学 | 一种基于散列表的双向机顶盒会话信息维护方法 |
US8832464B2 (en) * | 2009-03-31 | 2014-09-09 | Oracle America, Inc. | Processor and method for implementing instruction support for hash algorithms |
US8996556B2 (en) | 2009-06-05 | 2015-03-31 | Microsoft Technology Licensing, Llc | Parallel processing of an ordered data stream |
US8443343B2 (en) | 2009-10-28 | 2013-05-14 | Intel Corporation | Context-sensitive slicing for dynamically parallelizing binary programs |
US8467532B2 (en) | 2010-01-04 | 2013-06-18 | Tata Consultancy Services Limited | System and method for secure transaction of data between a wireless communication device and a server |
US8842833B2 (en) | 2010-07-09 | 2014-09-23 | Tata Consultancy Services Limited | System and method for secure transaction of data between wireless communication device and server |
US8566841B2 (en) | 2010-11-10 | 2013-10-22 | International Business Machines Corporation | Processing communications events in parallel active messaging interface by awakening thread from wait state |
US8856546B2 (en) * | 2012-06-07 | 2014-10-07 | Intel Corporation | Speed up secure hash algorithm (SHA) using single instruction multiple data (SIMD) architectures |
-
2012
- 2012-09-28 US US13/631,761 patent/US10198248B2/en active Active
- 2012-09-28 US US13/631,763 patent/US10203934B2/en active Active
-
2013
- 2013-07-10 CN CN201380030617.1A patent/CN104364756B/zh active Active
- 2013-07-10 JP JP2015515295A patent/JP6141421B2/ja not_active Expired - Fee Related
- 2013-07-10 CN CN201380030628.XA patent/CN104364757B/zh active Active
- 2013-07-10 WO PCT/US2013/049890 patent/WO2014011746A1/en active Application Filing
- 2013-07-10 EP EP13816262.3A patent/EP2872987B1/en active Active
- 2013-07-10 EP EP13816809.1A patent/EP2872990B1/en active Active
- 2013-07-10 WO PCT/US2013/049887 patent/WO2014011743A1/en active Application Filing
- 2013-07-10 KR KR1020147034841A patent/KR20150008483A/ko active Application Filing
- 2013-07-10 KR KR1020167023749A patent/KR101753548B1/ko active IP Right Grant
- 2013-07-10 JP JP2015514247A patent/JP5981030B2/ja not_active Expired - Fee Related
- 2013-07-10 KR KR1020147034829A patent/KR101755541B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100106976A1 (en) * | 2008-10-23 | 2010-04-29 | Samsung Electronics Co., Ltd. | Representation and verification of data for safe computing environments and systems |
US20100165991A1 (en) * | 2008-12-30 | 2010-07-01 | Veal Bryan E | SIMD processing of network packets |
JP2011081594A (ja) * | 2009-10-07 | 2011-04-21 | Mitsubishi Electric Corp | データ処理装置及びデータ処理プログラム |
WO2014011746A1 (en) * | 2012-07-11 | 2014-01-16 | Intel Corporation | Parallel processing of a single data buffer |
Also Published As
Publication number | Publication date |
---|---|
EP2872987A4 (en) | 2016-02-24 |
US10198248B2 (en) | 2019-02-05 |
JP2015523596A (ja) | 2015-08-13 |
KR20150008185A (ko) | 2015-01-21 |
US10203934B2 (en) | 2019-02-12 |
EP2872990A4 (en) | 2016-03-02 |
CN104364756A (zh) | 2015-02-18 |
EP2872987B1 (en) | 2019-10-16 |
CN104364757A (zh) | 2015-02-18 |
JP6141421B2 (ja) | 2017-06-07 |
WO2014011743A1 (en) | 2014-01-16 |
KR20160105988A (ko) | 2016-09-08 |
EP2872987A1 (en) | 2015-05-20 |
CN104364757B (zh) | 2020-08-11 |
KR20150008483A (ko) | 2015-01-22 |
CN104364756B (zh) | 2019-05-14 |
KR101755541B1 (ko) | 2017-07-07 |
EP2872990B1 (en) | 2019-10-09 |
US20140019694A1 (en) | 2014-01-16 |
KR101753548B1 (ko) | 2017-07-03 |
US20140019693A1 (en) | 2014-01-16 |
JP5981030B2 (ja) | 2016-08-31 |
WO2014011746A1 (en) | 2014-01-16 |
EP2872990A1 (en) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6141421B2 (ja) | シングルデータバッファの並行処理 | |
US10928847B2 (en) | Apparatuses and methods for frequency scaling a message scheduler data path of a hashing accelerator | |
CN109478139B (zh) | 用于共享存储器中的访问同步的装置、方法和系统 | |
CN106575215B (zh) | 处理指令的系统、设备、方法、处理器、介质和电子设备 | |
CN107273095B (zh) | 用于对齐寄存器的系统、装置和方法 | |
KR20170097008A (ko) | 벡터 요소 세트에 대해 축소 연산을 수행하기 위한 방법 및 장치 | |
CN108228960B (zh) | 用于熔丝验证的基于Simon的散列 | |
TWI489382B (zh) | 改良的萃取指令背景之設備及方法 | |
CN106030514B (zh) | 用于执行采用传播的被屏蔽源元素存储指令的处理器及其方法 | |
KR20170104157A (ko) | 슬라이딩 윈도 인코딩 알고리즘들을 위한 명령어들 | |
TW201346744A (zh) | 遮蔽排列指令的裝置及方法 | |
WO2019005165A1 (en) | METHOD AND APPARATUS FOR VECTORIZING INDIRECT UPDATING BUCKLES | |
CN107257955B (zh) | 快速向量动态存储器冲突检测 | |
CN112148666A (zh) | 用于知识产权块的标准化接口 | |
CN117546152A (zh) | 用于加速流送数据变换操作的电路和方法 | |
CN115859315A (zh) | 用于对安全存储装置的直接外围访问的系统、装置和方法 | |
Lowden et al. | Design and performance analysis of efficient KECCAK tree hashing on GPU architectures | |
Fan et al. | Multi-core and SIMD architecture based implementation on SHA-256 of Blockchain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6141421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |