JP2015515212A - 埋込み誘電性導波路を用いるチップ間通信 - Google Patents
埋込み誘電性導波路を用いるチップ間通信 Download PDFInfo
- Publication number
- JP2015515212A JP2015515212A JP2015504723A JP2015504723A JP2015515212A JP 2015515212 A JP2015515212 A JP 2015515212A JP 2015504723 A JP2015504723 A JP 2015504723A JP 2015504723 A JP2015504723 A JP 2015504723A JP 2015515212 A JP2015515212 A JP 2015515212A
- Authority
- JP
- Japan
- Prior art keywords
- ground plane
- microstrip line
- package substrate
- circuit board
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
Abstract
或る装置が提供される。パッケージ基板(304−A)及び集積回路(IC)(302−A)を備えた回路アセンブリ(206−A1)がある。パッケージ基板は、マイクロストリップライン(208−A1)を有し、ICは、パッケージ基板に固定され、マイクロストリップラインに電気的に結合される。回路ボード(202−A)もパッケージ基板に固定される。誘電性導波路(204−A)が回路ボードに固定される。誘電性導波路は、誘電性導波路とマイクロストリップラインとの間に位置する遷移領域(314−A)内に延びる誘電性コア(310−A)を有し、マイクロストリップラインは、誘電性導波路との通信リンクを形成するように構成される。
Description
本開示は、概してチップ対チップ通信に関し、より詳細には、誘電性導波路を用いるチップ対チップ通信に関する。
最も広く利用される相互接続システム(これはほとんどの電子デバイスで用いられる)は、印刷回路基板(PCB)又はバックプレーンに組み込まれる金属トレースを用いる。このタイプのシステムでは、トレースの1つ又は複数に電気的に結合され、それによってチップ間又はチップ対チップ通信が可能になるように、集積回路(IC)がPCBに固定される。この配置の問題は、データレート又はデータ送信に関する物理的な限界に達しつつあることであり、そのため、光リンクやワイヤレスリンクといったいくつかの異なる種類の通信リンクが開発済み又は開発中である。これら開発中の技術の各々は、伝送媒体、すなわち、光リンク用の光ファイバやワイヤレスリンク用の金属導波路を用いる。
図1及び図2に移ると、ワイヤレスリンク又は光リンクを用いる相互接続システム100の例を見ることができる。この例では、伝送媒体104(これは、金属導波路又は光ファイバである)がPCB102に組み込まれている。IC106−1及び106−2が、PCB102に固定され、伝送媒体104のそれぞれの端部に近接して位置する。理論上は、次いで、トランシーバ108−1及び108−2(これらは、光リンク用の光トランシーバ及びワイヤレスリンク用の無線周波数(RF)トランシーバである)により、IC106−1と106−2の間のチップ間通信が可能となる。しかし、実際には、このチップ間通信は単純なタスクではない。例えば、システム100が光リンクを用いると仮定すると、光トランシーバ108−1及び108−2は、光軸を有する、オンダイ発光ダイオード(LED)及び/又はフォトダイオードを有し得ることになる(これは、現在のプロセス技術では難しい)。LED(送信用)は通常、特定の波長又は周波数を有するレーザダイオードであり、伝送媒体104(この例では光ファイバ)はLEDから発光される光の波長に適応するような寸法とされる。典型的には、伝送媒体104(この例では光ファイバ)は、帯域幅を改善するために単一モードファイバであり、これは、LEDから発せされる光の波長に関係する直径を有する。例えば、近赤外(すなわち、約0.7μm〜約3μmの波長)の場合、単一モード光ファイバは概して約8μm〜約10μmの直径を有する。そのため、伝送媒体104(この例では光ファイバ)の光軸とLED(又はフォトダイオード)の光軸のアライメントがずれていると(それが数ミクロンであっても)、相互接続が悪化するか、又は全く相互接続しなくなり得る。したがって、概して、精密な機械加工又は他のより斬新な微小光学構造が必要になる。金属導波路についても同様であり、すなわち、適切なアライメントには、概して、精密な機械加工が必要になる。サブミリ波用の金属導波路は損失もかなり大きく、そのため、導波路が機能する距離が実質的に制限される。
従って、改善された相互接続システムが求められている。
従来のシステムのいくつかの他の例が、下記文献に記載されている。
米国特許番号第5,754,948号
米国特許番号第7,768,457号
米国特許番号第7,379,713号
米国特許番号第7,330,702号
米国特許番号第6,967,347号
米国特許公開番号2009/0009408
一態様において、例示の実施形態が或る装置を提供する。この装置は、第1の側と第2の側と第1の接地平面とを有する回路ボードであって、第1の接地平面が回路ボードの第1の側に形成される回路ボード、及び回路ボードの第1の側に固定されるパッケージ基板を含む。パッケージ基板は、第1の接地平面に電気的に結合される第2の接地平面と、第1及び第2の接地平面に実質的に平行なマイクロストリップラインとを含む。マイクロストリップラインは、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第1の距離分離される第1の部分であって、マイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、マイクロストリップラインの第2の部分が、前記波長を有する放射を伝播させる前記インピーダンスを有するような寸法とされ、マイクロストリップラインの第2の部分が遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、マイクロストリップラインの第1の部分に電気的に結合される集積回路(IC)、及び回路ボードに固定される誘電性導波路を含む。誘電性導波路は、第1の接地平面の少なくとも一部に重なり、遷移領域内に延びる、コアを含む。
特定の実装形態では、この波長が約1mm以下であり得る。誘電性導波路はクラッディング(cladding)をさらに含み得、コアは第1の誘電率を有し得、クラッディングは第2の誘電率を有し得、第1の誘電率は第2の誘電率より大きくし得る。パッケージ基板は第1及び第2の側を有し得、マイクロストリップラインはパッケージ基板の第1の側に形成され得、ICはパッケージ基板の第1の側に固定され得、第1の接地平面はパッケージ基板の第2の側に形成され得る。1つ又は複数のはんだボールが第1及び第2の接地平面に固定され得る。インピーダンスは約50Ωとし得る。マイクロストリップラインの第1の部分は、概して、約25μmの幅を有する矩形とし得、マイクロストリップラインの第2の部分は、概して、約50μmの幅を有する矩形とし得る。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と複数の回路ボード接地平面とを有する回路ボードであって、各回路ボード接地平面が回路ボードの第1の側に形成される回路ボード、及び複数のパッケージ基板を含む。各パッケージ基板は回路ボードの第1の側に固定され、各パッケージ基板は回路ボード接地平面の少なくとも1つとコロケートされる(collocated)。各パッケージ基板は、その回路ボード接地平面に電気的に結合されるパッケージ基板接地平面と、そのパッケージ基板接地平面及びその回路ボード接地平面に実質的に平行なマイクロストリップラインとを含む。マイクロストリップラインは、そのパッケージ基板接地平面の少なくとも一部に重なり、且つ、そのパッケージ基板接地平面から第1の距離分離される第1の部分であって、マイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、その回路ボード接地平面の少なくとも一部に重なり、且つ、その回路ボード接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、マイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、マイクロストリップラインの第2の部分は遷移領域内に位置する。この装置はさらに、複数のICであって、各ICがパッケージ基板の少なくとも1つに固定され、そのマイクロストリップラインの第1の部分に電気的に結合されるIC、及び回路ボードに固定される誘電性導波路ネットワークを含む。誘電性導波路ネットワークからのコアが、各回路ボード接地平面の少なくとも一部に重なり、その遷移領域内に延びる。
本発明の一実施形態に従って、誘電性導波路ネットワークはさらに、クラッディングを有する複数の誘電性導波路を含み、コアは第1の誘電率を有し、クラッディングは第2の誘電率を有し、第1の誘電率は第2の誘電率より大きい。
特定の実施形態では、各パッケージ基板は第1及び第2の側を有し得、マイクロストリップラインはパッケージ基板の第1の側に形成され得、ICはパッケージ基板の第1の側に固定され得、パッケージ基板接地平面はパッケージ基板の第2の側に形成され得る。1つ又は複数のはんだボールが、各パッケージ基板に対して、回路ボード接地平面及びパッケージ基板接地平面に固定され得る。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と第1の接地平面と第2の接地平面とを有する回路ボードであって、第1及び第2の接地平面が回路ボードの第1の側に形成され、第1及び第2の接地平面が互いに分離される回路ボード、及び回路ボードの第1の側に固定される第1のパッケージ基板を含む。第1のパッケージ基板は、第1の接地平面に電気的に結合される第3の接地平面と、第1及び第3の接地平面に実質的に平行な第1のマイクロストリップラインとを含む。第1のマイクロストリップラインは、第3の接地平面の少なくとも一部に重なり、且つ、第3の接地平面から第1の距離分離される第1の部分であって、第1のマイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、第1のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第1のマイクロストリップラインの第2の部分は第1の遷移領域内に位置する。この装置はさらに、第1のパッケージ基板に固定され、第1のマイクロストリップラインの第1の部分に電気的に結合される第1のIC、及び回路ボードの第1の側に固定される第2のパッケージ基板を含む。第2のパッケージ基板は、第2の接地平面に電気的に結合される第4の接地平面と、第2及び第4の接地平面に実質的に平行な第2のマイクロストリップラインとを含む。第2のマイクロストリップラインは、第4の接地平面の少なくとも一部に重なり、且つ、第4の接地平面から第3の距離分離される第1の部分であって、第2のマイクロストリップラインの第1の部分が、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第4の距離分離される第2の部分とを有する。第4の距離は第3の距離より長く、第2のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第2のマイクロストリップラインの第2の部分は第2の遷移領域内に位置する。この装置はさらに、第2のパッケージ基板に固定され、且つ、第2のマイクロストリップラインの第1の部分に電気的に結合される第2のIC、及び第1及び第2の端部を備えたコアを有する誘電性導波路を含む。コアは、回路ボードに固定され、第1及び第2の接地平面の少なくとも一部に重なり、コアの第1の端部は第1の遷移領域内に延び、コアの第2の端部は第2の遷移領域内に延び、コアは第1の誘電率を有する。この装置はさらに、コアに固定されるクラッディングを有し、クラッディングは第2の誘電率を有し、第1の誘電率は第2の誘電率より大きい。
特定の実装形態では、第1及び第2のパッケージ基板の各々は第1及び第2の側を有し得、そのマイクロストリップラインがパッケージ基板の第1の側に形成され得、そのICがパッケージ基板の第1の側に固定され得、その第1の接地平面がパッケージ基板の第2の側に形成され得る。1つ又は複数のはんだボールが第1及び第3の接地平面に固定され得、1つ又は複数のはんだボールが第2及び第4の接地平面に固定され得る。第1及び第2のマイクロストリップラインの各々の第1の部分は概して矩形であり得、第1及び第2のマイクロストリップラインの各々の第2の部分は概して矩形であり得る。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と第1の接地平面とを有する回路ボード、回路ボードの第1の側に形成されるチャネルであって、第1の接地平面がチャネルの少なくとも一部の下にあるチャネル、及び回路ボードの第1の側に固定されるパッケージ基板を含む。パッケージ基板は、第1の接地平面に電気的に結合される第2の接地平面と、第1及び第2の接地平面に実質的に平行なマイクロストリップラインとを含む。マイクロストリップラインは、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第1の距離分離される第1の部分であって、マイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、マイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、マイクロストリップラインの第2の部分は遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、マイクロストリップラインの第1の部分に電気的に結合される集積回路(IC)、及び第1の接地平面の少なくとも一部に重なり、且つ、遷移領域内に延び、且つ、チャネル内で固定される誘電性コアを含む。
特定の実装形態では、この装置はクラッディングをさらに含み得、コアは第1の誘電率を有し得、クラッディングは第2の誘電率を有し得、第1の誘電率は第2の誘電率より大きくし得る。回路ボードはさらに、第1の接地平面から回路ボードの第1の側まで延びるバイアを含み得、1つ又は複数のはんだボールが第2の接地平面及びバイアに固定され得る。マイクロストリップラインの第1の部分は概して矩形であり得る。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と複数の回路ボード接地平面とを有する回路ボード、回路ボードの第1の側に形成されるチャネルネットワークであって、各回路ボード接地平面がチャネルネットワークの少なくとも一部の下にあるチャネルネットワーク、及び複数のパッケージ基板であって、各パッケージ基板が回路ボードの第1の側に固定され、各パッケージ基板が回路ボード接地平面の少なくとも1つとコロケートされるパッケージ基板を含む。各パッケージ基板は、その回路ボード接地平面に電気的に結合されるパッケージ基板接地平面と、そのパッケージ基板接地平面及びその回路ボード接地平面に実質的に平行なマイクロストリップラインとを含む。マイクロストリップラインは、そのパッケージ基板接地平面の少なくとも一部に重なり、且つ、そのパッケージ基板接地平面から第1の距離分離される第1の部分であって、マイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、その回路ボード接地平面の少なくとも一部に重なり、且つ、その回路ボード接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、マイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、マイクロストリップラインの第2の部分は遷移領域内に位置する。この装置はさらに、複数のICであって、各ICがパッケージ基板の少なくとも1つに固定され、そのマイクロストリップラインの第1の部分に電気的に結合される、複数のIC、及びチャネルネットワーク内で固定され、且つ、複数の端部を有する誘電性コアネットワークを含む。誘電性導波路ネットワークからの各端部が、回路ボード接地平面の少なくとも1つの少なくとも一部に重なり、その遷移領域内に延びる。
特定の実装形態では、誘電性導波路ネットワークはさらに、クラッディングを有する複数の誘電性導波路を含み得、コアは第1の誘電率を有し得、クラッディングは第2の誘電率を有し得、第1の誘電率は第2の誘電率より大きくし得る。回路ボードはさらに複数のバイアを含み得、各バイアは、回路ボードの第1の側と回路ボード接地平面の少なくとも1つとの間を延び、少なくとも1つのはんだボールが、少なくとも1つのバイア及び少なくとも1つのパッケージ基板接地平面に固定される。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と第1の接地平面と第2の接地平面とを有する回路ボード、回路ボードの第1の側に形成され、第1の端部及び第2の端部を有するチャネルであって、チャネルの第1の端部が第1の接地平面の少なくとも一部に重なり、チャネルの第2の端部が第2の接地平面の少なくとも一部に重なるチャネル、及び回路ボードの第1の側に固定される第1のパッケージ基板を含む。第1のパッケージ基板は、第1の接地平面に電気的に結合される第3の接地平面と、第1及び第3の接地平面に実質的に平行な第1のマイクロストリップラインとを含む。第1のマイクロストリップラインは、第3の接地平面の少なくとも一部に重なり、且つ、第3の接地平面から第1の距離分離される第1の部分であって、第1のマイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、第1のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第1のマイクロストリップラインの第2の部分は第1の遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、第1のマイクロストリップラインの第1の部分に電気的に結合される第1のIC、及び回路ボードの第1の側に固定される第2のパッケージ基板を含む。第2のパッケージ基板は、第2の接地平面に電気的に結合される第4の接地平面と、第2及び第4の接地平面に実質的に平行な第2のマイクロストリップラインとを含む。第2のマイクロストリップラインは、第4の接地平面の少なくとも一部に重なり、且つ、第4の接地平面から第3の距離分離される第1の部分であって、第2のマイクロストリップラインの第1の部分が、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第4の距離分離される第2の部分とを有する。第4の距離は第3の距離より長く、第2のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第2のマイクロストリップラインの第2の部分は第2の遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、第2のマイクロストリップラインの第1の部分に電気的に結合される第2のIC、及び第1及び第2の端部を備えた誘電性コアを含む。誘電性コアはチャネル内で固定され、誘電性コアの第1の端部が第1の接地平面の少なくとも一部に重なり、誘電性コアの第2の端部が第2の接地平面の少なくとも一部に重なり、誘電性コアの第1の端部が第1の遷移領域内に延び、誘電性コアの第2の端部が第2の遷移領域内に延び、誘電性コアが回路ボードの誘電率より大きな誘電率を有する。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と第1の接地平面と第1のマイクロストリップラインとを有する回路ボードであって、第1のマイクロストリップラインが第1の接地平面に概して平行な回路ボード、回路ボードの第1の側に形成されるチャネルであって、第1の接地平面がチャネルの少なくとも一部の下にあるチャネル、及び回路ボードの第1の側に固定されるパッケージ基板を含む。パッケージ基板は、第1の接地平面に電気的に結合される第2の設置面と、第1及び第2の接地平面に実質的に平行な第2のマイクロストリップラインとを含む。第2のマイクロストリップラインは、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第1の距離分離される第1の部分であって、第2のマイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、第2のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、マイクロストリップラインの第2の部分は遷移領域内に位置する。第2のマイクロストリップラインの第2の部分は第1のマイクロストリップラインに電気的に結合される。この装置はさらに、パッケージ基板に固定され、且つ、第2のマイクロストリップラインの第1の部分に電気的に結合される集積回路(IC)、チャネル内で固定され、且つ、遷移領域内に位置し、且つ、第1のマイクロストリップラインに電気的に結合される金属導波路、及び第1の接地平面の少なくとも一部に重なり、且つ、金属導波路内に延び、且つ、チャネル内で固定される誘電性コアを含む。
特定の実装形態では、パッケージ基板は第1及び第2の側を有し得、第2のマイクロストリップラインはパッケージ基板の第1の側に形成され得、ICはパッケージ基板の第1の側に固定され得、第1の接地平面はパッケージ基板の第2の側に形成され得、パッケージ基板はさらに、第2のマイクロストリップラインの第2の部分からパッケージ基板の第2の側まで延びるバイアを含み得、1つ又は複数のはんだボールが、バイア及び第1のマイクロストリップラインに固定され得る。バイアはさらに第1のバイアを含み得、回路ボードはさらに、第1の接地平面から回路ボードの第1の側まで延びる第2のバイアを含み得、1つ又は複数のはんだボールが、第2の接地平面及び第2のバイアに固定され得る。金属導波路はさらに、第1のマイクロストリップラインと同一平面上にあり、第1のマイクロストリップラインに電気的に結合される第1のプレート、第1のプレートと同一平面上にあり、第1のプレートに電気的に結合される第2のプレート、及び第2のプレートと第1の接地平面との間を延びる複数の導波路バイアを含み得る。
別の態様において或る装置が提供される。この装置は、第1の側と第2の側と複数の回路ボード接地平面と複数の回路ボードマイクロストリップラインとを有する回路ボード、回路ボードの第1の側に形成されるチャネルネットワークであって、各回路ボード接地平面がチャネルネットワークの少なくとも一部の下にあるチャネルネットワーク、及び複数のパッケージ基板であって、各パッケージ基板が回路ボードの第1の側に固定され、各パッケージ基板が回路ボード接地平面の少なくとも1つとコロケートされるパッケージ基板を含む。各パッケージ基板は、その回路ボード接地平面に電気的に結合されるパッケージ基板接地平面と、そのパッケージ基板接地平面及びその回路ボード接地平面に実質的に平行なパッケージ基板マイクロストリップラインとを含む。パッケージ基板マイクロストリップラインは、そのパッケージ基板接地平面の少なくとも一部に重なり、且つ、そのパッケージ基板接地平面から第1の距離分離される第1の部分であって、パッケージ基板マイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、その回路ボード接地平面の少なくとも一部に重なり、且つ、その回路ボード接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、パッケージ基板マイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、パッケージ基板マイクロストリップラインの第2の部分は遷移領域内に位置する。この装置はさらに、複数のICであって、各ICがパッケージ基板の少なくとも1つに固定され、そのマイクロストリップラインの第1の部分に電気的に結合される、複数のIC、複数の金属導波路であって、各金属導波路がチャネルネットワーク内で固定され、且つ、パッケージ基板の少なくとも1つについて遷移領域内に位置し、且つ、回路ボードマイクロストリップラインの少なくとも1つに電気的に結合される金属導波路、及びチャネルネットワーク内で固定され、且つ、複数の端部を有する誘電性コアネットワークを含む。誘電性導波路ネットワークからの各端部は、回路ボード接地平面の少なくとも1つの少なくとも一部に重なり、その金属導波路内に延びる。
特定の実装形態では、誘電性導波路ネットワークはさらに、クラッディングを有する複数の誘電性導波路を含み得、コアは第1の誘電率を有し得、クラッディングは第2の誘電率を有し得、第1の誘電率は第2の誘電率より大きくし得る。各パッケージ基板は第1及び第2の側を有し得、マイクロストリップラインはパッケージ基板の第1の側に形成され得、ICはパッケージ基板の第1の側に固定され得、パッケージ基板接地平面はパッケージ基板の第2の側に形成され得、各パッケージ基板はさらに、そのパッケージ基板マイクロストリップラインの第2の部分からパッケージ基板の第2の部分まで延びるパッケージ基板バイアを含み得、1つ又は複数のはんだボールが、パッケージ基板バイア及びその回路ボードマイクロストリップラインに固定され得る。
別の態様に従って或る装置が提供される。この装置は、第1の側と第2の側と第1の接地平面と第2の接地平面と第1のマイクロストリップラインと第2のマイクロストリップラインとを有する回路ボードであって、第1及び第2のマイクロストリップラインが回路ボードの第1の側に形成され、第1のマイクロストリップラインが第1の接地平面と同一平面上にあり第1の接地平面に概して平行であり、第2のマイクロストリップラインが第2の接地平面と同一平面上にあり第2の接地平面に概して平行である回路ボード、回路ボードの第1の側に形成され、第1の端部及び第2の端部を有するチャネルであって、チャネルの第1の端部が第1の接地平面の少なくとも一部に重なり、チャネルの第2の端部が第2の接地平面の少なくとも一部に重なるチャネル、及び回路ボードの第1の側に固定される第1のパッケージ基板を含む。第1のパッケージ基板は、第1の接地平面に電気的に結合される第3の接地平面と、第1及び第3の接地平面に実質的に平行な第3のマイクロストリップラインとを含む。第3のマイクロストリップラインは、第3の接地平面の少なくとも一部に重なり、且つ、第3の接地平面から第1の距離分離される第1の部分であって、第3のマイクロストリップラインの第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第1の接地平面の少なくとも一部に重なり、且つ、第1の接地平面から第2の距離分離される第2の部分とを有する。第2の距離は第1の距離より長く、第3のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第3のマイクロストリップラインの第2の部分は第1の遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、第3のマイクロストリップラインの第1の部分に電気的に結合される第1のIC、及び回路ボードの第1の側に固定される第2のパッケージ基板を含む。第2のパッケージ基板は、第2の接地平面に電気的に結合される第4の接地平面と、第2及び第4の接地平面に実質的に平行な第4のマイクロストリップラインとを含む。第4のマイクロストリップラインは、第4の接地平面の少なくとも一部に重なり、且つ、第4の接地平面から第3の距離分離される第1の部分であって、第4のマイクロストリップラインの第1の部分が、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされる第1の部分と、第2の接地平面の少なくとも一部に重なり、且つ、第2の接地平面から第4の距離分離される第2の部分とを有する。第4の距離は第3の距離より長く、第4のマイクロストリップラインの第2の部分は、前記波長を有する放射を伝播させるインピーダンスを有するような寸法とされ、第2のマイクロストリップラインの第2の部分は第2の遷移領域内に位置する。この装置はさらに、パッケージ基板に固定され、且つ、第4のマイクロストリップラインの第1の部分に電気的に結合される第2のIC、チャネル内で固定され、且つ、第1の遷移領域内に位置し、且つ、第1のマイクロストリップラインに電気的に結合される第1の金属導波路、チャネル内で固定され、且つ、第2の遷移領域内に位置し、且つ、第2のマイクロストリップラインに電気的に結合される第2の金属導波路、及び第1及び第2の端部を備えた誘電性コアを含む。誘電性コアはチャネル内で固定され、誘電性コアの第1の端部が第1の接地平面の少なくとも一部に重なり、誘電性コアの第2の端部が第2の接地平面の少なくとも一部に重なり、誘電性コアの第1の端部が第1の金属導波路内に延び、誘電性コアの第2の端部が第2の金属導波路内に延び、誘電性コアが、回路ボードの誘電率より大きな誘電率を有する。
特定の実装形態では、パッケージ基板は第1及び第2の側を有し得、マイクロストリップラインはパッケージ基板の第1の側に形成され得、ICはパッケージ基板の第1の側に固定され得、第1の接地平面はパッケージ基板の第2の側に形成され得る。第1のパッケージ基板はさらに、第3の基板マイクロストリップラインの第2の部分から第1のパッケージ基板の第2の側まで延びる第1のバイアを含み得、1つ又は複数のはんだボールが、第1のバイア及び第1のマイクロストリップラインに固定され得る。第2のパッケージ基板はさらに、第4の基板マイクロストリップラインの第2の部分から第2のパッケージ基板の第2の側まで延びる第2のバイアを含み得、1つ又は複数のはんだボールが、第2のバイア及び第2のマイクロストリップラインに固定され得る。第1及び第2の金属導波路の各々はさらに、そのマイクロストリップラインと同一平面上にあり、そのマイクロストリップラインに電気的に結合される第1のプレートと、第1のプレートと同一平面上にあり、第1のプレートに電気的に結合される第2のプレートと、第2のプレートとその回路ボード接地平面との間を延びる複数の導波路バイアとを含み得る。
図3〜図6に移ると、本発明に従った相互接続システム200−Aの例を見ることができる。この例示のシステム200−Aでは、回路アセンブリ206−A1と206−A2が、PCB202−Aに固定される(すなわち、接着される)誘電性導波路204−Aを介して互いに通信し得る。回路アセンブリ206−A1及び206−A2は、ボールグリッドアレイ(BGA)又ははんだボール(これらは、破線で示されている)を介してパッケージ基板304−A(これは、例えばPCBとし得る)に固定されるIC302−Aで形成され得る。次いで、パッケージ基板304−Aは、BGA又ははんだボール(すなわち、はんだボール301−A)を用いてPCB202−Aに固定され得、それによって、IC302−Aが少なくとも1つのはんだボールに電気的に結合され得る。回路アセンブリ206−1及び206−2のための付加的な機械的支持を提供するように、パッケージ基板304−AとPCB202−Aの間にアンダーフィル層303−Aを含めることもできる。パッケージ基板304−AとPCB202−Aは、例えば約0.25mm分離され得る。誘電性導波路システムの他の例が、2010年9月21日出願の同時係属中の米国特許出願、出願番号12/887,270、発明の名称「高速デジタル相互接続及び方法」、及び2010年9月21日出願の同時係属中の米国特許出願、出願番号12/887,323、発明の名称「サブミリ波通信リンクのためのチップ−誘電性導波路インターフェース」に見られ、これらは参照により本明細書に組み込まれる。
米国特許出願番号12/887,270
米国特許出願番号12/887,323
チップ間リンクを提供するために、パッケージ基板304−A及びPCB202−Aはアンテナシステムを含む。この例(これは、回路アセンブリ206−A1を示す)のアンテナシステムは、概して、マイクロストリップライン(これは、パッケージ基板304−Aと統合される導電層である)、接地平面306−A(これは、パッケージ基板304−Aと統合される導電層である)、及び接地平面308−A(これは、パッケージ基板308−Aと統合される導電層である)を含む。接地平面308−Aは、図に示すように及び例として、はんだボール301−Aを介して接地平面306−Aに結合される(これにより、接地平面306−Aと308−Aが電気的に互いに結合され得る)。この例に示すように、誘電性導波路204−Aは、回路アセンブリ206−A1及び206−A2と同じ側又は面に固定され、遷移領域314−A内に延びる。遷移領域314−Aでは、コア310−Aの一部が接地平面308−Aとマイクロストリップライン208−A1の一部との間に位置する。典型的に、マイクロストリップライン208−A1(これは、パッケージ基板304−Aを介してIC302−Aに電気的に結合される)は、サブミリ波(すなわち、約0.5mm〜約1mmの間又は約1mm未満の波長)或いはテラヘルツ放射(すなわち、約100GHz〜約1THz)を送信するような寸法とされる。この例では、マイクロストリップライン208−A1は、RF又はワイヤレス信号が誘電性導波路204−Aへ伝送され得るように遷移領域314−Aにおける境界により2つの部分を有する。マイクロストリップライン208−A1の一部(これは、IC302−Aから遷移領域314−Aまで延びるように示されている)は接地平面306−A1に概して平行であり、そのため、電場がパッケージ基板304−Aにおけるマイクロストリップライン208−A1と接地平面306−A1の間を延在し得る。マイクロストリップライン208−A1と接地平面306−A1に比較的短い距離(すなわち、約0.2mm)があるので、マイクロストリップライン208−A1のこの部分は、所望のインピーダンス(すなわち、約50Ω)が得られるように狭くし得る。遷移領域では、マイクロストリップライン208−A1とその接地平面(これは接地平面308−Aである)の間の分離がステップ状に増大している(すなわち、約0.25mm)。この増大のため、マイクロストリップライン208−A1のこの部分が広くなり、そのため整合インピーダンス(すなわち、約50Ω)が得られる。これにより、RF信号が回路アセンブリ206−A1と206−A2の間で直接伝播され得る。遷移領域314−Aにおける境界は急激であるが、ほとんどの問題(すなわち、反射)は、IC302−A内の信号処理(すなわち、事前歪み)を用いることによって補償又はフィルタされ得る。
マイクロストリップライン208−A1は他の形状もとり得る。図5に、マイクロストリップライン208−A1の例示の構成を見ることができる。この構成では、マイクロストリップライン208−A1は2つの部分209及び211を有する。図に示すように、部分209はIC302−Aに電気的に結合されるフィードラインとして機能し得、部分211は部分209の幅より広い。この広がりは、テーパによって実現され得るが、図に示すように、部分209に電気的に結合される部分211の端部は丸くされる。
効率をさらに改善するために、誘電性導波路204−A及びPCB202−Aは適切に構成され得る。典型的に及びこの例に示すように、コア310−A(これは、例えば、ポリアミド、ポリエステル、或いは、Rogers CorporationのRO3006(商標)又はRO3010(商標)で形成され得、例えば、約0.5mmの高さとし得る)は、PCB202−A(これは、例えば、Rogers CorporationのRO3003(商標)で形成され得る)に固定され得、残りのコア310−Aはクラッディング312−Aで実質的に囲まれる。クラッディング312−A及びPCB202−Aはいずれも誘電率がコア310−Aより小さく、クラッディング312−Aの誘電率はPCB202−Aと同じか又は類似とし得る。これにより、電場がコア310−A内に閉じ込められ得る。また、誘電性導波路204−Aは、アンテナシステムから発せられる放射の波長(すなわち、サブミリ波波長)に適応するような寸法とされ得る。
或いは、図7〜図12に示すように、誘電性導波路312−B、CがPCB202−B、Cと統合され得る。これらの例では、チャネルがPCB202−B、Cにおいて配路され得、誘電性導波路204−B、Cは、このチャネルにおいてPCB202−B、Cに固定され得る。図に示すように及びコア310−Aと同様に、コア310−B、Cは遷移領域314−B、C内に延びる。PCB202−B、Cは、図11の例で示すように、クラッディング312−B、Cとしても用いることができるが、或いは、クラッディング材料をチャネルに含めてもよい。また、クラッディング312−B、CのPCB202−B、Cの上を延びる部分(これは破線で示されている)は省かれ得る。チャネルに固定されるコア310−B、Cの端部は(例えば、図8に示すように)テーパ状としてもよいし、(例えば、図10に示すように)「矩形」としてもよい。テーパ状とする場合、段は例えば深さ方向に約5ミルずつ増分し得る。
図7及び図8で、アンテナシステム及び遷移領域314−Bの1つの例示の構成(システム200−B)を見ることができる。回路アセンブリ206−B1(例えば)用のアンテナシステムは、概して、マイクロストリップライン208−B1(これは、パッケージ基板304−B内に位置し、IC302−Bに電気的に結合される)及び接地平面306−B(これは、パッケージ基板304−B内に位置し、マイクロストリップライン208−B1の一部に概して平行でありマイクロストリップライン208−B1の一部から分離される)で構成される。例えば、マイクロストリップライン208−B1の一部(これは、IC302−Bから遷移領域314−Bとの境界まで延びるように示されている)と接地平面306−Bは、約0.2mm分離され得る。接地平面308−B(これは、図示するように及び例として、PCB202−B内に位置する)は、マイクロストリップライン208−B1の遷移領域314−B内の部分に平行でありマイクロストリップライン208−B1の遷移領域314−B内の部分から分離される。マイクロストリップライン208−B1との間の距離も、例えば、接地平面306−Bから約1mmの距離分離され得る。この構成を有することによって、マイクロストリップライン208−B1の幅、及びマイクロストリップライン208−B1と接地平面308−Bとの間の距離は、所望のインピーダンス(例えば、約50Ω)を提供するような寸法とし得る。典型的に、この例では、マイクロストリップライン208−B1のこれらの部分は、概して、遷移領域内の部分がより広い矩形である。例えば、これらの幅は、約50Ωの所望のインピーダンスを実現する幅を含み得る。この例に示すように、接地平面308−Bが接地平面306−Bに(すなわち、はんだボール301−Bを介して)電気的に結合され得るように、接地平面308−Bの一つの側から延びるバイア316もある。
図9及び図10では、アンテナシステム及び遷移領域314−Cのための別の例示の構成(システム200−C)を見ることができる。回路アセンブリ206−C1(例えば)用のアンテナシステムは、概して、マイクロストリップライン208−C1(これは、パッケージ基板304−C内に位置し、IC302−Bに電気的に結合される)、マイクロストリップライン320−1(これはPCB202−C内に位置する)、接地平面306−C(これは、パッケージ基板304−C内に位置し、マイクロストリップライン208−C1の一部に概して平行である)、及びバイア318(これは、パッケージ基板304−Cの一つの側とマイクロストリップライン208−C1との間を延び、マイクロストリップライン208−C1をはんだボール301−C”を介してマイクロストリップライン320−1に電気的に結合させる)で構成される。例えば、マイクロストリップライン208−C1の一部(これは、IC302−Cから遷移領域314−Cとの境界まで延びるように示されている)及び接地平面306−Cは、約0.2mm分離され得る。接地平面308−B(これは、図示するように及び例として、PCB202−B内に位置する)は、マイクロストリップライン208−C1の遷移領域314−C内の部分に平行でありマイクロストリップライン208−C1の遷移領域314−C内の部分から分離される。マイクロストリップライン208−B1との距離も、例えば、接地平面308−Bから約1mmの距離分離され得る。この構成を有することによって、マイクロストリップライン208−C1の幅、及びマイクロストリップライン208−B1と接地平面306−Cとの間の距離は、所望のインピーダンス(すなわち、約50Ω)を提供するような寸法とし得る。典型的に、この例では、マイクロストリップライン208−C1の一部(これは、IC302−Cから遷移領域314−Cまで延びるように示されている)は、所望のインピーダンス(すなわち、約50Ω)を提供するような寸法とされる幅(すなわち、約25μm)を有し、別の部分(これは、遷移領域314−Cの境界からパッケージ基板304−Cの縁まで延びるように示されている)は、マイクロストリップライン320−1(これはまた、この放射を搬送するような寸法とされる)と接地平面308−Bとの間の領域への遷移が得られるような寸法とされる。典型的に、マイクロストリップライン208−C1の、IC302−Cから遷移領域314−Cまで延びるように示されている部分は、マイクロストリップライン208−C1の、遷移領域314−Cの境界からパッケージ基板304−Cの縁まで延びるように示されている部分より概して広い。この例に示すように、接地平面308−Cが接地平面306−Cに(すなわち、はんだボール301−C’を介して)電気的に結合され得るように、接地平面308−Bの一つの側から延びるバイア316もある。
遷移領域314−Cの一部として、誘電性導波路204−Cのコア310−Cが延びる金属導波路322もあり、金属導波路322の例が図12に示されている。(システム200−Bのいずれかについて)誘電性導波路204−Cとの所望の結合を得るために、金属導波路322は、プレート402及び404、接地平面308−C、及びバイア408で形成され得る。この例に示すように、プレート404(これは、例えば、銅で形成され得、マイクロストリップライン320−1に電気的に結合される)は、狭い部分及びテーパ状の部分を含み、プレート406(これは、例えば、銅で形成され得る)に概して平行である。プレート404の狭い部分の幅は、所望のインピーダンスが実現されるように(すなわち、システム200−Cのアンテナシステムからのインピーダンスと整合するように)選択される。また、プレート402は、プレート404と概して同一平面上にあり得、プレート404に電気的に結合され得る。さらに、バイア408は、この例では、プレート402及び404と接地平面308−Cが互いに電気的に結合されるように、プレート402と接地平面308−Cの間を延びるように示されている。また、バイア408は、誘電性導波路204−Cが金属導波路322内に延在し得るように離間されている。また、誘電性導波路204−Cの端部の形状は、遷移領域314−Cの特性に影響を及ぼすことがあり、この例では、誘電性導波路(これは金属導波路322内に延びる)の端部はテーパ状である。ただし、他の形状も可能である。
本発明の特許請求の範囲内で、多くの改変を行うことができ、多くの他の実施形態が可能であることが当業者には理解されよう。
Claims (20)
- 装置であって、
第1の側と、第2の側と、第1の接地平面とを有する回路ボード、
前記回路ボードの前記第1の側に形成されるチャネルであって、前記第1の接地平面が前記チャネルの少なくとも一部の下にある、前記チャネル、及び
前記回路ボードの前記第1の側に固定されるパッケージ基板であって、
前記パッケージ基板が、
前記第1の接地平面に電気的に結合される第2の接地平面と、
前記第1及び第2の接地平面に実質的に平行なマイクロストリップラインと、
を含み、
前記マイクロストリップラインが、
前記第2の接地平面の少なくとも一部に重なり、且つ、前記第2の接地平面から第1の距離分離される第1の部分であって、前記マイクロストリップラインの前記第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる、前記第1の部分と、
前記第1の接地平面の少なくとも一部に重なり、且つ、前記第1の接地平面から第2の距離分離される第2の部分であって、前記第2の距離が前記第1の距離より長く、前記マイクロストリップラインの前記第2の部分が、前記波長を有する前記放射を伝播させる前記インピーダンスを有するような寸法とされ、前記マイクロストリップラインの前記第2の部分が遷移領域内に位置する、前記第2の部分と、
を有する、前記パッケージ基板、
前記パッケージ基板に固定され、且つ、前記マイクロストリップラインの前記第1の部分に電気的に結合される集積回路(IC)、及び
前記第1の接地平面の少なくとも一部に重なり、前記遷移領域内に延び、且つ、前記チャネル内で固定される誘電性コア、
を含む、装置。 - 請求項1に記載の装置であって、前記波長が約1mm以下である、装置。
- 請求項2に記載の装置であって、前記装置がクラッディングをさらに含み、前記誘電性コアが第1の誘電率を有し、前記クラッディングが第2の誘電率を有し、前記第1の誘電率が前記第2の誘電率より大きい、装置。
- 請求項2に記載の装置であって、前記パッケージ基板が第1及び第2の側を有し、前記マイクロストリップラインが前記パッケージ基板の前記第1の側に形成され、前記ICが前記パッケージ基板の前記第1の側に固定され、前記第1の接地平面が前記パッケージ基板の前記第2の側に形成される、装置。
- 請求項4に記載の装置あって、前記回路ボードがさらに、前記第1の接地平面から前記回路ボードの前記第1の側まで延びるバイアを含み、少なくとも1つのはんだボールが前記第2の接地平面及び前記バイアに固定される、装置。
- 請求項5に記載の装置であって、前記インピーダンスが約50Ωである、装置。
- 請求項6に記載の装置であって、前記マイクロストリップラインの前記第1の部分が概して矩形である、装置。
- 装置であって、
第1の側と、第2の側と、複数の回路ボード接地平面とを有する回路ボード、
前記回路ボードの前記第1の側に形成されるチャネルネットワークであって、各回路ボード接地平面が前記チャネルネットワークの少なくとも一部の下にある、前記チャネルネットワーク、
複数のパッケージ基板であって、各パッケージ基板が前記回路ボードの前記第1の側に固定され、各パッケージ基板が前記回路ボード接地平面の少なくとも1つとコロケートされる(collocated)、前記パッケージ基板であって、
各パッケージ基板が、
その回路ボード接地平面に電気的に結合されるパッケージ基板接地平面と、
そのパッケージ基板接地平面及びその回路ボード接地平面に実質的に平行なマイクロストリップラインと、
を含み、
前記前記マイクロストリップラインが、
そのパッケージ基板接地平面の少なくとも一部に重なり、且つ、そのパッケージ基板接地平面から第1の距離分離される第1の部分であって、前記マイクロストリップラインの前記第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる、前記第1の部分と、
その回路ボード接地平面の少なくとも一部に重なり、且つ、その回路ボード接地平面から第2の距離分離される第2の部分であって、前記第2の距離が前記第1の距離より長く、前記マイクロストリップラインの前記第2の部分が、前記波長を有する前記放射を伝播させる前記インピーダンスを有するような寸法とされ、前記マイクロストリップラインの前記第2の部分が遷移領域内に位置する、前記第2の部分と、
を有する、前記パッケージ基板、
複数のICであって、各ICが前記パッケージ基板の少なくとも1つに固定され、そのマイクロストリップラインの前記第1の部分に電気的に結合される、前記複数のIC、及び
前記チャネルネットワーク内で固定され、且つ、複数の端部を有する誘電性コアネットワークであって、誘電性導波路ネットワークからの各端部が、前記回路ボード接地平面の少なくとも1つの少なくとも一部に重なり、その遷移領域内に延びる、前記誘電性コアネットワーク、
を含む、装置。 - 請求項8に記載の装置であって、前記波長が約1mm以下である、装置。
- 請求項9に記載の装置であって、前記誘電性導波路ネットワークがさらに、クラッディングを有する複数の誘電性導波路を含み、前記コアが第1の誘電率を有し、前記クラッディングが第2の誘電率を有し、前記第1の誘電率が前記第2の誘電率より大きい、装置。
- 請求項9に記載の装置であって、各パッケージ基板が第1及び第2の側を有し、前記マイクロストリップラインが前記パッケージ基板の前記第1の側に形成され、前記ICが前記パッケージ基板の前記第1の側に固定され、前記パッケージ基板接地平面が前記パッケージ基板の前記第2の側に形成される、装置。
- 請求項11に記載の装置であって、前記回路ボードがさらに複数のバイアを含み、各バイアが、前記回路ボードの前記第1の側と前記回路ボード接地平面の少なくとも1つとの間を延び、少なくとも1つのはんだボールが、少なくとも1つのバイア及び少なくとも1つのパッケージ基板接地平面に固定される、装置。
- 請求項12に記載の装置であって、前記インピーダンスが約50Ωである、装置。
- 請求項13に記載の装置であって、前記マイクロストリップラインの前記第1の部分が概して矩形である、装置。
- 装置であって、
第1の側と、第2の側と、第1の接地平面と、第2の接地平面とを有する回路ボード、
前記回路ボードの前記第1の側に形成され、第1の端部及び第2の端部を有するチャネルであって、前記チャネルの前記第1の端部が前記第1の接地平面の少なくとも一部に重なり、前記チャネルの前記第2の端部が前記第2の接地平面の少なくとも一部に重なる、前記チャネル、及び
前記回路ボードの前記第1の側に固定される第1のパッケージ基板であって、
前記第1のパッケージ基板が、
前記第1の接地平面に電気的に結合される第3の接地平面と、
前記第1及び第3の接地平面に実質的に平行な第1のマイクロストリップラインと、
を含み、
前記第1のマイクロストリップラインが、
前記第3の接地平面の少なくとも一部に重なり、且つ、前記第3の接地平面から第1の距離分離される第1の部分であって、前記第1のマイクロストリップラインの前記第1の部分が、或る波長を有する放射を伝播させるインピーダンスを有するような寸法とされる、前記第1の部分と、
前記第1の接地平面の少なくとも一部に重なり、且つ、前記第1の接地平面から第2の距離分離される第2の部分であって、前記第2の距離が前記第1の距離より長く、前記第1のマイクロストリップラインの前記第2の部分が、前記波長を有する前記放射を伝播させる前記インピーダンスを有するような寸法とされ、前記第1のマイクロストリップラインの前記第2の部分が第1の遷移領域内に位置する、前記第2の部分と、
を有する、前記第1のパッケージ基板、
前記第1のパッケージ基板に固定され、且つ、前記第1のマイクロストリップラインの前記第1の部分に電気的に結合される第1のIC、
前記回路ボードの前記第1の側に固定される第2のパッケージ基板であって、
前記第2のパッケージ基板が、
前記第2の接地平面に電気的に結合される第4の接地平面と、
前記第2及び第4の接地平面に実質的に平行な第2のマイクロストリップラインと、
を含み、
前記第2のマイクロストリップラインが、
前記第4の接地平面の少なくとも一部に重なり、且つ、前記第4の接地平面から第3の距離分離される第1の部分であって、前記第2のマイクロストリップラインの前記第1の部分が、前記波長を有する前記放射を伝播させる前記インピーダンスを有するような寸法とされる、前記第1の部分と、
前記第2の接地平面の少なくとも一部に重なり、且つ、前記第2の接地平面から第4の距離分離される第2の部分であって、前記第4の距離が前記第3の距離より長く、前記第2のマイクロストリップラインの前記第2の部分が、前記波長を有する前記放射を伝播させる前記インピーダンスを有するような寸法とされ、前記第2のマイクロストリップラインの前記第2の部分が第2の遷移領域内に位置する、前記第2のパッケージ基板、
前記第2のパッケージ基板に固定され、前記第2のマイクロストリップラインの前記第1の部分に電気的に結合される第2のIC、及び
第1及び第2の端部を備えた誘電性コアであって、前記誘電性コアが前記チャネル内で固定され、前記誘電性コアの前記第1の端部が前記第1の接地平面の少なくとも一部に重なり、前記誘電性コアの前記第2の端部が前記第2の接地平面の少なくとも一部に重なり、前記誘電性コアの前記第1の端部が前記第1の遷移領域内に延び、前記誘電性コアの前記第2の端部が前記第2の遷移領域内に延び、前記誘電性コアが前記回路ボードの誘電率より大きな誘電率を有する、前記誘電性コア、
を含む、装置。 - 請求項15に記載の装置であって、前記波長が約1mm以下である、装置。
- 請求項16に記載の装置であって、前記第1及び第2のパッケージ基板の各々が第1及び第2の側を有し、そのマイクロストリップラインが前記パッケージ基板の前記第1の側に形成され、そのICが前記パッケージ基板の前記第1の側に固定され、その第1の接地平面が前記パッケージ基板の前記第2の側に形成される、装置。
- 請求項17に記載の装置であって、少なくとも1つのはんだボールが前記第1及び第3の接地平面に固定され、少なくとも1つのはんだボールが前記第2及び第4の接地平面に固定される、装置。
- 請求項18に記載の装置であって、前記インピーダンスが約50Ωである、装置。
- 請求項19に記載の装置であって、前記第1及び第2のマイクロストリップラインの各々の前記第1の部分が概して矩形である、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/439,621 US20130265733A1 (en) | 2012-04-04 | 2012-04-04 | Interchip communication using an embedded dielectric waveguide |
US13/439,621 | 2012-04-04 | ||
PCT/US2013/035281 WO2013152196A1 (en) | 2012-04-04 | 2013-04-04 | Interchip communication using an embeddded dielectric waveguide |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015515212A true JP2015515212A (ja) | 2015-05-21 |
Family
ID=49292153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015504723A Pending JP2015515212A (ja) | 2012-04-04 | 2013-04-04 | 埋込み誘電性導波路を用いるチップ間通信 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130265733A1 (ja) |
JP (1) | JP2015515212A (ja) |
CN (1) | CN104204878B (ja) |
WO (1) | WO2013152196A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130265734A1 (en) * | 2012-04-04 | 2013-10-10 | Texas Instruments Incorporated | Interchip communication using embedded dielectric and metal waveguides |
US9405064B2 (en) | 2012-04-04 | 2016-08-02 | Texas Instruments Incorporated | Microstrip line of different widths, ground planes of different distances |
JP6176869B2 (ja) * | 2013-03-08 | 2017-08-09 | ノースロップ グルマン システムズ コーポレーションNorthrop Grumman Systems Corporation | 導波路および半導体パッケージング |
US9666559B2 (en) | 2014-09-05 | 2017-05-30 | Invensas Corporation | Multichip modules and methods of fabrication |
US11069734B2 (en) | 2014-12-11 | 2021-07-20 | Invensas Corporation | Image sensor device |
US9537199B2 (en) | 2015-03-19 | 2017-01-03 | International Business Machines Corporation | Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
JP6643714B2 (ja) * | 2016-03-10 | 2020-02-12 | 富士通株式会社 | 電子装置及び電子機器 |
US10446487B2 (en) | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
KR101963936B1 (ko) * | 2016-11-08 | 2019-07-31 | 한국과학기술원 | 전자파 신호 송수신 안테나 및 em-터널이 내장된 구조를 갖는 인쇄회로기판 및 그 제작 방법 |
WO2018126052A1 (en) | 2016-12-29 | 2018-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures with integrated passive component |
US10276909B2 (en) * | 2016-12-30 | 2019-04-30 | Invensas Bonding Technologies, Inc. | Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein |
US10629577B2 (en) | 2017-03-16 | 2020-04-21 | Invensas Corporation | Direct-bonded LED arrays and applications |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10217720B2 (en) | 2017-06-15 | 2019-02-26 | Invensas Corporation | Multi-chip modules formed using wafer-level processing of a reconstitute wafer |
US10680308B2 (en) * | 2017-12-07 | 2020-06-09 | At&T Intellectual Property I, L.P. | Methods and apparatus for bidirectional exchange of electromagnetic waves |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11462419B2 (en) | 2018-07-06 | 2022-10-04 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US10964992B2 (en) * | 2018-11-09 | 2021-03-30 | Intel Corporation | Electromagnetic wave launcher including an electromagnetic waveguide, wherein a millimeter wave signal and a lower frequency signal are respectively launched at different portions of the waveguide |
DE102019104982A1 (de) * | 2019-02-27 | 2020-08-27 | Technische Universität Darmstadt | Photonische Integrierte Schaltung |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US20200296823A1 (en) * | 2019-03-15 | 2020-09-17 | Intel Corporation | Multi-package on-board waveguide interconnects |
US11715693B2 (en) * | 2019-03-15 | 2023-08-01 | Intel Corporation | Dielectric waveguide channel for interconnecting dies in a semiconductor package usable in a computing device and method of manufacture |
DE102019115307A1 (de) * | 2019-06-06 | 2020-12-10 | Infineon Technologies Ag | Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen |
US11664568B2 (en) * | 2019-06-11 | 2023-05-30 | Intel Corporation | Waveguides including at least one ridge associated with at least one dielectric core and the waveguides are surrounded by a conductive shell |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11901270B2 (en) * | 2020-09-02 | 2024-02-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11936091B2 (en) * | 2020-12-11 | 2024-03-19 | Rtx Corporation | Waveguide apparatus including channel segments having surfaces that are angularly joined at a junction or a corner |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3932823A (en) * | 1975-04-23 | 1976-01-13 | The United States Of America As Represented By The Secretary Of The Navy | Microstrip to waveguide adapter |
US6028348A (en) * | 1993-11-30 | 2000-02-22 | Texas Instruments Incorporated | Low thermal impedance integrated circuit |
JPH09289404A (ja) * | 1996-04-24 | 1997-11-04 | Honda Motor Co Ltd | リボンとボンディングワイヤとマイクロ波回路用パッケージ |
US6175287B1 (en) * | 1997-05-28 | 2001-01-16 | Raytheon Company | Direct backside interconnect for multiple chip assemblies |
JP3998996B2 (ja) * | 2002-03-01 | 2007-10-31 | 凌和電子株式会社 | 高周波伝送線路接続システムおよびその方法 |
JP2004153367A (ja) * | 2002-10-29 | 2004-05-27 | Tdk Corp | 高周波モジュール、ならびにモード変換構造および方法 |
JP5017765B2 (ja) * | 2004-03-30 | 2012-09-05 | 日本電気株式会社 | 光変調器とその製造方法並びに変調光学系とこれを用いた光インターコネクト装置並びに光通信装置 |
JP4897451B2 (ja) * | 2006-12-04 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7911066B2 (en) * | 2007-08-29 | 2011-03-22 | Agilent Technologies, Inc. | Through-chip via interconnects for stacked integrated circuit structures |
WO2010013819A1 (ja) * | 2008-07-31 | 2010-02-04 | 京セラ株式会社 | 整合回路、配線基板、整合回路を備える送信器、受信器、送受信器およびレーダ装置 |
US9070703B2 (en) * | 2010-09-21 | 2015-06-30 | Texas Instruments Incorporated | High speed digital interconnect and method |
US9405064B2 (en) * | 2012-04-04 | 2016-08-02 | Texas Instruments Incorporated | Microstrip line of different widths, ground planes of different distances |
US20130265734A1 (en) * | 2012-04-04 | 2013-10-10 | Texas Instruments Incorporated | Interchip communication using embedded dielectric and metal waveguides |
-
2012
- 2012-04-04 US US13/439,621 patent/US20130265733A1/en not_active Abandoned
-
2013
- 2013-04-04 WO PCT/US2013/035281 patent/WO2013152196A1/en active Application Filing
- 2013-04-04 CN CN201380018539.3A patent/CN104204878B/zh active Active
- 2013-04-04 JP JP2015504723A patent/JP2015515212A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN104204878A (zh) | 2014-12-10 |
US20130265733A1 (en) | 2013-10-10 |
CN104204878B (zh) | 2018-10-02 |
WO2013152196A1 (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6427626B2 (ja) | 誘電性導波路を用いたチップ間通信 | |
JP2015515212A (ja) | 埋込み誘電性導波路を用いるチップ間通信 | |
JP2015515213A (ja) | 埋込誘電体及び金属導波路を用いるチップ間通信 | |
JP5580994B2 (ja) | 光モジュール | |
US10129983B2 (en) | Optical module and flexible printed circuit board | |
JP5247880B2 (ja) | 光電気配線基板および光モジュール | |
JP2015172683A (ja) | 光モジュール | |
CN111308620B (zh) | 一种光模块 | |
US10622695B2 (en) | Multi-width waveguide including first and second waveguide regions of differing widths and heights for providing impedance matching to an integrated circuit | |
JP2007207803A (ja) | 光送信モジュール | |
JP5277874B2 (ja) | 光電気混載基板および電子機器 | |
US8861917B2 (en) | Opto-electric circuit board including metal-slotted optical waveguide and opto-electric simultaneous communication system | |
WO2023175746A1 (ja) | 光モジュール | |
KR102230313B1 (ko) | 도파관 및 보드를 연결하는 커넥터 | |
Kim et al. | 12-Channel optical transmitter on an organic substrate for optical interconnections |