JP2015508194A - ユニバーサルシリアルバス（ｕｓｂ）インタフェースを介してｍ−ｐｈｙ通信プロトコルを動作すること及び関連する装置、システム並びに方法 - Google Patents

Abstract

ＵＳＢインタフェースおよび関連する装置、システムおよび方法を用いてＭ−ＰＨＹ通信プロトコルを動作させることが開示される。一実施形態において、電子装置は、Ｍ−ＰＨＹプロトコルを用いて動作するように構成される。この装置は、Ｍ−ＰＨＹプロトコルに合致する複数のデータパスをもつ通信インタフェースと、複数のピンをもつＵＳＢコネクタとを備える。複数のピンは、通信インタフェースのＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンを備える。複数のピンは、通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に合致する第１の送信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンとを備える。【選択図】 図１Ａ

Description

本開示の技術は概して、電子装置間の通信に用いられる通信インタフェースに関する。

電子装置は広範囲のアプリケーションおよび使用を支持する社会において急増した。装置の数と種類が拡大するにつれて電子装置が互いに通信する必要性が増大する。この必要性に応えるべく、種々のプロトコルが提案されて採用された。多くの場合において、プロトコルは信号レベル、関連するデータ表示そして電子装置間で通信するタイミングを規定する。このようなプロトコルの例は、ＩＥＥＥ８０２．１１標準およびＢＬＵＥＴＯＯＴＨ（登録商標）などの無線通信を含む。無線信号プロトコルはまた、周波数と電力レベルを規定する。これらのプロトコルの他の例は、有線（wire-based）に関するものである。プロトコルが有線に関する場合、装置間の通信を実現するために標準化された物理的コネクタが必要となる。例えば、ＲＪ−１１、ＲＪ−１４，ＲＪ−４５およびＲＪ−４９などの種々の物理的コネクタが種々の目的およびプロトコルのために継続的に使用されている。

モバイルプラットフォーム装置の爆発的発展およびこれらの装置の各々における機能の増大によって、周辺装置間のデータレートは急激な成長を遂げた。この点に関して、ＭＩＰＩ（登録商標）同盟は、１０ｋｂｐｓから５．８Ｇｂｐｓのデータレートを規定するＭ−ＰＨＹ物理層標準を提案した。Ｍ−ＰＨＹ標準は、カメラ、ディスプレイ、などのモバイルアプリケーションに最適である。しかしながら、Ｍ−ＰＨＹプロトコルは高い帯域幅の能力をもつ直列のインタフェース技術を提供するが、Ｍ−ＰＨＹプロトコルは、Ｍ−ＰＨＹプロトコルに準拠する信号を搬送する物理的コネクタのタイプについては未定義である。すなわち、Ｍ−ＰＨＹプロトコルに準拠する装置のために使用される物理的コネクタの実装上の詳細およびタイプは、当該標準に準拠しながらも、電子装置によって異なっている。そのような相違は、両装置がＭ−ＰＨＹプロトコル準拠でありながら、電子装置同士が互いに接続できない状況を作り出してしまう。

詳細な説明において開示された実施形態は、ユニバーサルシリアルバス（ＵＳＢ）インタフェースを介してＭ−ＰＨＹ通信プロトコルを用いて動作すること及び関連する装置、システム並びに方法を含む。特に、本開示の実施形態は、ＵＳＢコネクタを持つ２つのＭ−ＰＨＹプロトコル準拠の装置を通信可能とするために、Ｍ−ＰＨＹプロトコルに準拠した信号を取り出し、それをＵＳＢ準拠のコネクタを介して先導する。この点において、例示的実施形態において、電子装置は、Ｍ−ＰＨＹプロトコルを用いて動作するように構成される。電子装置は、Ｍ−ＰＨＹプロトコルに合致する複数のデータパスをもつ通信インタフェースと、複数のピンをもつＵＳＢコネクタと、を備える。前記ＵＳＢコネクタの複数のピンは、前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンとを備える。前記複数のピンはまた、前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンとを備える。

他の実施形態において、電子装置は、Ｍ−ＰＨＹプロトコルを用いて動作するように構成される。電子装置は、前記電子装置を他の装置に連結するインタフェース手段を備え、当該インタフェース手段は、前記Ｍ−ＰＨＹプロトコルに合致した複数のデータパスをもつ。電子装置はまた、前記インタフェース手段を他の装置に接続するためのＵＳＢ手段を備え、当該ＵＳＢ接続手段は、複数のピンを備える。ＵＳＢ接続手段の複数のピンは、前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンとを備える。ＵＳＢ接続手段の複数のピンはまた、前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンと、を備える。

他の実施形態において、Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置を第２の電子装置に接続する方法が提供される。当該方法は、Ｍ−ＰＨＹプロトコルに合致する複数のデータパスを提供するとともに、複数のピンをもつＵＳＢコネクタを提供することを備える。当該方法は、第１の受信ピンをＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続することと、第２の受信ピンをＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続することを備える。当該方法は、第１の送信ピンを前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続するとともに、第２の送信ピンを前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続することを備える。

図１Ａは、ホストと他の装置間の例示的な従来の直接結合ユニバーサルシリアルバス（ＵＳＢ）接続のブロック図である。 図１Ｂは、ホストと他の装置間の例示的な従来のケーブル結合ＵＳＢ接続のブロック図である。 図１Ｃは、従来のＵＳＢコネクタの斜視図である。 図２は、Ｍ−ＰＨＹプロトコルのためのＭ−ＰＨＹデータパスへのＵＳＢコネクタのＵＳＢピンの例示的マッピングを示すテーブルである。 図３は、Ｍ−ＰＨＹプロトコル準拠の電子装置の接続のための従来のＭ−ＰＨＹ信号パスレイアウトの例示的実施例のブロック図である。 図４は、ＵＳＢコネクタのＵＳＢピンをＭ−ＰＨＹプロトコルデータパスへマッピングするための例示的プロセスを示すフローチャートである。 図５は、Ｍ−ＰＨＹプロトコル信号へのＵＳＢコネクタのＵＳＢピンのマッピングの特別な構成の例示的実施例を示す。 図６は、Ｍ−ＰＨＹプロトコル信号へのＵＳＢコネクタのＵＳＢピンのマッピングの特別な構成の例示的実施例を示す。 図７は、Ｍ−ＰＨＹプロトコル信号へのＵＳＢコネクタのＵＳＢピンのマッピングの特別な構成の他の実施例を示す。 図８は、Ｍ−ＰＨＹプロトコルデータパスへマッピングされたＵＳＢピンをもつＵＳＢコネクタを含むことができる例示的プロセッサ主体のシステムのブロック図である。

以下に図面の図を参照して、本開示のいくつかの例示的な実施形態を説明する。“例示的”という文言は、“一例、例証、実例として提供される”ことを意味するものとして用いられる。ここで“例示的”として説明される実施形態は、他の実施形態と比較して好ましいあるいは有利であると解釈されるべきではない。

詳細な説明において開示される実施形態は、ユニバーサルシリアルバス（ＵＳＢ）インタフェースを介してＭ−ＰＨＹ通信プロトコルを動作すること、および関連する装置、システム及び方法を含む。特に、本開示の実施形態は、ＵＳＢコネクタをもつ２つのＭ−ＰＨＹプロトコル準拠の装置の通信を可能にすべく、Ｍ−ＰＨＹプロトコル準拠の信号を取り込んでそれをＵＳＢ準拠のコネクタに通過させる。この点に関して例示的実施形態において、電子装置はＭ−ＰＨＹプロトコルを用いて動作するように構成される。電子装置は、Ｍ−ＰＨＹプロトコルに合致する複数のデータパスをもつ通信インタフェースと複数のピンをもつＵＳＢコネクタを備える。ＵＳＢコネクタの複数のピンは、通信インタフェースのＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に結合された第１の受信ピンと、通信インタフェースのＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に結合された第２の受信ピンとを備える。複数のピンはまた、通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に結合された第１の送信ピンと、通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に結合された第２の送信ピンとを備える。

ＭＩＰＩ（登録商標）連合は、装置が互いにどのようにして通信するかを詳述した物理層プロトコルである、Ｍ−ＰＨＹプロトコルを提案した。しかしながら、ＭＩＰＩ（登録商標）連合は今日まで、Ｍ−ＰＨＹプロトコル標準に準拠する特定のコネクタタイプにまでは定義あるいは強制しておらず、物理的コネクタの設計をこの分野において製品を展開するエンティティに委ねている。そのような物理的コネクタを既存のコネクタタイプを参照することなしに設計することは可能であるが、既存のコネクタは、ＭＩＰＩ（登録商標）連合Ｍ−ＰＨＹプロトコル標準、すなわち、ＵＳＢプロトコル準拠の装置のために現在用いられているＵＳＢコネクタ、の要件を満たすように適合化される。限定されない例として、ＭＩＰＩ（登録商標）連合Ｍ−ＰＨＹプロトコル標準に用いるのに適したＵＳＢコネクタは、ＵＳＢ３．０コネクタである。

ＵＳＢは１９９０代中ごろに導入された工業標準である。引き続いてＵＳＢ３．０が２００８年に導入された。従来のＵＳＢ３．０標準およびコネクタについてのさらなる情報は、www.usb.org/developers/docs/において見出すことができ、特に、当該ウエブサイトにおいて、ユニバーサルシリアルバス改訂３．０仕様が公表された。その内容の全体はここに参照によって組み込まれている。ＵＳＢコネクタをＭ−ＰＨＹプロトコルに適合化する実施形態を議論する前に、まず図１Ａ−１Ｃを参照してＵＳＢコネクタが議論される。

図１Ａは、従来のＵＳＢ接続部１０の例示的ブロック図である。この例示的実施形態において、ＵＳＢ接続部１０はＵＳＢ３．０準拠であり、ホスト１２と装置１４とを含む。装置１４は、接続されたコネクタ１６を介してホスト１２に直接差し込まれている。ホスト１２は、増幅器１８を有するトランスミッタと、フィルタリングキャパシタ２０と、増幅器２２を有するレシーバとを含む。同様にして、装置１４は増幅器２４を有するレシーバと、増幅器２６を有するトランスミッタと、フィルタリングキャパシタ２８とを有する。公表されたＵＳＢプロトコルによれば、ホストトランスミッタはＴＸＰ及びＴＸＮ信号を装置１４に送信し、装置１４は到来する信号をそれぞれＲＸＰおよびＲＸＮ信号として取り扱う。どうようにして、装置トランスミッタは、ＴＸＰおよびＴＸＮ信号をホスト１２に送信し、ホスト１２は到来する信号をそれぞれＲＸＰおよびＲＸＮ信号として取り扱う。この構成の限定されない例として、コンピュータ（ホスト１２）のＵＳＢポート内に挿入されたＦＬＡＳＨメモリスティック（装置１４）が挙げられる。

図１Ｂは、図１ＡのＵＳＢ接続部１０と類似のＵＳＢ接続部１０Ａを示す。しかしながら、接続されたコネクタ１６の代わりに、ホスト１２はコネクタ１６Ａを含み、装置１４はコネクタ１６Ｂを含み、それらの間にケーブル３０が延在する。この構成の限定されない例として、ＵＳＢケーブル（ケーブル３０）を介してコンピュータ（ホスト１２）内に差し込まれているカメラ(装置１４)が挙げられる。

図１Ｃは、ＵＳＢ３．０に準拠する従来の例示的コネクタ３２の斜視図である。図示のように、コネクタ３２はＵＳＢ３．０標準Ａに合致するが、スタンダードＢ、マイクロＡ、マイクロＢは多くの点において類似している。特に、コネクタ３２は、１０個の伝導性素子を含む。外部グランドシェル（outer grounding shell）３４は、第１の伝導性素子であり、９個のピン３６Ａ−３６Ｉ（略してピン３６）は１０個の伝導性素子の残りを構成する。ＵＳＢ３．０標準によって規定されているように、外部グランドシェル３４およびピン３６Ａ−３６Ｉの名前と使用とは、以下のテーブルＩに要約されている。さらに、現在の開示における参照番号（reference number）は、以下のテーブルＩに含まれている。

（少なくとも標準Ａにおいて）外部グランドシェル３４およびピン３６Ａ−３６Ｉの構成は、特に、外部グランドシェル３４およびピン３６Ａ−３６Ｉに関連する物理的形状は、コネクタ３２が挿入されたときに特別な接続順序（mating sequence）を引き起こす。すなわち、コネクタ３２がめすのアウトレット（差し込み口）に挿入されたときに、外部グランドシェル３４は、ピン３６Ａ−３６Ｉに対して外部となり、ピン３６Ａ−３６Ｉのいずれよりもさらに延在し、めすのアウトレットにおける同等物と第１の電気的接続を形成する。次に、それらはどの他のピン３６よりもさらに延在するので、ピン３６Ａ−３６Ｄは電気的接続を形成する。次に、ピン３６Ｂおよび３６Ｃは電気的接続の第３ラウンド（round）を形成し、３６Ｅ−３６Ｉは電気的接続の最後のラウンドを形成する。この順序は、テーブルＩにおける“接続順序”に要約されている。本開示は、以下に詳細に示されるようにこの接続順序の使用を可能にする。

ＵＳＢ標準は誕生から数年経過しているので、業界は標準化されたコネクタ３２（図１Ｃに示される）を開発する時間があった。確立されたフォームファクタ（form factor）によれば、数多くの製造業者が、ＵＳＢ３．０準拠のコネクタを製造することができる。同様にして、ストレスおよびベンド耐性および他の疲労関連の耐性などはそのようなコネクタを使用している人々によって十分に理解されている。

本開示は業界がＵＳＢ３．０コネクタ３２の取り扱いに熟知していることを利用するものであり、Ｍ−ＰＨＹプロトコル準拠の装置と共に使用するためのコネクタ３２の提案を目的とする。特に、Ｍ−ＰＨＹプロトコル準拠の装置における既存のＵＳＢ３．０コネクタ３２の使用は、業界がＵＳＢ３．０に関して持っているすべての専門知識と熟知が、Ｍ−ＰＨＹプロトコル準拠の装置とそれの使用を直ちに受け入れ可能にするのを加速化する。良く開発された生産拠点は、Ｍ−ＰＨＹプロトコル準拠の装置内への組み込みのためにコネクタの固定の容易化を可能にする。すなわち、Ｍ−ＰＨＹプロトコル準拠の装置内への迅速な組み込みのためにコネクタの受理可能な製造業者を確保するのにほとんど時間的な遅れは存在せず、既存の製造業者間の競争は個々のコネクタのコストが理にかなっていることを意味する。

図２を参照して、チャート４０は、Ｍ−ＰＨＹプロトコル準拠のピンの名前と、対応するＵＳＢ３．０信号への対応付けを示す。特に、図２は、ピン３６Ｅ、３６Ｆ、３６Ｈ、および３６Ｉは各ＵＳＢ信号の使用から、対応するＭ−ＰＨＹ信号の使用に変更（repurpose）されていることを示す。すなわち、本開示の実施形態において、ＳＳＲＸ−信号のために使用されたピン３６Ｅは、ＲＸＤＮ信号３８Ｅ用として使用される。ＳＳＲＸ＋信号はＲＸＤＰ信号３８Ｆのために使用され、ＳＳＴＸ−信号は、ＴＸＤＮ信号３８Ｈのために使用され、ＳＳＴＸ＋信号はＴＸＤＰ信号３８Ｉのために使用される。ＵＳＢ標準およびここで提案された使用において、ピン３６Ｅ、３６Ｆ、３６Ｈおよび３６Ｉは記述されるようにレシーバ差動対およびトランスミッタ差動対のために使用される。

図３を参照して、従来の例示的Ｍ−ＰＨＹ信号パスのレイアウト４２がピン要件とともに提示されている。すなわち、第１の電子装置４４は第２の電子装置４６に接続されている。第１の電子装置４４は制御システムあるいはプロセッサ（図８を参照して以下に説明される）を含む。制御システムあるいはプロセッサは適当な装置ドライバを介して、Ｍ−ＰＨＹプロトコルにしたがって、通信インタフェース（ここではしばしばインタフェース手段と呼ぶ）の信号レーン４８Ａ、４８Ｂを制御する。信号レーン４８Ａは、第１の電子装置４４がＴＸＤＰおよびＴＸＤＮピン５０Ａ、５０ＢからＲＸＤＰおよびＲＸＤＮピン５２Ａ、５２Ｂを介して、データを第２の電子装置４６に送信するレーンである。同様にして、第２の電子装置４６は、ＴＸＤＰおよびＴＸＤＮピン５４Ａ、５４ＢからＲＸＤＰおよびＲＸＤＮピン５６Ａ，５６Ｂを介してデータを第１の電子装置４４に送信する。各電子装置４４、４６は、各レーン管理モジュール６２Ａ，６２Ｂによって制御される、自身の各トランスミッタＭ−ＴＸ５８Ａ，５８ＢおよびレシーバＭ−ＲＸ６０Ａ，６０Ｂを有する。レーン管理モジュール６２Ａ，６２Ｂは適宜ハードウエアあるいはソフトウエアあるいは両者の組み合わせであることができ、リンク７０Ａ，７０Ｂを介して制御システムと通信する。ピン５０Ａ，５０Ｂ，５６Ａ，５６Ｂは単一のＭポート６４内にあり、ピン５２Ａ，５２Ｂ，５４Ａおよび５４Ｂは第２のＭポート６６内にある。レーン管理モジュール６２Ａは、周辺の交換フォーマット（ＰＩＦ）リンク６８Ａを介してトランスミッタ５８Ａと通信するとともに、ＰＩＦリンク６８Ｂを介してレシーバ６０Ａと通信する。同様にして、レーン管理モジュール６２Ｂは、ＰＩＦリンク６８Ｃを介してトランスミッタ５８Ｂと通信するとともに、ＰＩＦリンク６８Ｄを介してレシーバ６０Ｂと通信する。レーン管理モジュール６２Ａ，６２Ｂ、リンク７０Ａ，７０Ｂ、トランスミッタ５８Ａ，６０Ｂ、レシーバ５８Ｂ，６０ＡおよびＰＩＦリンク６８Ａ−６８ＤはＭ−ＰＨＹプロトコルにおいて述べられ、興味のある読者がこれらの素子に関するさらなる情報を望むのであればＭ−ＰＨＹプロトコルを参照すること。例示のように、第１の電子装置４４は第２の電子装置４６に直接接続されている。明確に示されていないが、直接接続はケーブルによって置き換え可能であることに注目されたし。また、信号およびレーン管理要素はＭ−ＰＨＹ標準によって規定されているが、ピンおよびコネクタの構成は未定義である。しかしながら、図２を参照して述べたように、ＵＳＢコネクタ３２は、コネクタ３２に対して物理的変更を要求することなしに、ピン３６Ｅ、３６Ｆ、３６Ｈおよび３６ＩをそれぞれＲＸＤＮ３８Ｅ，ＲＸＤＰ３７Ｆ，ＴＸＤＮ３８ＨおよびＴＸＤＰ３８Ｉに対応付けることによって変更することができる。この点において、コネクタ３２はここではしばしば接続手段と呼ばれる。

図４に戻って、Ｍ−ＰＨＹプロトコルを用いて動作するように構成された、電子装置４４などの第１の電子装置を、電子装置４６などの第２の電子装置に接続する方法を示すフローチャートが提供される。まず、本方法は、電子装置を提供するとともに（ブロック１００）、電子装置内に複数の信号パスを形成する。ここで各パスはＭ−ＰＨＹプロトコルに合致する（ブロック１０２）。本方法は複数のピンをもつＵＳＢコネクタを電子装置に提供する（ブロック１０４）。例示的実施形態において、ＵＳＢコネクタは、上記した外部グランドシェル３４およびピン３６Ａ−３６ＩとともにＵＳＢ３．０標準に合致する（図１ＣおよびテーブルＩ参照）。他の実施形態において、本開示の教義から逸脱することなしに、標準Ｂ，マイクロＡあるいはマイクロＢコネクタが使用される。

図４を続いて参照すると、本方法は、コネクタ内のピンをデータパスに電気的に接続する（ブロック１０６）。他の実施形態において、ピン３６Ａ−３６Ｉは、第１の受信ピン（例えばＳＳＲＸ＋）を、Ｍ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続することによって、第２の受信ピン（例えばＳＳＲＸ−）をＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続することによって、第１の送信ピン（例えばＳＳＴＸ−）をＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続することによって、第２の送信ピン（例えばＳＳＴＸ＋）をＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続することによって対応付けられる。

引き続き図４を参照する。コネクタ３２における各ピン３６に接続されたデータパスにおいて、電子装置は第２の電子装置（例えば第２の電子装置４６）に接続される（ブロック１０８）。接続の間あるいは接続の直後、コネクタに接続された制御システムは、挿入検出（ブロック１１０）の実行及び／又は第２の電子装置４６への電力の供給を行う（ブロック１１２）。

ＵＳＢコネクタ３２を使用することは挿入検出を可能にするとともに、第２の電子装置４６に電力を供給する能力を提供する。挿入検出は、第１の電子装置４４がデータを送信したりあるいは第２の電子装置４６からのデータを聴取するのが許されるのはいつかを知ることを可能にする。挿入検出によって他の利点も可能になる。または、本開示は限定されない。同様にして、第２の電子装置４６に電力を供給することは、設計者が第２の電子装置に対して電源コードや他の電源を提供する義務をなくすことができる。このことを実現するために可能な多数の構成が存在する。図５−７には３つの例示的構成が示されている。

図５を参照すると、第１の電子装置４４をホスト装置とし、第２の電子装置４６を補助装置として考慮する。ホスト装置４４において、ピン３６Ａ（ＵＳＢ３．０標準においてはＶＢＵＳ信号）は、ピン３６Ｃ（ＵＳＢ３．０標準においてはＤ＋信号）に接続される。ピン３６Ｂおよび３６Ｄは挿入検出用として使用される。電力はピン３６Ａ及び３６Ｄを介して供給される。上記したように、ピン３６Ｅ、３６Ｆ、３６Ｈおよび３６Ｉは、Ｍ−ＰＨＹプロトコルのデータレーンに用いられる。

引き続き図５を参照する。補助装置４６において、ピン３６Ｂはピン３６Ｄに接続される。補助装置４６は補助装置４６が電源を有するか否かに基づいて挿入を検出する。ホスト装置４４は、ピン３６Ｄに接続されているピン３６Ｂを介して補助装置４６によって受信される信号を送信し、当該信号をホストピン３６Ｄを介してホスト装置４４に帰還することによって挿入を検出する。信号が受信されないならば補助装置４６は挿入されない。この構成は、ＵＳＢ３．０標準Ａコネクタの使用を可能にするとともに、補助装置４６が電力を引き出す必要があるか確かでないときに使用するのに好適する。すなわち、コネクタ３２の選択されたピン３６を駆動する比較的簡単な回路によって、第１の電子装置４４および第２の電子装置４６は挿入を検出することができ、第１の電子装置４４は所望の電力を提供することができる。

第２の例示的構成が図６に示されている。この場合にも、電力はピン３６Ａおよび３６Ｄを介してホスト装置（第１の電子装置４４）から補助装置（第２の電子装置４６）に供給される。補助装置４６において、ピン３６Ｂおよび３６Ｃは互いに接続される。ホスト装置４４はピン３６Ｂを介して信号を送信し、もしこの信号がピン３６Ｃでホスト装置４４によって受信されるならば、ホスト装置４４は挿入を確実にする。補助装置４６はピン３６Ａおよび３６Ｄからの電力の受信によって挿入を確実にする。この構成は同様に、ＵＳＢ３．０標準Ａコネクタとともに用いるのに好適し、補助装置４６が電力を引き出す必要があることが知られたときに好適する。

第３の例示的構成が図７に示される。この場合にも、電力はピン３６Ａおよび３６Ｄを介してホスト装置（第１の電子装置４４）から補助装置（第２の電子装置４６）に供給される。ピン３６Ｂおよび３６Ｃは必要になったときあるいは所望されたときに付加的データレーンまたは共有クロックをサポートするのに用いられる。この実施形態において、補助装置４６は電力をシンク（sink）する。補助装置４６にとって、電力シンキングは特定の期間の間、最小の電流を引き出すために必須の要件となる（電力が印加された後、２秒程度の間に１０ｍＡ程度の電流を引き出す必要がある）。ホスト装置４４はこの電力シンクを検出するための回路を含む。補助装置４６への電力の供給により、補助装置４６が挿入を検出するのを可能にする。この構成は、他の構成において用いられる４相挿入（four phase insertion）に依存しないので、ＵＳＢ３．０標準Ａコネクタ、標準Ｂコネクタ、およびマイクロＡおよびマイクロＢコネクタの使用を可能にする。さらなるデータが必要な場合には、さらなるレーンはデータレーンとなる。しかしながら、補助装置４６がいくつかの他の素子と同期する必要がある場合にはクロック信号が使用される。さらにこのレーンに対する他の使用が提供される。

コネクタおよび（存在するならば）ケーブルの品質によって、ピン３６Ｂおよび３６Ｃから形成されたデータレーンは高いデータレートを支持しない可能性がある。この特徴は、シールドの品質およびピンの物理的形状の結果である。しかしながら、コネクタおよびケーブルの品質が高いデータレートを支持しなくとも、ピン３６Ｂおよび３６Ｃから形成されたデータレーンは、Ｍ−ＰＨＹ ＬＳ−ＭＯＤＥ ＰＷＭデータレートなどの、低いデータレートに対してまだまだ使用可能である。

個々に開示された実施形態にしたがって、ＵＳＢインタフェース及び関連する装置、システムおよび方法を介した、Ｍ−ＰＨＹ通信プロトコルの動作は、プロセッサ主体の装置内で提供されるかあるいはプロセッサ主体の装置内に集積される。例としてはこれらに限定されないが、セットトップボックス、娯楽ユニット、ナビゲーション装置、通信装置、固定位置データユニット、モバイル位置データユニット、モバイルフォーン、セルラフォーン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ），モニター、コンピュータモニター、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、およびポータブルデジタルビデオプレーヤを含む。

この点において、図８は、図２の対応付けが適用されたときにおいて、図１Ｃに示されるコネクタ３２を使用可能なプロセッサ主体のシステム１７０の一例を示す。この例において、プロセッサ主体のシステム１７０は、各々が１つ以上のプロセッサ１７４を含む、１つ以上の中央処理ユニット（ＣＰＵ）１７２を含む。ＣＰＵ（ｓ）１７２はマスター装置であってもよい。ＣＰＵ（ｓ）１７２は、一時的に記憶されたデータに迅速にアクセスするためにプロセッサ（ｓ）１７４に接続されたキャッシュメモリ１７６を有する。ＣＰＵ（ｓ）１７２は、システムバス１８０に接続され、プロセッサ主体のシステム１７０内に含まれるマスター装置およびスレーブ装置を相互接続することができる。システムバス１８０はバス相互接続であってよい。良く知られているように、ＣＰＵ（ｓ）１７２は、システムバス１８０を介して、アドレス、制御及びデータ情報を交換することによって、これらの他の装置と通信する。例えば、ＣＰＵ（ｓ）１７２は、スレーブ装置の一例として、バストランザクション要求をメモリコントローラ１６８（Ｎ）に通信することができる。図８には示されていないが、複数のシステムバス１８０が提供可能であり、各システムバス１８０は異なる構成をもつ。

他のマスターおよびスレーブ装置もシステムバス１８０に接続可能である。図８に示されるように、これらの装置は例として、メモリシステム１８２、１つ以上の入力装置１８４、１つ以上の出力装置１８６、１つ以上のネットワークインタフェース装置１８８、そして１つ以上のディスプレイコントローラ１９０を含む。入力装置１８４は、限定されないが、入力キー、スイッチ、音声プロセッサなどを含む、任意のタイプの入力装置を含む。出力装置１８６は、限定されないが、音声、映像、他のビジュアルインジケータなどを含む、任意のタイプの出力装置を含むことができる。ネットワークインタフェース装置１８８は、ネットワーク１９２に対するデータの交換を可能にするように構成された任意の装置であることができる。ネットワーク１９２は、限定されないが、有線あるいは無線ネットワーク、私有あるいは公衆ネットワーク、ローカルエリアネットワーク（ＬＡＮ）、広域ローカルエリアネットワーク（ＷＬＡＮ）、そしてインターネットを含む、任意のタイプのネットワークである。ネットワークインタフェース装置１８８は、望まれる任意のタイプの通信プロトコルを支持するように構成可能である。メモリシステム１８２は、１つ以上のメモリユニット１９３（０−Ｎ）を含む。システムバス１８０と、例えばメモリシステム１８２内に供給されたメモリユニット１９３（０−Ｎ）などの、システムバス１８０に接続されたマスターおよびスレーブ装置間には仲裁者が提供される。

ＣＰＵ１７２はまた、１つ以上のディスプレイ１９４に送信された情報を制御するために、システムバス１８０を介してディプレイコントローラ１９０にアクセスするように構成される。ディスプレイコントローラ１９０は、１つ以上のビデオプロセッサ１９６を介して表示すべく、ディスプレイ１９４に情報を送信する。１つ以上のビデオプロセッサ１９６は表示すべき情報をディスプレイ１９４に適したフォーマットに処理する。ディスプレイ１９４は、限定されないが、陰極線管（ＣＲＴ）、液晶表示器（ＬＣＤ）、プラズマ表示器などを含む、任意のタイプのディスプレイを含む。

ＣＰＵ（ｓ）１７２およびディスプレイコントローラ１９０はシステムバス１８０を介して仲裁者に対してメモリアクセス要求を行うためにマスター装置として動作する。ＣＰＵ（ｓ）１７２内の異なるスレッドおよびディスプレイコントローラ１９０は仲裁者に対して要求を行う。ＣＰＵ（ｓ）１７２およびディスプレイコントローラ１９０は仲裁者に対して要求を行う。ＣＰＵ（ｓ）１７２およびディスプレイコントローラ１９０は、上記したように、バストランザクション要求の一部として、仲裁者に対してＭＩＤを提供する。

当業者ならば、ここに開示された実施形態に関連して記述された種々の例示的論理ブロック、モジュール、回路、そしてアルゴリズムは、電子的ハードウエア、メモリあるいは他のコンピュータ読み取り可能な媒体に記憶され、プロセッサあるいは他の処理装置あるいはそれらの組み合わせによって実行される命令、として実装されることをさらに理解するであろう。ここに開示された仲裁者、マスター装置、そしてスレーブ装置は例として、任意の回路、ハードウエアコンポーネント、集積回路（ＩＣ）、あるいはＩＣチップにおいて用いられることができる。ここに開示されたメモリは任意のタイプおよびサイズのメモリであり、所望の任意のタイプの情報を記憶するように構成されることができる。この交換可能能力を明確に示すために、種々の例示的コンポーネント、ブロック、モジュール、回路およびステップについて、概してその機能の観点から上において記述された。そのような機能がどのように実装されるかは、特定のアプリケーション、設計選択、及び／または全体のシステムに課せられる設計制約に依存する。当業者は各特定のアプリケーションのために種々の方法において所望の機能を実装することができ、そのような実装決定は、本発明の範囲からの逸脱を引き起こすものと解釈されるべきではない。

ここに開示された実施形態に関連して記述された種々の例示的論理ブロック、モジュール、および回路は、プロセッサ、ＤＳＰ、特定用途向け集積回路（ＡＳＩＣ）、ＦＰＧＡ、あるいは他のプログラマブルロジック装置、ディスクリートゲートあるいはトランジスタロジック、ディスクリートハードウエアコンポーネントあるいはここに記述された機能を実行するように設計された上記の任意の組み合わせ、によって実装あるいは実行される。プロセッサはマイクロプロセッサであってもよいが、それ例外に、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、あるいはステートマシンであってもよい。プロセッサはまた、例えばＤＳＰとマイクロプロセッサの組み合わせなどの計算装置の組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関連した１つ以上のマイクロプロセッサ、あるいは他のそのような構成、として実装される。

ここに開示された実施形態は、ハードウエアおよび、ハードウエアに記憶され、例えばランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、リードオンリメモリ（ＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去かつプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭあるいは業界で知られた他の形態のコンピュータ読み取り可能な媒体、上に駐在された命令において実現される。例示的な記録媒体はプロセッサに接続され、それによってプロセッサは記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができる。他の構成として、記憶媒体はプロセッサと一体である。プロセッサおよび記憶媒体はＡＳＩＣ内に駐在する。ＡＳＩＣはリモートステーション内に駐在する。他の構成として、プロセッサおよび記憶媒体はリモート局、基地局、あるいはサーバのディスクリートコンポーネントとして駐在する。

ここにおける例示的実施形態のいずれかにおいて記述された動作ステップは、例および議論を提供するために記述された。記述された動作は、例示された順序以外の多くの異なる順序において実行される。さらに、単一の動作ステップにおいて記述された動作は、実際は多くの異なるステップにおいて実行される。さらに、例示的実施形態において議論された１つ以上の動作ステップは、組み合わせることができる。フローチャート図において例示された動作ステップについては、当業者にとって容易に思いつく数多くの異なる変更がなされることに注意されたし。また、当業者ならば、情報および信号は、種々の異なる技術および技法を使用して表示されることを理解するであろう。例えば、上の記述において参照された、データ、命令、指令、命令、情報、信号、ビット、シンボル、そしてチップは、電圧、電流、電磁波、磁界あるいは粒子、光界（optical field）あるいは光粒子（particles）あるいはそれらの任意の組み合わせ、によって表示されることができる。

本開示の上記の記述は、当業者が開示を製造あるいは使用することを可能にするために提供された。当業者にとって本開示に対する種々の変更が容易に可能であり、ここで規定された一般的な原理は、本開示の精神或いは範囲から逸脱することなしに他の変形例に適用される。すなわち、本開示はここに開示された例および設計に限定されることはなく、個々に開示された原理および新規な特徴に合致した最も広い範囲が与えられるべきである。

本開示の上記の記述は、当業者が開示を製造あるいは使用することを可能にするために提供された。当業者にとって本開示に対する種々の変更が容易に可能であり、ここで規定された一般的な原理は、本開示の精神或いは範囲から逸脱することなしに他の変形例に適用される。すなわち、本開示はここに開示された例および設計に限定されることはなく、個々に開示された原理および新規な特徴に合致した最も広い範囲が与えられるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［１］ Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置であって、Ｍ−ＰＨＹプロトコルに合致する複数のデータパスをもつ通信インタフェースと、複数のピンをもつＵＳＢコネクタと、を備え、前記複数のピンは、前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンと、を備える電子装置。
［２］ 前記複数のピンの他方のピンは、挿入検出を可能にするように構成される［１］に記載の装置。
［３］ ＶＢＵＳピンとＤ＋ピンとは、挿入検出を可能にするために電気的に接続されている［２］に記載の装置。
［４］ ＧＮＤピンとＤ−ピンとは、挿入検出を可能にするために電気的に接続されている［２］に記載の装置。
［５］ Ｄ−ピンと、Ｄ＋ピンとは、挿入検出を可能にするために電気的に接続されている［２］に記載の装置。
［６］ 前記複数のピンの他方のピンは、電力を供給するように構成される［１］に記載の装置。
［７］ 前記複数のピンの他方のピンは、付加的なデータチャネルを提供するように構成される［１］に記載の装置。
［８］ 前記他方のピンのＤ＋ピン Ｄ−ピンと、Ｄ＋ピンとは、付加的なデータチャネルを提供するように構成される［７］に記載の装置。
［９］ 半導体ダイ内に一体化された［１］に記載の装置。
［１０］ セットトップボックス、娯楽ユニット、ナビゲーション装置、通信装置、固定位置データユニット、移動位置データユニット、モバイルフォーン、セルラフォーン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、モニター、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、そしてポータブルデジタルビデオプレーヤからなるグループから選択され、前記電子装置が一体化される装置をさらに備える［１］に記載の装置。
［１１］ 前記ＵＳＢコネクタは、ＵＳＢ３．０標準に合致する［１］に記載の装置。
［１２］ Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置であって、前記電子装置を他の装置に連結するインタフェース手段であって、前記Ｍ−ＰＨＹプロトコルに合致した複数のデータパスをもつインタフェース手段と、前記インタフェース手段を前記他の装置に接続するためのユニバーサルシリアルバス（ＵＳＢ）接続手段と、を備え、前記ＵＳＢ接続手段は複数のピンを備え、該複数のピンは、前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンと、前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンと、を備える電子装置。
［１３］ 前記インタフェース手段は通信インタフェースを備える［１２］に記載の装置。
［１４］ 前記インタフェース手段はＵＳＢコネクタを備える［１２］に記載の装置。
［１５］ 半導体ダイ内に一体化された［１２］に記載の装置。
［１６］ Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置を第２の装置に接続する方法であって、 前記Ｍ−ＰＨＹプロトコルに合致した複数のデータパスを提供することと、複数のピンをもつＵＳＢコネクタを提供することと、第１の受信ピンをＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続することと、第２の受信ピンをＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続することと、第１の送信ピンを通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続することと、第２の送信ピンを前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続することと、を備える方法。
［１７］ 前記ＵＳＢコネクタの挿入を検出することをさらに備える［１６］に記載の方法。
［１８］ 前記ＵＳＢコネクタを介して電力を提供することをさらに備える［１６］に記載の方法。
［１９］ 前記ＵＳＢコネクタのＤ＋ピンおよびＤ−ピンを介して付加的なデータチャネルを提供することをさらに備える［１６］に記載の方法。
［２０］ 前記ＵＳＢコネクタを提供することは、ＵＳＢ３．０プロトコルに合致するＵＳＢコネクタを提供することを備える［１６］に記載の方法。

Claims (20)

1. Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置であって、
   Ｍ−ＰＨＹプロトコルに合致する複数のデータパスをもつ通信インタフェースと、
   複数のピンをもつＵＳＢコネクタと、を備え、
   前記複数のピンは、
   前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、
   前記通信インタフェースのＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンと、
   前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、
   前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンと、
   を備える電子装置。
2. 前記複数のピンの他方のピンは、挿入検出を可能にするように構成される請求項１に記載の装置。
3. ＶＢＵＳピンとＤ＋ピンとは、挿入検出を可能にするために電気的に接続されている請求項２に記載の装置。
4. ＧＮＤピンとＤ−ピンとは、挿入検出を可能にするために電気的に接続されている請求項２に記載の装置。
5. Ｄ−ピンと、Ｄ＋ピンとは、挿入検出を可能にするために電気的に接続されている請求項２に記載の装置。
6. 前記複数のピンの他方のピンは、電力を供給するように構成される請求項１に記載の装置。
7. 前記複数のピンの他方のピンは、付加的なデータチャネルを提供するように構成される請求項１に記載の装置。
8. 前記他方のピンのＤ＋ピン Ｄ−ピンと、Ｄ＋ピンとは、付加的なデータチャネルを提供するように構成される請求項７に記載の装置。
9. 半導体ダイ内に一体化された請求項１の装置。
10. セットトップボックス、娯楽ユニット、ナビゲーション装置、通信装置、固定位置データユニット、移動位置データユニット、モバイルフォーン、セルラフォーン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、モニター、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、そしてポータブルデジタルビデオプレーヤからなるグループから選択され、前記電子装置が一体化される装置をさらに備える請求項１の装置。
11. 前記ＵＳＢコネクタは、ＵＳＢ３．０標準に合致する請求項１に記載の装置。
12. Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置であって、
    前記電子装置を他の装置に連結するインタフェース手段であって、前記Ｍ−ＰＨＹプロトコルに合致した複数のデータパスをもつインタフェース手段と、
    前記インタフェース手段を前記他の装置に接続するためのユニバーサルシリアルバス（ＵＳＢ）接続手段と、
    を備え、
    前記ＵＳＢ接続手段は複数のピンを備え、該複数のピンは、
    前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続された第１の受信ピンと、
    前記インタフェース手段のＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続された第２の受信ピンと、
    前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続された第１の送信ピンと、
    前記インタフェース手段のＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続された第２の送信ピンと、を備える電子装置。
13. 前記インタフェース手段は通信インタフェースを備える請求項１２に記載の装置。
14. 前記インタフェース手段はＵＳＢコネクタを備える請求項１２に記載の装置。
15. 半導体ダイ内に一体化された請求項１２の装置。
16. Ｍ−ＰＨＹプロトコルを用いて動作するように構成された電子装置を第２の装置に接続する方法であって、
    前記Ｍ−ＰＨＹプロトコルに合致した複数のデータパスを提供することと、
    複数のピンをもつＵＳＢコネクタを提供することと、
    第１の受信ピンをＭ−ＰＨＹ ＲＸＤＮデータパスに電気的に接続することと、
    第２の受信ピンをＭ−ＰＨＹ ＲＸＤＰデータパスに電気的に接続することと、
    第１の送信ピンを通信インタフェースのＭ−ＰＨＹ ＴＸＤＮデータパスに電気的に接続することと、
    第２の送信ピンを前記通信インタフェースのＭ−ＰＨＹ ＴＸＤＰデータパスに電気的に接続することと、を備える方法。
17. 前記ＵＳＢコネクタの挿入を検出することをさらに備える請求項１６に記載の方法。
18. 前記ＵＳＢコネクタを介して電力を提供することをさらに備える請求項１６に記載の方法。
19. 前記ＵＳＢコネクタのＤ＋ピンおよびＤ−ピンを介して付加的なデータチャネルを提供することをさらに備える請求項１６に記載の方法。
20. 前記ＵＳＢコネクタを提供することは、ＵＳＢ３．０プロトコルに合致するＵＳＢコネクタを提供することを備える請求項１６に記載の方法。

Images