JP2015230179A - Board inspection device - Google Patents

Board inspection device Download PDF

Info

Publication number
JP2015230179A
JP2015230179A JP2014114958A JP2014114958A JP2015230179A JP 2015230179 A JP2015230179 A JP 2015230179A JP 2014114958 A JP2014114958 A JP 2014114958A JP 2014114958 A JP2014114958 A JP 2014114958A JP 2015230179 A JP2015230179 A JP 2015230179A
Authority
JP
Japan
Prior art keywords
terminal
voltage
conductor pattern
inspection apparatus
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014114958A
Other languages
Japanese (ja)
Other versions
JP6418376B2 (en
Inventor
笠井 淳
Atsushi Kasai
淳 笠井
山下 宗寛
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2014114958A priority Critical patent/JP6418376B2/en
Publication of JP2015230179A publication Critical patent/JP2015230179A/en
Application granted granted Critical
Publication of JP6418376B2 publication Critical patent/JP6418376B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a board inspection device which absorbs influence of noise due to contact resistance, for example, in real time and is desirable for inspections using low-current or low-voltage electric signals.SOLUTION: The board inspection device applies an electric signal to a conductive pattern 110 of a circuit board 11 to inspect the electric characteristics of the circuit board 11. The board inspection device includes a voltage measuring terminal 156, a current supplying terminal 154, and a voltage corrector 3. The voltage measuring terminal 156 and the current supplying terminal 154 are in contact with the conductive pattern 110. The voltage corrector 3 has an instrumentation amplifier 30 capable of removing noise in the circuit formed of the voltage measuring terminal 156, the current supplying terminal 154, and the conductive pattern 110. The voltage corrector 3 corrects the potential difference between the voltage measuring terminal 156 and the current supplying terminal 154 through a control loop formed of the instrumentation amplifier 30.

Description

本発明は、低電流や低電圧の電気信号を用いて回路基板を検査するのに好適な基板検査装置に関する。   The present invention relates to a board inspection apparatus suitable for inspecting a circuit board using an electric signal having a low current or a low voltage.

従来から、回路基板の導体パターンに電気信号を印加して、導体パターンの電気信号を検出することにより、当該回路基板の良否を検査する基板検査装置が知られている。特許文献1は、この種の基板検査装置としての抵抗測定装置を開示する。   2. Description of the Related Art Conventionally, there has been known a board inspection apparatus for inspecting the quality of a circuit board by applying an electric signal to a conductor pattern of a circuit board and detecting the electric signal of the conductor pattern. Patent Document 1 discloses a resistance measuring device as this type of substrate inspection device.

特許文献1の抵抗測定装置は、高電圧を出力できる電圧源と、高電流を出力できる電流源と、を備え、プローブを介して被測定物に検査電流を印加することにより、被測定物に発生する電圧を測定する構成となっており、前記検査電流及び測定された電圧に基づいて、被測定物の抵抗値を算出する。   The resistance measurement apparatus of Patent Document 1 includes a voltage source that can output a high voltage and a current source that can output a high current, and applies an inspection current to the object to be measured via a probe, thereby The generated voltage is measured, and the resistance value of the device under test is calculated based on the inspection current and the measured voltage.

特開2006−30131号公報JP 2006-30131 A

近年の電子製品において益々高まっている高性能化、小型化、軽量化の要望に応えるため、回路基板における導体パターンの小型化及び高密度化、電子部品の内蔵化が進んでいる。このような状況下で、例えば半導体の製造プロセスを基板の製造に応用することで、半導体に近い高密度の導体パターン(以下、高密度微細導体パターンと呼ぶことがある)を有する回路基板の実現も現実味を帯びつつある。   In order to meet the increasing demand for higher performance, smaller size, and lighter weight in recent electronic products, conductor patterns on circuit boards are becoming smaller and higher density, and electronic components are being built in. Under such circumstances, for example, by applying a semiconductor manufacturing process to substrate manufacturing, a circuit board having a high-density conductor pattern (hereinafter sometimes referred to as a high-density fine conductor pattern) close to a semiconductor is realized. Is becoming more realistic.

ここで一般的に、回路基板における導体パターンの許容電流及び耐電圧は、導体パターンの幅及び導体パターン同士の間隔によって定まる。具体的には、導体パターンが細ければ細いほど、許容電流が小さくなる。また、導体パターン同士の間隔が狭ければ狭いほど、耐電圧が低くなる。   Here, generally, the allowable current and the withstand voltage of the conductor pattern in the circuit board are determined by the width of the conductor pattern and the interval between the conductor patterns. Specifically, the thinner the conductor pattern, the smaller the allowable current. Moreover, the withstand voltage is lower as the distance between the conductor patterns is smaller.

従って、上記の高密度微細導体パターンを有する回路基板を検査しようとした場合、測定信号の電流及び電圧は、従来の回路基板に印加する測定信号の電流及び電圧よりも大幅に低くしなければならないと考えられる。ところが、測定信号の電流や電圧が低ければ低いほど、測定端子と基板との接触抵抗等からのノイズの影響が相対的に大きくなってしまう。   Therefore, when trying to inspect a circuit board having the above-described high-density fine conductor pattern, the current and voltage of the measurement signal must be significantly lower than the current and voltage of the measurement signal applied to the conventional circuit board. it is conceivable that. However, the lower the current and voltage of the measurement signal, the greater the influence of noise from the contact resistance between the measurement terminal and the substrate.

この点、上記特許文献1の構成は、前記電流源又は電圧源によって高電流又は高電圧を出力することで、測定端子としてのプローブの接触個所に存在する不純物を破壊し、接触状態を改善することにより、被測定物の抵抗値を正確に測定できるとする。   In this regard, the configuration of Patent Document 1 described above outputs a high current or a high voltage from the current source or the voltage source, thereby destroying impurities present at the contact portion of the probe as a measurement terminal and improving the contact state. Thus, it is assumed that the resistance value of the object to be measured can be accurately measured.

しかし、特許文献1の構成は、高電流又は高電圧を基板の導体パターンに印加する必要があるため、許容電流や耐電圧が小さい高密度微細導体パターンを検査しようとしても、当該導体パターンを破壊してしまう可能性が極めて高い。従って、特許文献1の抵抗測定装置は、上記の導体パターンを小型化及び高密度化した回路基板の検査に対応できない。   However, since the configuration of Patent Document 1 needs to apply a high current or a high voltage to the conductor pattern of the substrate, the conductor pattern is destroyed even if an attempt is made to inspect a high-density fine conductor pattern with a small allowable current or withstand voltage. It is very likely that Therefore, the resistance measuring device of Patent Document 1 cannot cope with inspection of a circuit board in which the above-described conductor pattern is miniaturized and densified.

本発明は以上の事情に鑑みてされたものであり、その目的は、接触抵抗等によるノイズの影響をリアルタイムで吸収し、低電流や低電圧の電気信号を用いた検査に好適な基板検査装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to absorb the influence of noise due to contact resistance or the like in real time, and is a substrate inspection apparatus suitable for inspection using a low-current or low-voltage electric signal. Is to provide.

課題を解決するための手段及び効果Means and effects for solving the problems

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。   The problems to be solved by the present invention are as described above. Next, means for solving the problems and the effects thereof will be described.

本発明の観点によれば、以下の構成の基板検査装置が提供される。即ち、この基板検査装置は、回路基板の導体パターンに電気信号を印加し、当該回路基板の電気特性を検査する。この基板検査装置は、第1測定端子及び第2測定端子と、電圧補正部と、を備える。前記第1測定端子及び第2測定端子は、前記導体パターンと接触する。前記電圧補正部は、前記第1測定端子と、前記第2測定端子と、前記導体パターンと、から構成される回路内のノイズを除去可能なインスツルメンテーションアンプを備える。前記電圧補正部は、前記インスツルメンテーションアンプを含んだ制御ループを通じて、前記第1測定端子と前記第2測定端子との間の電位差を補正する。   According to the viewpoint of this invention, the board | substrate inspection apparatus of the following structures is provided. That is, this board inspection apparatus applies an electric signal to the conductor pattern of the circuit board and inspects the electric characteristics of the circuit board. The substrate inspection apparatus includes a first measurement terminal, a second measurement terminal, and a voltage correction unit. The first measurement terminal and the second measurement terminal are in contact with the conductor pattern. The voltage correction unit includes an instrumentation amplifier capable of removing noise in a circuit including the first measurement terminal, the second measurement terminal, and the conductor pattern. The voltage correction unit corrects a potential difference between the first measurement terminal and the second measurement terminal through a control loop including the instrumentation amplifier.

即ち、第1測定端子及び第2測定端子と、導体パターンと、の接触抵抗による電圧降下によって、理想的には同電位であるべき2つの測定端子の間に電位差が発生してしまう。また、前記接触抵抗による電圧降下を第1測定端子や第2測定端子によって検出することで、検出電圧が大きくなり、検査精度を低下させてしまう。この点、上記の構成によれば、当該接触抵抗による電圧降下を補正することができるので、第1測定端子と第2測定端子との間の電位差をゼロになるように保持することができる。これにより、回路基板を検査するとき、2つの測定端子と導体パターンとの接触抵抗の影響を受けずに、検査の精度を一層高めることができる。特に、同相信号除去比(CRMM)の高いインスツルメンテーションアンプを使用することにより、2つの測定端子と導体パターンとの接触抵抗による電圧降下を確実に補正することができる。   That is, a potential difference occurs between two measurement terminals that should ideally have the same potential due to a voltage drop due to the contact resistance between the first measurement terminal, the second measurement terminal, and the conductor pattern. Further, by detecting the voltage drop due to the contact resistance with the first measurement terminal or the second measurement terminal, the detection voltage increases, and the inspection accuracy is lowered. In this regard, according to the above configuration, the voltage drop due to the contact resistance can be corrected, and therefore the potential difference between the first measurement terminal and the second measurement terminal can be held to be zero. Thereby, when inspecting the circuit board, the accuracy of the inspection can be further improved without being affected by the contact resistance between the two measurement terminals and the conductor pattern. In particular, by using an instrumentation amplifier having a high common-mode signal rejection ratio (CRMM), it is possible to reliably correct a voltage drop due to contact resistance between the two measurement terminals and the conductor pattern.

前記の基板検査装置においては、前記インスツルメンテーションアンプは、互いに対称である2つの差動増幅回路を有することが好ましい。   In the substrate inspection apparatus, it is preferable that the instrumentation amplifier has two differential amplifier circuits that are symmetrical to each other.

これにより、2つの測定端子と導体パターンとの間で生じる接触抵抗によるノイズ等の共通入力信号を除去でき、回路基板の検査精度をより一層高めることができる。   Thereby, common input signals such as noise due to contact resistance generated between the two measurement terminals and the conductor pattern can be removed, and the inspection accuracy of the circuit board can be further enhanced.

前記の基板検査装置においては、前記制御ループに含まれるアンプの数が、前記インスツルメンテーションアンプを含めて1個又は2個であることが好ましい。   In the substrate inspection apparatus, it is preferable that the number of amplifiers included in the control loop is one or two including the instrumentation amplifier.

即ち、一般的に、電圧降下を補正する制御ループが短ければ短いほど、電圧を速く安定させることができる。この点、上記の構成では、制御ループに含まれるアンプが、インスツルメンテーションアンプだけであるか、インスツルメンテーションアンプと1個のアンプだけであるので、制御ループを物理的に極めて短くでき、電圧降下が発生した瞬間に補正することができる。これにより、電圧補正部において高速かつ確実に電圧降下を補正することができる。   That is, in general, the shorter the control loop for correcting the voltage drop, the faster the voltage can be stabilized. In this regard, in the above configuration, the amplifier included in the control loop is only the instrumentation amplifier, or only the instrumentation amplifier and one amplifier, so the control loop can be physically shortened. It can be corrected at the moment when the voltage drop occurs. As a result, the voltage drop can be corrected at high speed and reliably in the voltage correction unit.

前記の基板検査装置においては、前記インスツルメンテーションアンプの増幅率が1倍に設定されていることが好ましい。   In the substrate inspection apparatus, it is preferable that the amplification factor of the instrumentation amplifier is set to 1 time.

これにより、インスツルメンテーションアンプが1倍の増幅率で安定して動作することができるので、2つの測定端子と導体パターンとの間で生じる接触抵抗等の影響を確実に除去することができる。   As a result, the instrumentation amplifier can stably operate at a gain of 1 ×, so that it is possible to reliably remove the influence of contact resistance or the like generated between the two measurement terminals and the conductor pattern. .

前記の基板検査装置においては、増幅率が−1倍であるオペアンプを更に備えることが好ましい。   The substrate inspection apparatus preferably further includes an operational amplifier having an amplification factor of -1.

このように、オープン状態であるオペアンプを利用せず、−1倍の増幅率のオペアンプの安定増幅状態を利用することにより、精度の高い電圧補正部を有する基板検査装置を実現することができる。   As described above, by using the stable amplification state of the operational amplifier having the amplification factor of −1 without using the operational amplifier in the open state, a substrate inspection apparatus having a highly accurate voltage correction unit can be realized.

前記の基板検査装置においては、以下の構成とすることが好ましい。即ち、前記インスツルメンテーションアンプは、非反転入力端子と、反転入力端子と、出力端子と、を備える。前記オペアンプは、非反転インプット端子と、反転インプット端子と、アウトプット端子と、を備える。前記非反転入力端子と、前記第1測定端子と、が電気的に接続される。前記反転入力端子と、前記アウトプット端子と、前記第2測定端子と、が電気的に接続される。前記出力端子と、前記反転インプット端子と、が電気的に接続される。前記非反転インプット端子がグランドと電気的に接続される。   The substrate inspection apparatus preferably has the following configuration. That is, the instrumentation amplifier includes a non-inverting input terminal, an inverting input terminal, and an output terminal. The operational amplifier includes a non-inverting input terminal, an inverting input terminal, and an output terminal. The non-inverting input terminal and the first measurement terminal are electrically connected. The inverting input terminal, the output terminal, and the second measurement terminal are electrically connected. The output terminal and the inverting input terminal are electrically connected. The non-inverting input terminal is electrically connected to the ground.

これにより、簡素な構成で、2つの測定端子の間の電位差をゼロになるように補正することができる。   Thereby, it is possible to correct the potential difference between the two measurement terminals to be zero with a simple configuration.

前記の基板検査装置は、前記第1測定端子を含むように2つの電圧測定端子と、前記第2測定端子を含むように2つの電流測定端子と、を備え、前記2つの電流供給端子を介して前記導体パターンに電流を印加し、前記2つの電圧測定端子から前記導体パターンの電圧を検出する4端子法を用いて基板を検査する。   The board inspection apparatus includes two voltage measurement terminals so as to include the first measurement terminal, and two current measurement terminals so as to include the second measurement terminal, and the two current supply terminals are interposed therebetween. Then, a current is applied to the conductor pattern, and the substrate is inspected using a four-terminal method in which the voltage of the conductor pattern is detected from the two voltage measurement terminals.

これにより、4端子法を用いる基板検査装置において、測定端子と導体パターンとの接触抵抗による電圧降下をリアルタイムで補正することができる。   Thereby, in the board | substrate inspection apparatus using a 4 terminal method, the voltage drop by the contact resistance of a measurement terminal and a conductor pattern can be correct | amended in real time.

本発明の一実施形態に係る基板検査装置の全体的な構成を示す概略側面図。1 is a schematic side view showing an overall configuration of a substrate inspection apparatus according to an embodiment of the present invention. 基板の検査の原理を示す図。The figure which shows the principle of the test | inspection of a board | substrate. 基板の検査の等価回路図。The equivalent circuit diagram of a test | inspection of a board | substrate. 4端子法の構成を示す図。The figure which shows the structure of 4 terminal methods. 電圧補正部によるノイズを除去する制御ループを示す図。The figure which shows the control loop which removes the noise by a voltage correction part. 電圧補正部の構成を示す図。The figure which shows the structure of a voltage correction part. インスツルメンテーションアンプの内部回路を示す図。The figure which shows the internal circuit of instrumentation amplifier. アンプの作動領域を示す図。The figure which shows the operation area | region of amplifier. 本発明の電圧補正部の一変形例の構成を示す図。The figure which shows the structure of the modification of the voltage correction part of this invention.

次に、図面を参照して本発明の実施の形態を説明する。図1は本発明の一実施形態に係る基板検査装置10の全体的な構成を示す概略側面図である。図2は、基板の検査の原理を示す図である。図3は、基板の検査の等価回路図である。   Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic side view showing an overall configuration of a substrate inspection apparatus 10 according to an embodiment of the present invention. FIG. 2 is a diagram showing the principle of substrate inspection. FIG. 3 is an equivalent circuit diagram of the substrate inspection.

図1に示すように、基板検査装置10は、筐体28を有している。筐体28の内部空間には、検査対象の回路基板11を載置するための基板載置台20と、第1検査部21と、第2検査部22と、が設けられている。   As shown in FIG. 1, the substrate inspection apparatus 10 has a housing 28. In the internal space of the housing 28, a substrate mounting table 20 for mounting the circuit board 11 to be inspected, a first inspection unit 21, and a second inspection unit 22 are provided.

基板載置台20は、検査対象の回路基板11を載置可能に構成されている。第1検査部21は、基板載置台20に載置された回路基板11の上方に位置する。第2検査部22は、基板載置台20に載置された回路基板11の下方に位置する。検査部21,22は、それぞれ、多数のプローブ(測定端子)15を有する検査治具23と、前記検査治具23を保持する保持体24を有している。   The substrate mounting table 20 is configured to be capable of mounting the circuit board 11 to be inspected. The first inspection unit 21 is located above the circuit board 11 placed on the board placing table 20. The second inspection unit 22 is located below the circuit board 11 placed on the board placing table 20. Each of the inspection units 21 and 22 includes an inspection jig 23 having a large number of probes (measurement terminals) 15 and a holding body 24 that holds the inspection jig 23.

また、基板検査装置10は、治具移動機構25を備えている。治具移動機構25は、筐体28の内部空間において、第1検査部21及び第2検査部22を適宜移動させることができるように構成されている。   In addition, the substrate inspection apparatus 10 includes a jig moving mechanism 25. The jig moving mechanism 25 is configured so that the first inspection unit 21 and the second inspection unit 22 can be appropriately moved in the internal space of the housing 28.

以上のように構成された基板検査装置10は、基板載置台20に載置された回路基板11に対して検査部21,22を移動させることにより、当該回路基板11が有する導体パターン110上に形成されたテストポイントに対して、プローブ15を接触させることができる。   The board inspection apparatus 10 configured as described above moves the inspection units 21 and 22 with respect to the circuit board 11 placed on the board mounting table 20, so that the circuit board 11 has a conductor pattern 110. The probe 15 can be brought into contact with the formed test point.

図1に示すように、上下の検査部21,22は、それぞれ、保持体24内に、電流供給部17、電流測定部18、及び電圧測定部19を有している。また、上下の検査部21,22の保持体24内には、信号切換部26が配置されている。基板検査装置10は、信号切換部26を制御可能な制御部27を備えている。この制御部27は、CPU、ROM、RAM等からなるコンピュータとして構成されている。制御部27は、回路基板11に形成された導体パターン等に関するデータを保持している。   As shown in FIG. 1, the upper and lower inspection units 21 and 22 each have a current supply unit 17, a current measurement unit 18, and a voltage measurement unit 19 in the holding body 24. A signal switching unit 26 is disposed in the holding body 24 of the upper and lower inspection units 21 and 22. The board inspection apparatus 10 includes a control unit 27 that can control the signal switching unit 26. The control unit 27 is configured as a computer including a CPU, a ROM, a RAM, and the like. The control unit 27 holds data relating to the conductor pattern and the like formed on the circuit board 11.

以下、基板検査装置10を用いた具体的な検査について説明する。図2に示すように、基板検査装置10において、回路基板11を構成する1つの導体パターン110の両端にプローブ(端子)151,152をそれぞれ接触させる。電流供給部17が、プローブ151を介して、検査対象の導体パターン110に一定の大きさの検査電流iを流す(定電流制御)。図2に示すように、一方のプローブ151から導体パターン110に流れた検査電流iは、他方のプローブ152から電流測定部18を経由して、電流供給部17に戻る。このように、検査電流iは、プローブ151,152と、電流供給部17と、電流測定部18と、導体パターン110とから構成された回路内で流れる。   Hereinafter, a specific inspection using the substrate inspection apparatus 10 will be described. As shown in FIG. 2, in the board inspection apparatus 10, probes (terminals) 151 and 152 are brought into contact with both ends of one conductor pattern 110 constituting the circuit board 11. The current supply unit 17 causes the inspection current i having a constant magnitude to flow through the conductor pattern 110 to be inspected via the probe 151 (constant current control). As shown in FIG. 2, the inspection current i flowing from one probe 151 to the conductor pattern 110 returns from the other probe 152 to the current supply unit 17 via the current measurement unit 18. As described above, the inspection current i flows in a circuit including the probes 151 and 152, the current supply unit 17, the current measurement unit 18, and the conductor pattern 110.

このときのプローブ151,152の間の電位差(電圧降下)を電圧測定部19によって取得することで、オームの法則に基づいて、当該導体パターン110の抵抗値Rを計算することができる。こうして得られた抵抗値Rに基づいて、当該導体パターン110の良否(短路や断線の有無、抵抗値の適否等)が判定される。この検査を複数の導体パターン110のそれぞれについて行うことで、回路基板11の良否が判定される。   By acquiring the potential difference (voltage drop) between the probes 151 and 152 at this time by the voltage measuring unit 19, the resistance value R of the conductor pattern 110 can be calculated based on Ohm's law. Based on the resistance value R thus obtained, the quality of the conductor pattern 110 (whether or not there is a short path or disconnection, the suitability of the resistance value, etc.) is determined. By performing this inspection for each of the plurality of conductor patterns 110, the quality of the circuit board 11 is determined.

しかし、このような検査回路においては、プローブ151,152と導体パターン110とを接触させる部分において接触抵抗が発生することが避けられず、これが上記の抵抗値Rの測定精度に影響を与える。   However, in such an inspection circuit, it is inevitable that a contact resistance is generated at a portion where the probes 151 and 152 and the conductor pattern 110 are in contact with each other, and this affects the measurement accuracy of the resistance value R.

導体パターン110を検査する回路の、接触抵抗による電圧降下を考慮した等価回路を図3に示す。この等価回路において、Rは導体パターン110の抵抗であり、RC1はプローブ151と導体パターン110との間の接触抵抗であり、RC2はプローブ152と導体パターン110との間の接触抵抗である。導体パターン110に印加する検査電流の大きさをiとすると、上記の接触抵抗RC1,RC2を用いて、電圧測定部19にて検出した電位差(電圧降下)VOは、VO=iRC1+iR+iRC2で表される。 FIG. 3 shows an equivalent circuit of a circuit for inspecting the conductor pattern 110 in consideration of a voltage drop due to contact resistance. In this equivalent circuit, R is the resistance of the conductor pattern 110, R C1 is the contact resistance between the probe 151 and the conductor pattern 110, and R C2 is the contact resistance between the probe 152 and the conductor pattern 110. . When the magnitude of the inspection current applied to the conductor pattern 110 is i, the potential difference (voltage drop) V O detected by the voltage measuring unit 19 using the contact resistances R C1 and R C2 is V O = iR. C1 + iR + iR C2

即ち、電圧測定部19で検出される電圧降下VOは、測定対象の導体パターン110による電圧降下V(=iR)より、iRC1+iRC2だけ大きくなる。これにより、電圧測定部19が測定した電位差VOに基づく抵抗値はR+RC1+RC2となり、測定したい導体パターン110の抵抗値RよりRC1+RC2だけ大きくなって、検査に誤差が発生してしまう。 That is, the voltage drop V O detected by the voltage measuring unit 19 is larger by iR C1 + iR C2 than the voltage drop V (= iR) due to the conductor pattern 110 to be measured. As a result, the resistance value based on the potential difference V O measured by the voltage measuring unit 19 becomes R + R C1 + R C2 , which is larger than the resistance value R of the conductor pattern 110 to be measured by R C1 + R C2, resulting in an error in inspection. End up.

ところで、RC1,RC2は接触抵抗であるため、プローブ151,152の先端の摩損状態や、プローブ151,152と導体パターン110との接触の具合により変化し、特にプローブ151,152の先端が摩耗してくると、大幅に変動する傾向がある。言い換えれば、接触抵抗RC1,RC2は一定の値をとることがなく、事前に予測することが難しい。 By the way, since R C1 and R C2 are contact resistances, they change depending on the worn state of the tips of the probes 151 and 152 and the contact state between the probes 151 and 152 and the conductor pattern 110. In particular, the tips of the probes 151 and 152 are changed. As wear begins, it tends to fluctuate significantly. In other words, the contact resistances R C1 and R C2 do not take a constant value and are difficult to predict in advance.

また、常に一定の電流を回路負荷に流す定電流制御の特性上、図2の回路においてプローブ151,152と導体パターン110との接触抵抗RC1,RC2により発生した電圧降下の分だけ、プローブ151,152間に印加される電圧が大きくなる。導体パターン110に加わる電圧が耐電圧より大きくなると、導体パターン110において絶縁破壊が生じ、回路基板11を破損してしまう可能性もある。 In addition, due to the characteristics of constant current control in which a constant current is always supplied to the circuit load, the probe is equivalent to the voltage drop generated by the contact resistances R C1 and R C2 between the probes 151 and 152 and the conductor pattern 110 in the circuit of FIG. The voltage applied between 151 and 152 increases. If the voltage applied to the conductor pattern 110 is greater than the withstand voltage, dielectric breakdown may occur in the conductor pattern 110 and the circuit board 11 may be damaged.

この点、本実施形態の基板検査装置10は、以上に示した課題を解決するために、以下のような構成とされている。以下、図4以降を参照して詳細に説明する。図4は、4端子法の構成を示す図である。図5は、電圧補正部3によるノイズを除去する制御ループを示す図である。図6は、電圧補正部3の構成を示す図である。   In this regard, the substrate inspection apparatus 10 according to the present embodiment has the following configuration in order to solve the problems described above. Hereinafter, a detailed description will be given with reference to FIG. FIG. 4 is a diagram showing the configuration of the four-terminal method. FIG. 5 is a diagram illustrating a control loop for removing noise by the voltage correction unit 3. FIG. 6 is a diagram illustrating a configuration of the voltage correction unit 3.

この基板検査装置10は、図4に示すように、電流供給部17と、電流測定部18と、電圧測定部19と、を備えている。電流供給部17は、定電流源であって、設定された大きさの電流を、2つの電流供給端子(電流測定端子)153,154を介して、検査対象である導体パターン110に流す。電流測定部18は、当該2つの電流供給端子153,154を介して、導体パターン110に流れている電流を検出する。電圧測定部19は、電圧測定端子155,156を介して、導体パターン110の電圧を測定する。   As shown in FIG. 4, the board inspection apparatus 10 includes a current supply unit 17, a current measurement unit 18, and a voltage measurement unit 19. The current supply unit 17 is a constant current source, and flows a current having a set magnitude to the conductor pattern 110 to be inspected via two current supply terminals (current measurement terminals) 153 and 154. The current measuring unit 18 detects the current flowing through the conductor pattern 110 via the two current supply terminals 153 and 154. The voltage measurement unit 19 measures the voltage of the conductor pattern 110 via the voltage measurement terminals 155 and 156.

図4に示すように、本実施形態の基板検査装置10は、電流供給端子153,154を介して、検査対象である回路基板11の導体パターン110に対して電流供給部17により定電流を流し、電圧測定端子155,156の間の電圧降下を電圧測定部19によって測定する、いわゆる4端子法を用いている。   As shown in FIG. 4, the board inspection apparatus 10 according to the present embodiment allows a current supply unit 17 to pass a constant current to the conductor pattern 110 of the circuit board 11 to be inspected via current supply terminals 153 and 154. A so-called four-terminal method is used in which a voltage drop between the voltage measuring terminals 155 and 156 is measured by the voltage measuring unit 19.

4端子法においては、電圧測定部19が大きな内部抵抗を有するため、電圧測定部19が設けられている回路は実質的にオープンになっていると考えて差し支えない。従って、電流供給部17が設けられている側の回路に比べて、電圧測定部19が設けられている側の回路には電流があまり流れないので、電流供給端子153,154と導体パターン110との間の接触抵抗からの影響をある程度抑制することができる。   In the four-terminal method, since the voltage measuring unit 19 has a large internal resistance, it can be considered that the circuit provided with the voltage measuring unit 19 is substantially open. Therefore, compared with the circuit on the side where the current supply unit 17 is provided, current does not flow much in the circuit on the side where the voltage measurement unit 19 is provided, so that the current supply terminals 153 and 154 and the conductor pattern 110 The influence from the contact resistance between can be suppressed to some extent.

ところで、近年、半導体の製造プロセスを基板製造に応用することで、半導体に近い高密度配線を有する基板が実現しつつあるのは上述したとおりである。この種の回路基板11の導体パターン(高密度微細導体パターン)は、距離が短くなっているため、電気抵抗値が相当に小さくなっている。従って、この種の回路基板11を検査するとき、測定端子と導体パターン110との間の接触抵抗による影響(ノイズ)が相対的に大きくなる。   By the way, as described above, in recent years, a substrate having high-density wiring close to a semiconductor is being realized by applying a semiconductor manufacturing process to substrate manufacturing. The conductor pattern (high-density fine conductor pattern) of this type of circuit board 11 has a short distance, and thus has a considerably small electric resistance value. Therefore, when this type of circuit board 11 is inspected, the influence (noise) due to the contact resistance between the measurement terminal and the conductor pattern 110 becomes relatively large.

例えば、従来の構成の基板の導体パターンの抵抗が10Ωで、接触抵抗が1Ωの場合、接触抵抗の影響は10%程度と比較的小さい。一方で、高密度微細導体パターンを形成した回路基板11においては、導体パターン110の抵抗が例えば3Ω程度になると考えられるから、接触抵抗が1Ωの場合、その影響は3割を上回ることになって、検査精度の観点から現実的でない。   For example, when the resistance of the conductor pattern of the substrate having the conventional configuration is 10Ω and the contact resistance is 1Ω, the influence of the contact resistance is relatively small at about 10%. On the other hand, in the circuit board 11 on which the high-density fine conductor pattern is formed, the resistance of the conductor pattern 110 is considered to be about 3Ω, for example, and when the contact resistance is 1Ω, the influence exceeds 30%. From the viewpoint of inspection accuracy, it is not realistic.

本実施形態の基板検査装置10が採用する4端子法においても事情は同じであり、電圧測定端子156と導体パターン110との間で生じる接触抵抗を無視することができない。即ち、ノイズ等が存在していない理想状態においては、電流供給端子154の電位と電圧測定端子156の電位が同じになるが、実際は、電圧測定端子156を導体パターン110に接触させた部分で生じる接触抵抗により電圧降下が発生し、電流供給端子154と電圧測定端子156との間に電位差が生じてしまう。   The situation is the same in the four-terminal method employed by the substrate inspection apparatus 10 of the present embodiment, and the contact resistance generated between the voltage measurement terminal 156 and the conductor pattern 110 cannot be ignored. In other words, in an ideal state where no noise or the like exists, the potential of the current supply terminal 154 and the potential of the voltage measurement terminal 156 are the same. A voltage drop occurs due to the contact resistance, and a potential difference is generated between the current supply terminal 154 and the voltage measurement terminal 156.

また、電圧測定端子156と導体パターン110との間で生じる接触抵抗は1回1回の接触毎に異なり、予測が難しいため、端子と導体パターン110との接触抵抗を予め測定して電圧降下を補正しておくこともできない。   In addition, since the contact resistance generated between the voltage measurement terminal 156 and the conductor pattern 110 is different for each contact and difficult to predict, the contact resistance between the terminal and the conductor pattern 110 is measured in advance to reduce the voltage drop. It cannot be corrected.

なお、制御部27の制御により、電圧降下を検出したら、当該電圧降下分の電圧を補正するような構成も考えられる。しかし、制御部27は回路基板11と物理的に離れた場所に設けられることが多いため、制御ループも相当に長くなる結果、電圧降下が検出されたタイミングから電圧が実際に補正されるまで長時間を要することになり、基板検査の効率を大幅に低下させてしまう。また、制御ループが長くなると、その分だけノイズが生じて、検査の精度を大幅に低下させてしまう。   In addition, if a voltage drop is detected by control of the control part 27, the structure which correct | amends the voltage for the said voltage drop is also considered. However, since the control unit 27 is often provided at a location physically separated from the circuit board 11, the control loop is also considerably long. As a result, the control unit 27 is long from the timing when the voltage drop is detected until the voltage is actually corrected. Time is required, and the efficiency of substrate inspection is greatly reduced. Further, when the control loop becomes long, noise is generated correspondingly and the accuracy of inspection is greatly reduced.

この点、本実施形態の基板検査装置10は、図5に示すように、電圧補正部3を備えている。この電圧補正部3は、電流供給端子154と電圧測定端子156の間に配置されており、電圧測定端子156と導体パターン110との間の接触抵抗による電圧降下を補正する。なお、本実施形態において、電圧測定端子156が第1測定端子に相当し、電流供給端子154が第2測定端子に相当する。   In this regard, the substrate inspection apparatus 10 of this embodiment includes a voltage correction unit 3 as shown in FIG. The voltage correction unit 3 is disposed between the current supply terminal 154 and the voltage measurement terminal 156 and corrects a voltage drop due to contact resistance between the voltage measurement terminal 156 and the conductor pattern 110. In the present embodiment, the voltage measurement terminal 156 corresponds to the first measurement terminal, and the current supply terminal 154 corresponds to the second measurement terminal.

当該電圧補正部3の構成を詳細に説明すると、図6に示すように、電流供給端子154と電圧測定端子156との間に、インスツルメンテーションアンプ30と、オペアンプ40と、が設置されている。   The configuration of the voltage correction unit 3 will be described in detail. As shown in FIG. 6, an instrumentation amplifier 30 and an operational amplifier 40 are installed between a current supply terminal 154 and a voltage measurement terminal 156. Yes.

インスツルメンテーションアンプ30は、非反転入力端子31と、反転入力端子32と、出力端子33と、を備え、非反転入力端子31からの入力と、反転入力端子32からの入力と、の差を増幅する。本実施形態のインスツルメンテーションアンプ30は、1倍の増幅率(利得Gain=1)のものを用いる。   The instrumentation amplifier 30 includes a non-inverting input terminal 31, an inverting input terminal 32, and an output terminal 33, and a difference between an input from the non-inverting input terminal 31 and an input from the inverting input terminal 32. Amplify. The instrumentation amplifier 30 of the present embodiment uses one having a gain of 1 (gain Gain = 1).

インスツルメンテーションアンプ30は、広く知られているように、高い同相信号除去比(CMRR)と、高入力インピーダンスと、高精度と、を有する。また、インスツルメンテーションアンプ30及びオペアンプ40として例えば半導体チップ化されたものを用いることで、電気信号を制御するループを物理的に極めて短くできる。これにより、インスツルメンテーションアンプ30から構成された電気信号の制御ループの制御速度を大幅に高速化することができ、接触抵抗による電圧降下を例えば1ミリ秒以下の応答速度で補正することも可能になる。   The instrumentation amplifier 30 has a high common-mode rejection ratio (CMRR), a high input impedance, and high accuracy, as is widely known. Further, by using, for example, semiconductor chips as the instrumentation amplifier 30 and the operational amplifier 40, the loop for controlling the electric signal can be physically shortened. Thereby, the control speed of the control loop of the electric signal composed of the instrumentation amplifier 30 can be greatly increased, and the voltage drop due to the contact resistance can be corrected with a response speed of 1 millisecond or less, for example. It becomes possible.

本実施形態のインスツルメンテーションアンプ30は、図7に示すように、同じ性能を有する2つの差動増幅器を備えている。これにより、2つの入力端子からの共通入力信号(本説明の基板の検査においては、上記接触抵抗によるノイズ等)を除去することができ、高い同相信号除去比(CMRR)を得ることができる。   As shown in FIG. 7, the instrumentation amplifier 30 of the present embodiment includes two differential amplifiers having the same performance. As a result, common input signals from the two input terminals (in the inspection of the substrate in this description, noise due to the contact resistance, etc.) can be removed, and a high common-mode signal rejection ratio (CMRR) can be obtained. .

同相信号除去比(CMRR)は、差動増幅回路等での2つの入力に共通する入力信号(例えば、ノイズ等)を除去する傾向の強さを表す。即ち、アンプのCMRRが大きければ大きいほど、当該アンプはノイズ等の共通入力信号を除去する傾向が強くなる。   The common-mode signal rejection ratio (CMRR) represents the strength of a tendency to remove an input signal (for example, noise) common to two inputs in a differential amplifier circuit or the like. That is, the greater the CMRR of the amplifier, the stronger the amplifier tends to remove common input signals such as noise.

高入力インピーダンスを有するインスツルメンテーションアンプ30は、微小な電気信号も検出することができる。何故なら、高入力インピーダンスを有することで、入力信号が小さくても、インスツルメンテーションアンプ30を駆動できるからである。ジュールの法則とオームの法則からP=I2Rの公式が得られ、この公式から考えると、インスツルメンテーションアンプ30の駆動電力Pが一定であって、Rが大きければ大きいほど、駆動電流Iが小さくなる。従って、インスツルメンテーションアンプ30は高入力インピーダンスを有するため、微小な電気信号でもインスツルメンテーションアンプ30を駆動することができる。言い換えれば、インスツルメンテーションアンプ30は、微小な電気信号でも検出することができる。 The instrumentation amplifier 30 having a high input impedance can detect a minute electric signal. This is because the instrumentation amplifier 30 can be driven even if the input signal is small by having a high input impedance. The formula of P = I 2 R is obtained from Joule's law and Ohm's law. From this formula, the driving power P of the instrumentation amplifier 30 is constant, and the larger R is, the driving current becomes larger. I becomes smaller. Accordingly, since the instrumentation amplifier 30 has a high input impedance, the instrumentation amplifier 30 can be driven even with a small electric signal. In other words, the instrumentation amplifier 30 can detect even a minute electric signal.

上記で説明したように、導体パターン(高密度微細導体パターン)110を有する回路基板11は、許容電流及び耐電圧が小さい。従って、この種の回路基板11を検査するときは、回路基板11に供給する信号の電流や電圧も小さくせざるを得ないので、導体パターン110から検出する電流又は電圧も小さくなる。この点、本実施形態の基板検査装置10においては、微小な電気信号も検出できるインスツルメンテーションアンプ30が設けられているため、この種の高密度微細導体パターンを有する回路基板11の検査を問題なく行うことができる。   As described above, the circuit board 11 having the conductor pattern (high-density fine conductor pattern) 110 has a small allowable current and withstand voltage. Therefore, when inspecting this type of circuit board 11, the current or voltage of the signal supplied to the circuit board 11 must be reduced, so that the current or voltage detected from the conductor pattern 110 is also reduced. In this regard, in the board inspection apparatus 10 of the present embodiment, the instrumentation amplifier 30 capable of detecting a minute electric signal is provided, so that the circuit board 11 having this type of high-density fine conductor pattern is inspected. Can be done without problems.

また、上記で説明したように、導体パターン110の許容電流が小さいため、検査のために導体パターン110に供給する電流も小さくする必要がある。従って、電圧測定端子156と導体パターン110との間で生じる接触抵抗の影響が相対的に大きくなる。   Further, as described above, since the allowable current of the conductor pattern 110 is small, it is also necessary to reduce the current supplied to the conductor pattern 110 for inspection. Accordingly, the influence of the contact resistance generated between the voltage measurement terminal 156 and the conductor pattern 110 becomes relatively large.

この点、本実施形態のインスツルメンテーションアンプ30は、互いに対称である2つの差動増幅回路を有するため、電圧測定端子156と導体パターン110との間の接触抵抗による電圧降下等のノイズを除去することができる。   In this regard, the instrumentation amplifier 30 of the present embodiment has two differential amplifier circuits that are symmetrical to each other, and therefore noise such as a voltage drop due to contact resistance between the voltage measurement terminal 156 and the conductor pattern 110 is reduced. Can be removed.

次に、図6に示すオペアンプ40を説明する。このオペアンプ40は、非反転インプット端子41と、反転インプット端子42と、アウトプット端子43と、を備え、−1倍の増幅率(利得Gain)を有する。当該オペアンプ40の非反転インプット端子41がグランドと電気的に接続し、反転インプット端子42がインスツルメンテーションアンプ30の出力端子33と電気的に接続し、アウトプット端子43がインスツルメンテーションアンプ30の反転入力端子32と電気的に接続している。   Next, the operational amplifier 40 shown in FIG. 6 will be described. The operational amplifier 40 includes a non-inverting input terminal 41, an inverting input terminal 42, and an output terminal 43, and has an amplification factor (gain Gain) of −1. The non-inverting input terminal 41 of the operational amplifier 40 is electrically connected to the ground, the inverting input terminal 42 is electrically connected to the output terminal 33 of the instrumentation amplifier 30, and the output terminal 43 is the instrumentation amplifier. 30 inverting input terminals 32 are electrically connected.

本実施形態の電圧補正部3を介して、電圧測定端子156と導体パターン110との接触抵抗による電圧降下等のノイズを除去することで、電流供給端子154と電圧測定端子156との間の電位差がゼロになるように補正することができる。   The potential difference between the current supply terminal 154 and the voltage measurement terminal 156 is eliminated by removing noise such as a voltage drop due to the contact resistance between the voltage measurement terminal 156 and the conductor pattern 110 via the voltage correction unit 3 of the present embodiment. Can be corrected to zero.

本実施形態の基板検査装置10は、図5に示すように、電圧補正部3を電流供給端子154と電圧測定端子156との間に設けることで、電流供給端子154及び電圧測定端子156と導体パターン110との接触抵抗による電圧降下等のノイズに素早く応答して除去することで、導体パターン110の電圧降下の測定を安定して行うことができ、回路基板11の検査の効率も良好である。   As shown in FIG. 5, the substrate inspection apparatus 10 of the present embodiment is provided with the voltage correction unit 3 between the current supply terminal 154 and the voltage measurement terminal 156, so that the current supply terminal 154, the voltage measurement terminal 156, and the conductor are provided. By quickly removing in response to noise such as a voltage drop due to contact resistance with the pattern 110, the voltage drop of the conductor pattern 110 can be stably measured, and the efficiency of the inspection of the circuit board 11 is also good. .

続いて、インスツルメンテーションアンプ30の具体的な構成について、図7のインスツルメンテーションアンプ30の内部回路を参照して説明する。   Next, a specific configuration of the instrumentation amplifier 30 will be described with reference to an internal circuit of the instrumentation amplifier 30 in FIG.

本実施形態の基板検査装置10の電圧補正部3は、図6の回路構成によって、アンプを線形領域動作状態で動作させる。線形領域動作状態のアンプは、図8のグラフに示すように、差動入力を一定の増幅率で増幅して出力する。言い換えれば、当該動作状態のアンプの入力と出力が比例している。   The voltage correction unit 3 of the substrate inspection apparatus 10 of the present embodiment operates the amplifier in the linear region operation state with the circuit configuration of FIG. As shown in the graph of FIG. 8, the amplifier in the linear region operating state amplifies and outputs the differential input with a constant amplification factor. In other words, the input and output of the amplifier in the operating state are proportional.

線形領域動作状態のアンプは、バーチャル・ショートという特性を有している。バーチャル・ショートとは、アンプの2つの入力の間の電位差がゼロに近い状態で、仮想的に短絡している状態である。このバーチャル・ショートにより、図7のアンプA1においては2つの入力電圧V1,V10が等しくなり、アンプA2においては2つの入力電圧V2,V20が等しくなる。従って、以下の関係式が得られる。
1=V10
2=V20
The amplifier in the linear region operating state has a characteristic of virtual short. Virtual short is a state in which the potential difference between the two inputs of the amplifier is close to zero and is virtually short-circuited. Due to this virtual short circuit, the two input voltages V 1 and V 10 are equal in the amplifier A1 of FIG. 7, and the two input voltages V 2 and V 20 are equal in the amplifier A2. Therefore, the following relational expression is obtained.
V 1 = V 10
V 2 = V 20

仮に、ノイズ等の共通入力信号をVICとし、当該共通入力信号がアンプによって増幅された出力をVOCとする。図7に示す回路において、アンプA1の出力電圧をVA、アンプA2の出力電圧をVB、インスツルメンテーションアンプ30の前半部の各所に配置された抵抗をRg,R1,R2とすると、上記の関係式に基づいて、以下の関係式が得られる。即ち、
2−V1=V20−V10=(VB−VA)Rg/(R2+Rg+R1) ・・・(1)
OC=VB−VA=(R2+Rg+R1)(V2−V1)/Rg ・・・(2)
なお、Rgは、インスツルメンテーションアンプ30のゲインを決定する抵抗値である。
Assume that a common input signal such as noise is V IC, and an output obtained by amplifying the common input signal by an amplifier is V OC . In the circuit shown in FIG. 7, the output voltage of the amplifier A1 is V A , the output voltage of the amplifier A2 is V B , and the resistors arranged in the first half of the instrumentation amplifier 30 are R g , R 1 , R 2. Then, the following relational expression is obtained based on the above relational expression. That is,
V 2 −V 1 = V 20 −V 10 = (V B −V A ) R g / (R 2 + R g + R 1 ) (1)
V OC = V B −V A = (R 2 + R g + R 1 ) (V 2 −V 1 ) / R g (2)
R g is a resistance value that determines the gain of the instrumentation amplifier 30.

ICは共通入力信号であるため、インスツルメンテーションアンプ30の各入力端子に対して、同じ入力になる。即ち、
IC=V1=V2 ・・・(3)
(2)及び(3)の関係式から、VOC=0が得られる。以上のように、図7に示す回路は、共通入力信号を除去することができる。
Since V IC is a common input signal, it has the same input to each input terminal of the instrumentation amplifier 30. That is,
V IC = V 1 = V 2 (3)
From the relational expressions (2) and (3), V OC = 0 is obtained. As described above, the circuit illustrated in FIG. 7 can remove the common input signal.

本実施形態の電圧補正部3を構成する回路においては、制御ループにインスツルメンテーションアンプ30とオペアンプ40が含まれ、インスツルメンテーションアンプ30を1倍の増幅率に設定し、オペアンプ40を−1倍の増幅率に設定することにより、接触抵抗による影響を確実に取り除くことができる。   In the circuit constituting the voltage correction unit 3 of the present embodiment, the instrumentation amplifier 30 and the operational amplifier 40 are included in the control loop, and the instrumentation amplifier 30 is set to a single amplification factor. By setting the amplification factor to −1, the influence of contact resistance can be reliably removed.

なお、接触抵抗による電圧降下を除去する方法の1つとして、コンパレータから構成されたオープンループを利用することも考えられる。しかしながら、ゲインが無限大のコンパレータであれば、接触抵抗からの影響を確実に消去することができるものの、そのようなコンパレータは理想的なものにすぎず、現実の回路で実現することは難しい。   Note that, as one method for removing a voltage drop due to contact resistance, it is conceivable to use an open loop composed of a comparator. However, if the comparator has an infinite gain, the influence from the contact resistance can be surely eliminated, but such a comparator is only ideal and difficult to realize in an actual circuit.

一方、本実施形態の基板検査装置10の電圧補正部3は、インスツルメンテーションアンプ30及びオペアンプ40の安定的な増幅率を利用して、電圧の補正回路を構成している。従って、接触抵抗による電圧降下等のノイズを確実に除去することができる。   On the other hand, the voltage correction unit 3 of the substrate inspection apparatus 10 according to the present embodiment forms a voltage correction circuit using the stable amplification factors of the instrumentation amplifier 30 and the operational amplifier 40. Therefore, noise such as a voltage drop due to contact resistance can be reliably removed.

以上に説明したように、本実施形態の基板検査装置10は、回路基板11の導体パターン110に電気信号を印加し、当該回路基板11の電気特性を検査する。この基板検査装置は、電圧測定端子156及び電流供給端子154と、電圧補正部と、を備える。電圧測定端子156及び電流供給端子154は、導体パターン110と接触する。電圧補正部3は、電圧測定端子156と、電流供給端子154と、導体パターン110と、から構成される回路内のノイズを除去可能なインスツルメンテーションアンプ30を備える。電圧補正部3は、インスツルメンテーションアンプ30を含んだ制御ループを通じて、電圧測定端子156と電流供給端子154との間の電位差を補正する。   As described above, the board inspection apparatus 10 of this embodiment applies an electrical signal to the conductor pattern 110 of the circuit board 11 and inspects the electrical characteristics of the circuit board 11. This board inspection apparatus includes a voltage measurement terminal 156, a current supply terminal 154, and a voltage correction unit. The voltage measurement terminal 156 and the current supply terminal 154 are in contact with the conductor pattern 110. The voltage correction unit 3 includes an instrumentation amplifier 30 that can remove noise in a circuit including a voltage measurement terminal 156, a current supply terminal 154, and a conductor pattern 110. The voltage correction unit 3 corrects the potential difference between the voltage measurement terminal 156 and the current supply terminal 154 through a control loop including the instrumentation amplifier 30.

即ち、電圧測定端子156及び電流供給端子154と、導体パターン110と、の接触抵抗による電圧降下によって、理想的には同電位であるべき電圧測定端子156及び電流供給端子154の間に電位差が発生してしまう。また、前記接触抵抗による電圧降下を当該電圧測定端子156を介して検出することで、検出電圧が大きくなり、検査精度を低下させてしまう。この点、上記の構成によれば、当該接触抵抗による電圧降下を補正することができるので、電圧測定端子156と電流供給端子154との間の電位差をゼロになるように保持することができる。これにより、回路基板11を検査するとき、電圧測定端子156及び電流供給端子154と導体パターン110との接触抵抗の影響を受けずに、検査の精度を一層高めることができる。特に、同相信号除去比(CRMM)の高いインスツルメンテーションアンプ30を使用することにより、電圧測定端子156及び電流供給端子154と導体パターン110との間の接触抵抗による電圧降下を確実に補正することができる。   That is, a potential difference occurs between the voltage measurement terminal 156 and the current supply terminal 154 that should ideally have the same potential due to a voltage drop due to the contact resistance between the voltage measurement terminal 156 and the current supply terminal 154 and the conductor pattern 110. Resulting in. In addition, by detecting a voltage drop due to the contact resistance via the voltage measurement terminal 156, the detection voltage increases, and the inspection accuracy decreases. In this regard, according to the configuration described above, the voltage drop due to the contact resistance can be corrected, so that the potential difference between the voltage measurement terminal 156 and the current supply terminal 154 can be maintained to be zero. Thereby, when the circuit board 11 is inspected, the accuracy of the inspection can be further improved without being affected by the contact resistance between the voltage measurement terminal 156 and the current supply terminal 154 and the conductor pattern 110. In particular, by using the instrumentation amplifier 30 having a high common-mode signal rejection ratio (CRMM), the voltage drop due to the contact resistance between the voltage measurement terminal 156 and the current supply terminal 154 and the conductor pattern 110 is reliably corrected. can do.

また、本実施形態の基板検査装置10においては、インスツルメンテーションアンプ30は、図7に示すように、互いに対称である2つの差動増幅回路を有している。   In the substrate inspection apparatus 10 of this embodiment, the instrumentation amplifier 30 includes two differential amplifier circuits that are symmetrical to each other, as shown in FIG.

これにより、電圧測定端子156及び電流供給端子154と導体パターン110との間で生じる接触抵抗によるノイズ等の共通入力信号を除去でき、回路基板11の検査精度をより一層高めることができる。   Thereby, common input signals such as noise caused by contact resistance generated between the voltage measurement terminal 156 and the current supply terminal 154 and the conductor pattern 110 can be removed, and the inspection accuracy of the circuit board 11 can be further improved.

また、本実施形態の基板検査装置10においては、前記制御ループに含まれるアンプの数が、インスツルメンテーションアンプ30を含めて、当該インスツルメンテーションアンプ30とオペアンプ40の2個になっている。   Further, in the substrate inspection apparatus 10 of the present embodiment, the number of amplifiers included in the control loop is two, including the instrumentation amplifier 30, the instrumentation amplifier 30 and the operational amplifier 40. Yes.

即ち、一般的に、電圧降下を補正する制御ループが短ければ短いほど、電圧を速く安定させることができる。この点、本実施形態では、制御ループが、インスツルメンテーションアンプ30と、1個のオペアンプ40と、から構成されているので、制御ループを物理的に極めて短くでき、電圧降下が発生した瞬間に補正することができる。これにより、電圧補正部3において高速かつ確実に電圧降下を補正することができる。   That is, in general, the shorter the control loop for correcting the voltage drop, the faster the voltage can be stabilized. In this respect, in the present embodiment, the control loop is composed of the instrumentation amplifier 30 and one operational amplifier 40. Therefore, the control loop can be physically shortened and the moment when the voltage drop occurs. Can be corrected. Thereby, the voltage correction unit 3 can correct the voltage drop quickly and reliably.

また、本実施形態の基板検査装置10において、インスツルメンテーションアンプ30の増幅率が1倍に設定されている。   Moreover, in the board | substrate inspection apparatus 10 of this embodiment, the amplification factor of the instrumentation amplifier 30 is set to 1 time.

これにより、インスツルメンテーションアンプ30が1倍の増幅率で安定して動作することができるので、電圧測定端子156及び電流供給端子154と導体パターン110との間で生じる接触抵抗等の影響を確実に除去することができる。   As a result, the instrumentation amplifier 30 can stably operate at a gain of 1 ×, so that the influence of contact resistance and the like generated between the voltage measurement terminal 156 and the current supply terminal 154 and the conductor pattern 110 can be reduced. It can be removed reliably.

また、本実施形態の基板検査装置10は、増幅率が−1倍であるオペアンプ40を更に備える。   The substrate inspection apparatus 10 of the present embodiment further includes an operational amplifier 40 having an amplification factor of −1.

このように、オープン状態であるオペアンプを利用せず、−1倍の増幅率のオペアンプ40の安定増幅状態を利用することにより、精度の高い電圧補正部3を有する基板検査装置10を実現することができる。   As described above, by using the stable amplification state of the operational amplifier 40 having an amplification factor of −1 without using the operational amplifier in the open state, the substrate inspection apparatus 10 having the highly accurate voltage correction unit 3 is realized. Can do.

また、本実施形態の基板検査装置10において、インスツルメンテーションアンプ30は、非反転入力端子31と、反転入力端子32と、出力端子33と、を備える。オペアンプ40は、非反転インプット端子41と、反転インプット端子42と、アウトプット端子43と、を備える。非反転入力端子31と、電圧測定端子156と、が電気的に接続される。反転入力端子32と、アウトプット端子43と、電流供給端子154と、が電気的に接続される。出力端子33と、反転インプット端子42と、が電気的に接続される。非反転インプット端子41がグランドと電気的に接続される。   In the substrate inspection apparatus 10 of the present embodiment, the instrumentation amplifier 30 includes a non-inverting input terminal 31, an inverting input terminal 32, and an output terminal 33. The operational amplifier 40 includes a non-inverting input terminal 41, an inverting input terminal 42, and an output terminal 43. The non-inverting input terminal 31 and the voltage measurement terminal 156 are electrically connected. The inverting input terminal 32, the output terminal 43, and the current supply terminal 154 are electrically connected. The output terminal 33 and the inverting input terminal 42 are electrically connected. The non-inverting input terminal 41 is electrically connected to the ground.

これにより、簡素な構成で、電圧測定端子156と電流供給端子154との間の電位差をゼロになるように補正することができる。   Thereby, it is possible to correct the potential difference between the voltage measurement terminal 156 and the current supply terminal 154 to be zero with a simple configuration.

また、本実施形態の基板検査装置10は、2つの電圧測定端子155,156と、2つの電流供給端子153,154と、を備える。2つの電流供給端子153,154を介して導体パターン110に電流を印加し、電圧測定端子155,156から導体パターン110の電圧を検出する4端子法を用いて基板を検査する。   The board inspection apparatus 10 according to the present embodiment includes two voltage measurement terminals 155 and 156 and two current supply terminals 153 and 154. A current is applied to the conductor pattern 110 via the two current supply terminals 153 and 154, and the substrate is inspected using a four-terminal method in which the voltage of the conductor pattern 110 is detected from the voltage measurement terminals 155 and 156.

これにより、4端子法を用いる基板検査装置10において、電圧測定端子155,156及び電流供給端子153,154と導体パターン110との接触抵抗による電圧降下をリアルタイムで補正することができる。   Thereby, in the board | substrate inspection apparatus 10 using a 4 terminal method, the voltage drop by the contact resistance of the voltage measurement terminals 155 and 156 and the current supply terminals 153 and 154 and the conductor pattern 110 can be corrected in real time.

以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。   The preferred embodiment of the present invention has been described above, but the above configuration can be modified as follows, for example.

電圧補正部3は、インスツルメンテーションアンプ30と、オペアンプ40と、を備えることに限らず、図9に示すようにインスツルメンテーションアンプ30のみを設けて、電流供給端子154と電圧測定端子156との間の電位差を補正することも可能である。この場合、回路を一層簡素化することができる。   The voltage correction unit 3 is not limited to the instrumentation amplifier 30 and the operational amplifier 40, but includes only the instrumentation amplifier 30 as shown in FIG. 9, and includes a current supply terminal 154 and a voltage measurement terminal. It is also possible to correct the potential difference with respect to 156. In this case, the circuit can be further simplified.

また、本実施形態の基板検査装置10は、4端子法に限定せず、2端子法にも適用することができる。   Moreover, the board | substrate inspection apparatus 10 of this embodiment is not limited to a 4 terminal method, It can apply also to a 2 terminal method.

3 電圧補正部
10 基板検査装置
11 回路基板
15 プローブ(端子)
17 電流供給部
18 電流測定部
19 電圧測定部
30 インスツルメンテーションアンプ
31 非反転入力端子
32 反転入力端子
33 出力端子
40 オペアンプ
41 非反転インプット端子
42 反転インプット端子
43 アウトプット端子
151 プローブ
152 プローブ
153 電流供給端子
154 電流供給端子(第2測定端子)
155 電圧測定端子
156 電圧測定端子(第1測定端子)
3 Voltage Correction Unit 10 Board Inspection Device 11 Circuit Board 15 Probe (Terminal)
DESCRIPTION OF SYMBOLS 17 Current supply part 18 Current measurement part 19 Voltage measurement part 30 Instrumentation amplifier 31 Non-inverting input terminal 32 Inverting input terminal 33 Output terminal 40 Operational amplifier 41 Non-inverting input terminal 42 Inverting input terminal 43 Output terminal 151 Probe 152 Probe 153 Current supply terminal 154 Current supply terminal (second measurement terminal)
155 Voltage measurement terminal 156 Voltage measurement terminal (first measurement terminal)

Claims (7)

回路基板の導体パターンに電気信号を印加し、当該回路基板の電気特性を検査する基板検査装置であって、
前記導体パターンと接触する第1測定端子及び第2測定端子と、
電圧補正部と、
を備え、
前記電圧補正部は、前記第1測定端子と、前記第2測定端子と、前記導体パターンと、から構成される回路内のノイズを除去可能なインスツルメンテーションアンプを備え、
前記電圧補正部は、前記インスツルメンテーションアンプを含んだ制御ループを通じて、前記第1測定端子と前記第2測定端子との間の電位差を補正することを特徴とする基板検査装置。
A board inspection apparatus that applies an electrical signal to a conductor pattern of a circuit board and inspects the electrical characteristics of the circuit board,
A first measurement terminal and a second measurement terminal in contact with the conductor pattern;
A voltage correction unit;
With
The voltage correction unit includes an instrumentation amplifier capable of removing noise in a circuit composed of the first measurement terminal, the second measurement terminal, and the conductor pattern,
The substrate inspection apparatus, wherein the voltage correction unit corrects a potential difference between the first measurement terminal and the second measurement terminal through a control loop including the instrumentation amplifier.
請求項1に記載の基板検査装置であって、
前記インスツルメンテーションアンプは、互いに対称である2つの差動増幅回路を有することを特徴とする基板検査装置。
The substrate inspection apparatus according to claim 1,
The instrumentation amplifier includes two differential amplifier circuits that are symmetrical to each other.
請求項1又は2に記載の基板検査装置であって、
前記制御ループに含まれるアンプの数が、前記インスツルメンテーションアンプを含めて1個又は2個であることを特徴とする基板検査装置。
The substrate inspection apparatus according to claim 1 or 2,
The number of amplifiers included in the control loop is one or two including the instrumentation amplifier.
請求項1から3までの何れか一項に記載の基板検査装置であって、
前記インスツルメンテーションアンプの増幅率が1倍に設定されていることを特徴とする基板検査装置。
It is a board | substrate inspection apparatus as described in any one of Claim 1 to 3,
A substrate inspection apparatus, wherein an amplification factor of the instrumentation amplifier is set to 1 time.
請求項1から4までの何れか一項に記載の基板検査装置であって、
増幅率が−1倍であるオペアンプを更に備えることを特徴とする基板検査装置。
It is a board | substrate inspection apparatus as described in any one of Claim 1 to 4,
A substrate inspection apparatus, further comprising an operational amplifier having an amplification factor of -1.
請求項5に記載の基板検査装置であって、
前記インスツルメンテーションアンプは、
非反転入力端子と、
反転入力端子と、
出力端子と、
を備え、
前記オペアンプは、
非反転インプット端子と、
反転インプット端子と、
アウトプット端子と、
を備え、
前記非反転入力端子と、前記第1測定端子と、が電気的に接続され、
前記反転入力端子と、前記アウトプット端子と、前記第2測定端子と、が電気的に接続され、
前記出力端子と、前記反転インプット端子と、が電気的に接続され、
前記非反転インプット端子がグランドと電気的に接続されることを特徴とする基板検査装置。
It is a board | substrate inspection apparatus of Claim 5, Comprising:
The instrumentation amplifier is
A non-inverting input terminal;
An inverting input terminal;
An output terminal;
With
The operational amplifier is
A non-inverting input terminal;
An inverting input terminal,
An output terminal;
With
The non-inverting input terminal and the first measurement terminal are electrically connected;
The inverting input terminal, the output terminal, and the second measurement terminal are electrically connected;
The output terminal and the inverting input terminal are electrically connected;
The substrate inspection apparatus, wherein the non-inverting input terminal is electrically connected to a ground.
請求項1から6までの何れか一項に記載の基板検査装置であって、
前記第1測定端子を含むように2つの電圧測定端子を備え、
前記第2測定端子を含むように2つの電流測定端子を備え、
前記2つの電流測定端子を介して前記導体パターンに電流を印加し、前記2つの電圧測定端子から前記導体パターンの電圧を検出する4端子法を用いて基板を検査することを特徴とする基板検査装置。
It is a board | substrate inspection apparatus as described in any one of Claim 1-6,
Including two voltage measurement terminals to include the first measurement terminal;
Including two current measurement terminals to include the second measurement terminal;
Inspecting a substrate using a four-terminal method in which a current is applied to the conductor pattern via the two current measurement terminals and the voltage of the conductor pattern is detected from the two voltage measurement terminals. apparatus.
JP2014114958A 2014-06-03 2014-06-03 Board inspection equipment Active JP6418376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014114958A JP6418376B2 (en) 2014-06-03 2014-06-03 Board inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114958A JP6418376B2 (en) 2014-06-03 2014-06-03 Board inspection equipment

Publications (2)

Publication Number Publication Date
JP2015230179A true JP2015230179A (en) 2015-12-21
JP6418376B2 JP6418376B2 (en) 2018-11-07

Family

ID=54887033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014114958A Active JP6418376B2 (en) 2014-06-03 2014-06-03 Board inspection equipment

Country Status (1)

Country Link
JP (1) JP6418376B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6071964A (en) * 1983-09-29 1985-04-23 Nec Corp Physical quantity detecting circuit
JPH0432081U (en) * 1990-07-13 1992-03-16
JPH10293146A (en) * 1997-04-18 1998-11-04 Mitsubishi Electric Corp Inductance variation detector
JPH1138053A (en) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd Impedance measuring device
JP2001235389A (en) * 2000-02-24 2001-08-31 Omron Corp Liquid leakage detector and liquid leakage detecting system
JP2004045349A (en) * 2002-07-16 2004-02-12 Hioki Ee Corp Circuit wiring inspection method and its device
JP2007132806A (en) * 2005-11-10 2007-05-31 Hioki Ee Corp Impedance measuring device
JP2007333598A (en) * 2006-06-15 2007-12-27 Nidec-Read Corp Substrate inspecting means
JP2012013588A (en) * 2010-07-02 2012-01-19 Hioki Ee Corp Four-terminal type impedance measurement apparatus
JP2014044102A (en) * 2012-08-27 2014-03-13 Hioki Ee Corp Four-terminal resistance measuring device, inspection device, four-terminal resistance measuring method and inspection method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6071964A (en) * 1983-09-29 1985-04-23 Nec Corp Physical quantity detecting circuit
JPH0432081U (en) * 1990-07-13 1992-03-16
JPH10293146A (en) * 1997-04-18 1998-11-04 Mitsubishi Electric Corp Inductance variation detector
JPH1138053A (en) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd Impedance measuring device
JP2001235389A (en) * 2000-02-24 2001-08-31 Omron Corp Liquid leakage detector and liquid leakage detecting system
JP2004045349A (en) * 2002-07-16 2004-02-12 Hioki Ee Corp Circuit wiring inspection method and its device
JP2007132806A (en) * 2005-11-10 2007-05-31 Hioki Ee Corp Impedance measuring device
JP2007333598A (en) * 2006-06-15 2007-12-27 Nidec-Read Corp Substrate inspecting means
JP2012013588A (en) * 2010-07-02 2012-01-19 Hioki Ee Corp Four-terminal type impedance measurement apparatus
JP2014044102A (en) * 2012-08-27 2014-03-13 Hioki Ee Corp Four-terminal resistance measuring device, inspection device, four-terminal resistance measuring method and inspection method

Also Published As

Publication number Publication date
JP6418376B2 (en) 2018-11-07

Similar Documents

Publication Publication Date Title
TWI738842B (en) Component inspection circuit, component inspection device and probe card
JP2007333598A (en) Substrate inspecting means
KR102455794B1 (en) Substrate inspecting apparatus and substrate inspecting method
JP2009264736A (en) Substrate inspecting apparatus
JP2010210238A (en) Probe card, semiconductor inspection device equipped with the same and method for checking fuse of probe card
US9112455B2 (en) Signal amplifying circuit for electromagnetic flow meter
JP6418376B2 (en) Board inspection equipment
CN110794290B (en) Substrate detection device and substrate detection method
TWI761398B (en) Resistance measuring device and resistance measuring method
TWI461706B (en) Impedance measurement device
KR102136612B1 (en) Probe card module
CN113533908A (en) Inspection apparatus and inspection method
JP5500333B2 (en) DC test equipment and semiconductor test equipment
JP5146109B2 (en) Inspection device
JP5133854B2 (en) Power supply device and test device
JP6255833B2 (en) Substrate inspection method and substrate inspection apparatus
JP4718517B2 (en) Board inspection equipment
JP2013257195A (en) Substrate checkup jig and substrate checkup apparatus
KR100816230B1 (en) Voltage and current tester for semiconductor
JP2007333492A (en) Method and device for inspecting condition of electric contact
JP2009236712A (en) Semiconductor integrated circuit, and inspection apparatus and inspection method of semiconductor integrated circuit
JP2016031254A (en) Inspection device and method for delivering electric signal
JP2013170981A (en) Circuit board inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180925

R150 Certificate of patent or registration of utility model

Ref document number: 6418376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250