JP2015226142A - RC-IGBT drive circuit - Google Patents

RC-IGBT drive circuit Download PDF

Info

Publication number
JP2015226142A
JP2015226142A JP2014109055A JP2014109055A JP2015226142A JP 2015226142 A JP2015226142 A JP 2015226142A JP 2014109055 A JP2014109055 A JP 2014109055A JP 2014109055 A JP2014109055 A JP 2014109055A JP 2015226142 A JP2015226142 A JP 2015226142A
Authority
JP
Japan
Prior art keywords
terminal
igbt
switch
gate
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014109055A
Other languages
Japanese (ja)
Other versions
JP6337615B2 (en
Inventor
昌弘 山本
Masahiro Yamamoto
昌弘 山本
岩村　剛宏
Takehiro Iwamura
剛宏 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014109055A priority Critical patent/JP6337615B2/en
Priority to PCT/JP2015/002229 priority patent/WO2015182038A1/en
Publication of JP2015226142A publication Critical patent/JP2015226142A/en
Application granted granted Critical
Publication of JP6337615B2 publication Critical patent/JP6337615B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an RC-IGBT drive circuit that is able to immediately turn off an RC-IGBT without using a negative power source.SOLUTION: A drive circuit 1 is provided with a plurality of switch circuits SW2 to SW6 connected to a space between two of a CG connection terminal 9, E connection terminal 11, and a capacitance connection terminal 13. A control signal generating section 3 on/off-controls the switch circuits SW2 to SW6. When the IGBT2 is changed from an on-state to an off-state, a charging path is formed for supplying electric charges, which have been supplied to the capacity between a control gate CG and an emitter, to a capacity 14 connected to a capacity connection terminal 13, and then a negative voltage application path is formed for connecting the positive-potential-side terminal and negative-potential-side terminal of the capacitor 14 to the emitter and a second gate respectively.

Description

本発明は、２つのゲート電極を備えることでターンオフを高速に行うことを可能にしたＲＣ−ＩＧＢＴを駆動する駆動回路に関する。   The present invention relates to a drive circuit for driving an RC-IGBT that is provided with two gate electrodes and can be turned off at high speed.

特許文献１には、２つのゲート電極７ａ，７ｂを備える絶縁ゲート型バイポーラトランジスタ（ＲＣ（Reverse Conducting）−ＩＧＢＴ。以下、単にＩＧＢＴと称す）が開示されている。このＩＧＢＴをターンオンさせる場合は、ゲート電極７ａ，７ｂに対してターンオン電圧を印加し、ターンオフさせる際には、ゲート電極７ｂにターンオフ電圧を印加した後にゲート電極７ａにターンオフ電圧を印加する。これにより、ターンオフをより高速に行うことを可能にしている。   Patent Document 1 discloses an insulated gate bipolar transistor (RC (Reverse Conducting) -IGBT, hereinafter simply referred to as IGBT) including two gate electrodes 7a and 7b. When the IGBT is turned on, a turn-on voltage is applied to the gate electrodes 7a and 7b. When the IGBT is turned off, a turn-off voltage is applied to the gate electrode 7b and then a turn-off voltage is applied to the gate electrode 7a. As a result, turn-off can be performed at a higher speed.

特開２０１３−９８４１５号公報JP2013-98415A

特許文献１におけるＩＧＢＴを高速にターンオフさせるには、ゲート電極７ｂに負電圧を印加するのが望ましい（図３（ｃ）参照）。しかしながら、そのために別途負電源を用意するとコストがアップし、駆動損失も増大することが問題となる。
本発明は上記事情に鑑みてなされたものであり、その目的は、負電源を用いずとも、ＲＣ−ＩＧＢＴを迅速にターンオフさせることが可能なＲＣ−ＩＧＢＴ駆動回路を提供することにある。 In order to turn off the IGBT in Patent Document 1 at high speed, it is desirable to apply a negative voltage to the gate electrode 7b (see FIG. 3C). However, if a negative power supply is separately prepared for this purpose, the cost increases and the drive loss increases.
The present invention has been made in view of the above circumstances, and an object thereof is to provide an RC-IGBT drive circuit capable of quickly turning off an RC-IGBT without using a negative power source.

請求項１記載のＲＣ−ＩＧＢＴ駆動回路によれば、第２ゲート端子、エミッタ端子、容量接続端子の何れかの間に接続される複数のスイッチ回路を備える。そして、制御回路は、複数のスイッチ回路のオンオフを制御して、ＩＧＢＴをターンオンしている状態からターンオフさせる際に、第２ゲート−エミッタ間容量に充電されている電荷を、容量接続端子に接続されている容量素子に充電させる充電経路を形成してから、容量素子の正電位側端子、負電位側端子を、エミッタ、第２ゲートにそれぞれ接続させる負電圧印加経路を形成する。   According to the RC-IGBT drive circuit of the first aspect, the RC-IGBT drive circuit includes a plurality of switch circuits connected between any one of the second gate terminal, the emitter terminal, and the capacitor connection terminal. The control circuit controls on / off of the plurality of switch circuits to connect the charge charged in the second gate-emitter capacitor to the capacitor connection terminal when turning off the IGBT from the turned-on state. After forming a charging path for charging the capacitive element, a negative voltage application path for connecting the positive potential side terminal and the negative potential side terminal of the capacitive element to the emitter and the second gate is formed.

これにより、ターンオンしているＩＧＢＴの第２ゲート−エミッタ間容量に充電されている電荷を容量素子に充電させた後、その容量素子を、充電電荷が逆極性となるようにＩＧＢＴのエミッタ、第２ゲートに接続して、第２ゲートを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、ＩＧＢＴの第２ゲートを負電圧にしてターンオフを高速に行うことができる。   As a result, after the electric charge charged in the second gate-emitter capacitance of the IGBT that is turned on is charged in the capacitive element, the capacitive element is charged into the IGBT emitter, the second By connecting to two gates, the second gate can be a negative voltage. Therefore, even if a power supply for applying a negative voltage is not separately prepared, the second gate of the IGBT can be set to a negative voltage to perform turn-off at a high speed.

請求項２記載のＲＣ−ＩＧＢＴ駆動回路によれば、複数のスイッチ回路を、第２ゲート端子とエミッタ端子との間に接続される第１スイッチ回路、第２ゲート端子と容量接続端子の一方との間に接続される第２スイッチ回路、第２ゲート端子と容量接続端子の他方との間に接続される第３スイッチ回路、容量接続端子の一方とエミッタ端子との間に接続される第４スイッチ回路、容量接続端子の他方とエミッタ端子との間に接続される第５スイッチ回路とする。   According to the RC-IGBT drive circuit according to claim 2, a plurality of switch circuits are connected to the first switch circuit connected between the second gate terminal and the emitter terminal, and one of the second gate terminal and the capacitor connection terminal. A second switch circuit connected between the second gate terminal and the third switch circuit connected between the second gate terminal and the other of the capacitor connection terminals, and a fourth switch connected between one of the capacitor connection terminals and the emitter terminal. The switch circuit is a fifth switch circuit connected between the other of the capacitor connection terminals and the emitter terminal.

そして、請求項３記載のＲＣ−ＩＧＢＴ駆動回路によれば、制御回路は、第２及び第５スイッチ回路をオンさせて充電経路を形成し、第２ゲートに充電されている電荷を容量素子に充電させる。それから、第２及び第５スイッチ回路をオフさせると、第１スイッチ回路をオンさせて、第２ゲートをエミッタと同電位にする。その後、第１スイッチ回路をオフさせると、第３及び第４スイッチ回路をオンさせて負電圧印加経路を形成し、第２ゲートを負電圧にする。
これにより、第２ゲートの充電電荷を放電させた後、第２ゲートを一旦エミッタと同電位にしてから負電圧にするので、第２ゲートの負電位をより大きくすることができ、ＩＧＢＴのターンオフをより高速に行うことができる。 According to the RC-IGBT drive circuit according to claim 3, the control circuit turns on the second and fifth switch circuits to form a charging path, and the charge charged in the second gate is used as the capacitive element. Let it charge. Then, when the second and fifth switch circuits are turned off, the first switch circuit is turned on and the second gate is set to the same potential as the emitter. Thereafter, when the first switch circuit is turned off, the third and fourth switch circuits are turned on to form a negative voltage application path, and the second gate is set to a negative voltage.
Thereby, after discharging the charge of the second gate, the second gate is once set to the same potential as the emitter and then the negative voltage, so that the negative potential of the second gate can be further increased, and the IGBT is turned off. Can be performed at higher speed.

第１実施形態であり、ＲＣ−ＩＧＢＴ駆動回路の構成を示す図The figure which is 1st Embodiment and shows the structure of RC-IGBT drive circuit ターンオフ時の各スイッチ回路のオンオフ状態を示す図The figure which shows the ON / OFF state of each switch circuit at the time of turn-off 図２に対応するタイミングチャートTiming chart corresponding to FIG. ターンオン動作も含むタイミングチャートTiming chart including turn-on operation 第２実施形態であり、ターンオフ時の各スイッチ回路のオンオフ状態を示す図The figure which is 2nd Embodiment and shows the on-off state of each switch circuit at the time of turn-off ターンオフ時のタイミングチャートTurn-off timing chart 第３実施形態であり、ＲＣ−ＩＧＢＴ駆動回路の構成を示す図The figure which is 3rd Embodiment and shows the structure of RC-IGBT drive circuit 第４実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図The figure which is 4th Embodiment and shows the specific structure of each switch circuit of a control gate drive part 第５実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図The figure which is 5th Embodiment and shows the specific structure of each switch circuit of a control gate drive part 第６実施形態であり、コントロールゲート駆動部の各スイッチ回路の具体構成を示す図The figure which is 6th Embodiment and shows the specific structure of each switch circuit of a control gate drive part （ａ）は第７実施形態であり、ＩＧＢＴを交互にターンオン、ターンオフさせる場合のタイミングチャート、（ｂ）は第２実施形態の（ａ）相当図(A) is 7th Embodiment and is a timing chart in the case of turning on and turning off IGBT alternately, (b) is a (a) equivalent figure of 2nd Embodiment.

（第１実施形態）
図１に示すように、本実施形態の駆動回路１は、メインゲートＧ（第１ゲート）と、コントロールゲートＣＧ（第２ゲート）とを備えるＲＣ−ＩＧＢＴ（以下、単にＩＧＢＴと称す）２を駆動対象とするもので、このＩＧＢＴ２は、特許文献１に開示されている半導体装置と同じものである。すなわち、図４に示すように、ＰＷＭ制御信号がハイレベルとなりＩＧＢＴ２をターンオンさせる場合には、メインゲートＧ及びコントロールゲートＣＧに対して同時にターンオン電圧（ハイレベル駆動電圧）を印加する。 (First embodiment)
As shown in FIG. 1, the drive circuit 1 of the present embodiment includes an RC-IGBT (hereinafter simply referred to as IGBT) 2 including a main gate G (first gate) and a control gate CG (second gate). The IGBT 2 to be driven is the same as the semiconductor device disclosed in Patent Document 1. That is, as shown in FIG. 4, when the PWM control signal becomes a high level and the IGBT 2 is turned on, a turn-on voltage (high level drive voltage) is applied to the main gate G and the control gate CG simultaneously.

一方、ＰＷＭ制御信号がローレベルとなりＩＧＢＴ２をターンオフさせる場合には、先にコントロールゲートＣＧの電位を低下させてから（０Ｖ→負電圧）、メインゲートＧにターンオフ電圧（ローレベル駆動電圧）を印加するように制御する。このように、先にコントロールゲートＣＧの電位を低下させることで、ドリフト層に蓄積されている正孔又は電子の一部が予め引き抜かれるため、メインゲートＧにターンオフ電圧を印加した際に残留している正孔又は電子の引き抜きが短時間で完了するようになる（特許文献１，段落［００１３］参照）。したがって、ＩＧＢＴ２のスイッチング速度が向上し、損失の低減を図ることができる。   On the other hand, when the PWM control signal becomes low level and the IGBT 2 is turned off, the potential of the control gate CG is first lowered (0V → negative voltage) and then the turn-off voltage (low level driving voltage) is applied to the main gate G. Control to do. Thus, by lowering the potential of the control gate CG first, some of the holes or electrons accumulated in the drift layer are extracted in advance, and therefore remain when the turn-off voltage is applied to the main gate G. The extraction of holes or electrons is completed in a short time (see Patent Document 1, paragraph [0013]). Therefore, the switching speed of the IGBT 2 is improved, and loss can be reduced.

駆動回路１は、制御信号生成部３（制御回路）、コントロールゲート駆動部４及びメインゲート駆動部５を備えている。また、駆動回路１には、電源端子６を介して駆動電源７（電圧ＶＢ、例えば２０Ｖ程度）が供給され、信号入力端子８を介して外部（上位の制御装置であるマイクロコンピュータ等）よりＰＷＭ制御信号が入力される。駆動回路１のＣＧ接続端子９（１），９（２）（第２ゲート端子）は、それぞれ外付けの抵抗素子ＲＧＰ，ＲＧＮを介してコントロールゲートＣＧに接続されている。また、Ｇ接続端子１０（１），１０（２）は、それぞれ外付けの抵抗素子ＲＧＰ，ＲＧＮを介してメインゲートＧに接続されている。尚、抵抗素子ＲＧＰ，ＲＧＮの抵抗値は、各ゲートＣＧ、Ｇのターンオン，ターンオフ速度の設定に応じて適宜決定される。   The drive circuit 1 includes a control signal generation unit 3 (control circuit), a control gate drive unit 4 and a main gate drive unit 5. The drive circuit 1 is supplied with a drive power supply 7 (voltage VB, for example, about 20 V) via a power supply terminal 6, and PWM is supplied from the outside (a microcomputer as a host control device) via a signal input terminal 8. A control signal is input. The CG connection terminals 9 (1) and 9 (2) (second gate terminal) of the drive circuit 1 are connected to the control gate CG via external resistance elements RGP and RGN, respectively. The G connection terminals 10 (1) and 10 (2) are connected to the main gate G via external resistance elements RGP and RGN, respectively. The resistance values of the resistance elements RGP and RGN are appropriately determined according to the settings of the turn-on and turn-off speeds of the gates CG and G.

Ｅ接続端子１１（エミッタ端子）はＩＧＢＴ２のエミッタに接続され、グランド端子１２はグランドに接続されるが、エミッタはグランドに接続されているので端子１１及び１２は同電位となっている。そして、容量接続端子１３（１）、１３（２）には、コンデンサ１４（容量素子）が外付けで接続されている。以下、各端子については「端子××（符号）」と記載する。   The E connection terminal 11 (emitter terminal) is connected to the emitter of the IGBT 2 and the ground terminal 12 is connected to the ground. However, since the emitter is connected to the ground, the terminals 11 and 12 have the same potential. A capacitor 14 (capacitance element) is externally connected to the capacitor connection terminals 13 (1) and 13 (2). Hereinafter, each terminal is described as “terminal XX (sign)”.

コントロールゲート駆動部４において、スイッチ回路ＳＷ１は、端子６と端子９（１）との間に接続されており、スイッチ回路ＳＷ２（第１スイッチ回路）は、端子９（２）と端子１１との間に接続されている。スイッチ回路ＳＷ３（第２スイッチ回路）は、端子９（２）と端子１３（１）との間に接続されており、スイッチ回路ＳＷ４（第５スイッチ回路）は、端子１３（２）と端子１１との間に接続されている。スイッチ回路ＳＷ５（第３スイッチ回路）は、端子９（２）と端子１３（２）との間に接続されており、スイッチ回路ＳＷ６（第４スイッチ回路）は、端子１３（１）と端子１１との間に接続されている。   In the control gate driving unit 4, the switch circuit SW1 is connected between the terminal 6 and the terminal 9 (1), and the switch circuit SW2 (first switch circuit) is connected between the terminal 9 (2) and the terminal 11. Connected between. The switch circuit SW3 (second switch circuit) is connected between the terminal 9 (2) and the terminal 13 (1), and the switch circuit SW4 (fifth switch circuit) is connected to the terminal 13 (2) and the terminal 11. Connected between and. The switch circuit SW5 (third switch circuit) is connected between the terminal 9 (2) and the terminal 13 (2), and the switch circuit SW6 (fourth switch circuit) is connected to the terminal 13 (1) and the terminal 11. Connected between and.

メインゲート駆動部５において、スイッチ回路ＳＷ７は、端子６と端子１０（１）との間に接続されており、スイッチ回路ＳＷ８は、端子１０（２）と端子１２との間に接続されている。制御信号生成部３には、端子８を介してＰＷＭ制御信号が入力され、制御信号生成部３は、そのＰＷＭ制御信号の変化に応じて各スイッチ回路ＳＷ１〜ＳＷ８のオンオフを制御する。   In the main gate drive unit 5, the switch circuit SW7 is connected between the terminal 6 and the terminal 10 (1), and the switch circuit SW8 is connected between the terminal 10 (2) and the terminal 12. . A PWM control signal is input to the control signal generation unit 3 via the terminal 8, and the control signal generation unit 3 controls on / off of each switch circuit SW1 to SW8 according to the change of the PWM control signal.

次に、本実施形態の作用について説明する。
＜（１）ＯＮ保持＞
ＰＷＭ制御信号がハイレベルになりＩＧＢＴ２をターンオンさせる場合、制御信号生成部３は、スイッチ回路ＳＷ１及びＳＷ７をオンする。これにより、それぞれの抵抗素子ＲＧＰを介してメインゲートＣ側のゲート容量及びコントロールゲートＣＧ側のゲート容量を電圧ＶＢに充電する（図２及び図３（１）参照、図中は丸数字）。 Next, the operation of this embodiment will be described.
<(1) ON hold>
When the PWM control signal becomes high level to turn on the IGBT 2, the control signal generation unit 3 turns on the switch circuits SW1 and SW7. As a result, the gate capacitance on the main gate C side and the gate capacitance on the control gate CG side are charged to the voltage VB through the respective resistance elements RGP (see FIG. 2 and FIG. 3 (1), circled numbers in the figure).

＜（２）ターンオフ１＞
そして、ＰＷＭ制御信号がローレベルになりＩＧＢＴ２をターンオフさせる場合、制御信号生成部３は、スイッチ回路ＳＷ１をオフさせてからスイッチ回路ＳＷ３及びＳＷ４をオンさせる。すると、コントロールゲートＣＧ側のゲート容量に充電されていた電荷によって、コンデンサ１４が充電される。 <(2) Turn-off 1>
When the PWM control signal becomes a low level and turns off the IGBT 2, the control signal generator 3 turns off the switch circuit SW1 and then turns on the switch circuits SW3 and SW4. Then, the capacitor 14 is charged by the electric charge charged in the gate capacitance on the control gate CG side.

＜（３）ターンオフ２＞
次に、制御信号生成部３は、スイッチ回路ＳＷ３及びＳＷ４をオフさせてからスイッチ回路ＳＷ２をオンさせる。これにより、コントロールゲートＣＧの電圧はエミッタと同電位の０Ｖになる。 <(3) Turn-off 2>
Next, the control signal generator 3 turns off the switch circuits SW3 and SW4 and then turns on the switch circuit SW2. As a result, the voltage of the control gate CG becomes 0 V, which is the same potential as the emitter.

＜（４）ターンオフ３＞
続いて、スイッチ回路ＳＷ２をオフさせてからスイッチ回路ＳＷ５及びＳＷ６をオンさせる。すると、コンデンサ１４の正電位側端子（＋）がエミッタに、負電位側端子（−）がコントロールゲートＣＧに接続される。これにより、コントロールゲートＣＧには負電圧が印加される。 <(4) Turn-off 3>
Subsequently, the switch circuit SW2 is turned off and then the switch circuits SW5 and SW6 are turned on. Then, the positive potential side terminal (+) of the capacitor 14 is connected to the emitter, and the negative potential side terminal (−) is connected to the control gate CG. Thereby, a negative voltage is applied to the control gate CG.

またこの時、図２及び図３では図示しないが、制御信号生成部３は、スイッチ回路ＳＷ７をオフさせてからスイッチ回路ＳＷ８をオンさせて、メインゲートＧ側の容量を放電させてＩＧＢＴ２をターンオフさせる。   At this time, although not shown in FIGS. 2 and 3, the control signal generator 3 turns off the switch circuit SW7 and then turns on the switch circuit SW8 to discharge the capacitance on the main gate G side and turn off the IGBT 2. Let

＜（５）０Ｖ保持＞
最後に、スイッチ回路ＳＷ５及びＳＷ６をオフさせてからスイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧの電位を０Ｖにすることでターンオフシーケンスが終了する。 <(5) 0V holding>
Finally, the turn-off sequence is completed by turning off the switch circuits SW5 and SW6 and then turning on the switch circuit SW2 to set the potential of the control gate CG to 0V.

尚、＜（４）ターンオフ３＞において、コントロールゲートＣＧに印加される負電圧をＶ∞とすると、以下の式で表される。なお、負電圧Ｖ∞は、＜（４）ターンオフ３＞のフェーズで時間が無限大に経過したことを仮定した場合の電圧である。コンデンサ１４の容量をＣＣＨＧ、コントロールゲートＣＧの容量をＣＣＧとすると、 Note that in <(4) off 3>, when a negative voltage applied to the control gate CG and V ∞, is expressed by the following equation. The negative voltage V ∞ is a voltage when it is assumed that the time has passed infinitely in the phase of <(4) Turn-off 3>. When the capacity of the capacitor 14 is C CHG and the capacity of the control gate CG is C CG ,

Figure 2015226142
となる。そして、上式に記載しているように、ＩＧＢＴ２を安定した状態でターンオフさせるため、負電圧をＶ∞を駆動電源電圧ＶＢの凡そ１／２にすることを目標にすると、ＣＣＨＧ≫ＣＣＧとなる条件が必要であり、そのためには、例えば容量ＣＣＨＧを容量ＣＣＧの１０倍以上に設定すれば十分である。
Figure 2015226142
 It becomes. Then, as described in the above formula, in order to turn off the IGBT 2 in a stable state, assuming that the negative voltage is set to V ∞ approximately ½ of the drive power supply voltage VB, C CHG >> C CG For this purpose, for example, it is sufficient to set the capacity C CHG to 10 times the capacity C CG or more.

以上のように本実施形態によれば、駆動回路１に、ＣＧ接続端子９、Ｅ接続端子１１、容量接続端子１３の何れかの間に接続される複数のスイッチ回路ＳＷ２〜ＳＷ６を備える。そして、制御信号生成部３は、複数のスイッチ回路ＳＷ２〜ＳＷ６のオンオフを制御し、ＩＧＢＴ２をターンオンしている状態からターンオフさせる際に、コントロールゲートＣＧ−エミッタ間容量に充電されている電荷を、容量接続端子１３に接続されているコンデンサ１４に充電させる充電経路を形成してから、コンデンサ１４の正電位側端子、負電位側端子を、エミッタ、第２ゲートにそれぞれ接続させて負電圧印加経路を形成する。   As described above, according to the present embodiment, the drive circuit 1 includes the plurality of switch circuits SW <b> 2 to SW <b> 6 connected between any one of the CG connection terminal 9, the E connection terminal 11, and the capacitance connection terminal 13. Then, the control signal generation unit 3 controls the on / off of the plurality of switch circuits SW2 to SW6, and when the IGBT 2 is turned off from the turned on state, the charge charged in the capacitance between the control gate CG and the emitter is A charging path for charging the capacitor 14 connected to the capacitor connection terminal 13 is formed, and then the positive potential side terminal and the negative potential side terminal of the capacitor 14 are connected to the emitter and the second gate, respectively, to thereby apply a negative voltage application path. Form.

これにより、ターンオンしているＩＧＢＴ２のコントロールゲートＣＧ−エミッタ間容量に充電されている電荷をコンデンサ１４に充電させた後、そのコンデンサ１４を、充電電荷が逆極性となるようにＩＧＢＴ２のエミッタ、コントロールゲートＣＧに接続して、コントロールゲートＣＧを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、ＩＧＢＴ２のターンオフを高速に行うことができる。   As a result, after charging the capacitor 14 with the charge charged in the capacitance between the control gate CG and the emitter of the IGBT 2 that is turned on, the capacitor 14 is connected to the emitter and control of the IGBT 2 so that the charged charge has a reverse polarity. By connecting to the gate CG, the control gate CG can be set to a negative voltage. Therefore, the IGBT 2 can be turned off at high speed without separately preparing a power supply for applying a negative voltage.

具体的には、ＣＧ接続端子９（２）とＥ接続端子１１との間にスイッチ回路ＳＷ２、ＣＧ接続端子９（２）と容量接続端子１３（１）との間にスイッチ回路ＳＷ３、ＣＧ接続端子９（２）と容量接続端子１３（２）との間にスイッチ回路ＳＷ５、容量接続端子１３（１）とＥ接続端子１１との間にスイッチ回路ＳＷ６、容量接続端子１３（２）とＥ接続端子１１との間にスイッチ回路ＳＷ４を接続する。   Specifically, the switch circuit SW2 is connected between the CG connection terminal 9 (2) and the E connection terminal 11, and the switch circuit SW3 is connected between the CG connection terminal 9 (2) and the capacitance connection terminal 13 (1). The switch circuit SW5 between the terminal 9 (2) and the capacitor connection terminal 13 (2), the switch circuit SW6 between the capacitor connection terminal 13 (1) and the E connection terminal 11, and the capacitor connection terminal 13 (2) and E A switch circuit SW4 is connected to the connection terminal 11.

そして、制御信号生成部３は、スイッチ回路ＳＷ３及びＳＷ４をオンさせて充電経路を形成し、コントロールゲートＣＧに充電されている電荷を容量素子に充電させる。それから、スイッチ回路ＳＷ３及びＳＷ４をオフさせると、スイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧをエミッタと同電位の０Ｖにする。その後、スイッチ回路ＳＷ２をオフさせると、スイッチ回路ＳＷ５及びＳＷ６をオンさせて負電圧印加経路を形成し、コントロールゲートＣＧを負電圧にする。   Then, the control signal generation unit 3 turns on the switch circuits SW3 and SW4 to form a charging path, and charges the capacitor element with the charge charged in the control gate CG. Then, when the switch circuits SW3 and SW4 are turned off, the switch circuit SW2 is turned on, and the control gate CG is set to 0 V having the same potential as the emitter. Thereafter, when the switch circuit SW2 is turned off, the switch circuits SW5 and SW6 are turned on to form a negative voltage application path, and the control gate CG is set to a negative voltage.

これにより、コントロールゲートＣＧの充電電荷を放電させた後、コントロールゲートＣＧを一旦０Ｖにしてから負電圧にするので、コントロールゲートＣＧの負電位をより大きくすることができ、ＩＧＢＴ２のターンオフをより高速に行うことができる。
また、コントロールゲートＣＧを負電圧にした後に、スイッチ回路ＳＷ５及びＳＷ６をオフにしてからスイッチ回路ＳＷ２をオンさせて、コントロールゲートＣＧの電位を０Ｖにするので、次回のＩＧＢＴ２のターンオンを高速且つ低駆動損失に行うことができる。 As a result, after the charge of the control gate CG is discharged, the control gate CG is once set to 0 V and then set to a negative voltage. Therefore, the negative potential of the control gate CG can be increased, and the IGBT 2 can be turned off faster. Can be done.
In addition, after the control gate CG is set to a negative voltage, the switch circuits SW5 and SW6 are turned off and then the switch circuit SW2 is turned on, so that the potential of the control gate CG is set to 0V. Can be done to drive loss.

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図５及び図６に示すように、第２実施形態は、第１実施形態のターンオフシーケンスより＜（３）ターンオフ２＞のフェーズを削除したもので、（２）でコンデンサ１４を充電すると、次の（３）でコントロールゲートＣＧの電位を０Ｖにすることなく、直ちにコントロールゲートＣＧに負電圧を印加する。これが第２実施形態の＜（３）ターンオフ２＞となっている。 (Second Embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. As shown in FIGS. 5 and 6, in the second embodiment, the phase of <(3) turn-off 2> is deleted from the turn-off sequence of the first embodiment. When the capacitor 14 is charged in (2), the following is performed. In (3), a negative voltage is immediately applied to the control gate CG without setting the potential of the control gate CG to 0V. This is <(3) turn-off 2> in the second embodiment.

このような第２実施形態によれば、制御信号生成部３による各スイッチ回路の制御が簡単になる。但し、コントロールゲートＣＧの電位が０Ｖを超えている状態から負電圧を印加するので、印加される負側の電位は第１実施形態に比較して小さくなる。   According to such 2nd Embodiment, control of each switch circuit by the control signal production | generation part 3 becomes easy. However, since the negative voltage is applied from the state where the potential of the control gate CG exceeds 0 V, the negative potential applied is smaller than that in the first embodiment.

（第３実施形態）
図７に示すように、第３実施形態の駆動回路２１は、端子６と端子１３（１）との間にスイッチ回路ＳＷ９を追加し、制御信号生成部３に替わる制御信号生成部２２が、スイッチ回路ＳＷ９のオンオフも併せて制御する。制御信号生成部２２は、ＩＧＢＴ２を最初にターンオンさせる前に、スイッチ回路ＳＷ９及びＳＷ４をオンさせてスタートアップ充電経路を形成し、コンデンサ１４を予め設定した電圧まで充電させるようにする。これにより、最初のターンオフシーケンスからコントロールゲートＣＧに十分な電位の負電圧を印加することが可能になり、ターンオフシーケンスを安定して行うことができる。 (Third embodiment)
As shown in FIG. 7, the drive circuit 21 of the third embodiment adds a switch circuit SW9 between the terminal 6 and the terminal 13 (1), and the control signal generation unit 22 replacing the control signal generation unit 3 includes: The on / off of the switch circuit SW9 is also controlled. Before the IGBT 2 is turned on for the first time, the control signal generator 22 turns on the switch circuits SW9 and SW4 to form a startup charging path so that the capacitor 14 is charged to a preset voltage. As a result, a negative voltage having a sufficient potential can be applied to the control gate CG from the first turn-off sequence, and the turn-off sequence can be stably performed.

（第４実施形態）
図８に示すように、第４実施形態のコントロールゲート駆動部３１は、スイッチ回路ＳＷ１〜ＳＷ６の具体構成を示す。スイッチ回路ＳＷ１はＰチャネルＭＯＳＦＥＴ＿Ｍ１で、スイッチ回路ＳＷ６はＮチャネルＭＯＳＦＥＴ＿Ｍ６でそれぞれ構成する。その他のスイッチ回路ＳＷ２〜ＳＷ５は、何れも２つのＮチャネルＭＯＳＦＥＴのソースを共通に接続した（それぞれＭ２１及びＭ２２、Ｍ３１及びＭ３２、Ｍ４１及びＭ４２、Ｍ５１及びＭ５２）双方向スイッチで構成する。尚、図示しないが、メインゲート駆動回路５のスイッチ回路ＳＷ７はＰチャネルＭＯＳＦＥＴで、スイッチ回路ＳＷ８はＮチャネルＭＯＳＦＥＴでそれぞれ構成すれば良い。 (Fourth embodiment)
As shown in FIG. 8, the control gate drive unit 31 of the fourth embodiment shows a specific configuration of the switch circuits SW1 to SW6. The switch circuit SW1 is composed of a P-channel MOSFET_M1, and the switch circuit SW6 is composed of an N-channel MOSFET_M6. The other switch circuits SW2 to SW5 are each configured by a bidirectional switch in which the sources of two N-channel MOSFETs are connected in common (M21 and M22, M31 and M32, M41 and M42, M51 and M52, respectively). Although not shown, the switch circuit SW7 of the main gate drive circuit 5 may be composed of a P-channel MOSFET and the switch circuit SW8 may be composed of an N-channel MOSFET.

（第５実施形態）
図９に示すように、第５実施形態のコントロールゲート駆動部３２は、第４実施形態のコントロールゲート駆動部３１におけるスイッチ回路ＳＷ２を、ＮチャネルＭＯＳＦＥＴ＿Ｍ２１と、その寄生ダイオードと逆方向に直列接続されるダイオードＤ２とで構成し、スイッチ回路ＳＷ４を同様に、ＮチャネルＭＯＳＦＥＴ＿Ｍ４１と、その寄生ダイオードと逆方向に直列接続されるダイオードＤ４とで構成している。このように置き換えたスイッチ回路ＳＷ２、ＳＷ４は、双方向スイッチに比較してダイオードＤ２、Ｄ４の順方向電圧分だけコントロールゲートＣＧに印加する負電圧の電位が低下するが、簡易な回路構成で実現できる。 (Fifth embodiment)
As shown in FIG. 9, the control gate drive unit 32 of the fifth embodiment has the switch circuit SW2 in the control gate drive unit 31 of the fourth embodiment connected in series in the opposite direction to the N-channel MOSFET_M21 and its parasitic diode. Similarly, the switch circuit SW4 includes an N-channel MOSFET_M41 and a diode D4 connected in series in the opposite direction to the parasitic diode. The switch circuits SW2 and SW4 replaced in this way are realized with a simple circuit configuration, although the potential of the negative voltage applied to the control gate CG is reduced by the forward voltage of the diodes D2 and D4 compared to the bidirectional switch. it can.

（第６実施形態）
図１０に示すように、第６実施形態のコントロールゲート駆動部３３は、第４実施形態のコントロールゲート駆動部３１におけるスイッチ回路ＳＷ２を、抵抗素子Ｒ２に置き換えたものである。このように構成すれば、例えば図３に示すタイミングチャートで対応する（３）、（５）において、コントロールゲートＣＧを放電する際の速度が、抵抗素子Ｒ２の抵抗値を含む時定数によって第１実施形態よりも遅くなるが、簡易な回路構成で実現できる。 (Sixth embodiment)
As shown in FIG. 10, the control gate drive unit 33 of the sixth embodiment is obtained by replacing the switch circuit SW2 in the control gate drive unit 31 of the fourth embodiment with a resistance element R2. With this configuration, for example, in (3) and (5) corresponding to the timing chart shown in FIG. 3, the speed at which the control gate CG is discharged is first determined by the time constant including the resistance value of the resistance element R2. Although slower than the embodiment, it can be realized with a simple circuit configuration.

（第７実施形態）
例えば第１、第２実施形態では、ターンオフ動作の最後にスイッチ回路ＳＷ２をオンしてコントロールゲートＣＧを０Ｖにしていたが、第７実施形態では最後にスイッチ回路ＳＷ２をオンせず、次のターンオン動作を直ちに行うようにする。図１１（ｂ）は、第２実施形態に対応してＩＧＢＴ２を交互にターンオン、ターンオフさせた場合である。これに対して第７実施形態では、図６に示す（３）からスイッチ回路ＳＷ５及びＳＷ６をオフにすると、直ちにスイッチ回路ＳＷ７をオンしてＩＧＢＴ２のターンオンに移行する。以上のような第７実施形態によれば、ターンオフ制御をより簡単にできる。 (Seventh embodiment)
For example, in the first and second embodiments, the switch circuit SW2 is turned on and the control gate CG is set to 0 V at the end of the turn-off operation. However, in the seventh embodiment, the switch circuit SW2 is not turned on last and the next turn-on is performed. Take action immediately. FIG. 11B shows a case where the IGBTs 2 are alternately turned on and off corresponding to the second embodiment. On the other hand, in the seventh embodiment, when the switch circuits SW5 and SW6 are turned off from (3) shown in FIG. 6, the switch circuit SW7 is immediately turned on and the IGBT 2 is turned on. According to the seventh embodiment as described above, the turn-off control can be simplified.

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
駆動電源電圧は２０Ｖに限らない。
必ずしもターンオン用の抵抗素子ＲＧＰと、ターンオフ用の抵抗素子ＲＧＮとを設ける必要はなく、それぞれの動作速度に問題がなければ共通の抵抗素子を用いても良い。
スイッチ回路に、ＣＭＯＳトランスファゲートを用いても良い。
コンデンサ１４の容量は、必ずしもコントロールゲートＣＧの容量の１０倍以上に限ることなく、個別の設計に応じて適宜変更すれば良い。 The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The drive power supply voltage is not limited to 20V.
It is not always necessary to provide the turn-on resistance element RGP and the turn-off resistance element RGN, and a common resistance element may be used if there is no problem in the respective operation speeds.
A CMOS transfer gate may be used for the switch circuit.
The capacity of the capacitor 14 is not necessarily limited to 10 times or more of the capacity of the control gate CG, and may be appropriately changed according to the individual design.

図面中、１は駆動回路（ＲＣ−ＩＧＢＴ駆動回路）、２はＲＣ−ＩＧＢＴ、３は制御信号生成部（制御回路）、４はコントロールゲート駆動部、９はＣＧ接続端子（第２ゲート端子）、１１はＥ接続端子（エミッタ端子）、１３は容量接続端子、１４はコンデンサ（容量素子）、Ｇはゲート（第１ゲート）、ＣＧはコントロールゲート（第２ゲート）、ＳＷ２はスイッチ回路（第１スイッチ回路）、ＳＷ３はスイッチ回路（第２スイッチ回路）、ＳＷ４はスイッチ回路Ｓ（第５スイッチ回路）、ＳＷ５はスイッチ回路（第３スイッチ回路）、ＳＷ６はスイッチ回路（第４スイッチ回路）を示す。   In the drawings, 1 is a drive circuit (RC-IGBT drive circuit), 2 is an RC-IGBT, 3 is a control signal generation unit (control circuit), 4 is a control gate drive unit, and 9 is a CG connection terminal (second gate terminal). , 11 is an E connection terminal (emitter terminal), 13 is a capacitance connection terminal, 14 is a capacitor (capacitance element), G is a gate (first gate), CG is a control gate (second gate), and SW2 is a switch circuit (first circuit). SW1 is a switch circuit (second switch circuit), SW4 is a switch circuit S (fifth switch circuit), SW5 is a switch circuit (third switch circuit), and SW6 is a switch circuit (fourth switch circuit). Show.

Claims (12)

第１及び第２ゲートを備えてなるＲＣ（Reverse Conducting）−ＩＧＢＴ（Insulated Gate Bipolar Transistor、以下単にＩＧＢＴと称す）を駆動対象とし、前記ＩＧＢＴ（２）をターンオンしている状態からターンオフさせる場合は、前記第２ゲート（ＣＧ）に対して負のターンオフ電圧を印加した後に、前記第１ゲート（Ｇ）にターンオフ電圧を印加する駆動回路であって、
前記第２ゲートに接続される第２ゲート端子（９）と、
前記ＩＧＢＴのエミッタに接続されるエミッタ端子（１１）と、
容量素子が接続される２つの容量接続端子（１３（１）、１３（２））と、
前記第２ゲート端子、前記エミッタ端子、前記容量接続端子の何れかの間に接続される複数のスイッチ回路（ＳＷ２〜ＳＷ６）と、
これら複数のスイッチ回路のオンオフを制御することで、前記ＩＧＢＴをターンオフさせる際に、前記ＩＧＢＴの第２ゲート−エミッタ間容量に充電されている電荷を前記容量素子に充電させる充電経路を形成してから、前記容量素子の正電位側端子、負電位側端子を、前記エミッタ、前記第２ゲートにそれぞれ接続させる負電圧印加経路を形成する制御回路（３）とを備えることを特徴とするＲＣ−ＩＧＢＴ駆動回路。 In the case where RC (Reverse Conducting) -IGBT (Insulated Gate Bipolar Transistor, hereinafter simply referred to as IGBT) including the first and second gates is a driving target, and the IGBT (2) is turned off from the turned on state. A drive circuit for applying a turn-off voltage to the first gate (G) after applying a negative turn-off voltage to the second gate (CG),
A second gate terminal (9) connected to the second gate;
An emitter terminal (11) connected to the emitter of the IGBT;
Two capacitor connection terminals (13 (1), 13 (2)) to which the capacitor element is connected;
A plurality of switch circuits (SW2 to SW6) connected between any one of the second gate terminal, the emitter terminal, and the capacitor connection terminal;
By controlling on / off of the plurality of switch circuits, when the IGBT is turned off, a charge path is formed to charge the capacitor element with the charge charged in the second gate-emitter capacitor of the IGBT. And a control circuit (3) for forming a negative voltage application path for connecting the positive potential side terminal and the negative potential side terminal of the capacitive element to the emitter and the second gate, respectively. IGBT drive circuit. 前記複数のスイッチ回路は、
前記第２ゲート端子と前記エミッタ端子との間に接続される第１スイッチ回路（ＳＷ２）と、
前記第２ゲート端子と前記容量接続端子の一方との間に接続される第２スイッチ回路（ＳＷ３）と、
前記第２ゲート端子と前記容量接続端子の他方との間に接続される第３スイッチ回路（ＳＷ５）と、
前記容量接続端子の一方と前記エミッタ端子との間に接続される第４スイッチ回路（ＳＷ６）と、
前記容量接続端子の他方と前記エミッタ端子との間に接続される第５スイッチ回路（ＳＷ４）とからなることを特徴とする請求項１記載のＲＣ−ＩＧＢＴ駆動回路。 The plurality of switch circuits are:
A first switch circuit (SW2) connected between the second gate terminal and the emitter terminal;
A second switch circuit (SW3) connected between the second gate terminal and one of the capacitor connection terminals;
A third switch circuit (SW5) connected between the second gate terminal and the other of the capacitor connection terminals;
A fourth switch circuit (SW6) connected between one of the capacitor connection terminals and the emitter terminal;
The RC-IGBT drive circuit according to claim 1, comprising a fifth switch circuit (SW4) connected between the other of the capacitor connection terminals and the emitter terminal. 前記制御回路は、前記第２及び第５スイッチ回路をオンさせて前記充電経路を形成し、
前記第２及び第５スイッチ回路をオフさせると、前記第１スイッチ回路をオンさせて、
前記第１スイッチ回路をオフさせると、前記第３及び第４スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項２記載のＲＣ−ＩＧＢＴ駆動回路。 The control circuit turns on the second and fifth switch circuits to form the charging path,
When the second and fifth switch circuits are turned off, the first switch circuit is turned on,
3. The RC-IGBT drive circuit according to claim 2, wherein when the first switch circuit is turned off, the third and fourth switch circuits are turned on to form the negative voltage application path. 前記制御回路は、前記第２及び第５スイッチ回路をオンさせて前記充電経路を形成し、
前記第２及び第５スイッチ回路をオフさせると、前記第３及び第４スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項２記載のＲＣ−ＩＧＢＴ駆動回路。 The control circuit turns on the second and fifth switch circuits to form the charging path,
3. The RC-IGBT drive circuit according to claim 2, wherein when the second and fifth switch circuits are turned off, the third and fourth switch circuits are turned on to form the negative voltage application path. 前記制御回路は、前記第３及び第４スイッチ回路をオフさせると、前記１スイッチ回路をオンさせることを特徴とする請求項３又は４記載のＲＣ−ＩＧＢＴ駆動回路。   5. The RC-IGBT drive circuit according to claim 3, wherein the control circuit turns on the one switch circuit when the third and fourth switch circuits are turned off. （スタートアップ充電）
前記制御回路（２２）は、前記ＩＧＢＴをターンオンさせる前に、駆動電源により設定電圧まで前記容量素子を充電するスタートアップ充電経路を形成することを特徴とする請求項１から５の何れか一項に記載のＲＣ−ＩＧＢＴ駆動回路。 (Startup charging)
The said control circuit (22) forms the start-up charge path | route which charges the said capacitive element to a setting voltage with a drive power supply, before turning on the said IGBT, The any one of Claim 1 to 5 characterized by the above-mentioned. The described RC-IGBT drive circuit. 駆動電源が接続される電源端子と、前記充電経路の形成時に前記正電位側端子となる容量接続端子との間に接続される第６スイッチ回路（ＳＷ９）を備え、
前記制御回路は、前記ＩＧＢＴをターンオンさせる前に前記第５及び第６スイッチ回路をオンさせて、前記スタートアップ充電経路を形成することを特徴とする請求項２から５を引用する請求項６記載のＲＣ−ＩＧＢＴ駆動回路。 A sixth switch circuit (SW9) connected between a power supply terminal to which a drive power supply is connected and a capacitor connection terminal that becomes the positive potential side terminal when the charging path is formed;
7. The control circuit according to claim 6, wherein the control circuit turns on the fifth and sixth switch circuits to form the start-up charging path before turning on the IGBT. RC-IGBT drive circuit. 前記第１、第２、第３及び第５スイッチ回路を、２つのＭＯＳＦＥＴ（Ｍ２１及びＭ２２、Ｍ３１及びＭ３２、Ｍ４１及びＭ４２、Ｍ５１及びＭ５２）を、寄生ダイオードが互いに逆方向となるように直列に接続したスイッチ回路で構成したことを特徴とする請求項２から５又は７の何れか一項に記載のＲＣ−ＩＧＢＴ駆動回路。   The first, second, third and fifth switch circuits are connected in series with two MOSFETs (M21 and M22, M31 and M32, M41 and M42, M51 and M52) so that the parasitic diodes are in opposite directions. 8. The RC-IGBT drive circuit according to claim 2, wherein the RC-IGBT drive circuit is configured by a connected switch circuit. 前記第２及び第３スイッチ回路を、２つのＭＯＳＦＥＴ（Ｍ３１及びＭ３２、Ｍ５１及びＭ５２）を、寄生ダイオードが互いに逆方向となるように直列に接続したスイッチ回路で構成し、
前記第１及び／又は第５スイッチ回路を、ＭＯＳＦＥＴ（Ｍ２１、Ｍ４１と、このＭＯＳＦＥＴの寄生ダイオードと逆方向に、前記ＭＯＳＦＥＴに直列接続されるダイオード（Ｄ２、Ｄ４）とからなるスイッチ回路で構成したことを特徴とする請求項２から５又は７の何れか一項に記載のＲＣ−ＩＧＢＴ駆動回路。 The second and third switch circuits are configured by a switch circuit in which two MOSFETs (M31 and M32, M51 and M52) are connected in series so that parasitic diodes are in opposite directions,
The first and / or fifth switch circuit is composed of a switch circuit including MOSFETs (M21, M41 and diodes (D2, D4) connected in series to the MOSFET in a direction opposite to the parasitic diode of the MOSFET. The RC-IGBT drive circuit according to any one of claims 2 to 5 or 7, wherein 前記第２ゲート端子と前記エミッタ端子との間に接続される抵抗素子（Ｒ２）を備え、
前記複数のスイッチ回路は、
前記第２ゲート端子と前記容量接続端子の一方との間に接続される第１スイッチ回路（ＳＷ３）と、
前記第２ゲート端子と前記容量接続端子の他方との間に接続される第２スイッチ回路（ＳＷ５）と、
前記容量接続端子の一方と前記エミッタ端子との間に接続される第３スイッチ回路（ＳＷ６）と、
前記容量接続端子の他方と前記エミッタ端子との間に接続される第４スイッチ回路（ＳＷ４）とからなることを特徴とする請求項１記載のＲＣ−ＩＧＢＴ駆動回路。 A resistance element (R2) connected between the second gate terminal and the emitter terminal;
The plurality of switch circuits are:
A first switch circuit (SW3) connected between the second gate terminal and one of the capacitor connection terminals;
A second switch circuit (SW5) connected between the second gate terminal and the other of the capacitor connection terminals;
A third switch circuit (SW6) connected between one of the capacitor connection terminals and the emitter terminal;
The RC-IGBT drive circuit according to claim 1, comprising a fourth switch circuit (SW4) connected between the other of the capacitor connection terminals and the emitter terminal. 前記制御回路は、前記第１及び第４スイッチ回路をオンさせて前記充電経路を形成し、
前記第１及び第４スイッチ回路をオフさせると、前記第２及び第３スイッチ回路をオンさせて前記負電圧印加経路を形成し、
前記第２及び第３スイッチ回路をオフさせるように制御することを特徴とする請求項１０記載のＲＣ−ＩＧＢＴ駆動回路。 The control circuit turns on the first and fourth switch circuits to form the charging path,
When the first and fourth switch circuits are turned off, the second and third switch circuits are turned on to form the negative voltage application path,
The RC-IGBT drive circuit according to claim 10, wherein the second and third switch circuits are controlled to be turned off. 前記容量接続端子に、前記第２ゲート−エミッタ間容量の１０倍以上の容量を有する容量素子を接続したことを特徴とする請求項１から１１の何れか一項に記載のＲＣ−ＩＧＢＴ駆動回路。   12. The RC-IGBT drive circuit according to claim 1, wherein a capacitive element having a capacitance of 10 times or more of the second gate-emitter capacitance is connected to the capacitance connection terminal. .
JP2014109055A 2014-05-27 2014-05-27 RC-IGBT drive circuit Active JP6337615B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014109055A JP6337615B2 (en) 2014-05-27 2014-05-27 RC-IGBT drive circuit
PCT/JP2015/002229 WO2015182038A1 (en) 2014-05-27 2015-04-24 Rc-igbt drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014109055A JP6337615B2 (en) 2014-05-27 2014-05-27 RC-IGBT drive circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018088146A Division JP6583475B2 (en) 2018-05-01 2018-05-01 Power device drive circuit

Publications (2)

Publication Number Publication Date
JP2015226142A true JP2015226142A (en) 2015-12-14
JP6337615B2 JP6337615B2 (en) 2018-06-06

Family

ID=54698400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014109055A Active JP6337615B2 (en) 2014-05-27 2014-05-27 RC-IGBT drive circuit

Country Status (2)

Country Link
JP (1) JP6337615B2 (en)
WO (1) WO2015182038A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011494A (en) * 2017-07-25 2019-02-07 한국전기연구원 GATE DRIVING CIRCUIT FOR SiC MOSFET
US10778216B2 (en) 2019-01-04 2020-09-15 Kabushiki Kaisha Toshiba Control circuit, semiconductor device, and electrical circuit device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036557B (en) * 2017-06-13 2021-07-13 富士电机株式会社 Drive device and power conversion device
JP7352443B2 (en) 2019-11-01 2023-09-28 株式会社東芝 Control method for semiconductor devices
JP7319601B2 (en) 2019-11-01 2023-08-02 株式会社東芝 semiconductor equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283676A (en) * 1992-02-03 1993-10-29 Fuji Electric Co Ltd Semiconductor device
JPH06350076A (en) * 1993-06-14 1994-12-22 Toshiba Corp Semiconductor device and driving method thereof
JP2009021823A (en) * 2007-07-12 2009-01-29 Hitachi Ltd Drive circuit and inverter device for voltage-driven semiconductor element
JP2013098415A (en) * 2011-11-02 2013-05-20 Denso Corp Semiconductor device
JP2014187479A (en) * 2013-03-22 2014-10-02 Denso Corp Drive circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283676A (en) * 1992-02-03 1993-10-29 Fuji Electric Co Ltd Semiconductor device
JPH06350076A (en) * 1993-06-14 1994-12-22 Toshiba Corp Semiconductor device and driving method thereof
JP2009021823A (en) * 2007-07-12 2009-01-29 Hitachi Ltd Drive circuit and inverter device for voltage-driven semiconductor element
JP2013098415A (en) * 2011-11-02 2013-05-20 Denso Corp Semiconductor device
JP2014187479A (en) * 2013-03-22 2014-10-02 Denso Corp Drive circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011494A (en) * 2017-07-25 2019-02-07 한국전기연구원 GATE DRIVING CIRCUIT FOR SiC MOSFET
KR102284188B1 (en) * 2017-07-25 2021-08-02 한국전기연구원 GATE DRIVING CIRCUIT FOR SiC MOSFET
US10778216B2 (en) 2019-01-04 2020-09-15 Kabushiki Kaisha Toshiba Control circuit, semiconductor device, and electrical circuit device

Also Published As

Publication number Publication date
JP6337615B2 (en) 2018-06-06
WO2015182038A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP6337615B2 (en) RC-IGBT drive circuit
CN101816119B (en) Gate driving circuit
CN103684412B (en) Level shifting apparatus
CN104620504B (en) For manipulating the circuit device of thyristor
US9595954B2 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
JP2017005698A (en) Igbt driving apparatus
JP2017188773A5 (en)
CN1233093C (en) Driving circuit
JP2014027345A (en) Semiconductor element drive circuit
JP6634329B2 (en) Semiconductor device
EP3223267A1 (en) Shift register unit, shift register, grid driving circuit and display device
US9397284B2 (en) Piezoelectric circuit, piezoelectric driving circuit for the piezoelectric circuit, and piezoelectric driving method
JP2016077057A (en) Driving circuit for semiconductor switching element
CN112868171B (en) Shared bootstrap capacitor system and method
TWI522985B (en) Charge pump circuit
JP6583475B2 (en) Power device drive circuit
CN108369821B (en) Sample and hold circuit and display device
JP2009124931A (en) Charge-pump circuit and overvoltage protecting circuit, and electronic apparatus using them
CN111600463A (en) One-way conduction circuit and switching power supply using same
JP6185032B2 (en) Semiconductor device and inverter, converter and power conversion device using the same
JP2004229445A (en) Inverter device
JP4936000B2 (en) Rectifier
CN108429479A (en) The switch element driver circuit of three level neutral point clamper type inverters
JP2008029163A (en) Driving circuit for voltage-driving semiconductor switching element
TWI543528B (en) Bi-direction switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R151 Written notification of patent or utility model registration

Ref document number: 6337615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250