JP2015226142A - RC-IGBT drive circuit - Google Patents
RC-IGBT drive circuit Download PDFInfo
- Publication number
- JP2015226142A JP2015226142A JP2014109055A JP2014109055A JP2015226142A JP 2015226142 A JP2015226142 A JP 2015226142A JP 2014109055 A JP2014109055 A JP 2014109055A JP 2014109055 A JP2014109055 A JP 2014109055A JP 2015226142 A JP2015226142 A JP 2015226142A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- igbt
- switch
- gate
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 230000003071 parasitic effect Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、2つのゲート電極を備えることでターンオフを高速に行うことを可能にしたRC−IGBTを駆動する駆動回路に関する。 The present invention relates to a drive circuit for driving an RC-IGBT that is provided with two gate electrodes and can be turned off at high speed.
特許文献1には、2つのゲート電極7a,7bを備える絶縁ゲート型バイポーラトランジスタ(RC(Reverse Conducting)−IGBT。以下、単にIGBTと称す)が開示されている。このIGBTをターンオンさせる場合は、ゲート電極7a,7bに対してターンオン電圧を印加し、ターンオフさせる際には、ゲート電極7bにターンオフ電圧を印加した後にゲート電極7aにターンオフ電圧を印加する。これにより、ターンオフをより高速に行うことを可能にしている。
特許文献1におけるIGBTを高速にターンオフさせるには、ゲート電極7bに負電圧を印加するのが望ましい(図3(c)参照)。しかしながら、そのために別途負電源を用意するとコストがアップし、駆動損失も増大することが問題となる。
本発明は上記事情に鑑みてなされたものであり、その目的は、負電源を用いずとも、RC−IGBTを迅速にターンオフさせることが可能なRC−IGBT駆動回路を提供することにある。
In order to turn off the IGBT in
The present invention has been made in view of the above circumstances, and an object thereof is to provide an RC-IGBT drive circuit capable of quickly turning off an RC-IGBT without using a negative power source.
請求項1記載のRC−IGBT駆動回路によれば、第2ゲート端子、エミッタ端子、容量接続端子の何れかの間に接続される複数のスイッチ回路を備える。そして、制御回路は、複数のスイッチ回路のオンオフを制御して、IGBTをターンオンしている状態からターンオフさせる際に、第2ゲート−エミッタ間容量に充電されている電荷を、容量接続端子に接続されている容量素子に充電させる充電経路を形成してから、容量素子の正電位側端子、負電位側端子を、エミッタ、第2ゲートにそれぞれ接続させる負電圧印加経路を形成する。 According to the RC-IGBT drive circuit of the first aspect, the RC-IGBT drive circuit includes a plurality of switch circuits connected between any one of the second gate terminal, the emitter terminal, and the capacitor connection terminal. The control circuit controls on / off of the plurality of switch circuits to connect the charge charged in the second gate-emitter capacitor to the capacitor connection terminal when turning off the IGBT from the turned-on state. After forming a charging path for charging the capacitive element, a negative voltage application path for connecting the positive potential side terminal and the negative potential side terminal of the capacitive element to the emitter and the second gate is formed.
これにより、ターンオンしているIGBTの第2ゲート−エミッタ間容量に充電されている電荷を容量素子に充電させた後、その容量素子を、充電電荷が逆極性となるようにIGBTのエミッタ、第2ゲートに接続して、第2ゲートを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、IGBTの第2ゲートを負電圧にしてターンオフを高速に行うことができる。 As a result, after the electric charge charged in the second gate-emitter capacitance of the IGBT that is turned on is charged in the capacitive element, the capacitive element is charged into the IGBT emitter, the second By connecting to two gates, the second gate can be a negative voltage. Therefore, even if a power supply for applying a negative voltage is not separately prepared, the second gate of the IGBT can be set to a negative voltage to perform turn-off at a high speed.
請求項2記載のRC−IGBT駆動回路によれば、複数のスイッチ回路を、第2ゲート端子とエミッタ端子との間に接続される第1スイッチ回路、第2ゲート端子と容量接続端子の一方との間に接続される第2スイッチ回路、第2ゲート端子と容量接続端子の他方との間に接続される第3スイッチ回路、容量接続端子の一方とエミッタ端子との間に接続される第4スイッチ回路、容量接続端子の他方とエミッタ端子との間に接続される第5スイッチ回路とする。
According to the RC-IGBT drive circuit according to
そして、請求項3記載のRC−IGBT駆動回路によれば、制御回路は、第2及び第5スイッチ回路をオンさせて充電経路を形成し、第2ゲートに充電されている電荷を容量素子に充電させる。それから、第2及び第5スイッチ回路をオフさせると、第1スイッチ回路をオンさせて、第2ゲートをエミッタと同電位にする。その後、第1スイッチ回路をオフさせると、第3及び第4スイッチ回路をオンさせて負電圧印加経路を形成し、第2ゲートを負電圧にする。
これにより、第2ゲートの充電電荷を放電させた後、第2ゲートを一旦エミッタと同電位にしてから負電圧にするので、第2ゲートの負電位をより大きくすることができ、IGBTのターンオフをより高速に行うことができる。
According to the RC-IGBT drive circuit according to
Thereby, after discharging the charge of the second gate, the second gate is once set to the same potential as the emitter and then the negative voltage, so that the negative potential of the second gate can be further increased, and the IGBT is turned off. Can be performed at higher speed.
(第1実施形態)
図1に示すように、本実施形態の駆動回路1は、メインゲートG(第1ゲート)と、コントロールゲートCG(第2ゲート)とを備えるRC−IGBT(以下、単にIGBTと称す)2を駆動対象とするもので、このIGBT2は、特許文献1に開示されている半導体装置と同じものである。すなわち、図4に示すように、PWM制御信号がハイレベルとなりIGBT2をターンオンさせる場合には、メインゲートG及びコントロールゲートCGに対して同時にターンオン電圧(ハイレベル駆動電圧)を印加する。
(First embodiment)
As shown in FIG. 1, the
一方、PWM制御信号がローレベルとなりIGBT2をターンオフさせる場合には、先にコントロールゲートCGの電位を低下させてから(0V→負電圧)、メインゲートGにターンオフ電圧(ローレベル駆動電圧)を印加するように制御する。このように、先にコントロールゲートCGの電位を低下させることで、ドリフト層に蓄積されている正孔又は電子の一部が予め引き抜かれるため、メインゲートGにターンオフ電圧を印加した際に残留している正孔又は電子の引き抜きが短時間で完了するようになる(特許文献1,段落[0013]参照)。したがって、IGBT2のスイッチング速度が向上し、損失の低減を図ることができる。
On the other hand, when the PWM control signal becomes low level and the
駆動回路1は、制御信号生成部3(制御回路)、コントロールゲート駆動部4及びメインゲート駆動部5を備えている。また、駆動回路1には、電源端子6を介して駆動電源7(電圧VB、例えば20V程度)が供給され、信号入力端子8を介して外部(上位の制御装置であるマイクロコンピュータ等)よりPWM制御信号が入力される。駆動回路1のCG接続端子9(1),9(2)(第2ゲート端子)は、それぞれ外付けの抵抗素子RGP,RGNを介してコントロールゲートCGに接続されている。また、G接続端子10(1),10(2)は、それぞれ外付けの抵抗素子RGP,RGNを介してメインゲートGに接続されている。尚、抵抗素子RGP,RGNの抵抗値は、各ゲートCG、Gのターンオン,ターンオフ速度の設定に応じて適宜決定される。
The
E接続端子11(エミッタ端子)はIGBT2のエミッタに接続され、グランド端子12はグランドに接続されるが、エミッタはグランドに接続されているので端子11及び12は同電位となっている。そして、容量接続端子13(1)、13(2)には、コンデンサ14(容量素子)が外付けで接続されている。以下、各端子については「端子××(符号)」と記載する。
The E connection terminal 11 (emitter terminal) is connected to the emitter of the
コントロールゲート駆動部4において、スイッチ回路SW1は、端子6と端子9(1)との間に接続されており、スイッチ回路SW2(第1スイッチ回路)は、端子9(2)と端子11との間に接続されている。スイッチ回路SW3(第2スイッチ回路)は、端子9(2)と端子13(1)との間に接続されており、スイッチ回路SW4(第5スイッチ回路)は、端子13(2)と端子11との間に接続されている。スイッチ回路SW5(第3スイッチ回路)は、端子9(2)と端子13(2)との間に接続されており、スイッチ回路SW6(第4スイッチ回路)は、端子13(1)と端子11との間に接続されている。
In the control
メインゲート駆動部5において、スイッチ回路SW7は、端子6と端子10(1)との間に接続されており、スイッチ回路SW8は、端子10(2)と端子12との間に接続されている。制御信号生成部3には、端子8を介してPWM制御信号が入力され、制御信号生成部3は、そのPWM制御信号の変化に応じて各スイッチ回路SW1〜SW8のオンオフを制御する。
In the main
次に、本実施形態の作用について説明する。
<(1)ON保持>
PWM制御信号がハイレベルになりIGBT2をターンオンさせる場合、制御信号生成部3は、スイッチ回路SW1及びSW7をオンする。これにより、それぞれの抵抗素子RGPを介してメインゲートC側のゲート容量及びコントロールゲートCG側のゲート容量を電圧VBに充電する(図2及び図3(1)参照、図中は丸数字)。
Next, the operation of this embodiment will be described.
<(1) ON hold>
When the PWM control signal becomes high level to turn on the
<(2)ターンオフ1>
そして、PWM制御信号がローレベルになりIGBT2をターンオフさせる場合、制御信号生成部3は、スイッチ回路SW1をオフさせてからスイッチ回路SW3及びSW4をオンさせる。すると、コントロールゲートCG側のゲート容量に充電されていた電荷によって、コンデンサ14が充電される。
<(2) Turn-off 1>
When the PWM control signal becomes a low level and turns off the
<(3)ターンオフ2>
次に、制御信号生成部3は、スイッチ回路SW3及びSW4をオフさせてからスイッチ回路SW2をオンさせる。これにより、コントロールゲートCGの電圧はエミッタと同電位の0Vになる。
<(3) Turn-off 2>
Next, the
<(4)ターンオフ3>
続いて、スイッチ回路SW2をオフさせてからスイッチ回路SW5及びSW6をオンさせる。すると、コンデンサ14の正電位側端子(+)がエミッタに、負電位側端子(−)がコントロールゲートCGに接続される。これにより、コントロールゲートCGには負電圧が印加される。
<(4) Turn-off 3>
Subsequently, the switch circuit SW2 is turned off and then the switch circuits SW5 and SW6 are turned on. Then, the positive potential side terminal (+) of the
またこの時、図2及び図3では図示しないが、制御信号生成部3は、スイッチ回路SW7をオフさせてからスイッチ回路SW8をオンさせて、メインゲートG側の容量を放電させてIGBT2をターンオフさせる。
At this time, although not shown in FIGS. 2 and 3, the
<(5)0V保持>
最後に、スイッチ回路SW5及びSW6をオフさせてからスイッチ回路SW2をオンさせて、コントロールゲートCGの電位を0Vにすることでターンオフシーケンスが終了する。
<(5) 0V holding>
Finally, the turn-off sequence is completed by turning off the switch circuits SW5 and SW6 and then turning on the switch circuit SW2 to set the potential of the control gate CG to 0V.
尚、<(4)ターンオフ3>において、コントロールゲートCGに印加される負電圧をV∞とすると、以下の式で表される。なお、負電圧V∞は、<(4)ターンオフ3>のフェーズで時間が無限大に経過したことを仮定した場合の電圧である。コンデンサ14の容量をCCHG、コントロールゲートCGの容量をCCGとすると、
Note that in <(4) off 3>, when a negative voltage applied to the control gate CG and V ∞, is expressed by the following equation. The negative voltage V ∞ is a voltage when it is assumed that the time has passed infinitely in the phase of <(4) Turn-
以上のように本実施形態によれば、駆動回路1に、CG接続端子9、E接続端子11、容量接続端子13の何れかの間に接続される複数のスイッチ回路SW2〜SW6を備える。そして、制御信号生成部3は、複数のスイッチ回路SW2〜SW6のオンオフを制御し、IGBT2をターンオンしている状態からターンオフさせる際に、コントロールゲートCG−エミッタ間容量に充電されている電荷を、容量接続端子13に接続されているコンデンサ14に充電させる充電経路を形成してから、コンデンサ14の正電位側端子、負電位側端子を、エミッタ、第2ゲートにそれぞれ接続させて負電圧印加経路を形成する。
As described above, according to the present embodiment, the
これにより、ターンオンしているIGBT2のコントロールゲートCG−エミッタ間容量に充電されている電荷をコンデンサ14に充電させた後、そのコンデンサ14を、充電電荷が逆極性となるようにIGBT2のエミッタ、コントロールゲートCGに接続して、コントロールゲートCGを負電圧にできる。したがって、負電圧印加用の電源を別途用意せずとも、IGBT2のターンオフを高速に行うことができる。
As a result, after charging the
具体的には、CG接続端子9(2)とE接続端子11との間にスイッチ回路SW2、CG接続端子9(2)と容量接続端子13(1)との間にスイッチ回路SW3、CG接続端子9(2)と容量接続端子13(2)との間にスイッチ回路SW5、容量接続端子13(1)とE接続端子11との間にスイッチ回路SW6、容量接続端子13(2)とE接続端子11との間にスイッチ回路SW4を接続する。
Specifically, the switch circuit SW2 is connected between the CG connection terminal 9 (2) and the
そして、制御信号生成部3は、スイッチ回路SW3及びSW4をオンさせて充電経路を形成し、コントロールゲートCGに充電されている電荷を容量素子に充電させる。それから、スイッチ回路SW3及びSW4をオフさせると、スイッチ回路SW2をオンさせて、コントロールゲートCGをエミッタと同電位の0Vにする。その後、スイッチ回路SW2をオフさせると、スイッチ回路SW5及びSW6をオンさせて負電圧印加経路を形成し、コントロールゲートCGを負電圧にする。
Then, the control
これにより、コントロールゲートCGの充電電荷を放電させた後、コントロールゲートCGを一旦0Vにしてから負電圧にするので、コントロールゲートCGの負電位をより大きくすることができ、IGBT2のターンオフをより高速に行うことができる。
また、コントロールゲートCGを負電圧にした後に、スイッチ回路SW5及びSW6をオフにしてからスイッチ回路SW2をオンさせて、コントロールゲートCGの電位を0Vにするので、次回のIGBT2のターンオンを高速且つ低駆動損失に行うことができる。
As a result, after the charge of the control gate CG is discharged, the control gate CG is once set to 0 V and then set to a negative voltage. Therefore, the negative potential of the control gate CG can be increased, and the
In addition, after the control gate CG is set to a negative voltage, the switch circuits SW5 and SW6 are turned off and then the switch circuit SW2 is turned on, so that the potential of the control gate CG is set to 0V. Can be done to drive loss.
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図5及び図6に示すように、第2実施形態は、第1実施形態のターンオフシーケンスより<(3)ターンオフ2>のフェーズを削除したもので、(2)でコンデンサ14を充電すると、次の(3)でコントロールゲートCGの電位を0Vにすることなく、直ちにコントロールゲートCGに負電圧を印加する。これが第2実施形態の<(3)ターンオフ2>となっている。
(Second Embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. As shown in FIGS. 5 and 6, in the second embodiment, the phase of <(3) turn-
このような第2実施形態によれば、制御信号生成部3による各スイッチ回路の制御が簡単になる。但し、コントロールゲートCGの電位が0Vを超えている状態から負電圧を印加するので、印加される負側の電位は第1実施形態に比較して小さくなる。
According to such 2nd Embodiment, control of each switch circuit by the control signal production |
(第3実施形態)
図7に示すように、第3実施形態の駆動回路21は、端子6と端子13(1)との間にスイッチ回路SW9を追加し、制御信号生成部3に替わる制御信号生成部22が、スイッチ回路SW9のオンオフも併せて制御する。制御信号生成部22は、IGBT2を最初にターンオンさせる前に、スイッチ回路SW9及びSW4をオンさせてスタートアップ充電経路を形成し、コンデンサ14を予め設定した電圧まで充電させるようにする。これにより、最初のターンオフシーケンスからコントロールゲートCGに十分な電位の負電圧を印加することが可能になり、ターンオフシーケンスを安定して行うことができる。
(Third embodiment)
As shown in FIG. 7, the
(第4実施形態)
図8に示すように、第4実施形態のコントロールゲート駆動部31は、スイッチ回路SW1〜SW6の具体構成を示す。スイッチ回路SW1はPチャネルMOSFET_M1で、スイッチ回路SW6はNチャネルMOSFET_M6でそれぞれ構成する。その他のスイッチ回路SW2〜SW5は、何れも2つのNチャネルMOSFETのソースを共通に接続した(それぞれM21及びM22、M31及びM32、M41及びM42、M51及びM52)双方向スイッチで構成する。尚、図示しないが、メインゲート駆動回路5のスイッチ回路SW7はPチャネルMOSFETで、スイッチ回路SW8はNチャネルMOSFETでそれぞれ構成すれば良い。
(Fourth embodiment)
As shown in FIG. 8, the control
(第5実施形態)
図9に示すように、第5実施形態のコントロールゲート駆動部32は、第4実施形態のコントロールゲート駆動部31におけるスイッチ回路SW2を、NチャネルMOSFET_M21と、その寄生ダイオードと逆方向に直列接続されるダイオードD2とで構成し、スイッチ回路SW4を同様に、NチャネルMOSFET_M41と、その寄生ダイオードと逆方向に直列接続されるダイオードD4とで構成している。このように置き換えたスイッチ回路SW2、SW4は、双方向スイッチに比較してダイオードD2、D4の順方向電圧分だけコントロールゲートCGに印加する負電圧の電位が低下するが、簡易な回路構成で実現できる。
(Fifth embodiment)
As shown in FIG. 9, the control
(第6実施形態)
図10に示すように、第6実施形態のコントロールゲート駆動部33は、第4実施形態のコントロールゲート駆動部31におけるスイッチ回路SW2を、抵抗素子R2に置き換えたものである。このように構成すれば、例えば図3に示すタイミングチャートで対応する(3)、(5)において、コントロールゲートCGを放電する際の速度が、抵抗素子R2の抵抗値を含む時定数によって第1実施形態よりも遅くなるが、簡易な回路構成で実現できる。
(Sixth embodiment)
As shown in FIG. 10, the control
(第7実施形態)
例えば第1、第2実施形態では、ターンオフ動作の最後にスイッチ回路SW2をオンしてコントロールゲートCGを0Vにしていたが、第7実施形態では最後にスイッチ回路SW2をオンせず、次のターンオン動作を直ちに行うようにする。図11(b)は、第2実施形態に対応してIGBT2を交互にターンオン、ターンオフさせた場合である。これに対して第7実施形態では、図6に示す(3)からスイッチ回路SW5及びSW6をオフにすると、直ちにスイッチ回路SW7をオンしてIGBT2のターンオンに移行する。以上のような第7実施形態によれば、ターンオフ制御をより簡単にできる。
(Seventh embodiment)
For example, in the first and second embodiments, the switch circuit SW2 is turned on and the control gate CG is set to 0 V at the end of the turn-off operation. However, in the seventh embodiment, the switch circuit SW2 is not turned on last and the next turn-on is performed. Take action immediately. FIG. 11B shows a case where the
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
駆動電源電圧は20Vに限らない。
必ずしもターンオン用の抵抗素子RGPと、ターンオフ用の抵抗素子RGNとを設ける必要はなく、それぞれの動作速度に問題がなければ共通の抵抗素子を用いても良い。
スイッチ回路に、CMOSトランスファゲートを用いても良い。
コンデンサ14の容量は、必ずしもコントロールゲートCGの容量の10倍以上に限ることなく、個別の設計に応じて適宜変更すれば良い。
The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The drive power supply voltage is not limited to 20V.
It is not always necessary to provide the turn-on resistance element RGP and the turn-off resistance element RGN, and a common resistance element may be used if there is no problem in the respective operation speeds.
A CMOS transfer gate may be used for the switch circuit.
The capacity of the
図面中、1は駆動回路(RC−IGBT駆動回路)、2はRC−IGBT、3は制御信号生成部(制御回路)、4はコントロールゲート駆動部、9はCG接続端子(第2ゲート端子)、11はE接続端子(エミッタ端子)、13は容量接続端子、14はコンデンサ(容量素子)、Gはゲート(第1ゲート)、CGはコントロールゲート(第2ゲート)、SW2はスイッチ回路(第1スイッチ回路)、SW3はスイッチ回路(第2スイッチ回路)、SW4はスイッチ回路S(第5スイッチ回路)、SW5はスイッチ回路(第3スイッチ回路)、SW6はスイッチ回路(第4スイッチ回路)を示す。 In the drawings, 1 is a drive circuit (RC-IGBT drive circuit), 2 is an RC-IGBT, 3 is a control signal generation unit (control circuit), 4 is a control gate drive unit, and 9 is a CG connection terminal (second gate terminal). , 11 is an E connection terminal (emitter terminal), 13 is a capacitance connection terminal, 14 is a capacitor (capacitance element), G is a gate (first gate), CG is a control gate (second gate), and SW2 is a switch circuit (first circuit). SW1 is a switch circuit (second switch circuit), SW4 is a switch circuit S (fifth switch circuit), SW5 is a switch circuit (third switch circuit), and SW6 is a switch circuit (fourth switch circuit). Show.
Claims (12)
前記第2ゲートに接続される第2ゲート端子(9)と、
前記IGBTのエミッタに接続されるエミッタ端子(11)と、
容量素子が接続される2つの容量接続端子(13(1)、13(2))と、
前記第2ゲート端子、前記エミッタ端子、前記容量接続端子の何れかの間に接続される複数のスイッチ回路(SW2〜SW6)と、
これら複数のスイッチ回路のオンオフを制御することで、前記IGBTをターンオフさせる際に、前記IGBTの第2ゲート−エミッタ間容量に充電されている電荷を前記容量素子に充電させる充電経路を形成してから、前記容量素子の正電位側端子、負電位側端子を、前記エミッタ、前記第2ゲートにそれぞれ接続させる負電圧印加経路を形成する制御回路(3)とを備えることを特徴とするRC−IGBT駆動回路。 In the case where RC (Reverse Conducting) -IGBT (Insulated Gate Bipolar Transistor, hereinafter simply referred to as IGBT) including the first and second gates is a driving target, and the IGBT (2) is turned off from the turned on state. A drive circuit for applying a turn-off voltage to the first gate (G) after applying a negative turn-off voltage to the second gate (CG),
A second gate terminal (9) connected to the second gate;
An emitter terminal (11) connected to the emitter of the IGBT;
Two capacitor connection terminals (13 (1), 13 (2)) to which the capacitor element is connected;
A plurality of switch circuits (SW2 to SW6) connected between any one of the second gate terminal, the emitter terminal, and the capacitor connection terminal;
By controlling on / off of the plurality of switch circuits, when the IGBT is turned off, a charge path is formed to charge the capacitor element with the charge charged in the second gate-emitter capacitor of the IGBT. And a control circuit (3) for forming a negative voltage application path for connecting the positive potential side terminal and the negative potential side terminal of the capacitive element to the emitter and the second gate, respectively. IGBT drive circuit.
前記第2ゲート端子と前記エミッタ端子との間に接続される第1スイッチ回路(SW2)と、
前記第2ゲート端子と前記容量接続端子の一方との間に接続される第2スイッチ回路(SW3)と、
前記第2ゲート端子と前記容量接続端子の他方との間に接続される第3スイッチ回路(SW5)と、
前記容量接続端子の一方と前記エミッタ端子との間に接続される第4スイッチ回路(SW6)と、
前記容量接続端子の他方と前記エミッタ端子との間に接続される第5スイッチ回路(SW4)とからなることを特徴とする請求項1記載のRC−IGBT駆動回路。 The plurality of switch circuits are:
A first switch circuit (SW2) connected between the second gate terminal and the emitter terminal;
A second switch circuit (SW3) connected between the second gate terminal and one of the capacitor connection terminals;
A third switch circuit (SW5) connected between the second gate terminal and the other of the capacitor connection terminals;
A fourth switch circuit (SW6) connected between one of the capacitor connection terminals and the emitter terminal;
The RC-IGBT drive circuit according to claim 1, comprising a fifth switch circuit (SW4) connected between the other of the capacitor connection terminals and the emitter terminal.
前記第2及び第5スイッチ回路をオフさせると、前記第1スイッチ回路をオンさせて、
前記第1スイッチ回路をオフさせると、前記第3及び第4スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項2記載のRC−IGBT駆動回路。 The control circuit turns on the second and fifth switch circuits to form the charging path,
When the second and fifth switch circuits are turned off, the first switch circuit is turned on,
3. The RC-IGBT drive circuit according to claim 2, wherein when the first switch circuit is turned off, the third and fourth switch circuits are turned on to form the negative voltage application path.
前記第2及び第5スイッチ回路をオフさせると、前記第3及び第4スイッチ回路をオンさせて前記負電圧印加経路を形成することを特徴とする請求項2記載のRC−IGBT駆動回路。 The control circuit turns on the second and fifth switch circuits to form the charging path,
3. The RC-IGBT drive circuit according to claim 2, wherein when the second and fifth switch circuits are turned off, the third and fourth switch circuits are turned on to form the negative voltage application path.
前記制御回路(22)は、前記IGBTをターンオンさせる前に、駆動電源により設定電圧まで前記容量素子を充電するスタートアップ充電経路を形成することを特徴とする請求項1から5の何れか一項に記載のRC−IGBT駆動回路。 (Startup charging)
The said control circuit (22) forms the start-up charge path | route which charges the said capacitive element to a setting voltage with a drive power supply, before turning on the said IGBT, The any one of Claim 1 to 5 characterized by the above-mentioned. The described RC-IGBT drive circuit.
前記制御回路は、前記IGBTをターンオンさせる前に前記第5及び第6スイッチ回路をオンさせて、前記スタートアップ充電経路を形成することを特徴とする請求項2から5を引用する請求項6記載のRC−IGBT駆動回路。 A sixth switch circuit (SW9) connected between a power supply terminal to which a drive power supply is connected and a capacitor connection terminal that becomes the positive potential side terminal when the charging path is formed;
7. The control circuit according to claim 6, wherein the control circuit turns on the fifth and sixth switch circuits to form the start-up charging path before turning on the IGBT. RC-IGBT drive circuit.
前記第1及び/又は第5スイッチ回路を、MOSFET(M21、M41と、このMOSFETの寄生ダイオードと逆方向に、前記MOSFETに直列接続されるダイオード(D2、D4)とからなるスイッチ回路で構成したことを特徴とする請求項2から5又は7の何れか一項に記載のRC−IGBT駆動回路。 The second and third switch circuits are configured by a switch circuit in which two MOSFETs (M31 and M32, M51 and M52) are connected in series so that parasitic diodes are in opposite directions,
The first and / or fifth switch circuit is composed of a switch circuit including MOSFETs (M21, M41 and diodes (D2, D4) connected in series to the MOSFET in a direction opposite to the parasitic diode of the MOSFET. The RC-IGBT drive circuit according to any one of claims 2 to 5 or 7, wherein
前記複数のスイッチ回路は、
前記第2ゲート端子と前記容量接続端子の一方との間に接続される第1スイッチ回路(SW3)と、
前記第2ゲート端子と前記容量接続端子の他方との間に接続される第2スイッチ回路(SW5)と、
前記容量接続端子の一方と前記エミッタ端子との間に接続される第3スイッチ回路(SW6)と、
前記容量接続端子の他方と前記エミッタ端子との間に接続される第4スイッチ回路(SW4)とからなることを特徴とする請求項1記載のRC−IGBT駆動回路。 A resistance element (R2) connected between the second gate terminal and the emitter terminal;
The plurality of switch circuits are:
A first switch circuit (SW3) connected between the second gate terminal and one of the capacitor connection terminals;
A second switch circuit (SW5) connected between the second gate terminal and the other of the capacitor connection terminals;
A third switch circuit (SW6) connected between one of the capacitor connection terminals and the emitter terminal;
The RC-IGBT drive circuit according to claim 1, comprising a fourth switch circuit (SW4) connected between the other of the capacitor connection terminals and the emitter terminal.
前記第1及び第4スイッチ回路をオフさせると、前記第2及び第3スイッチ回路をオンさせて前記負電圧印加経路を形成し、
前記第2及び第3スイッチ回路をオフさせるように制御することを特徴とする請求項10記載のRC−IGBT駆動回路。 The control circuit turns on the first and fourth switch circuits to form the charging path,
When the first and fourth switch circuits are turned off, the second and third switch circuits are turned on to form the negative voltage application path,
The RC-IGBT drive circuit according to claim 10, wherein the second and third switch circuits are controlled to be turned off.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014109055A JP6337615B2 (en) | 2014-05-27 | 2014-05-27 | RC-IGBT drive circuit |
PCT/JP2015/002229 WO2015182038A1 (en) | 2014-05-27 | 2015-04-24 | Rc-igbt drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014109055A JP6337615B2 (en) | 2014-05-27 | 2014-05-27 | RC-IGBT drive circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018088146A Division JP6583475B2 (en) | 2018-05-01 | 2018-05-01 | Power device drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015226142A true JP2015226142A (en) | 2015-12-14 |
JP6337615B2 JP6337615B2 (en) | 2018-06-06 |
Family
ID=54698400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014109055A Active JP6337615B2 (en) | 2014-05-27 | 2014-05-27 | RC-IGBT drive circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6337615B2 (en) |
WO (1) | WO2015182038A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190011494A (en) * | 2017-07-25 | 2019-02-07 | 한국전기연구원 | GATE DRIVING CIRCUIT FOR SiC MOSFET |
US10778216B2 (en) | 2019-01-04 | 2020-09-15 | Kabushiki Kaisha Toshiba | Control circuit, semiconductor device, and electrical circuit device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110036557B (en) * | 2017-06-13 | 2021-07-13 | 富士电机株式会社 | Drive device and power conversion device |
JP7352443B2 (en) | 2019-11-01 | 2023-09-28 | 株式会社東芝 | Control method for semiconductor devices |
JP7319601B2 (en) | 2019-11-01 | 2023-08-02 | 株式会社東芝 | semiconductor equipment |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283676A (en) * | 1992-02-03 | 1993-10-29 | Fuji Electric Co Ltd | Semiconductor device |
JPH06350076A (en) * | 1993-06-14 | 1994-12-22 | Toshiba Corp | Semiconductor device and driving method thereof |
JP2009021823A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Ltd | Drive circuit and inverter device for voltage-driven semiconductor element |
JP2013098415A (en) * | 2011-11-02 | 2013-05-20 | Denso Corp | Semiconductor device |
JP2014187479A (en) * | 2013-03-22 | 2014-10-02 | Denso Corp | Drive circuit |
-
2014
- 2014-05-27 JP JP2014109055A patent/JP6337615B2/en active Active
-
2015
- 2015-04-24 WO PCT/JP2015/002229 patent/WO2015182038A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283676A (en) * | 1992-02-03 | 1993-10-29 | Fuji Electric Co Ltd | Semiconductor device |
JPH06350076A (en) * | 1993-06-14 | 1994-12-22 | Toshiba Corp | Semiconductor device and driving method thereof |
JP2009021823A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Ltd | Drive circuit and inverter device for voltage-driven semiconductor element |
JP2013098415A (en) * | 2011-11-02 | 2013-05-20 | Denso Corp | Semiconductor device |
JP2014187479A (en) * | 2013-03-22 | 2014-10-02 | Denso Corp | Drive circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190011494A (en) * | 2017-07-25 | 2019-02-07 | 한국전기연구원 | GATE DRIVING CIRCUIT FOR SiC MOSFET |
KR102284188B1 (en) * | 2017-07-25 | 2021-08-02 | 한국전기연구원 | GATE DRIVING CIRCUIT FOR SiC MOSFET |
US10778216B2 (en) | 2019-01-04 | 2020-09-15 | Kabushiki Kaisha Toshiba | Control circuit, semiconductor device, and electrical circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP6337615B2 (en) | 2018-06-06 |
WO2015182038A1 (en) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6337615B2 (en) | RC-IGBT drive circuit | |
CN101816119B (en) | Gate driving circuit | |
CN103684412B (en) | Level shifting apparatus | |
CN104620504B (en) | For manipulating the circuit device of thyristor | |
US9595954B2 (en) | Method and circuit for recharging a bootstrap capacitor using a transfer capacitor | |
JP2017005698A (en) | Igbt driving apparatus | |
JP2017188773A5 (en) | ||
CN1233093C (en) | Driving circuit | |
JP2014027345A (en) | Semiconductor element drive circuit | |
JP6634329B2 (en) | Semiconductor device | |
EP3223267A1 (en) | Shift register unit, shift register, grid driving circuit and display device | |
US9397284B2 (en) | Piezoelectric circuit, piezoelectric driving circuit for the piezoelectric circuit, and piezoelectric driving method | |
JP2016077057A (en) | Driving circuit for semiconductor switching element | |
CN112868171B (en) | Shared bootstrap capacitor system and method | |
TWI522985B (en) | Charge pump circuit | |
JP6583475B2 (en) | Power device drive circuit | |
CN108369821B (en) | Sample and hold circuit and display device | |
JP2009124931A (en) | Charge-pump circuit and overvoltage protecting circuit, and electronic apparatus using them | |
CN111600463A (en) | One-way conduction circuit and switching power supply using same | |
JP6185032B2 (en) | Semiconductor device and inverter, converter and power conversion device using the same | |
JP2004229445A (en) | Inverter device | |
JP4936000B2 (en) | Rectifier | |
CN108429479A (en) | The switch element driver circuit of three level neutral point clamper type inverters | |
JP2008029163A (en) | Driving circuit for voltage-driving semiconductor switching element | |
TWI543528B (en) | Bi-direction switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180423 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6337615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |