JP2015222343A - Method of producing electro-optic device - Google Patents

Method of producing electro-optic device Download PDF

Info

Publication number
JP2015222343A
JP2015222343A JP2014106809A JP2014106809A JP2015222343A JP 2015222343 A JP2015222343 A JP 2015222343A JP 2014106809 A JP2014106809 A JP 2014106809A JP 2014106809 A JP2014106809 A JP 2014106809A JP 2015222343 A JP2015222343 A JP 2015222343A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
crystal device
orientation flat
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014106809A
Other languages
Japanese (ja)
Inventor
牧内 孝
Takashi Makiuchi
孝 牧内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014106809A priority Critical patent/JP2015222343A/en
Publication of JP2015222343A publication Critical patent/JP2015222343A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of producing a high quality liquid crystal device.SOLUTION: The method includes the steps of sticking together a first large-sized substrate 500a provided with an orientation flat 511, and a second large-sized substrate 500b provided with a notch 512, and cutting an area including the notch 512 of the second large-sized substrate 500b projecting from a position at which the orientation flat 511 is provided on the first large-sized substrate 500a.

Description

本発明は、電気光学装置の製造方法に関する。   The present invention relates to a method for manufacturing an electro-optical device.

上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。   As one of the electro-optical devices, for example, an active drive type liquid crystal device including a transistor for each pixel as an element for switching control of a pixel electrode is known. Liquid crystal devices are used in, for example, direct-view displays and projector light valves.

液晶装置は、例えば、特許文献1に記載のように、複数の素子基板となる大型の第1基板(マザー基板)と、複数の対向基板となる大型の第2基板(マザー基板)とを貼り合せた後、液晶装置のサイズに切断することにより形成される。   For example, as described in Patent Document 1, the liquid crystal device is formed by attaching a large first substrate (mother substrate) to be a plurality of element substrates and a large second substrate (mother substrate) to be a plurality of counter substrates. After combining, it is formed by cutting to the size of the liquid crystal device.

特開2009−205140号公報JP 2009-205140 A

しかしながら、第1基板と第2基板との形状が異なる場合(例えば、第1基板にはオリフラが形成され、第2基板は丸い基板にノッチのみが形成されている場合)、液晶装置の外周形状に切断する工程において、第1基板のオリフラの端面で位置決めしようとしても、オリフラの端面から第2基板が張り出しているため、位置決めができないという課題がある。   However, when the shapes of the first substrate and the second substrate are different (for example, when the orientation flat is formed on the first substrate and only the notch is formed on the round substrate), the outer peripheral shape of the liquid crystal device In the cutting process, even if an attempt is made to position at the end surface of the orientation flat of the first substrate, there is a problem that the positioning cannot be performed because the second substrate projects from the end surface of the orientation flat.

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.

[適用例1]本適用例に係る液晶装置の製造方法は、オリフラが設けられた第1基板と、ノッチが設けられた第2基板と、を貼り合せる工程と、前記第1基板の前記オリフラが設けられた位置から張り出す前記第2基板の前記ノッチを含む領域を切断する工程と、を有することを特徴とする。   Application Example 1 A method for manufacturing a liquid crystal device according to this application example includes a step of bonding a first substrate provided with an orientation flat and a second substrate provided with a notch, and the orientation flat of the first substrate. Cutting the region including the notch of the second substrate that protrudes from the position where the second substrate is provided.

本適用例によれば、第1基板のオリフラの端面から張り出す、第2基板のノッチを含む領域を切断するので、オリフラが設けられた第1基板の形状と略同様の形状にすることが可能となる。よって、第1基板のオリフラの端面を基準に、貼り合わされた第1基板及び第2基板の位置決めをすることができる。言い換えれば、第1基板のオリフラの端面より張り出す第2基板の領域に影響されることなく、オリフラを基準に第1基板及び第2基板の位置決めをすることができる。   According to this application example, since the region including the notch of the second substrate that protrudes from the end surface of the orientation flat of the first substrate is cut, the shape of the first substrate on which the orientation flat is provided can be made substantially the same. It becomes possible. Therefore, the bonded first substrate and second substrate can be positioned with reference to the end face of the orientation flat of the first substrate. In other words, the first substrate and the second substrate can be positioned with reference to the orientation flat without being affected by the region of the second substrate protruding from the end face of the orientation flat of the first substrate.

[適用例2]上記適用例に係る液晶装置の製造方法において、前記第2基板の前記ノッチを含む領域を切断する工程は、前記第1基板の前記オリフラの端面より内側の領域を切断することが好ましい。   Application Example 2 In the method of manufacturing a liquid crystal device according to the application example, the step of cutting the region including the notch of the second substrate cuts a region inside the end surface of the orientation flat of the first substrate. Is preferred.

本適用例によれば、第1基板のオリフラの端面より内側の第2基板の領域を切断する、言い換えれば、第1基板の形状より小さくするので、切断の形状ばらつきが生じた場合でも、第1基板のオリフラの端面と位置決めピンとを確実に当接させることができる。   According to this application example, the region of the second substrate inside the end face of the orientation flat of the first substrate is cut, in other words, smaller than the shape of the first substrate. The end surface of the orientation flat of one substrate and the positioning pin can be reliably brought into contact with each other.

[適用例3]上記適用例に係る液晶装置の製造方法において、前記ノッチを含む領域を切断する工程の後、貼り付けられた前記第1基板及び前記第2基板を位置決めする工程を有し、前記位置決めする工程は、前記オリフラに当接する部分に2本、前記オリフラを除く前記第1基板及び前記第2基板の外周に当接する部分に1本の位置決めピンが配置されることが好ましい。   Application Example 3 In the method of manufacturing the liquid crystal device according to the application example, the method includes a step of positioning the first substrate and the second substrate attached after the step of cutting the region including the notch, In the positioning step, it is preferable that two positioning portions are disposed on the portion contacting the orientation flat, and one positioning pin is disposed on the first substrate excluding the orientation flat and the portion contacting the outer periphery of the second substrate.

本適用例によれば、3本の位置決めピンで、貼り付けられた第1基板及び第2基板との位置決めを行うので、第1基板及び第2基板と、切断する装置との位置関係を正規の位置関係にすることができる。   According to this application example, the positioning between the first substrate and the second substrate pasted with the three positioning pins is performed, so that the positional relationship between the first substrate and the second substrate and the apparatus to be cut is normalized. The positional relationship can be made.

大型基板の構成を示す模式平面図。The schematic plan view which shows the structure of a large sized board | substrate. 図1に示す大型基板のA部を拡大して示す拡大平面図。The enlarged plan view which expands and shows the A section of the large sized board | substrate shown in FIG. 液晶装置の構成を示す模式平面図。FIG. 2 is a schematic plan view illustrating a configuration of a liquid crystal device. 図3に示す液晶装置のH−H’線に沿う模式断面図。FIG. 4 is a schematic cross-sectional view taken along the line H-H ′ of the liquid crystal device illustrated in FIG. 3. 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 液晶装置のうち主に画素の構造を示す模式断面図。FIG. 3 is a schematic cross-sectional view mainly illustrating a pixel structure in a liquid crystal device. 液晶装置の製造方法を工程順に示すフローチャート。5 is a flowchart showing a method for manufacturing a liquid crystal device in the order of steps. 液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of a liquid crystal device. 液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of a liquid crystal device. 液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of a liquid crystal device. 液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of a liquid crystal device. 液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of a liquid crystal device. 投射型表示装置の構成を示す概略図。Schematic which shows the structure of a projection type display apparatus. 変形例の液晶装置の製造方法のうち一部の工程を示す模式図。The schematic diagram which shows a one part process among the manufacturing methods of the liquid crystal device of a modification. 変形例の液晶装置の製造方法のうち一部を示す模式断面図。FIG. 9 is a schematic cross-sectional view showing a part of a manufacturing method of a liquid crystal device according to a modification.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、電気光学装置の一例として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。   In this embodiment, as an example of an electro-optical device, an active matrix liquid crystal device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used, for example, as a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector).

<電気光学装置を含む大型基板の構成>
図1は、大型基板の構成を示す模式平面図である。図2は、図1に示す大型基板のA部を拡大して示す拡大平面図である。以下、大型基板の構成を、図1及び図2を参照しながら説明する。
<Configuration of large substrate including electro-optical device>
FIG. 1 is a schematic plan view showing the configuration of a large substrate. FIG. 2 is an enlarged plan view showing an enlarged portion A of the large substrate shown in FIG. Hereinafter, the configuration of the large substrate will be described with reference to FIGS. 1 and 2.

図1に示すように、大型基板500は、例えば、液晶装置100を同時に複数製造するために用いられる。大型基板500には、液晶装置100を構成する一対の基板が複数個分、マトリックス状に面付けされている。大型基板500の大きさは、例えば、8インチである。大型基板500のうち一方の基板(第1基板としての第1大型基板)の厚みは、例えば、1.2mmである。他方の基板(第2基板としての第2大型基板)の厚みは、例えば、0.7mmである。大型基板500の材質は、例えば、石英である。   As shown in FIG. 1, the large substrate 500 is used, for example, for manufacturing a plurality of liquid crystal devices 100 simultaneously. The large substrate 500 is provided with a plurality of pairs of substrates constituting the liquid crystal device 100 in a matrix shape. The size of the large substrate 500 is, for example, 8 inches. The thickness of one of the large substrates 500 (the first large substrate as the first substrate) is, for example, 1.2 mm. The thickness of the other substrate (second large substrate as the second substrate) is, for example, 0.7 mm. The material of the large substrate 500 is, for example, quartz.

大型基板500は、液晶装置100のうち製品となる領域の有効チップ領域501と、有効チップ領域501の周囲の領域である、液晶装置100のうち製品とならない領域のダミーチップ領域502とを有する。   The large substrate 500 includes an effective chip region 501 that is a product region of the liquid crystal device 100 and a dummy chip region 502 that is a region around the effective chip region 501 that is not a product of the liquid crystal device 100.

図2に示すように、各液晶装置100には、表示領域Eの周辺に、周辺回路としてのデータ線駆動回路22、走査線駆動回路24、及び外部接続用端子35が形成されている。データ線駆動回路22及び走査線駆動回路24と外部接続用端子35とは、互いに配線29によって、電気的に接続されている。   As shown in FIG. 2, in each liquid crystal device 100, a data line driving circuit 22, a scanning line driving circuit 24, and an external connection terminal 35 as peripheral circuits are formed around the display area E. The data line driving circuit 22 and the scanning line driving circuit 24 and the external connection terminal 35 are electrically connected to each other by a wiring 29.

<電気光学装置としての液晶装置の構成>
図3は、液晶装置の構成を示す模式平面図である。図4は、図3に示す液晶装置のH−H’線に沿う模式断面図である。図5は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図3〜図5を参照しながら説明する。
<Configuration of liquid crystal device as electro-optical device>
FIG. 3 is a schematic plan view showing the configuration of the liquid crystal device. 4 is a schematic cross-sectional view taken along the line HH ′ of the liquid crystal device shown in FIG. FIG. 5 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device. Hereinafter, the configuration of the liquid crystal device will be described with reference to FIGS.

図3及び図4に示すように、本実施形態の液晶装置100は、対向するように配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。   As shown in FIGS. 3 and 4, the liquid crystal device 100 of the present embodiment includes an element substrate 10 and a counter substrate 20 that are arranged so as to face each other, and a liquid crystal layer 15 that is sandwiched between the pair of substrates. As the first base material 10a as the substrate constituting the element substrate 10 and the second base material 20a constituting the counter substrate 20, for example, a transparent substrate such as a glass substrate or a quartz substrate is used.

素子基板10は対向基板20よりも大きく、両基板10,20は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。平面視で環状に設けられたシール材14の内側で、素子基板10は対向基板20の間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is larger than the counter substrate 20, and both the substrates 10, 20 are bonded together via a seal material 14 disposed along the outer periphery of the counter substrate 20. In the element substrate 10, liquid crystal having positive or negative dielectric anisotropy is sealed between the opposing substrates 20 inside the sealing material 14 provided in an annular shape in plan view, thereby forming a liquid crystal layer 15. For the sealing material 14, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. Spacers (not shown) are mixed in the sealing material 14 to keep the distance between the pair of substrates constant.

シール材14の内縁より内側には、複数の画素Pが配列した表示領域Eが設けられている。表示領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図3及び図4では図示を省略したが、表示領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光膜(ブラックマトリックス:BM)が対向基板20に設けられている。   A display area E in which a plurality of pixels P are arranged is provided inside the inner edge of the sealing material 14. The display area E may include dummy pixels arranged so as to surround the plurality of pixels P in addition to the plurality of pixels P contributing to display. Although not shown in FIGS. 3 and 4, a light shielding film (black matrix: BM) that divides a plurality of pixels P in a plane in the display area E is provided on the counter substrate 20.

素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と表示領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と表示領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。   A data line driving circuit 22 is provided between the sealing material 14 along one side of the element substrate 10 and the one side. Further, an inspection circuit 25 is provided between the sealing material 14 and the display area E along the other one side facing the one side. Further, a scanning line driving circuit 24 is provided between the sealing material 14 and the display area E along the other two sides that are orthogonal to the one side and face each other. A plurality of wirings 29 connecting the two scanning line driving circuits 24 are provided between the sealing material 14 and the inspection circuit 25 along the other one side facing the one side.

対向基板20における環状に配置されたシール材14と表示領域Eとの間には、遮光部材としての遮光膜18(見切り部)が設けられている。遮光膜18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する表示領域Eとなっている。なお、図3では図示を省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光膜が設けられている。   A light shielding film 18 (parting part) as a light shielding member is provided between the sealing material 14 arranged in a ring shape on the counter substrate 20 and the display region E. The light shielding film 18 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 18 is a display area E having a plurality of pixels P. Although not shown in FIG. 3, the display region E is also provided with a light shielding film that divides a plurality of pixels P in a plane.

これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子35に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。   Wirings connected to the data line driving circuit 22 and the scanning line driving circuit 24 are connected to a plurality of external connection terminals 35 arranged along the one side. Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.

図4に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う配向膜28とが形成されている。   As shown in FIG. 4, on the surface of the first base material 10a on the liquid crystal layer 15 side, a transparent pixel electrode 27 provided for each pixel P and a thin film transistor (TFT: Thin Film Transistor, which is a switching element) are provided. Hereinafter, it is referred to as “TFT 30”), signal wirings, and an alignment film 28 covering them.

また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、配向膜28を含むものである。   In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. The element substrate 10 in the present invention includes at least the pixel electrode 27, the TFT 30, and the alignment film 28.

対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された絶縁膜33と、絶縁膜33を覆うように設けられた対向電極31と、対向電極31を覆う配向膜32とが設けられている。本発明における対向基板20は、少なくとも絶縁膜33、対向電極31、配向膜32を含むものである。   On the surface of the counter substrate 20 on the liquid crystal layer 15 side, the light shielding film 18, the insulating film 33 formed so as to cover it, the counter electrode 31 provided so as to cover the insulating film 33, and the counter electrode 31 And an alignment film 32 is provided. The counter substrate 20 in the present invention includes at least an insulating film 33, a counter electrode 31, and an alignment film 32.

遮光膜18は、図3に示すように、表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている(図示簡略)。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 3, the light shielding film 18 surrounds the display area E and is provided at a position where the scanning line driving circuit 24 and the inspection circuit 25 overlap in a plan view (illustration is simplified). Thus, the light incident on the peripheral circuit including these drive circuits from the counter substrate 20 side is shielded, and the peripheral circuit is prevented from malfunctioning due to the light. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

絶縁膜33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような絶縁膜33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。   The insulating film 33 is made of, for example, an inorganic material such as silicon oxide, and is provided so as to cover the light shielding film 18 with optical transparency. As a method for forming such an insulating film 33, for example, a method of forming a film using a plasma CVD (Chemical Vapor Deposition) method or the like can be cited.

対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、絶縁膜33を覆うと共に、図3に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。   The counter electrode 31 is made of, for example, a transparent conductive film such as ITO (Indium Tin Oxide), covers the insulating film 33, and as shown in FIG. 3, the element substrate 10 is formed by vertical conduction portions 26 provided at the four corners of the counter substrate 20. It is electrically connected to the side wiring.

画素電極27を覆う配向膜28、および対向電極31を覆う配向膜32は、液晶装置100の光学設計に基づいて選定される。配向膜28,32としては、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。   The alignment film 28 that covers the pixel electrode 27 and the alignment film 32 that covers the counter electrode 31 are selected based on the optical design of the liquid crystal device 100. The alignment films 28 and 32 are formed by depositing an inorganic material such as SiOx (silicon oxide) using a vapor phase growth method, and aligning the liquid crystal molecules having negative dielectric anisotropy substantially vertically. A membrane is mentioned.

このような液晶装置100は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and the transmittance of the pixel P when the voltage is not applied is normally white larger than the transmittance when the voltage is applied, or the transmittance of the pixel P when the voltage is not applied. A normally black mode optical design is employed, which is smaller than the transmittance when a voltage is applied. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

図5に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、共通電位配線としての容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。   As shown in FIG. 5, the liquid crystal device 100 includes a plurality of scanning lines 3 a and a plurality of data lines 6 a that are insulated from each other at least in the display region E and a capacitance line 3 b as a common potential wiring. The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 27, a TFT 30, and a capacitive element 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitive line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. doing.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。   The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the data line side source / drain region (source region) of the TFT 30. The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region (drain region) of the TFT 30.

データ線6aは、データ線駆動回路22(図3参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図3参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。   The data line 6a is connected to the data line driving circuit 22 (see FIG. 3), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 22 to the pixels P. The scanning line 3a is connected to the scanning line driving circuit 24 (see FIG. 3), and supplies the scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 24 to each pixel P.

データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで供給する。   The image signals D1 to Dn supplied from the data line driving circuit 22 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 24 supplies the scanning signals SC1 to SCm to the scanning line 3a at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。   In the liquid crystal device 100, the TFT 30 as a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 27 at a predetermined timing. It is the structure written in. The predetermined level of the image signals D1 to Dn written to the liquid crystal layer 15 through the pixel electrode 27 is held for a certain period between the pixel electrode 27 and the counter electrode 31 disposed to face the liquid crystal layer 15. The

保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。   In order to prevent the held image signals D1 to Dn from leaking, the capacitive element 16 is connected in parallel with the liquid crystal capacitance formed between the pixel electrode 27 and the counter electrode 31. The capacitive element 16 is provided between the pixel electrode side source / drain region of the TFT 30 and the capacitive line 3b. The capacitive element 16 has a dielectric layer between two capacitive electrodes.

<液晶装置を構成する画素の構成>
図6は、液晶装置のうち主に画素の構造を示す模式断面図である。以下、液晶装置のうち画素の構造を、図6を参照しながら説明する。なお、図6は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
<Configuration of pixels constituting liquid crystal device>
FIG. 6 is a schematic cross-sectional view mainly showing the structure of a pixel in the liquid crystal device. Hereinafter, the pixel structure of the liquid crystal device will be described with reference to FIG. FIG. 6 shows the cross-sectional positional relationship of each component, and is represented on a scale that can be clearly shown.

図6に示すように、液晶装置100は、素子基板10と、これに対向配置される対向基板20とを備えている。素子基板10を構成する第1基材10aは、上記したように、例えば、石英基板等によって構成されている。   As shown in FIG. 6, the liquid crystal device 100 includes an element substrate 10 and a counter substrate 20 disposed to face the element substrate 10. As described above, the first base material 10a configuring the element substrate 10 is configured by, for example, a quartz substrate.

図6に示すように、第1基材10a上には、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)等の材料を含む下側遮光層3cが形成されている。下側遮光層3cは、平面的に格子状にパターニングされており、各画素Pの開口領域を規定している。なお、下側遮光層3cは、導電性を有し、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光層3c上には、酸化シリコン等からなる下地絶縁層11aが形成されている。   As shown in FIG. 6, a lower light-shielding layer 3c containing a material such as Al (aluminum), Ti (titanium), Cr (chromium), W (tungsten) is formed on the first base material 10a. ing. The lower light-shielding layer 3c is patterned in a lattice shape in a plane, and defines the opening area of each pixel P. Note that the lower light shielding layer 3c may have conductivity and function as a part of the scanning line 3a. A base insulating layer 11a made of silicon oxide or the like is formed on the first base material 10a and the lower light shielding layer 3c.

下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁層11gと、ゲート絶縁層11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。走査線3aは、ゲート電極30gとしても機能する。   On the base insulating layer 11a, the TFT 30, the scanning line 3a, and the like are formed. The TFT 30 has, for example, an LDD (Lightly Doped Drain) structure, and includes a semiconductor layer 30a made of polysilicon (high-purity polycrystalline silicon), a gate insulating layer 11g formed on the semiconductor layer 30a, A gate electrode 30g made of a polysilicon film or the like formed on the gate insulating layer 11g. The scanning line 3a also functions as the gate electrode 30g.

半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。   The semiconductor layer 30a is formed as an N-type TFT 30 by implanting N-type impurity ions such as phosphorus (P) ions. Specifically, the semiconductor layer 30a includes a channel region 30c, a data line side LDD region 30s1, a data line side source / drain region 30s, a pixel electrode side LDD region 30d1, and a pixel electrode side source / drain region 30d. ing.

チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。   The channel region 30c is doped with P-type impurity ions such as boron (B) ions. The other regions (30s1, 30s, 30d1, 30d) are doped with N-type impurity ions such as phosphorus (P) ions. Thus, the TFT 30 is formed as an N-type TFT.

ゲート電極30g及びゲート絶縁層11g上には、酸化シリコン等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、容量素子16が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜16cを介して対向配置されることにより、容量素子16が形成されている。   A first interlayer insulating layer 11b made of silicon oxide or the like is formed on the gate electrode 30g and the gate insulating layer 11g. A capacitive element 16 is provided on the first interlayer insulating layer 11b. Specifically, the first capacitor electrode 16a as the pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 30d and the pixel electrode 27 of the TFT 30, and the capacitor line 3b (as the fixed potential side capacitor electrode). A part of the second capacitor electrode 16b) is disposed to face the dielectric film 16c, whereby the capacitor element 16 is formed.

誘電体膜16cは、例えば、シリコン窒化膜である。第2容量電極16b(容量線3b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。   The dielectric film 16c is, for example, a silicon nitride film. The second capacitor electrode 16b (capacitor line 3b) includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). , Metal simple substance, alloy, metal silicide, polysilicide, and a laminate of these. Alternatively, it can be formed from an Al (aluminum) film.

第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT1,CNT3,CNT4を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。   The first capacitor electrode 16 a is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode of the capacitor element 16. However, the first capacitor electrode 16a may be composed of a single layer film or a multilayer film containing a metal or an alloy, like the capacitor line 3b. In addition to functioning as a pixel potential side capacitance electrode, the first capacitance electrode 16a relay-connects the pixel electrode 27 and the pixel electrode side source / drain region 30d (drain region) of the TFT 30 via contact holes CNT1, CNT3, and CNT4. It has the function to do.

容量素子16上には、第2層間絶縁層11cを介してデータ線6aが形成されている。データ線6aは、ゲート絶縁層11g、第1層間絶縁層11b、誘電体膜16c、及び第2層間絶縁層11cに開孔されたコンタクトホールCNT2を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。   A data line 6a is formed on the capacitive element 16 via the second interlayer insulating layer 11c. The data line 6a is connected to the data line side source / drain of the semiconductor layer 30a through the contact hole CNT2 formed in the gate insulating layer 11g, the first interlayer insulating layer 11b, the dielectric film 16c, and the second interlayer insulating layer 11c. It is electrically connected to the region 30s (source region).

データ線6aの上層には、第3層間絶縁層11dを介して画素電極27が形成されている。第3層間絶縁層11dは、例えば、シリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生じる表面の凸部を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。第3層間絶縁層11dには、コンタクトホールCNT4が形成されている。   A pixel electrode 27 is formed on the data line 6a via a third interlayer insulating layer 11d. The third interlayer insulating layer 11d is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening the convex portions on the surface generated by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating. A contact hole CNT4 is formed in the third interlayer insulating layer 11d.

画素電極27は、コンタクトホールCNT4,CNT3を介して第1容量電極16aに接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO膜等の透明導電性膜から形成されている。   The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region 30d (drain region) of the semiconductor layer 30a by being connected to the first capacitor electrode 16a via the contact holes CNT4 and CNT3. The pixel electrode 27 is formed of a transparent conductive film such as an ITO film, for example.

画素電極27及び隣り合う画素電極27間の第3層間絶縁層11d上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜28が設けられている。配向膜28の上には、シール材14(図3及び図4参照)により囲まれた空間に液晶等が封入された液晶層15が設けられている。 On the third interlayer insulating layer 11d between the pixel electrode 27 and the adjacent pixel electrode 27, an alignment film 28 obtained by obliquely depositing an inorganic material such as silicon oxide (SiO 2 ) is provided. On the alignment film 28, a liquid crystal layer 15 in which liquid crystal or the like is sealed in a space surrounded by the sealing material 14 (see FIGS. 3 and 4) is provided.

一方、第2基材20a上(液晶層15側)には、例えば、PSG膜(リンをドーピングした酸化シリコン)などからなる絶縁膜33が設けられている。絶縁膜33上には、その全面に渡って対向電極31が設けられている。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜32が設けられている。対向電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。 On the other hand, an insulating film 33 made of, for example, a PSG film (phosphorus-doped silicon oxide) is provided on the second base material 20a (the liquid crystal layer 15 side). On the insulating film 33, the counter electrode 31 is provided over the entire surface. On the counter electrode 31, an alignment film 32 is formed by obliquely depositing an inorganic material such as silicon oxide (SiO 2 ). The counter electrode 31 is made of a transparent conductive film such as an ITO film, for example, like the pixel electrode 27 described above.

液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板10と対向基板20の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。   The liquid crystal layer 15 takes a predetermined alignment state by the alignment films 28 and 32 in a state where no electric field is generated between the pixel electrode 27 and the counter electrode 31. The sealing material 14 is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the element substrate 10 and the counter substrate 20, and sets the distance between the element substrate 10 and the counter substrate 20 to a predetermined value. Spacers such as glass fiber or glass beads are mixed.

<液晶装置の製造方法>
図7は、液晶装置の製造方法を工程順に示すフローチャートである。図8〜図12は、液晶装置の製造方法のうち一部の工程を示す模式図である。以下、液晶装置の製造方法を、図7〜図12を参照しながら説明する。
<Method for manufacturing liquid crystal device>
FIG. 7 is a flowchart showing the method of manufacturing the liquid crystal device in the order of steps. 8 to 12 are schematic views showing some steps in the method of manufacturing the liquid crystal device. Hereinafter, a method for manufacturing the liquid crystal device will be described with reference to FIGS.

最初に、素子基板10側の製造方法を説明する。まず、ステップS11では、石英基板などからなる第1基材10a上にTFT30を形成する。具体的には、まず、第1基材10a上に、アルミニウムなどからなる下側遮光層3c(走査線)を成膜する。その後、周知の成膜技術を用いて、酸化シリコンなどからなる下地絶縁層11aを成膜する。   First, a manufacturing method on the element substrate 10 side will be described. First, in step S11, the TFT 30 is formed on the first base material 10a made of a quartz substrate or the like. Specifically, first, a lower light-shielding layer 3c (scanning line) made of aluminum or the like is formed on the first base material 10a. Thereafter, a base insulating layer 11a made of silicon oxide or the like is formed using a known film forming technique.

次に、下地絶縁層11a上に、TFT30を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、TFT30を形成する。   Next, the TFT 30 is formed on the base insulating layer 11a. Specifically, the TFT 30 is formed using a well-known film formation technique, photolithography technique, and etching technique.

ステップS12では、画素電極27を形成する。製造方法としては、上記と同様に、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、画素電極27を形成する。   In step S12, the pixel electrode 27 is formed. As a manufacturing method, similarly to the above, the pixel electrode 27 is formed by using a well-known film formation technique, photolithography technique, and etching technique.

ステップS13では、配向膜28を形成する。具体的には、画素電極27などを覆うように配向膜28を斜方蒸着法により形成する。これにより、素子基板10の表面に、所定の角度に傾くように柱状に積み重ねられたカラム(図示省略)を有する配向膜28が形成される。以上により、素子基板10側が完成する。   In step S13, the alignment film 28 is formed. Specifically, the alignment film 28 is formed by oblique vapor deposition so as to cover the pixel electrode 27 and the like. As a result, an alignment film 28 having columns (not shown) stacked in a columnar shape so as to be inclined at a predetermined angle is formed on the surface of the element substrate 10. Thus, the element substrate 10 side is completed.

次に、対向基板20側の製造方法を説明する。まず、ステップS21では、ガラス基板等の透光性材料からなる第2基材20a上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、対向電極31を形成する。   Next, a manufacturing method on the counter substrate 20 side will be described. First, in step S21, the counter electrode 31 is formed on the second base material 20a made of a translucent material such as a glass substrate by using a well-known film forming technique, photolithography technique, and etching technique.

ステップS22では、対向電極31上に配向膜32を形成する。配向膜32の製造方法は、上記した配向膜28の場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。   In step S <b> 22, the alignment film 32 is formed on the counter electrode 31. The method of manufacturing the alignment film 32 is the same as that of the alignment film 28 described above, and is formed using, for example, an oblique deposition method. Thus, the counter substrate 20 side is completed. Next, a method for bonding the element substrate 10 and the counter substrate 20 will be described.

ステップS31では、素子基板10上にシール材14を塗布する。具体的には、例えば、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に(表示領域Eを囲むように)シール材14を塗布する。   In step S <b> 31, the sealing material 14 is applied on the element substrate 10. Specifically, for example, the relative positional relationship between the element substrate 10 and a dispenser (also possible with a discharge device) is changed, so that the periphery of the display area E in the element substrate 10 (so as to surround the display area E). The sealing material 14 is applied.

シール材14としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また、シール材14には、例えば、素子基板10と対向基板20との間隔(ギャップ或いはセルギャップ)を所定値とするためのスペーサー等のギャップ材が含まれている。   Examples of the sealing material 14 include an ultraviolet curable epoxy resin. In addition, it is not limited to photocurable resins, such as an ultraviolet-ray, You may make it use a thermosetting resin. Further, the sealing material 14 includes, for example, a gap material such as a spacer for setting a distance (gap or cell gap) between the element substrate 10 and the counter substrate 20 to a predetermined value.

ステップS32では、シール材14で囲まれた中に液晶を滴下する。詳しくは、シール材14で囲まれた領域に液晶を滴下する(ODF(One Drop Fill)方式)。滴下する方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶は、シール材14によって囲まれた領域(表示領域E)の中央部に滴下することが望ましい。   In step S <b> 32, the liquid crystal is dropped inside the seal material 14. Specifically, the liquid crystal is dropped onto an area surrounded by the sealing material 14 (ODF (One Drop Fill) method). As a dropping method, for example, an ink jet head can be used. Further, it is desirable that the liquid crystal is dropped on the central portion of the region (display region E) surrounded by the sealing material 14.

ステップS33では、素子基板10と対向基板20とを貼り合わせる。具体的には、図8に示すように、第1大型基板500aに塗布されたシール材14(図3、図4参照)を介して第1大型基板500aと第2大型基板500bとを貼り合わせる。このときの第1大型基板500aには、オリフラ511が形成されている。第2大型基板500bには、オリフラ511は形成されておらず、ノッチ512が形成されている。   In step S33, the element substrate 10 and the counter substrate 20 are bonded together. Specifically, as shown in FIG. 8, the first large substrate 500a and the second large substrate 500b are bonded together via the sealing material 14 (see FIGS. 3 and 4) applied to the first large substrate 500a. . At this time, an orientation flat 511 is formed on the first large substrate 500a. In the second large substrate 500b, the orientation flat 511 is not formed, but the notch 512 is formed.

ステップS34(切断1)では、大型基板500(第2大型基板500b)の一部を切断する。まず、図9(a)に示す工程では、ステージ(図示せず)上に大型基板500を配置する。次に、図9(b)に示す工程では、第2大型基板500bにおけるノッチ512を含む領域を切断する。具体的には、平面視で第1大型基板500aのオリフラ511の端面から張り出す第2大型基板500bの領域を切断する。切断する方法としては、例えば、スクライブ・ブレイク法で行ってもよいし、ダイシング法(ダイサー)で行ってもよい。   In step S34 (cutting 1), a part of the large substrate 500 (second large substrate 500b) is cut. First, in the step shown in FIG. 9A, a large substrate 500 is placed on a stage (not shown). Next, in the step shown in FIG. 9B, the region including the notch 512 in the second large substrate 500b is cut. Specifically, the region of the second large substrate 500b protruding from the end surface of the orientation flat 511 of the first large substrate 500a is cut in plan view. As a method of cutting, for example, a scribing / breaking method or a dicing method (dicer) may be used.

図9(c)では、大型基板500を位置決めする。具体的には、前工程で切断した部分であるオリフラ511の端面を、ステージ上に配置された位置決めピン513(513a,513b)に押し当てる。位置決めピン513は、オリフラ511の端面に当たる2本(513a,513b)と、大型基板500のオリフラ511を除く外周端面に当たる1本(513c)とが配置されている。この3本の位置決めピン513(513a〜513c)に大型基板500を押し当てることにより、ステージと大型基板500との位置を正規の位置に決めることができる。   In FIG. 9C, the large substrate 500 is positioned. Specifically, the end surface of the orientation flat 511 which is a portion cut in the previous process is pressed against the positioning pins 513 (513a, 513b) arranged on the stage. Two positioning pins 513 (513a, 513b) that contact the end surface of the orientation flat 511 and one (513c) that contacts the outer peripheral end surface excluding the orientation flat 511 of the large substrate 500 are arranged. By pressing the large substrate 500 against the three positioning pins 513 (513a to 513c), the positions of the stage and the large substrate 500 can be determined as regular positions.

ステップS35(切断2)では、大型基板500から液晶装置100を切断する。まず、図10(a)に示す工程では、第2大型基板500bの両面のうち液晶層15に面しない側の切り込み面500b1から、第1切り込み部521を形成する。   In step S35 (cutting 2), the liquid crystal device 100 is cut from the large substrate 500. First, in the step shown in FIG. 10A, the first cut portion 521 is formed from the cut surface 500b1 on the side of the second large substrate 500b that does not face the liquid crystal layer 15.

次に、図10(b)に示す工程では、第1大型基板500aの両面のうち液晶層15に面しない貼り付け面500a1に第1テープ522を貼り付ける。第1テープ522は、後述する複合基板(500)をブレイクすることを目的として貼り付けられているため、貼り付け面500a1全体に貼り付けられる。   Next, in the step shown in FIG. 10B, the first tape 522 is attached to the attachment surface 500a1 that does not face the liquid crystal layer 15 out of both surfaces of the first large substrate 500a. Since the 1st tape 522 is affixed for the purpose of breaking the composite substrate (500) mentioned later, it is affixed on the whole affixing surface 500a1.

次に、図10(c)に示すように、第1テープ522の両面のうち貼り付け面500a1に接しない裏面522aの側から第1切り込み部521に向かって力F1を加えることによって、第1切り込み部521を起点として、第2大型基板500bの両面のうち液晶層15に面する側の第1面500b2まで延びる第1分離面523を形成する。即ち、第2大型基板500bは、分離されるようにブレイクされる。   Next, as shown in FIG. 10C, by applying a force F1 from the side of the back surface 522a that is not in contact with the pasting surface 500a1 to both sides of the first tape 522, A first separation surface 523 extending from the cut portion 521 to the first surface 500b2 on the side facing the liquid crystal layer 15 of both surfaces of the second large substrate 500b is formed. That is, the second large substrate 500b is broken so as to be separated.

次に、図11(a)に示すように、切り込み面500b1において、第1分離面523とずれた位置から第2大型基板500bにダイシング処理を施すことによって、切り込み面500b1から第1面500b2まで延びる第1分離溝524を形成する。   Next, as shown in FIG. 11A, the dicing process is performed on the second large-sized substrate 500b from a position shifted from the first separation surface 523 on the cut surface 500b1, thereby the cut surface 500b1 to the first surface 500b2. An extending first separation groove 524 is formed.

第1分離溝524は、第1大型基板500aの両面のうち液晶層15に面する側の面を規定する複数の縁のうち外部接続用端子35が形成されている側の縁に沿って当該縁に重なるように形成される。このように外部接続用端子35上では、ダイシング処理のみを行なうので、外部接続用端子35及び外部接続用端子35に電気的に接続された配線を傷付けることが無い。また、第1切り込み部521に沿ってハーフダイシング処理を行なうことにより対向基板20の外形寸法精度を向上させる。   The first separation groove 524 is formed along the edge on the side where the external connection terminal 35 is formed among the plurality of edges that define the surface facing the liquid crystal layer 15 of both surfaces of the first large substrate 500a. It is formed so as to overlap the edge. As described above, since only the dicing process is performed on the external connection terminal 35, the external connection terminal 35 and the wiring electrically connected to the external connection terminal 35 are not damaged. Further, by performing the half dicing process along the first cut portion 521, the external dimension accuracy of the counter substrate 20 is improved.

次に、図11(b)に示す工程では、第2大型基板500bのうち第1分離面523、第1分離溝524、及び第1面500b2に囲まれた部分である小片部525を除去する。小片部525は、最終的に製造される液晶装置100において、外部接続用端子35と重なる部分であるため、当該工程で予め除去しておく。   Next, in the step shown in FIG. 11B, the small piece portion 525 that is a portion surrounded by the first separation surface 523, the first separation groove 524, and the first surface 500b2 is removed from the second large substrate 500b. . The small piece portion 525 is a portion that overlaps with the external connection terminal 35 in the finally manufactured liquid crystal device 100, and is thus removed in advance in this step.

次に、図11(c)に示すように、第1テープ522を貼り付け面500a1から取り除いた後、切り込み面500b1に第2テープ532を貼り付ける。これにより、切り込み面500b1側から複合基板(500)が第2テープ532に固定される。尚、第2テープ532は、第1テープ522と同様に、切り込み面500b1の全体、より具体的には、上述の小片部525が除去された後の切り込み面500b1全体に貼り付けられているほうが好ましい。   Next, as shown in FIG. 11C, after the first tape 522 is removed from the application surface 500a1, the second tape 532 is applied to the cut surface 500b1. Accordingly, the composite substrate (500) is fixed to the second tape 532 from the cut surface 500b1 side. The second tape 532 is attached to the entire cut surface 500b1, more specifically, the entire cut surface 500b1 after the small piece portion 525 is removed, like the first tape 522. preferable.

次に、図12(a)に示す工程では、貼り付け面500a1における第1分離溝524に対応した位置に第2切り込み部541を形成する。   Next, in the step shown in FIG. 12A, the second cut portion 541 is formed at a position corresponding to the first separation groove 524 on the attachment surface 500a1.

次に、図12(b)に示す工程では、第2テープ532の両面のうち切り込み面500b1に面しない裏面532aの側から第2切り込み部541に向かって力F2を加えることによって、第2切り込み部541を起点として、第1大型基板500aの両面のうち液晶層15に面する側の第2面500a2まで延びる第2分離面542を形成する。   Next, in the step shown in FIG. 12B, by applying a force F2 toward the second cut portion 541 from the back surface 532a side that does not face the cut surface 500b1 out of both surfaces of the second tape 532, the second cut is performed. A second separation surface 542 extending from the portion 541 to the second surface 500a2 on the side facing the liquid crystal layer 15 out of both surfaces of the first large substrate 500a is formed.

第2切り込み部541は、第1大型基板500aをブレイクする際の起点となる切り込み部である。したがって、第2テープ532の両面のうち切り込み面500b1に面しない裏面532aの側から第2切り込み部541に向かって力F2を加えることによって、第1大型基板500aがブレイクされる。   The second cut portion 541 is a cut portion serving as a starting point when breaking the first large substrate 500a. Therefore, the first large substrate 500a is broken by applying a force F2 from the back surface 532a side that does not face the cut surface 500b1 to the second cut portion 541 of both surfaces of the second tape 532.

次に、図12(c)に示すように、相互に分離された複数の液晶装置100を第2テープ532から分離する。複数の液晶装置100を第2テープ532から取り除く際、言い換えれば、第2テープ532からはがす際には、ソータ装置等の吸引手段によって複数の液晶装置100を吸引する。以上により、液晶装置100が完成する。   Next, as shown in FIG. 12C, the plurality of liquid crystal devices 100 separated from each other are separated from the second tape 532. When removing the plurality of liquid crystal devices 100 from the second tape 532, in other words, when removing them from the second tape 532, the plurality of liquid crystal devices 100 are sucked by suction means such as a sorter device. Thus, the liquid crystal device 100 is completed.

<電子機器の構成>
次に、上記液晶装置を備えた投射型表示装置について、図13を参照しながら説明する。図13は、投射型表示装置の構成を示す概略図である。
<Configuration of electronic equipment>
Next, a projection display device including the liquid crystal device will be described with reference to FIG. FIG. 13 is a schematic diagram illustrating a configuration of a projection display device.

図13に示すように、本実施形態の投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。   As shown in FIG. 13, the projection display apparatus 1000 of the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, two dichroic mirrors 1104 and 1105 as light separation elements, and three Reflective mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a cross dichroic as a light combiner A prism 1206 and a projection lens 1207 are provided.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。   The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205. Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204. The blue light (B) transmitted through the dichroic mirror 1105 enters the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206.

このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is the one to which the liquid crystal device 100 described above is applied. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000に、液晶ライトバルブ1210,1220,1230を用いているので、高い信頼性を得ることができる。   Since the liquid crystal light valves 1210, 1220, and 1230 are used in such a projection display apparatus 1000, high reliability can be obtained.

なお、液晶装置100が搭載される電子機器としては、投射型表示装置1000の他、ヘッドアップディスプレイ(HUD)、ヘッドマウントディスプレイ(HMD)、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。   The electronic device on which the liquid crystal device 100 is mounted includes a projection display device 1000, a head-up display (HUD), a head-mounted display (HMD), a smartphone, an EVF (Electrical View Finder), a mobile mini projector, an electronic device. It can be used for various electronic devices such as books, mobile phones, mobile computers, digital cameras, digital video cameras, displays, in-vehicle devices, audio devices, exposure devices, and lighting devices.

以上詳述したように、本実施形態の液晶装置100の製造方法によれば、以下に示す効果が得られる。   As described above in detail, according to the method for manufacturing the liquid crystal device 100 of the present embodiment, the following effects can be obtained.

(1)本実施形態の液晶装置100の製造方法によれば、第1大型基板500aから張り出す、第2大型基板500bのノッチ512を含む領域を切断するので、オリフラ511が設けられた第1大型基板500aの形状と略同様の形状にすることが可能となる。よって、第1大型基板500aのオリフラ511の端面を基準に、貼り合わされた第1大型基板500a及び第2大型基板500bの位置決めをすることができる。言い換えれば、第1大型基板500aのオリフラ511の端面より張り出す第2大型基板500bの領域に邪魔されることなく、オリフラ511の端面を用いて大型基板500(500a,500b)の位置決めをすることができる。   (1) According to the manufacturing method of the liquid crystal device 100 of the present embodiment, the region including the notch 512 of the second large substrate 500b that protrudes from the first large substrate 500a is cut, so the first provided with the orientation flat 511. It becomes possible to make the shape substantially the same as that of the large substrate 500a. Therefore, the bonded first large substrate 500a and second large substrate 500b can be positioned based on the end face of the orientation flat 511 of the first large substrate 500a. In other words, the large substrate 500 (500a, 500b) is positioned using the end surface of the orientation flat 511 without being obstructed by the region of the second large size substrate 500b protruding from the end surface of the orientation flat 511 of the first large size substrate 500a. Can do.

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。   The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. It is included in the range. Moreover, it can also implement with the following forms.

(変形例1)
上記したように、第1大型基板500aのオリフラ511から張り出す第2大型基板500bの領域を切断する(オリフラ511の端面のラインに合わせて切断する)ことに限定されず、図14に示すように切断してもよい。図14は、変形例の液晶装置の製造方法を工程順に示す模式図である。図14に示す液晶装置100の製造方法は、上記実施形態と比較して、第2大型基板500bにおいてオリフラ511の端面より内側の領域を切断する部分が異なっている。以下、異なる部分について説明する。
(Modification 1)
As described above, the present invention is not limited to cutting the region of the second large substrate 500b that protrudes from the orientation flat 511 of the first large substrate 500a (cut along the line of the end face of the orientation flat 511), as shown in FIG. It may be cut into pieces. FIG. 14 is a schematic diagram illustrating a manufacturing method of a liquid crystal device according to a modification in order of processes. The method for manufacturing the liquid crystal device 100 shown in FIG. 14 differs from the above-described embodiment in that the portion of the second large substrate 500b that cuts the region inside the end surface of the orientation flat 511 is different. Hereinafter, different parts will be described.

図14(a)に示す工程では、ステージ(図示せず)上に大型基板500を配置する。次に、図14(b)に示す工程では、第2大型基板500bにおけるノッチ512を含む領域を切断する。具体的には、第1大型基板500aのオリフラ511の端面より大型基板500の中心側の領域を切断する。図14(c)では、大型基板500を位置決めする。具体的には、オリフラ511の端面を、ステージ上に配置された位置決めピン513(513a,513b)に押し当てる。   In the step shown in FIG. 14A, a large substrate 500 is placed on a stage (not shown). Next, in the step shown in FIG. 14B, the region including the notch 512 in the second large substrate 500b is cut. Specifically, a region on the center side of the large substrate 500 is cut from the end face of the orientation flat 511 of the first large substrate 500a. In FIG. 14C, the large substrate 500 is positioned. Specifically, the end surface of the orientation flat 511 is pressed against the positioning pins 513 (513a, 513b) arranged on the stage.

この方法によれば、オリフラ511の部分において、第2大型基板500bの大きさを、第1大型基板500aの形状より小さくするので(オリフラ511の端面より内側を切断するので)、切断のばらつきが生じた場合でも、第1大型基板500aのオリフラ511の端面と位置決めピン513a,513bとを確実に当接させることができる。   According to this method, since the size of the second large-sized substrate 500b is made smaller than the shape of the first large-sized substrate 500a in the portion of the orientation flat 511 (because the inner side is cut from the end face of the orientation flat 511), there is a variation in cutting. Even if it occurs, the end surface of the orientation flat 511 of the first large substrate 500a and the positioning pins 513a and 513b can be reliably brought into contact with each other.

また、図15に示すように、上記変形例の大型基板500を上下反転し、第1大型基板500aのオリフラ511の端面を位置決めピン513に押し当てるようにして位置決めをするようにしてもよい。   Further, as shown in FIG. 15, the large substrate 500 of the above modification may be turned upside down and positioned by pressing the end surface of the orientation flat 511 of the first large substrate 500a against the positioning pins 513.

(変形例2)
上記したように、第1大型基板500aにオリフラ511が設けられ、第2大型基板500bにノッチ512が設けられていることに限定されず、第1大型基板500aにノッチ512が設けられ、第2大型基板500bにオリフラ511が設けられている形態でもよい。この場合は、オリフラ511の端面から張り出す第1大型基板500aの領域を切断することにより、位置決めを行うことができる。
(Modification 2)
As described above, the first large substrate 500a is not limited to the orientation flat 511 and the second large substrate 500b is provided with the notch 512. The first large substrate 500a is provided with the notch 512, and the second The large flat substrate 500b may be provided with an orientation flat 511. In this case, positioning can be performed by cutting the region of the first large substrate 500a that projects from the end face of the orientation flat 511.

(変形例3)
上記したように、透過型の液晶装置100に限定されず、反射型の液晶装置に本発明を適用するようにしてもよい。
(Modification 3)
As described above, the present invention is not limited to the transmissive liquid crystal device 100 but may be applied to a reflective liquid crystal device.

3a…走査線、3b…容量線、3c…下側遮光層、CNT1〜CNT4…コンタクトホール、6a…データ線、10…素子基板、10a…第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11g…ゲート絶縁層、14…シール材、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体膜、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28,32…配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…対向電極、33…絶縁膜、35…外部接続用端子、100…液晶装置、500…大型基板、500a…第1基板としての第1大型基板、500b…第2基板としての第2大型基板、501…有効チップ領域、502…ダミーチップ領域、511…オリフラ、512…ノッチ、513(513a,513b,513c)…位置決めピン、521…第1切り込み部、522…第1テープ、522a…裏面、523…第1分離面、524…第1分離溝、525…小片部、532…第2テープ、532a…裏面、541…第2切り込み部、542…第2分離面、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。   3a ... scanning line, 3b ... capacitance line, 3c ... lower light shielding layer, CNT1 to CNT4 ... contact hole, 6a ... data line, 10 ... element substrate, 10a ... first substrate, 11a ... underlying insulating layer, 11b ... first DESCRIPTION OF SYMBOLS 1 interlayer insulation layer, 11c ... 2nd interlayer insulation layer, 11d ... 3rd interlayer insulation layer, 11g ... Gate insulation layer, 14 ... Sealing material, 15 ... Liquid crystal layer, 16 ... Capacitance element, 16a ... 1st capacitance electrode, 16b 2nd capacitance electrode 16c Dielectric film 18 Light-shielding film 20 Counter substrate 20a Second substrate 22 Data line drive circuit 24 Scan line drive circuit 25 Inspection circuit 26 Vertical conduction portion, 27... Pixel electrode, 28 and 32... Orientation film, 29 .. wiring, 30... TFT, 30 a... Semiconductor layer, 30 c... Channel region, 30 d. 30g ... 30 s... Data line side source / drain region, 30 s 1... Data line side LDD region, 31. Counter electrode, 33 .. insulating film, 35 .. external connection terminal, 100... Liquid crystal device, 500. First large substrate as one substrate, 500b Second large substrate as a second substrate, 501 Effective chip area, 502 Dummy chip area, 511 Orientation flat, 512 Notch, 513 (513a, 513b, 513c) Positioning pin, 521... First cut portion, 522... First tape, 522 a .. back surface, 523... First separation surface, 524... First separation groove, 525. ... 2nd notch part, 542 ... 2nd separation surface, 1000 ... Projection type display apparatus, 1100 ... Polarized illumination apparatus, 1101 ... Lamp unit, 1102 Integrator lens 1103. Polarization conversion element 1104 1105 Dichroic mirror 1106 1107 1108 Reflection mirror 1201 1202 1203 1204 1205 Relay lens 1206 Cross dichroic prism 1207 Projection lens 1210 , 1220, 1230 ... Liquid crystal light valve, 1300 ... Screen.

Claims (3)

オリフラが設けられた第1基板と、ノッチが設けられた第2基板と、を貼り合せる工程と、
前記第1基板の前記オリフラが設けられた位置から張り出す前記第2基板の前記ノッチを含む領域を切断する工程と、
を有することを特徴とする電気光学装置の製造方法。
Bonding the first substrate provided with the orientation flat and the second substrate provided with the notch;
Cutting a region including the notch of the second substrate protruding from a position where the orientation flat of the first substrate is provided;
A method for manufacturing an electro-optical device.
請求項1に記載の電気光学装置の製造方法であって、
前記第2基板の前記ノッチを含む領域を切断する工程において、前記第1基板の前記オリフラの端面より内側の領域を切断することを特徴とする電気光学装置の製造方法。
A method of manufacturing the electro-optical device according to claim 1,
In the step of cutting the region including the notch of the second substrate, a region inside the end surface of the orientation flat of the first substrate is cut.
請求項1又は請求項2に記載の電気光学装置の製造方法であって、
前記ノッチを含む領域を切断する工程の後、貼り付けられた前記第1基板及び前記第2基板を位置決めする工程を有し、
前記位置決めする工程において、前記オリフラに当接する部分に2本、前記オリフラを除く前記第1基板及び前記第2基板の外周に当接する部分に1本の位置決めピンが配置されることを特徴とする電気光学装置の製造方法。
A method of manufacturing the electro-optical device according to claim 1 or 2,
After the step of cutting the region including the notch, the step of positioning the pasted first substrate and the second substrate,
In the positioning step, two positioning pins are arranged on a portion contacting the orientation flat, and one positioning pin is arranged on a portion contacting the outer periphery of the first substrate and the second substrate excluding the orientation flat. Manufacturing method of electro-optical device.
JP2014106809A 2014-05-23 2014-05-23 Method of producing electro-optic device Pending JP2015222343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014106809A JP2015222343A (en) 2014-05-23 2014-05-23 Method of producing electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014106809A JP2015222343A (en) 2014-05-23 2014-05-23 Method of producing electro-optic device

Publications (1)

Publication Number Publication Date
JP2015222343A true JP2015222343A (en) 2015-12-10

Family

ID=54785387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014106809A Pending JP2015222343A (en) 2014-05-23 2014-05-23 Method of producing electro-optic device

Country Status (1)

Country Link
JP (1) JP2015222343A (en)

Similar Documents

Publication Publication Date Title
US9331099B2 (en) Substrate for electro-optical apparatus, electro-optical apparatus, and electronic equipment with improved light efficiency and contrast
JP6361327B2 (en) Electro-optical device and electronic apparatus
JP2014212191A (en) Semiconductor device, electrooptical device, method of manufacturing semiconductor device, method of manufacturing electrooptical device, and electronic equipment
JP2016029431A (en) Electro-optic device, manufacturing method thereof, and electronic apparatus
JP6263944B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2021148813A (en) Optical substrate, electro-optic device, and electronic apparatus
JP2015200690A (en) Micro lens substrate, and electro-optic device
JP2014228673A (en) Liquid crystal device, method for manufacturing liquid crystal device and electronic equipment
JP2017219700A (en) Large-sized substrate, liquid crystal device, method of manufacturing large-sized substrate, method of manufacturing liquid crystal device, and electronic apparatus
JP6136707B2 (en) Electro-optical device substrate, electro-optical device, electronic apparatus, and method of manufacturing electro-optical device substrate
US20170285378A1 (en) Large substrate and method of manufacturing large substrate
JP2014182251A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP7028281B2 (en) Electro-optics and electronic devices
JP6303283B2 (en) Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus
JP2015222343A (en) Method of producing electro-optic device
JP6205836B2 (en) Liquid crystal device and electronic device
JP6236827B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2017040847A (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2017097086A (en) Liquid crystal device and electronic apparatus
JP2015040984A (en) Manufacturing method of microlens substrate, microlens substrate, electro-optic device, and electronic apparatus
JP2021148855A (en) Electro-optic device and electronic device
JP2016018137A (en) Method for manufacturing electro-optic device
JP2022007338A (en) Electro-optic device and electronic apparatus
JP2022007339A (en) Electro-optic device and electronic apparatus
JP2021135319A (en) Optical substrate, electro-optical device, electronic apparatus, and method for manufacturing optical substrate

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628