JP2015211436A - Ad変換装置 - Google Patents
Ad変換装置 Download PDFInfo
- Publication number
- JP2015211436A JP2015211436A JP2014093781A JP2014093781A JP2015211436A JP 2015211436 A JP2015211436 A JP 2015211436A JP 2014093781 A JP2014093781 A JP 2014093781A JP 2014093781 A JP2014093781 A JP 2014093781A JP 2015211436 A JP2015211436 A JP 2015211436A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- voltage
- input signal
- input
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】逐次変換型のAD変換において、非線形誤差を改善する。【解決手段】AD変換装置1は、入力信号を増幅して出力する増幅部10と、8組の第1比較電圧V1及び第2比較電圧V2を順次切り替えて2つの比較電圧を発生する電圧発生部30と、増幅部10の出力信号を第1比較電圧V1及び第2比較電圧V2と比較して、大小関係を判定する比較部40と、比較部40の比較結果に基づいて中間データDxを生成し、32個の中間データDxを平均化して出力データDoutを生成する演算部60とを備える。【選択図】図1
Description
本発明は、アナログ信号をデジタル信号に変換する技術に関する。
アナログ信号をデジタル信号に変換する手法として、複数の比較レベルを持つ逐次比較法が知られている。この逐次比較法では、入力信号が第1閾値電圧より大きい場合、入力信号が第2閾値電圧より小さい場合、入力信号が第2閾値電圧から第1閾値電圧の範囲内である場合を判定する。そして、入力信号を2倍して更に判定を繰り返し、AD変換を行う。
非特許文献1には、入力信号を2倍に増幅するために、2個の容量素子と1個のオペアンプを用い、それらの接続関係を変更することによって、入力信号を2倍に増幅する技術が開示されている。
A 12-b 600 ks/s Digitally Self-Calibrated Pipelined Algorithmic ADC IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.29, NO.4, APRIL 1994
ところで、AD変換の性能を表す指標として、アナログ入力信号とデジタル出力信号の関係全体において、理想的な直線に対する実際の入出力特性のずれを示した積分非直線性誤差(以下、INL(integral non-linearity)と称する)が知られている。さらに、アナログ入力信号とデジタル出力信号(コード)の関係から求められる実際のステップが、理想のステップからどの程度離れているかを示す微分非直線性誤差(以下、DNL(differential non-linearity)と称する)が知られている。これらの非線形誤差は、AD変換後の処理で補正することができないため、AD変換の性能を決める重要な要素である。
上述した逐次変換型のAD変換では、第1閾値電圧及び第2閾値電圧との逐次比較によってAD変換を行うので、第1閾値電圧及び第2閾値電圧の近傍でINL及びDNLが増大することが知られている。
上述した逐次変換型のAD変換では、第1閾値電圧及び第2閾値電圧との逐次比較によってAD変換を行うので、第1閾値電圧及び第2閾値電圧の近傍でINL及びDNLが増大することが知られている。
本発明は上述した事情に鑑みてなされたものであり、逐次変換型のAD変換において、非線形誤差を改善することを解決課題の一つとする。
以上の課題を解決するために本発明に係るAD変換装置の一態様は、入力信号を増幅して出力する増幅部と、N(Nは2以上の自然数)組の第1比較電圧及び第2比較電圧を順次切り替えて2つの比較電圧を発生する電圧発生部と、前記増幅部の出力信号を前記第1比較電圧及び前記第2比較電圧と比較して、大小関係を判定する比較部と、前記比較部の比較結果に基づいて中間データを生成し、N・K(Kは任意の自然数)個の前記中間データを平均化して出力データを生成する演算部と、を備える。
この態様のAD変換装置は、増幅部の出力信号を第1比較電圧及び第2比較電圧と比較して、大、小、不定のいずれに属するかを判定する逐次変換型であるため、入力信号の電圧が第1比較電圧及び第2比較電圧を超える際に中間データには大きなINL及びDNLが発生するが、電圧発生部は、N組の第1比較電圧及び第2比較電圧を順次切り替えて発生するので、大きなINLが発生する入力信号の電圧を分散させることできる。このため、
N・K個の中間データを平均化して出力データを生成することによって、INLの変化を緩やかにすることができ、その結果、DNLを大幅に低減することが可能となる。
N・K個の中間データを平均化して出力データを生成することによって、INLの変化を緩やかにすることができ、その結果、DNLを大幅に低減することが可能となる。
上述したAD変換装置の一態様において、前記増幅部は、K種類の動作状態を切り替える動作切替部を備え、前記K種類の動作状態の各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、前記K種類の動作状態の各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN・K個の前記中間データを平均化して前記出力データを生成するように前記演算部を制御する制御部を備えることが好ましい。
この態様によれば、増幅部の動作状態はK種類に切り替えられるが、電圧発生部は、K種類の動作状態の各々において、N組の第1比較電圧及び第2比較電圧を順次切り替える。
動作状態が変更されると増幅部で発生する誤差が変化し、増幅部の出力信号の電圧が変化することがあり得る。この態様によれば、出力信号の電圧が変化した場合でも、動作状態ごとに、第1比較電圧及び第2比較電圧をN組切り替えるので、比較部における比較動作が増幅部の動作状態の影響を受けることを低減して、AD変換の精度を向上することが可能となる。
動作状態が変更されると増幅部で発生する誤差が変化し、増幅部の出力信号の電圧が変化することがあり得る。この態様によれば、出力信号の電圧が変化した場合でも、動作状態ごとに、第1比較電圧及び第2比較電圧をN組切り替えるので、比較部における比較動作が増幅部の動作状態の影響を受けることを低減して、AD変換の精度を向上することが可能となる。
上述したAD変換装置の一態様において、前記入力信号は、差動形式で供給される正入力信号及び負入力信号であり、前記増幅部は、前記正入力信号及び前記負入力信号を差動増幅して正出力信号及び負出力信号を出力し、前記比較部は、前記正出力信号及び前記負出力信号を差動形式で入力し、前記正出力信号及び前記負出力信号を前記第1比較電圧及び前記第2比較電圧と比較して、大小関係を判定することが好ましい。この態様によれば、差動形式でAD変換装置を動作させることができるので、同相ノイズを抑圧して、AD変換の精度を向上させることができる。
上述したAD変換装置の一態様において、前記増幅部は、前記正入力信号と前記負入力信号のうち一方の信号が供給される第1ノード及び他方の信号が供給される第2ノードを備え、前記動作切替部は、前記正入力信号が前記第1ノードに供給され且つ前記負入力信号が前記第2ノードに供給される第1入力状態と前記負入力信号が前記第1ノードに供給され且つ前記正入力信号が前記第2ノードに供給される第2入力状態とを切り替える入力切替部を備え、前記K種類の動作状態には、前記第1入力状態及び前記第2入力状態が含まれ、前記制御部は、前記第1入力状態と前記第2入力状態との各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、前記第1入力状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データと前記第2入力状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データとを含むように、前記中間データを平均化して前記出力データを生成するように前記演算部を制御することが好ましい。
この態様によれば、第1入力状態と第2入力状態とで、正入力信号と負入力信号とを切り替えるので、増幅部の出力信号にオフセット電圧が重畳しても、これを相殺することが可能となる。また、第1入力状態と第2入力状態との各々で、第1比較電圧及び第2比較電圧をN組切り替えるので、比較部における比較動作が増幅部の動作状態の影響を受けることを低減して、AD変換の精度を向上することが可能となる。
上述したAD変換装置の一態様において、前記増幅部は、正入力端子、負入力端子、正出力端子、及び負出力端子を備え、振幅中心となる基準電圧が供給されるオペアンプと、
容量の理想値が互いに等しい第1容量素子、第2容量素子、第3容量素子、及び第4容量素子とを備え、前記動作切替部は、前記第1容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち一方の信号を供給し、前記第1容量素子の他方の電極を前記正入力端子と電気的に接続し、前記正入力端子と前記負出力端子との間に前記第2容量素子を電気的に接続し、前記第3容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち他方の信号を供給し、前記第3容量素子の他方の電極を前記負入力端子と電気的に接続し、前記負入力端子と前記正出力端子との間に前記第4容量素子を電気的に接続した第1接続状態と、前記第1接続状態における前記第1容量素子と前記第2容量素子とを入れ替え、且つ前記第3容量素子と前記第4容量素子とを入れ替える第2接続状態とを切り替える容量切替部を備え、前記K種類の動作状態には、前記第1接続状態及び前記第2接続状態が含まれ、前記制御部は、前記第1接続状態と前記第2接続状態との各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、前記第1接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データと前記第2接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データとを含むように、前記中間データを平均化して前記出力データを生成するように前記演算部を制御することが好ましい。
容量の理想値が互いに等しい第1容量素子、第2容量素子、第3容量素子、及び第4容量素子とを備え、前記動作切替部は、前記第1容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち一方の信号を供給し、前記第1容量素子の他方の電極を前記正入力端子と電気的に接続し、前記正入力端子と前記負出力端子との間に前記第2容量素子を電気的に接続し、前記第3容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち他方の信号を供給し、前記第3容量素子の他方の電極を前記負入力端子と電気的に接続し、前記負入力端子と前記正出力端子との間に前記第4容量素子を電気的に接続した第1接続状態と、前記第1接続状態における前記第1容量素子と前記第2容量素子とを入れ替え、且つ前記第3容量素子と前記第4容量素子とを入れ替える第2接続状態とを切り替える容量切替部を備え、前記K種類の動作状態には、前記第1接続状態及び前記第2接続状態が含まれ、前記制御部は、前記第1接続状態と前記第2接続状態との各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、前記第1接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データと前記第2接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データとを含むように、前記中間データを平均化して前記出力データを生成するように前記演算部を制御することが好ましい。
この態様によれば、第1接続状態と第2接続状態とで、容量素子の接続状態を切り替えるので、容量素子の容量比の誤差により増幅部の出力信号にオフセット電圧が重畳しても、これを相殺することが可能となる。また、第1接続状態と第2接続状態との各々で、第1比較電圧及び第2比較電圧をN組切り替えるので、比較部における比較動作が増幅部の動作状態の影響を受けることを低減して、AD変換の精度を向上することが可能となる。
<1.実施形態>
以下、図面を参照しつつ、本発明に係る実施形態を説明する。図1は、本発明の実施形態に係るAD変換装置1の主要構成を示すブロック図である。この図に示すようにAD変換装置1には、正入力信号INpと負入力信号INnとが差動形式で入力される。負入力信号INnは基準電圧VREF0を中心レベルとして正入力信号INpを反転したものである。以下の説明では、正入力信号INpと負入力信号INnの組みを単に入力信号INと称する。
以下、図面を参照しつつ、本発明に係る実施形態を説明する。図1は、本発明の実施形態に係るAD変換装置1の主要構成を示すブロック図である。この図に示すようにAD変換装置1には、正入力信号INpと負入力信号INnとが差動形式で入力される。負入力信号INnは基準電圧VREF0を中心レベルとして正入力信号INpを反転したものである。以下の説明では、正入力信号INpと負入力信号INnの組みを単に入力信号INと称する。
AD変換装置1は、入力信号INを増幅して負出力信号S1と正出力信号S2とを出力する増幅部10、第1比較電圧V1及び第2比較電圧V2を発生する電圧発生部30、差動形式で与えられる負出力信号S1と正出力信号S2とを第1比較電圧V1及び第2比較電圧V2と比較して第1比較データDT1と第2比較データDT2とを出力する比較部40、AD変換装置1全体を制御する制御部50、第1比較データDT1及び第2比較データDT2に基づいて、入力信号INをデジタル信号に変換した出力データDoutを生成する演算部60とを備える。
増幅部10は、動作状態の切り替えを行う動作切替部100、容量素子11、12、21、及び22、オペアンプ20、ノードN1〜N6並びに入力端子TE1〜TE5を備える。ノードN1〜N6及び入力端子TE1〜TE5の間には、図示しない複数のスイッチが設けられており、制御部50から供給される制御信号に基づいて、複数のスイッチのオン・オフが制御される。動作切替部100は、入力切替部110及び容量切替部120を備え、入力切替部110及び容量切替部120は、上述した複数のスイッチの一部によって構成されている。
入力端子TE1〜TE5には、正入力信号INp、負入力信号INn、基準電圧VREF0、、高基準電圧VREFP、低基準電圧VREFNが供給される。入力切替部110は入力切替信号INswapに従って、入力された信号及び電圧の中から選択した信号又は電圧をノードN1及びノードN2の各々に供給する。また、正入力信号INpをノードN1に供給し、且つ負入力信号INnをノードN2に供給する状態を第1入力状態、正入力信号INpをノードN2に供給し、且つ負入力信号INnをノードN1に供給する状態を第2入力状態とすると、入力切替信号INswapは、Hレベルで第1入力状態を指定し、Lレベルで第2入力状態を指定する。入力切替信号INswapは制御部50から供給される。入力切替部110は入力切替信号INswapに従って、第1入力状態と第2入力状態とを切り替える。オペアンプ20にオフセットがあると、第1入力状態と第2入力状態とで負出力信号S1と正出力信号S2とに重畳するオフセット電圧が基準電圧VREF0を中心として反転する。入力切替部110に第1入力状態と第2入力状態とを切り替える機能を持たせたのは、オフセット電圧が出力データDoutに与える影響をキャンセルするためである。
図1に示すように容量素子11及び21が入力側に接続されており、容量素子12及び22が出力側に接続されている状態を第1接続状態、容量素子11と容量素子12とを入れ替え、且つ容量素子21と容量素子22とを入れ替えた状態を第2接続状態とすると、容量切替部120は、容量切替信号Cswapに従って第1接続状態と第2接続状態とを切り替える。容量切替信号Cswapは制御部50から供給され、Hレベルで第1接続状態を指定し、Lレベルで第2接続状態を指定する。容量素子11、12、21、及び22の容量値は、理想的には等しいが、実際にはばらつきがある。容量値のばらつきは、出力データDoutの誤差となる。容量切替部120に第1接続状態と第2接続状態とを切り替える機能を持たせたのは、容量のばらつきが出力データDoutに与える影響をキャンセルするためである。
比較部40は、コンパレータ41及び42を備え、そこには、第1比較電圧V1及び第2比較電圧V2が供給される。また、比較部40は、増幅部10から出力される負出力信号S1及び正出力信号S2を第1比較電圧V1及び第2比較電圧V2と比較することにより、大、小、不定のいずれに属するかを判定する。図2に示すように、第1比較電圧V1は、第1中心電圧V1cを中心とする8レベルの電圧V11〜V18の中から選択される。また、第2比較電圧V2は、第2中心電圧V2cを中心とする8レベルの電圧V21〜V28の中から選択される。制御部50は、3ビットの電圧制御データDvを電圧発生部30に供給し、電圧発生部30は電圧制御データDvに応じて、電圧V11〜V18の中から選択された電圧を第1比較電圧V1として出力し、電圧V21〜V28の中から選択された電圧を第2比較電圧V2として出力する。
ここで、隣接する電圧の電位差ΔVは等しくなるように設定されている。すなわち、ΔV=V18−V17=V17−V16=V16−V15=V15−V14=V14−V13=V13−V12=V12−V11=V21−V22=V22−V23=V23−V24=V24−V25=V25−V26=V26−V27=V27−V28となる。
また、3ビットの電圧制御データDvで選択される第1比較電圧V1と第2比較電圧V2との組は、(V11,V21)、(V12,V22)、(V13,V23)、(V14,V24)、(V15,V25)、(V16,V26)、(V17,V27)、(V18,V28)と予め定められている。例えば、基準電圧VREF0を基準にするとき、第1中心電圧V1cは、V1c=(VREFP−VREF0)/4となり、第2中心電圧V2cは、V2c=(VREFN-VREF0)/4となる。
また、3ビットの電圧制御データDvで選択される第1比較電圧V1と第2比較電圧V2との組は、(V11,V21)、(V12,V22)、(V13,V23)、(V14,V24)、(V15,V25)、(V16,V26)、(V17,V27)、(V18,V28)と予め定められている。例えば、基準電圧VREF0を基準にするとき、第1中心電圧V1cは、V1c=(VREFP−VREF0)/4となり、第2中心電圧V2cは、V2c=(VREFN-VREF0)/4となる。
比較部40は、負出力信号S1及び正出力信号S2に基づいて、図3に示す第1比較データDT1及び第2比較データDT2を生成する。すなわち、V2<S1である場合にDT1=1となり、S1≦V2である場合にDT1=0となる。また、V1<S1である場合にDT2=1となり、S1≦V1である場合にDT2=0となる。
演算部60は、第1比較データDT1及び第2比較データDT2に基づいて、中間データDxを生成する中間データ生成部61と、中間データDxに基づいて出力データDoutを生成する出力データ生成部62とを備える(図1参照)。
DT1=1且つDT2=1の場合に、中間データ生成部61は中間データDxの所定ビットを「1(0)」に設定し、制御部50は負出力信号S1及び正出力信号S2のレベルが2倍になるようにすると同時に高基準電圧VREFPと低基準電圧VREFNの差を減算するようにスイッチのオン・オフを制御する。また、DT1=0且つDT2=0の場合に、中間データ生成部61は中間データDxの所定ビットを「0(0)」に設定し、制御部50は負出力信号S1及び正出力信号S2のレベルが2倍になるようにすると同時に高基準電圧VREFPと低基準電圧VREFNの差を加算するようにスイッチのオン・オフを制御する。また、DT1=1且つDT2=0の場合に、中間データ生成部61は中間データDxの所定ビットは不定とし「(01)」に設定する。この際、制御部50は負出力信号S1及び正出力信号S2のレベルが2倍になるようにスイッチのオン・オフを制御し、比較部40は次の判定を実行する。この判定を繰り返すことによって、入力信号INを逐次AD変換していく。中間データDxは上記所定ビットの設定になるが、DT1とDT2の出力データ列を単に加算したものになる。
次に、容量切替信号Cswap、入力切替信号INswap、電圧制御データDv、第1比較電圧V1及び第2比較電圧V2のタイミングチャートを図4に示す。図4に示すように電圧制御データDvは、第1期間T1、第2期間T2、第3期間T3及び第4期間T4の各々において、データ値が「0」〜「7」まで変化する。電圧発生部30は、上述したように電圧制御データDvに基づいて、(V11,V21)、(V12,V22)、(V13,V23)、(V14,V24)、(V15,V25)、(V16,V26)、(V17,V27)、及び(V18,V28)の中から第1比較電圧V1及び第2比較電圧V2の組を選択して出力する。従って、第1期間T1〜第4期間T4の各々において、第1中心電圧V1c及び第2中心電圧V2cの近傍で8個の電圧レベルで切り替えた第1比較電圧V1及び第2比較電圧V2を用いて、8個の中間データDxが生成されることになる。
本実施形態の出力データ生成部62は、第1期間T1〜第4期間T4において生成される32個の中間データDx[1]〜Dx[32]を平均して1個の出力データDoutを生成する。第1比較電圧V1及び第2比較電圧V2は、第1期間T1〜第4期間T4の各々において、8個の電圧レベルの切り替えがなされる。従って、各期間において生成される8個の中間データDxを平均化すると、INL及びDNLを改善することができる。
しかしながら、本実施形態では、第1期間T1から第4期間T4を一つの単位期間Taveとし、単位期間Taveで得られる32個の中間データDx[1]〜Dx[32]を平均化して出力データDoutを生成する。
しかしながら、本実施形態では、第1期間T1から第4期間T4を一つの単位期間Taveとし、単位期間Taveで得られる32個の中間データDx[1]〜Dx[32]を平均化して出力データDoutを生成する。
上述したように、増幅部10の入力切替部110は第1入力状態と第2入力状態とを切り替え、容量切替部120は第1接続状態と第2接続状態とを切り替える。これらの組み合わせは、入力切替信号INswapのHレベル及びLレベルと容量切替信号CswapのHレベルとLレベルの組み合わせで定まる4通りである。すなわち、増幅部10の動作状態としては、第1入力状態且つ第1接続状態、第2入力状態且つ第1接続状態、第1入力状態且つ第2接続状態、及び第2入力状態且つ第2接続状態の4種類がある。一方、第1比較電圧V1及び第2比較電圧V2の組は8通りである。本実施形態では、入力切替と容量切替とによって定まる4種類の動作状態の各々に、8通りの第1比較電圧V1及び第2比較電圧V2の組を割り当てる。図5に、32個の中間データDx[1]〜Dx[32]、容量切替信号Cswap、入力切替信号INswap、第1比較電圧V1及び第2比較電圧V2の対応関係を示す。図示した8個の太枠の各々に、入力切替及び容量切替の4通りの組が割り当てられている。
このように8通りの第1比較電圧V1及び第2比較電圧V2の組を、入力切替及び容量切替の4通りの組に各々割り当ているので、増幅部10における4種類の動作状態の各々に対応して第1比較電圧V1及び第2比較電圧V2を8個の電圧レベルで切り替えることができる。動作状態が変更されると増幅部10で発生する誤差が変化し、負出力信号S1及び正出力信号S2の電圧が変化することがある。本実施形態によれば、負出力信号S1及び正出力信号S2の電圧が変化した場合でも、動作状態ごとに、第1比較電圧V1及び第2比較電圧V2を8組切り替えるので、比較部40における比較動作が増幅部10の動作状態の影響を受けることを低減できる。よって、ある動作状態の場合に、第1比較電圧V1及び第2比較電圧V2の近傍で発生するINL及びDNLが変化することを低減し、さらに、4種類の動作状態で中間データDxを平均化するので、より正確な出力データDoutを生成することが可能となる。
次に、本実施形態に係るAD変換装置1について、INLのシミュレーション結果を図6に示し、図7にDNLのシミュレーション結果を示す。図6及び図7において、点線は第1比較電圧V1を第1中心電圧V1cに固定し、且つ第2比較電圧V2を第2中心電圧V2cに固定した場合のINL及びDNLである。一方、実線は、電圧制御データDvによって、第1比較電圧V1及び第2比較電圧V2を予め定めた8組の組み合わせで切り替えた場合のINL及びDNLである。
図6及び図7に点線で示すように、INLの特性は、入力電圧が±178mvとなる近傍で大きく変化している。これは、第1中心電圧V1cが178mvに設けられており、第2中心電圧V2cが−178mvに設けられているからである。また、実線のINLの特性は、点線と比較して緩やかに変化している。これは、第1比較電圧V1及び第2比較電圧V2を8個の電圧レベルで切り替え、中間データDxの平均値を出力データDoutとしたからである。このように本実施形態の第1比較電圧V1及び第2比較電圧V2を切り替える場合は、緩やかにINLが変化するため、図7に示すようにDNLを大幅に改善することができる。
<2.変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、上述した実施形態と各変形例は適宜組み合わせてもよいことは勿論である。
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、上述した実施形態と各変形例は適宜組み合わせてもよいことは勿論である。
(1)上述した実施形態では、差動形式の入力信号INを一例として説明したが、本発明はこれに限定されるものではなく、シングルエンド形式の入力信号INが供給されるものであってもよい。
(2)上述した実施形態では、電圧発生部30は、8組の第1比較電圧V1及び第2比較電圧V2を順次切り替えて発生したが、本発明はこれに限定されるのではなく、電圧発生部はN(Nは2以上の自然数)組の第1比較電圧V1及び第2比較電圧V2を順次切り替えて発生すればよい。この場合、出力データ生成部62は、N・K(Kは任意の自然数)個の中間データDxを平均化して出力データDoutを生成すればよい。
また、上述した実施形態では、動作切替部100は、入力切替と容量切替との組み合わせで4種類の動作状態を切り替えた。そして、4種類の動作状態の各々について、8組の
第1比較電圧V1及び第2比較電圧V2を適用し、32個の中間データDxの平均を演算して出力データDoutを生成した。これを一般化すると、増幅部10でK種類の動作状態を切り替え、電圧発生部30でN組の第1比較電圧V1及び第2比較電圧V2を生成する場合、N・K個の中間データDxを平均化して出力データDoutを生成すればよい。
また、上述した実施形態では、動作切替部100は、入力切替と容量切替との組み合わせで4種類の動作状態を切り替えた。そして、4種類の動作状態の各々について、8組の
第1比較電圧V1及び第2比較電圧V2を適用し、32個の中間データDxの平均を演算して出力データDoutを生成した。これを一般化すると、増幅部10でK種類の動作状態を切り替え、電圧発生部30でN組の第1比較電圧V1及び第2比較電圧V2を生成する場合、N・K個の中間データDxを平均化して出力データDoutを生成すればよい。
(3)上述した実施形態では、入力切替部110と容量切替部120とを採用したが、いずか一方を採用してもよい。一方を採用する場合は、16個の中間データDxを平均して出力データDoutを生成すればよい。さらに、入力切替部110及び容量切替部120を設けなくてもよい。この場合は、第1比較電圧V1及び第2比較電圧V2の切替数である8個の中間データDxの平均を演算して出力データDoutを生成すればよい。
1……AD変換装置、10……増幅部、11,12,21,22……容量素子、20……オペアンプ、30……電圧発生部、40……比較部、41,42……コンパレータ、50……制御部、60……演算部、61……中間データ生成部、62……出力データ生成部、
100……動作切替部、110……入力切替部、120……容量切替部、S1……負出力信号、S2……正出力信号、INp……正入力信号、INn……負入力信号、V1……第1比較電圧、V2……第2比較電圧、Dx……中間データ、Dout……出力データ、DT1……第1比較データ、DT2……第2比較データ、VREF0……基準電圧、VREFP……高基準電圧、VREFN……低基準電圧、Dv……電圧制御データ、INswap……入力切替信号、Cswap……容量切替信号。
100……動作切替部、110……入力切替部、120……容量切替部、S1……負出力信号、S2……正出力信号、INp……正入力信号、INn……負入力信号、V1……第1比較電圧、V2……第2比較電圧、Dx……中間データ、Dout……出力データ、DT1……第1比較データ、DT2……第2比較データ、VREF0……基準電圧、VREFP……高基準電圧、VREFN……低基準電圧、Dv……電圧制御データ、INswap……入力切替信号、Cswap……容量切替信号。
Claims (5)
- 入力信号を増幅して出力する増幅部と、
N(Nは2以上の自然数)組の第1比較電圧及び第2比較電圧を順次切り替えて2つの比較電圧を発生する電圧発生部と、
前記増幅部の出力信号を前記第1比較電圧及び前記第2比較電圧と比較して、大小関係を判定する比較部と、
前記比較部の比較結果に基づいて中間データを生成し、N・K(Kは任意の自然数)個の前記中間データを平均化して出力データを生成する演算部と、
を備えるAD変換装置。 - 前記増幅部は、K種類の動作状態を切り替える動作切替部を備え、
前記K種類の動作状態の各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、前記K種類の動作状態の各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN・K個の前記中間データを平均化して前記出力データを生成するように前記演算部を制御する制御部を備える、
ことを特徴とする請求項1に記載のAD変換装置。 - 前記入力信号は、差動形式で供給される正入力信号及び負入力信号であり、
前記増幅部は、前記正入力信号及び前記負入力信号を差動増幅して正出力信号及び負出力信号を出力し、
前記比較部は、前記正出力信号及び前記負出力信号を差動形式で入力し、前記正出力信号及び前記負出力信号を前記第1比較電圧及び前記第2比較電圧と比較して、大小関係を判定する、
ことを特徴とする請求項2に記載のAD変換装置。 - 前記増幅部は、前記正入力信号と前記負入力信号のうち一方の信号が供給される第1ノード及び他方の信号が供給される第2ノードを備え、
前記動作切替部は、前記正入力信号が前記第1ノードに供給され且つ前記負入力信号が前記第2ノードに供給される第1入力状態と前記負入力信号が前記第1ノードに供給され且つ前記正入力信号が前記第2ノードに供給される第2入力状態とを切り替える入力切替部を備え、前記K種類の動作状態には、前記第1入力状態及び前記第2入力状態が含まれ、
前記制御部は、
前記第1入力状態と前記第2入力状態との各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、
前記第1入力状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データと前記第2入力状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データとを含むように、前記中間データを平均化して前記出力データを生成するように前記演算部を制御する、
ことを特徴とする請求項3に記載のAD変換装置。 - 前記増幅部は、
正入力端子、負入力端子、正出力端子、及び負出力端子を備え、振幅中心となる基準電圧が供給されるオペアンプと、
容量の理想値が互いに等しい第1容量素子、第2容量素子、第3容量素子、及び第4容量素子とを備え、
前記動作切替部は、前記第1容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち一方の信号を供給し、前記第1容量素子の他方の電極を前記正入力端子と電気的に接続し、前記正入力端子と前記負出力端子との間に前記第2容量素子を電気的に接続し、前記第3容量素子の一方の電極に前記正入力信号と前記負入力信号とのうち他方の信号を供給し、前記第3容量素子の他方の電極を前記負入力端子と電気的に接続し、前記負入力端子と前記正出力端子との間に前記第4容量素子を電気的に接続した第1接続状態と、前記第1接続状態における前記第1容量素子と前記第2容量素子とを入れ替え、且つ前記第3容量素子と前記第4容量素子とを入れ替える第2接続状態とを切り替える容量切替部を備え、前記K種類の動作状態には、前記第1接続状態及び前記第2接続状態が含まれ、
前記制御部は、
前記第1接続状態と前記第2接続状態との各々において、前記N組の第1比較電圧及び第2比較電圧を順次切り替えるように前記電圧発生部を制御し、
前記第1接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データと前記第2接続状態において前記N組の第1比較電圧及び第2比較電圧を順次切り替えることにより得られたN個の前記中間データとを含むように、前記中間データを平均化して前記出力データを生成するように前記演算部を制御する、
ことを特徴とする請求項3に記載のAD変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093781A JP2015211436A (ja) | 2014-04-30 | 2014-04-30 | Ad変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093781A JP2015211436A (ja) | 2014-04-30 | 2014-04-30 | Ad変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015211436A true JP2015211436A (ja) | 2015-11-24 |
Family
ID=54613314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014093781A Pending JP2015211436A (ja) | 2014-04-30 | 2014-04-30 | Ad変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015211436A (ja) |
-
2014
- 2014-04-30 JP JP2014093781A patent/JP2015211436A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175700B2 (ja) | A/d変換装置、a/d変換方法、通信装置 | |
JP4702066B2 (ja) | アナログ/デジタル変換回路 | |
JP4811339B2 (ja) | A/d変換器 | |
JP2011103576A (ja) | アナログデジタル変換器 | |
US9496888B1 (en) | Asynchronous SAR ADC with binary scaled redundancy | |
EP3567720A1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
KR100799683B1 (ko) | 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기 | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
JP5656029B2 (ja) | A/d変換装置及びa/d変換補正方法 | |
JP2012244521A (ja) | 比較器及びad変換器 | |
US6985097B2 (en) | Error correction circuit and A/D converter | |
JP2010141776A (ja) | Ad変換装置の補正方法、ad変換装置、無線機 | |
JP2017005332A (ja) | 巡回型ad変換器、並びに巡回型ad変換器用のデジタル補正器及びその方法 | |
KR101122734B1 (ko) | 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기 | |
JP2015211436A (ja) | Ad変換装置 | |
EP2662983A1 (en) | Analogue-to-digital converter | |
JP6739485B2 (ja) | ノイズ除去を備えたアナログデジタル変換器 | |
US8760336B2 (en) | Mixed mode analog to digital converter and method of operating the same | |
JP4488302B2 (ja) | パイプライン型a/d変換器 | |
US8018368B2 (en) | A/D converter | |
JP2007208422A (ja) | アナログデジタル変換器 | |
JP5458075B2 (ja) | パイプライン型a/dコンバータ | |
Balasubramaniam et al. | A novel 8 bit open loop residue amplifier based pipeline ADC using a single fully differential current conveyor and foreground calibration | |
WO2014038138A1 (ja) | サンプルホールド回路、a/d変換器、サンプルホールド回路のキャリブレーション方法および回路 |