JP2015204636A - 駆動回路および該駆動装置を用いた半導体装置 - Google Patents
駆動回路および該駆動装置を用いた半導体装置 Download PDFInfo
- Publication number
- JP2015204636A JP2015204636A JP2014081351A JP2014081351A JP2015204636A JP 2015204636 A JP2015204636 A JP 2015204636A JP 2014081351 A JP2014081351 A JP 2014081351A JP 2014081351 A JP2014081351 A JP 2014081351A JP 2015204636 A JP2015204636 A JP 2015204636A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- winding
- transformer
- electrically connected
- transformers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 小型化が可能な駆動回路および該駆動回路を用いた半導体装置を提供する。【解決手段】 駆動回路1は、複数個のトランス2と、外部の直流電源9から入力された直流電力を変換して得られた交流電力を各トランス2の一次巻線21に対しトランス21毎に異なる位相で出力する変換回路3とを備える。整流回路4は、複数個のトランス2の二次巻線22の両端電圧の絶対値のうち最も高い電圧を出力する。この整流回路4の出力が出力コンデンサ11によって平滑化される。【選択図】図1
Description
本発明は、駆動回路および該駆動装置を用いた半導体装置に関する。
従来、一次側から電気的に絶縁された二次側への信号の伝送に、トランスが用いられている(例えば、特許文献1参照)。
一次側から電気的に絶縁された二次側への信号の伝送に用いられる素子としては他にフォトカプラがあるが、上記のようにトランスを用いれば、フォトカプラよりも電力ロスが抑えられる。
トランスを用いて直流電圧を伝送する回路としては、例えば、入力された直流電圧を交流電圧に変換してトランスの一次巻線に入力する変換回路と、トランスの二次巻線からの出力を整流する整流回路とを備える回路が考えられる。さらに、整流回路の出力電圧は脈流電圧となるので、これを平滑化するコンデンサ(以下、「出力コンデンサ」と呼ぶ)が整流回路の出力端間に接続される。
上記のような回路は、半導体スイッチを駆動する駆動回路として用いられる。例えば、半導体スイッチとしてnチャネル型の電界効果トランジスタが用いられる場合、上記出力コンデンサの両端電圧である駆動回路の出力電圧が、半導体スイッチのゲートソース間に印加される。
上記の駆動回路では、出力電圧のリプルを十分に低く抑えるために、比較的にキャパシタンスが大きいコンデンサを、例えば出力コンデンサとして用いる必要があった。一般に、キャパシタンスの大きいコンデンサは寸法が大きく且つ集積化が困難であるので、上記のようにキャパシタンスが大きいコンデンサの使用は大型化を招く可能性がある。
本発明は、上記事由に鑑みて為されており、その目的は、小型化が可能な駆動回路および該駆動回路を用いた半導体装置を提供することにある。
本発明の駆動回路は、複数個のトランスと、外部の直流電源から入力された直流電力を変換して得られた交流電力を各トランスの一次巻線に対し前記トランス毎に異なる位相で出力する変換回路と、複数個の前記トランスのうち二次巻線の両端電圧の絶対値が最も高い前記トランスの二次巻線の両端電圧の絶対値を出力する整流回路と、前記整流回路の出力を平滑化する出力コンデンサとを備えることを特徴とする。
上記の駆動回路において、前記変換回路は前記トランスの一次巻線とともにLC回路を構成する複数個のコンデンサを有することが望ましい。
上記の駆動回路において、前記変換回路は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくとも前記トランスと同数有し、前記複数の反転回路は、各反転回路の前記出力端が別の反転回路の前記入力端に電気的に接続されて閉回路を構成しており、前記LC回路は、前記複数の反転回路のうちの前記トランスと同数の反転回路の各々の前記入力端と前記出力端との間に電気的に接続されていることが望ましい。
上記の駆動回路において、前記複数の反転回路の各々は、前記直流電源の両端間に電気的に直列に接続された第1スイッチング素子および第2スイッチング素子を有しており、前記複数の反転回路のうち前記LC回路に接続された前記反転回路は、前記入力波形の位相を反転した波形に対して所定の位相差を持つ波形を前記出力端から出力するように構成されていることが望ましい。
上記の駆動回路において、前記第1スイッチング素子は、nチャネル型の電界効果トランジスタからなり前記直流電源の低電位端にソースが電気的に接続されており、前記第2スイッチング素子は、pチャネル型の電界効果トランジスタからなり前記第1スイッチング素子のドレインにドレインが電気的に接続され前記第1スイッチング素子のゲートにゲートが電気的に接続され前記直流電源の高電位端にソースが電気的に接続されており、前記反転回路は、前記第1スイッチング素子のドレインが前記出力端となり、前記第1スイッチング素子のゲートが前記入力端となることが望ましい。
上記の駆動回路において、前記トランスの個数は2以上の整数nを用いてn個で表され、前記変換回路は、n個の前記トランス間で前記一次巻線の両端電圧の位相が重複しないように、異なる前記トランス間における一次巻線の両端電圧の位相差を、180/n度または180−(180/n)度とすることが望ましい。
上記の駆動回路において、前記トランスとして、第1トランスと第2トランスと第3トランスとの3個のトランスを備え、前記変換回路は、第1巻線の一端に電気的に接続される第1出力端と、第2巻線の一端に電気的に接続される第2出力端と、第3巻線の一端に電気的に接続される第3出力端とを有し、前記第1巻線と前記第2巻線と前記第3巻線とは他端同士が電気的に接続されており、前記第1トランスの一次巻線は、前記第1巻線と前記第2巻線との直列回路であって、前記第2トランスの一次巻線は、前記第2巻線と前記第3巻線との直列回路であって、前記第3トランスの一次巻線は、前記第3巻線と前記第1巻線との直列回路であることが望ましい。
上記の駆動回路において、前記トランスとして、第1トランスと第2トランスと第3トランスとの3個のトランスを備え、前記変換回路は、第1巻線の一端および第2巻線の一端に電気的に接続される第1出力端と、前記第2巻線の他端および第3巻線の一端に電気的に接続される第2出力端と、前記第3巻線の他端および前記第1巻線の他端に電気的に接続される第3出力端とを有し、前記第1トランスの一次巻線は、前記第1巻線であって、前記第2トランスの一次巻線は、前記第2巻線であって、前記第3トランスの一次巻線は、前記第3巻線であることが望ましい。
上記の駆動回路において、前記トランスの個数は2個であって、2個の前記トランスは一次巻線の一端同士が互いに電気的に接続されていることが望ましい。
上記の駆動回路において、前記出力コンデンサに電気的に接続され、前記出力コンデンサの両端電圧に応じて制御信号を出力する制御回路をさらに備えることが望ましい。
本発明の半導体装置は、上記の駆動回路と、前記制御回路に電気的に接続され、前記制御信号に応じてオン、オフが切り替わる半導体スイッチとを備えることを特徴とする。
本発明によれば、トランスが1個だけ用いられる場合に比べ、出力電圧のリプルが抑えられるから、出力コンデンサとして比較的にキャパシタンスが小さい小型のコンデンサを用いることができ、これにより、駆動回路および該駆動装置を用いた半導体装置は、小型化が可能となる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
(実施形態1)
図1に示すように、本実施形態の駆動回路1は、複数個のトランス2と、外部の直流電源9から入力された直流電力を変換して得られた交流電力を各トランス2の一次巻線21に対しトランス2毎に異なる位相で出力する変換回路3とを備えている。図1の例では、トランス2の個数は2個である。ここでいう「トランス」は、一次巻線と二次巻線とを有し、一次巻線と二次巻線との間が電気的に絶縁され且つ磁気的に結合された構成を意味している。このトランスでは、一次巻線と二次巻線との間に相互インダクタンスを有することにより、一次巻線と二次巻線との間でエネルギーの授受が行われる。
図1に示すように、本実施形態の駆動回路1は、複数個のトランス2と、外部の直流電源9から入力された直流電力を変換して得られた交流電力を各トランス2の一次巻線21に対しトランス2毎に異なる位相で出力する変換回路3とを備えている。図1の例では、トランス2の個数は2個である。ここでいう「トランス」は、一次巻線と二次巻線とを有し、一次巻線と二次巻線との間が電気的に絶縁され且つ磁気的に結合された構成を意味している。このトランスでは、一次巻線と二次巻線との間に相互インダクタンスを有することにより、一次巻線と二次巻線との間でエネルギーの授受が行われる。
また、駆動回路1は、複数個(ここでは2個)のトランス2のうち二次巻線22の両端電圧の絶対値が最も高いトランス2の二次巻線22の両端電圧の絶対値を出力する整流回路4と、整流回路4の出力を平滑化する出力コンデンサ11とを備えている。整流回路4は、例えば、交流入力端間にトランス2の二次巻線22が1個ずつ接続された2個のダイオードブリッジ41からなる。これら2個のダイオードブリッジ41は、高電位側の直流出力端同士が互いに電気的に接続され、低電位側の直流出力端同士が互いに電気的に接続されている。つまり、整流回路4の出力電圧の瞬時値は、各トランス2の二次巻線22の両端電圧の絶対値の瞬時値のうち、より高い(大きい)一方の値となる。また、上記の出力コンデンサ11の両端は駆動回路1の出力端子となり、出力コンデンサ11の両端電圧が駆動回路1の出力電圧となる。
なお、図1の例では、駆動回路1は、直流電源9の高電位端(正極)91と低電位端(負極)92との間に電気的に接続されるコンデンサ(以下、「入力コンデンサ」と呼ぶ)10を備えている。
本実施形態における変換回路3は、交流電力を各トランス2の一次巻線21に対して出力する構成であって、発振回路あるいはインバータ回路とも呼ばれる回路構成である。さらに、トランス2の個数をn個とすると、変換回路3は、n個のトランス2間で一次巻線21の両端電圧の位相が重複しないように、異なるトランス2間における一次巻線21の両端電圧の位相差を、180/n度または180−(180/n)度とする。ここで、トランス2は複数個あるので、「n」は2以上の整数である(n≧2)。つまり、トランス2の個数は2以上の整数nを用いて「n個」で表される。
本実施形態ではトランス2の個数は2個であるから、2個のトランス2間での一次巻線21の両端電圧の位相差は、180/2=90度である。つまり、変換回路3は、図2に示すように、一方のトランス2の一次巻線21の両端電圧V11の位相と、他方のトランス2の一次巻線21の両端電圧V12の位相とを、90度だけずらしている。これにより、一次巻線21の両端電圧の絶対値の位相は、2個のトランス2間で180/n度(90度)ずつずれることになる。したがって、図3に示すように、出力コンデンサ11により平滑化される前の整流回路4の出力電圧Vtは、ピークが180/n度で表される等間隔(図3では90度間隔)で生じることになる。その結果、整流回路4の出力電圧Vtは、個々のダイオードブリッジ41の出力電圧(つまり、個々のトランス2の二次巻線22の両端電圧の絶対値)よりもリプルが抑えられる。
上記構成によれば、複数個のトランス2を用いて電力を伝達するので、トランス2が1個だけ用いられる場合に比べ、出力電圧のリプルが抑えられ、出力コンデンサ11として比較的にキャパシタンスが小さい小型のコンデンサを用いることができる。さらに、トランス2の一次巻線21に流れる入力電流についても、トランス2が1個だけ用いられる場合に比べリプルが抑えられるので、入力コンデンサ10として比較的にキャパシタンスが小さい小型のコンデンサを用いることができる。これにより、駆動回路1は小型化が可能となる。
また上述したように、変換回路3は、n個のトランス2間で一次巻線21の両端電圧の位相が重複しないように、異なるトランス2間における一次巻線21の両端電圧の位相差を、180/n度または180−(180/n)度とすることが好ましい。これにより、駆動回路1は、上記のようにリプルを抑える効果を最大限発揮することができ、出力電圧のリプル(電圧変動)を最小に抑えることができる。
ところで、図1の例ではトランス2は2個用いられているが、駆動回路1は複数個のトランス2を備えていればよいので、トランス2の個数は2個に限られず、例えば図4に示すように3個以上であってもよい。
トランス2の個数が3個以上の場合であっても、上記のようにリプルを抑える効果を最大限発揮するためには、整流回路4の出力電圧のピークが等間隔であることが望ましい。すなわち、トランス2が2個の場合と同様に、変換回路3は、一次巻線21の両端電圧について、異なるトランス2間で180/n度または180−(180/n)度ずつの位相差を設定することが好ましい(「n」はトランス2の個数である)。言い換えれば、トランス2が3個以上の場合、上記のようにリプルを抑える効果を最大限発揮するためには、これら3個以上のトランス2間において、一次巻線21の両端電圧が全波整流された状態での位相の差が180/n度ずつであればよい。
すなわち、複数個のトランス2のうち一次巻線21の両端電圧の位相が互いに近いもの同士で、一次巻線21の両端電圧の位相差が、180/n度または180−180/n度であればよい。例えば、トランス2の個数が3個の場合、各トランス2において一次巻線21の両端電圧の位相が他の2個のトランス2における一次巻線21の両端電圧の位相に対して180/3=60度または180−60=120度ずれていればよい。これにより、一次巻線21の両端電圧の絶対値の位相は、3個のトランス2間で60度ずつずれることになる。
同様に、トランス2の個数が4個の場合、各トランス2において一次巻線21の両端電圧の位相が他のいずれか2個のトランス2における一次巻線21の両端電圧の位相に対して180/4=45度または180−45=135度ずれていればよい。これにより、一次巻線21の両端電圧の絶対値の位相は、4個のトランス2間で45度ずつずれることになる。
次に、変換回路3の具体例について図5を参照して説明する。なお、図5では図4と同様にトランス2が3個以上の場合を例示しているが、同様の構成の変換回路3はトランス2が2個の場合にも適用可能である。
すなわち、変換回路3としては、具体的には例えば、図5に示すように、トランス2毎(一次巻線21毎)に、1個ずつのコンデンサ31と、2個ずつの反転回路5とを備える回路が考えられる。
図5での一番上の1個のトランス2(一次巻線21)に関しては、一次巻線21と、コンデンサ31と、2個の反転回路5とは、全体として、周知のいわゆるクロスカップルLC回路を構成している。また、図5での一番上以外の各トランス2(一次巻線21)に関しては、一次巻線21と、コンデンサ31と、2個の反転回路5とは、全体として、上記のクロスカップルLC回路に類似した回路を構成する。
すなわち、変換回路3はトランス2の一次巻線21とともにLC回路を構成する複数個のコンデンサを有している。各コンデンサ31は、それぞれ、1個ずつのトランス2の一次巻線21に並列に接続されており、トランス2の一次巻線21とともにLC回路を構成している。このようなLC回路を含む変換回路3を用いれば、LC共振により、一次巻線21に供給される電流は正弦波状になる。そのため、各トランス2からは正弦波状の出力が得られるから、単純にスイッチング素子を用いた交番により矩形波状の交流に変換する変換回路3が用いられる場合に比べ、リプルがより抑えられる。
反転回路5は、入力端に入力された入力波形の位相を反転させて出力端から出力するように構成されている。反転回路5は、直流電源9の両端間(高電位端91と低電位端92との間)に電気的に直列に接続された第1スイッチング素子51および第2スイッチング素子52を有している。図5の例では、第1スイッチング素子51は、nチャネル型の金属酸化膜型電界効果トランジスタからなり、第2スイッチング素子52は、pチャネル型の金属酸化膜型電界効果トランジスタからなる。金属酸化膜型電界効果トランジスタは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)とも呼ばれる。以下、特に断らない限り、電界効果トランジスタとしてはエンハンスメント型のMOSFETが用いられる。
第1スイッチング素子51と第2スイッチング素子52とは、ゲート同士が互いに電気的に接続され、且つ、ドレイン同士が互いに電気的に接続されている。以下、反転回路5の第1スイッチング素子51のゲートおよび第2スイッチング素子52のゲートを、反転回路5の入力端と呼ぶ。また、反転回路5の第1スイッチング素子51のドレインおよび第2スイッチング素子52のドレインを、反転回路5の出力端と呼ぶ。
さらに、第2スイッチング素子52のソースは直流電源9の高電位端91に電気的に接続され、第1スイッチング素子51のソースは直流電源9の低電位端92に電気的に接続される。これにより、反転回路5は、入力端(第1スイッチング素子51のゲート)への入力がHレベルのときに出力端(第1スイッチング素子51のドレイン)がLレベルとなり、反対に、入力端への入力がLレベルのときには出力端がHレベルとなる。よって、反転回路5は、入力端に入力された入力波形の位相を反転させて出力端から出力することになる。
さらに、各反転回路5は、それぞれ、出力端が、対応するトランス2の一次巻線21に電気的に接続されている。言い換えれば、各トランス2の一次巻線21は、それぞれ対応する2個の反転回路5の出力端間に電気的に接続されている。
すなわち、1個のトランス2に対応する2個の反転回路5のうち、一方の反転回路5の第1スイッチング素子51と、他方の反転回路5の第2スイッチング素子52とがオンされた状態では、直流電源9の電圧が一次巻線21に入力される。また、一次巻線21に入力される電圧の向きは、いずれの反転回路5の第1スイッチング素子51がオンされているかに応じて異なる。
また、図5での一番上の1個のトランス2(一次巻線21)に対応する2個の反転回路5においては、相互に一方の反転回路5の入力端がもう一方の反転回路5の出力端に電気的に接続されている。さらに、図5での一番上以外のトランス2(一次巻線21)に対応する各2個の反転回路5においては、一方の反転回路5の入力端のみが、他方の反転回路5の出力端に電気的に接続されている。なお、以下では図5での一番上の1個のトランス2(一次巻線21)に対応する2個の反転回路5を「対称回路」と呼び、図5での一番上以外のトランス2(一次巻線21)に対応する各2個の反転回路5を「非対称回路」と呼ぶ。
また、図5の変換回路3は、各一次巻線21の両端電圧の位相(以下、単に「一次巻線21の位相」と呼ぶ)を調整する位相調整回路32を備えている。位相調整回路32は、一次巻線21毎に1個ずつの反転回路5の入力端に電気的に接続されている。非対称回路を構成する2個の反転回路5においては、出力端を他の反転回路5の入力端に接続した一方の反転回路5の入力端にのみ位相調整回路32が接続されている。
すなわち、位相調整回路32は、適宜のタイミングで適宜の反転回路5のゲートにパルスを入力し、該反転回路5の第1スイッチング素子51をオンさせることで、該反転回路5に対応する一次巻線21の位相を調整する。
ここで、対称回路を構成する2個の反転回路5に関しては、上記のパルス入力は必要ない。要するに、対称回路は、直流電源9からの直流電圧が2個の反転回路5に印加されると、素子ばらつきなどにより一方の反転回路5の第1スイッチング素子51がオンし、他方の反転回路5の第1スイッチング素子51がオフする。その後、対称回路は、反転回路5の出力端のHレベルとLレベルとが2個の反転回路5間で交互に入れ替わるように継続的に発振する。このような対称回路の動作は、いわゆる自励発振である。
一方、非対称回路に関しては、上記のパルスは周期毎に入力される必要がある。位相調整回路32は、対称回路を構成する一方の反転回路5の入力端の入力波形を検出し、この入力波形に対して所定の位相差を持つ入力波形を非対称回路の一方の反転回路5の入力端に入力するように、上記のパルスを出力する。つまり、位相調整回路32は、対称回路と非対称回路との間で、反転回路5の入力端に入力される入力波形に所定の位相差を付与する。さらに、非対称回路が複数個ある場合には、位相調整回路32は、異なる非対称回路間でも入力波形に所定の位相差を付与する。
非対称回路を構成する2個の反転回路5においては、上記のパルス入力により一方の反転回路5の第1スイッチング素子51がオンし、他方の反転回路5の第1スイッチング素子51がオフする。その後、非対称回路は、一方の反転回路5の第1スイッチング素子51がオフし、他方の反転回路5の第1スイッチング素子51がオンすることで、反転回路5の出力端のHレベルとLレベルとが2個の反転回路5間で入れ替わるように動作する。つまり、非対称回路は、位相調整回路32からパルスが入力される度に1周期分の発振(振動)を行い、間欠的にパルスが入力されることによって反転回路5の出力端のHレベルとLレベルとが2個の反転回路5間で交互に入れ替わるように継続的に発振する。このような非対称回路の動作は、位相調整回路32により制御された発振であって、いわゆる他励発振である。
上述した構成によれば、変換回路3は、交流電力を各トランス2の一次巻線21に対しトランス2毎に異なる位相で出力することができる。言い換えれば、変換回路3は、一次巻線21の両端電圧について、異なるトランス2間で所定の位相差を生じるように、複数個のトランス2の一次巻線21に交流電力を出力できる。ここで、位相差は、位相調整回路32によって調整される。
なお、いずれの反転回路5のゲートも他の反転回路5のドレインに接続されない構成としてもよいが、この場合には、位相調整回路32が全ての反転回路5のゲートに接続された上で、上記のパルスは半周期毎に入力される必要がある。上記のような位相調整回路32は例えばASIC(application specific integrated circuit)を用いて周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
また、各反転回路5の第1スイッチング素子51および第2スイッチング素子52は、MOSFETに限らず、例えばバイポーラトランジスタであってもよい。
(実施形態2)
本実施形態の駆動回路1は、トランス2が2個のみ用いられており、図6に示すように、2個のトランス2の一次巻線21の一端同士が互いに電気的に接続された、いわゆるV結線である点で、実施形態1の駆動回路1と相違する。以下、実施形態1と同様の構成については共通の符号を付して適宜説明を省略する。
本実施形態の駆動回路1は、トランス2が2個のみ用いられており、図6に示すように、2個のトランス2の一次巻線21の一端同士が互いに電気的に接続された、いわゆるV結線である点で、実施形態1の駆動回路1と相違する。以下、実施形態1と同様の構成については共通の符号を付して適宜説明を省略する。
図6の例では、2個のトランス2の二次巻線22も一端同士が互いに電気的に接続されたV結線とされている。この場合、整流回路4として三相交流用のダイオードブリッジを用いることで、単相交流用のダイオードブリッジを複数個用いる場合に比べ、整流回路4に必要なダイオードの個数を少なくすることができる。
本実施形態の駆動回路1に用いられる変換回路3としては、例えば図7に示す回路が考えられる。
図7の変換回路3は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス2と同数有している。複数の反転回路5a〜5cは、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成している。LC回路(一次巻線21とコンデンサ31との並列回路)は、複数(ここでは3つ)の反転回路5a〜5cのうちのトランス2と同数(ここでは2つ)の反転回路5b,5cの各々の入力端と出力端との間に電気的に接続されている。
複数の反転回路5a〜5cの各々は、直流電源9の両端間に電気的に直列に接続された第1スイッチング素子51a〜51cおよび第2スイッチング素子52a〜52cを有している。複数の反転回路5a〜5cのうちLC回路に接続された反転回路5b,5cは、入力波形の位相を反転した波形に対して所定の位相差を持つ波形を出力端(第1スイッチング素子51b,51cのドレイン)から出力するように構成されている。
以下、本実施形態に係る駆動回路1の変換回路3の構成について、図7を参照してさらに詳しく説明する。
変換回路3は、1個ずつの一次巻線21に対して並列に接続された2個のコンデンサ31と、3個の反転回路5a〜5cとを備える。各反転回路5a〜5cはそれぞれ図5の例での反転回路5と同様に、第1スイッチング素子51a〜51cと第2スイッチング素子52a〜52cとを備える。
第1スイッチング素子51a〜51cは、nチャネル型の電界効果トランジスタからなり直流電源9の低電位端92にソースが電気的に接続されている。第2スイッチング素子52a〜52cは、pチャネル型の電界効果トランジスタからなり第1スイッチング素子51a〜51cのドレインにドレインが電気的に接続され第1スイッチング素子51a〜51cのゲートにゲートが電気的に接続されている。さらに第2スイッチング素子52a〜52cのソースは、直流電源9の高電位端91に電気的に接続されている。各反転回路5a〜5cは、第1スイッチング素子51a〜51cのドレインが出力端となり、第1スイッチング素子51a〜51cのゲートが入力端となる。
1個の反転回路(以下、「第1反転回路」と呼ぶ)5aの出力端は一次巻線21の直列回路の一端と他の1個の反転回路(以下、「第2反転回路」と呼ぶ)5bの入力端とに電気的に接続されている。また、第2反転回路5bの出力端は、残り1個の反転回路(以下、「第3反転回路」と呼ぶ)5cの入力端と2個の一次巻線21の接続点とに電気的に接続されている。さらに、第3反転回路5cの出力端は、一次巻線21の直列回路の他端と第1反転回路5aの入力端とに電気的に接続されている。
よって、図7の変換回路3の等価回路は図8に示すように表される。図8では、反転回路5a〜5cの各々をNOT回路(インバータ)の記号で表している。図8では、各反転回路5a〜5cの左端が入力端(第1スイッチング素子51a〜51cのゲート)に相当し、右端が出力端(第1スイッチング素子51a〜51cのドレイン)に相当する。
以下、説明の便宜のために、第1反転回路5aの出力端と等電位の点を点Aとし、第2反転回路5bの出力端と等電位の点を点Bとし、第3反転回路5cの出力端と等電位の点を点Cとして、それぞれ定義する。
ここで、複数の反転回路5a〜5cのうちLC回路が並列接続されていない第1反転回路5aは、入力端に入力される入力波形の位相を反転させて出力端から出力する。そのため、例えば第1反転回路5aの入力端にsinθの入力波形が入力されると、第1反転回路5aの出力端にはsin(θ+π)の波形が現れる。
一方、複数の反転回路5a〜5cのうちLC回路が並列接続された第2反転回路5bは、入力端に入力される入力波形の位相を反転させ、さらにLC回路のインピーダンスにより位相角φだけ位相遅れを生じた波形が出力端に現れる。そのため、例えば第2反転回路5bの入力端にsinθの入力波形が入力されると、第2反転回路5bの出力端にはsin(θ+φ+π)の波形が現れることになる。第3反転回路5cにおいても、第2反転回路5bと同様に、入力波形の位相を反転させ、且つ位相角φだけ位相遅れを生じた波形が出力端に現れる。
そのため、図8のように複数の反転回路5a〜5cが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点A、点B、点Cに現れる波形の関係は次のようになる。なお、図8において点A´は、第1反転回路5aの出力端と等電位の点であって、点Aと等電位である。
すなわち、点Aの波形をsinθとすると、点Bにはsin(θ+φ+π)、点Cにはsin(θ+2φ)、点A´にはsin(θ+2φ+π)の波形がそれぞれ現れる。ここで、点A=点A´であるから、sinθ=sin(θ+2φ+π)となり、これによりφ=−π/2(つまり−90度)となる。したがって、点Bには点Aの波形の位相を反転し且つ90度の位相遅れを持った波形が現れ、点Cには点Bの波形の位相を反転し且つ90度の位相遅れを持った波形が現れることになる。
以下、図7の変換回路3の動作を、図9を用いて説明する。図9の最上段は、直流電源9の低電位端92の電位を基準(0V)とした、点Aの電位Vaと、点Bの電位Vbと、点Cの電位Vcとの時間変化を示している。また、図9の中段は、点Bに対する点Aの電圧(つまり、図7での上側の一次巻線21の両端電圧)Vabと、点Cに対する点Bの電圧(つまり、図7での下側の一次巻線21の両端電圧)Vbcとのそれぞれの時間変化を示している。さらに、図9の下段は、各反転回路5a〜5cの第1スイッチング素子51a〜51cのオンオフ状態の時間変化を示している。
図9の動作では、第1反転回路5aの第1スイッチング素子51aはゲート電圧Vcにより遅延なくオンされている。これに対し、他の反転回路5b,5cでは、第1スイッチング素子51b,51cはゲート電圧Va,Vbに対してそれぞれ90度に相当する位相遅れをもってオンされている。この結果、図8の等価回路を用いて説明した上記の原理で、点Aの電位Vaの位相が点Bの電位Vbの位相よりも90度遅れ、さらに、点Bの電位Vbの位相が点Cの電位Vcの位相よりも90度遅れている。これにより、一方の一次巻線21の両端電圧Vbcの位相と他方の一次巻線21の両端電圧Vabの位相との差が90度となり、整流回路4の出力のリプルが最小化されている。つまり、位相調整回路32を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
要するに、本実施形態における変換回路3は、実施形態1で説明した対称回路を構成する2個の反転回路5と同様に、他回路(位相調整回路)によって制御されることなく発振しており、いわゆる自励発振を行う。しかも、この変換回路3は、単相ではなく所望の位相差を持つ複相の交流を出力する。
なお、図7の例における点A、点B、点C間に形成される2個の一次巻線21と2個のコンデンサ31とからなる回路は、図10のように表記することもできる。さらに、図10に示す回路は、図11〜図15に示す各種の回路に置換可能である。図14の例では一対の一次巻線21の接続点と点B(第2反転回路5bの出力端)との間に位相調整用のコンデンサ33が追加されており、図15の例は図14の例の等価回路である。
以上説明した本実施形態の構成によれば、変換回路3は、いわゆる自励発振方式を採用しているので、位相差を調整するための回路(位相調整回路)が不要になり、回路構成の簡略化を図ることができる。つまり、変換回路3は、閉回路を構成する複数の反転回路5a〜5cの少なくとも一部に、LC回路を並列接続することで位相遅れを生じさせているため、自動的に位相がずれることとなり、位相差を調整するための回路が不要である。
しかも、複数の反転回路5a〜5cの各々は、直流電源9の両端間に直列接続された第1スイッチング素子51a〜51cおよび第2スイッチング素子52a〜52cを有している。そのため、比較的簡単な回路構成で反転回路5a〜5cを実現できる。
また、本実施形態のように、第1スイッチング素子51a〜51cは、nチャネル型の電界効果トランジスタからなり、第2スイッチング素子52a〜52cは、pチャネル型の電界効果トランジスタからなることが好ましい。これにより、一般に広く普及している半導体スイッチを第1スイッチング素子51a〜51cおよび第2スイッチング素子52a〜52cとして用いることができ、低コスト化を図ることができる。
その他の構成および機能は実施形態1と同様である。
(実施形態3)
本実施形態の駆動回路1は、トランス2が3個以上用いられている点で、実施形態2の駆動回路1と相違する。以下、実施形態2と同様の構成については共通の符号を付して適宜説明を省略する。
本実施形態の駆動回路1は、トランス2が3個以上用いられている点で、実施形態2の駆動回路1と相違する。以下、実施形態2と同様の構成については共通の符号を付して適宜説明を省略する。
図16の例では、駆動回路1は、トランス2として、第1トランス2と第2トランス2と第3トランス2との3個のトランス2を備えている。変換回路3は、第1巻線(図16の上段)23の一端に電気的に接続される第1出力端と、第2巻線(図16の中段)23の一端に電気的に接続される第2出力端と、第3巻線(図16の下段)23の一端に電気的に接続される第3出力端とを有している。第1巻線23と第2巻線23と第3巻線23とは他端同士が電気的に接続されている。
第1トランス2の一次巻線21は、第1巻線23と第2巻線23との直列回路である。第2トランス2の一次巻線21は、第2巻線23と第3巻線23との直列回路である。第3トランス2の一次巻線21は、第3巻線23と第1巻線23との直列回路である。なお、以下では第1巻線23と第2巻線23と第3巻線23とを区別しない場合には、それぞれを「単位巻線23」と呼ぶ。
すなわち、トランス2が3個以上の場合、各トランス2の一次巻線21を2個ずつの単位巻線23の直列回路で構成し、各単位巻線23がそれぞれ2個ずつのトランス2で共用されるようにしてもよい。具体的な単位巻線23の接続形態としては、例えば図16に示すように各単位巻線23の一端が他の全ての単位巻線23の一端に接続された、いわゆるスター結線が考えられる。図16の例では、トランス2の二次巻線22も、2個ずつの単位二次巻線24の直列回路で構成されており、単位二次巻線24間の接続も単位巻線23と同様のスター結線とされている。この場合、図6の例と同様に、整流回路4として三相交流用のダイオードブリッジを用いることで、単相交流用のダイオードブリッジを2個用いる場合に比べ、整流回路4に必要なダイオードの個数を少なくすることができる。
また、スター結線は、図17に示すような、いわゆるデルタ結線と等価であることが知られている。デルタ結線を採用する場合、全てのトランス2の一次巻線21は、両端をそれぞれ異なるトランス2の一次巻線21の一端に接続され、つまり一次巻線21が環状に接続される。
すなわち、図17の例では、駆動回路1は、トランス2として、第1トランス2と第2トランス2と第3トランス2との3個のトランス2を備えている。この場合、変換回路3は、図16の例と同様に第1出力端、第2出力端、および第3出力端を有する。第1出力端(図17の上段)は、第1巻線(図17の下段)23の一端および第2巻線(図17の上段)23の一端に電気的に接続される。第2出力端(図17の中段)は、第2巻線23の他端および第3巻線(図17の中段)23の一端に電気的に接続される。第3出力端(図17の下段)は、第3巻線23の他端および第1巻線23の他端に電気的に接続される。第1トランス2の一次巻線21は、第1巻線23である。第2トランス2の一次巻線21は、第2巻線23である。第3トランス2の一次巻線21は、第3巻線23である。
スター結線が採用される場合における変換回路3としては、例えば図18のような回路が考えられる。
図18の変換回路3は、実施形態2で説明した変換回路3(図7参照)と同様の構成であって、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス2と同数有している。図18の変換回路3は、図7との相違点として、各単位巻線23にそれぞれ並列に接続されたコンデンサ34を、コンデンサ31(図7参照)に代えて備えている。LC回路(一対の単位巻線23と一対のコンデンサ34との並列回路)は、複数(ここでは3つ)の反転回路5a〜5cのうちのトランス2と同数(ここでは3つ)の反転回路5a〜5cの各々の入力端と出力端との間に電気的に接続されている。ここでは、図7の例と同様に各反転回路5a〜5cの出力端と等電位の点およびその電位をそれぞれ点A〜Cおよび電位Va〜Vcと定義する。図18では、変換回路3の第1出力端は点Aであり、第2出力端は点Bであり、第3出力端は点Cである。
よって、図18の変換回路3の等価回路は図19に示すように表される。図19では、図8の例と同様に、反転回路5a〜5cの各々をNOT回路(インバータ)の記号で表している。ただし、図19では、スター結線ではなくデルタ結線を採用した場合(図17参照)を示している。
図19の例では、複数の反転回路5a〜5cは、いずれもLC回路が並列接続されているので、各反転回路5a〜5cは、入力波形の位相を反転させ、且つ位相角φだけ位相遅れを生じた波形が出力端に現れる。そのため、図19のように複数の反転回路5a〜5cが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点A、点B、点Cに現れる波形の関係は次のようになる。なお、図19において点A´は、第1反転回路5aの出力端と等電位の点であって、点Aと等電位である。
すなわち、点Aの波形をsinθとすると、点Bにはsin(θ+φ+π)、点Cにはsin(θ+2φ)、点A´にはsin(θ+3φ+π)の波形がそれぞれ現れる。ここで、点A=点A´であるから、sinθ=sin(θ+3φ+π)となり、これによりφ=−π/3(つまり−60度)となる。したがって、点Bには点Aの波形の位相を反転し且つ60度の位相遅れを持った波形が現れ、点Cには点Bの波形の位相を反転し且つ60度の位相遅れを持った波形が現れ、点Aには点Cの波形の位相を反転し且つ60度の位相遅れを持った波形が現れる。
以下、図18の変換回路3の動作を、図20を用いて説明する。図20の最上段は、電位Vaと電位Vbと電位Vcとの時間変化を示している。また、図20の中段は、点Bに対する点Aの電圧Vabと、点Cに対する点Bの電圧Vbcと、点Aに対する点Cの電圧Vcaとのそれぞれの時間変化を示している。さらに、図20の下段は、各反転回路5a〜5cの第1スイッチング素子51a〜51cのオンオフ状態の時間変化を示している。
図20の例では、全ての反転回路5a〜5cで、それぞれ、第1スイッチング素子51a〜51cは、ゲート電圧Va〜Vcに対して60度に相当する位相遅れをもってオンされている。この結果、図19の等価回路を用いて説明した上記の原理で、電位Vaの位相が電位Vbの位相よりも120度遅れ、電位Vbの位相が電位Vcの位相よりも120度遅れ、電位Vcの位相が電位Vaの位相よりも120度遅れている。つまり、一次巻線21の両端電圧に相当する電圧Vab,Vbc,Vcaの相互の位相差は、180度をトランス2の個数(3)で除した60度と180度の差180−60=120度となっている。これにより、上記電圧の絶対値|Vab|,|Vbc|,|Vca|のピークの間隔は180度をトランス2の個数(3)で除した60度に相当する。すなわち、整流回路4の出力電圧のピークが等間隔となり、リプル抑制の効果が最大限発揮されている。つまり、位相調整回路32を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
以上説明した本実施形態の構成によれば、変換回路3は、いわゆる自励発振方式を採用しているので、位相差を調整するための回路(位相調整回路)が不要になり、回路構成の簡略化を図ることができる。しかも、一次巻線21を構成する単位巻線23の結線方式として、スター結線、あるいはデルタ結線を採用することで、変換回路3は、トランス2が2個の場合と略同様の回路構成を適用することができる。したがって、駆動回路1は、トランス2を3個用いながらも、変換回路3の回路構成を簡略化することができる。
また、図18における点A、点B、点C間に形成される3個の単位巻線23と3個のコンデンサ34とからなる回路は、図21のように表記することもできる。この回路の等価回路としては、図22に示す回路が考えられる。さらに、図23に示すようにデルタ結線された3個の単位巻線23にそれぞれコンデンサ34を並列に接続した回路や、図24に示す回路も、図21の回路と等価である。
さらにまた、図25は、各反転回路5a〜5cの第1スイッチング素子51a〜51cおよび第2スイッチング素子52a〜52cに、MOSFETに代えてバイポーラトランジスタを用いた例を示す。
すなわち、図25の例では、第1スイッチング素子51a〜51cは、NPN型のバイポーラトランジスタからなり直流電源9の低電位端92にエミッタが電気的に接続されている。第2スイッチング素子52a〜52cは、PNP型のバイポーラトランジスタからなり第1スイッチング素子51a〜51cのコレクタにコレクタが電気的に接続され第1スイッチング素子51a〜51cのベースにベースが電気的に接続されている。さらに第2スイッチング素子52a〜52cのエミッタは、直流電源9の高電位端91に電気的に接続されている。各反転回路5a〜5cは、第1スイッチング素子51a〜51cのコレクタが出力端となり、第1スイッチング素子51a〜51cのベースが入力端となる。
ところで、本発明は、トランス2が4個以上の場合にも適用可能である。トランス2が4個の場合の変換回路3を図26に示す。
図26の変換回路3は、4個の一次巻線21に接続されており、1個ずつの一次巻線21に並列に接続された4個のコンデンサ31を備える。また、4個の一次巻線21は互いに直列に接続されている。
さらに、図26の変換回路3は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス2と同数有している。複数の反転回路5a〜5eは、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成している。LC回路(一次巻線21とコンデンサ31との並列回路)は、複数(ここでは5つ)の反転回路5a〜5eのうちのトランス2と同数(ここでは4つ)の反転回路5b,5c,5d,5eの各々の入力端と出力端との間に電気的に接続されている。
言い換えれば、図26の例では、変換回路3は5個の反転回路5a〜5eを備えている。2個の反転回路5a,5eは4個の一次巻線21の直列回路の両端に出力端が接続されている。また、残り3個の反転回路5b〜5dは、それぞれ一次巻線21同士の接続点に出力端が接続されている。ここでは、各反転回路5a〜5eの出力端と等電位の点およびその電位をそれぞれ点A〜Eおよび電位Va〜Veと定義する。
よって、図26の変換回路3の等価回路は図27に示すように表される。図27では、図19の例と同様に、反転回路5a〜5cの各々をNOT回路(インバータ)の記号で表している。
図27の例では、複数の反転回路5a〜5eのうちLC回路が並列接続されていない第1反転回路5aは、入力端に入力される入力波形の位相を反転させて出力端から出力する。一方、複数の反転回路5a〜5eのうちLC回路が並列接続された反転回路5b〜5eは、入力端に入力される入力波形の位相を反転させ、さらにLC回路のインピーダンスにより位相角φだけ位相遅れを生じた波形が出力端に現れる。
そのため、図27のように複数の反転回路5a〜5eが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点A、点B、点C、点D、点Eに現れる波形の関係は次のようになる。なお、図27において点A´は、第1反転回路5aの出力端と等電位の点であって、点Aと等電位である。
すなわち、点Aの波形をsinθとすると、点Bにはsin(θ+φ+π)、点Cにはsin(θ+2φ)、点Dにはsin(θ+3φ+π)、点Eにはsin(θ+4φ)、点A´にはsin(θ+4φ+π)の波形がそれぞれ現れる。ここで、点A=点A´であるから、sinθ=sin(θ+4φ+π)となり、これによりφ=−π/4(つまり−45度)となる。したがって、点Bには点Aの波形の位相を反転し且つ45度の位相遅れを持った波形が現れ、点Cには点Bの波形の位相を反転し且つ45度の位相遅れを持った波形が現れ、点Dには点Cの波形の位相を反転し且つ45度の位相遅れを持った波形が現れる。同様に、点Eには点Dの波形の位相を反転し且つ45度の位相遅れを持った波形が現れ、点Aには点Eの波形の位相を反転し且つ45度の位相遅れを持った波形が現れる。
以下、図26の変換回路3の動作を、図28を用いて説明する。図28の最上段は、電位Vaと電位Vbと電位Vcと電位Vdと電位Veとの時間変化を示している。また、図28の中段は、AB間電圧Vab、BC間電圧Vbc、CD間電圧Vcd、並びに、DE間電圧Vdeのそれぞれの時間変化を示している。さらに、図28の下段は、各反転回路5a〜5eの第1スイッチング素子51a〜51eのオンオフ状態の時間変化を示している。
図28の例において、第1反転回路5aでは、第1スイッチング素子51aはゲート電圧Veにより遅延なくオンされている。これに対し、他の反転回路5b〜5eでは、第1スイッチング素子51b〜51eはゲート電圧Va〜Vdに対して45度に相当する位相遅れをもってオンされている。この結果、図27の等価回路を用いて説明した上記の原理で、電位Vaの位相が電位Vbの位相よりも135度遅れ、電位Vbの位相が電位Vcの位相よりも135度遅れる。同様に、電位Vcの位相が電位Vdの位相よりも135度遅れ、電位Vdの位相が電位Veの位相よりも135度遅れている。つまり、一次巻線21の両端電圧である電圧Vab,Vbc,Vcd,Vdeのうち位相が互いに近いもの同士の位相差は、180度をトランス2の個数(4)で除した45度またはそれと180度との差180−45=135度となっている。
具体的には、図26での一番上の一次巻線21の両端電圧Vabについては、図26での一番下の一次巻線21の両端電圧Vdeとの位相差が45度となり、図26での上から2番目の一次巻線21の両端電圧Vbcとの位相差が135度となっている。また、図26での下から2番目の一次巻線21の両端電圧Vcdについては、図26での一番下の一次巻線21の両端電圧Vdeとの位相差が135度となり、図26での上から2番目の一次巻線21の両端電圧Vbcとの位相差も135度となっている。これにより、上記電圧の絶対値|Vab|,|Vbc|,|Vcd|,|Vde|のピークの間隔は180度をトランス2の個数(4)で除した45度に相当する。すなわち、整流回路4の出力電圧のピークが等間隔となり、リプル抑制の効果が最大限発揮されている。つまり、位相調整回路32を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
以上説明したように、図7の例や図18の例や図26の例では、各反転回路5a〜5eの入力端がそれぞれトランス2の一次巻線21の一端であって異なる箇所に接続されていることで、LC回路による振動電圧で各反転回路5a〜5eが駆動される。これにより、各反転回路5a〜5eを駆動する位相調整回路32のような駆動回路を別途に設ける場合に比べ、変換回路3の部品点数の削減が可能となっている。
その他の構成および機能は実施形態2と同様である。
ところで、上記各実施形態における変換回路3に対し、図29に示すように定電流回路12を直流電源9との間に直列に接続してもよい。定電流回路12は周知技術で実現可能であるから詳細な図示並びに説明は省略する。また、定電流回路12に代えて、図30に示すように抵抗13を接続してもよい。定電流回路12と抵抗13とのいずれを接続した場合であっても、変換回路3における発振動作を安定させることができる。また、定電流回路12を用いるよりも抵抗13を用いたほうが、製造コストの低減が可能であるという利点がある。
ところで、上記各実施形態に係る駆動回路1は、図31に示すように、出力コンデンサ11に電気的に接続され、出力コンデンサ11の両端電圧に応じて制御信号を出力する制御回路14をさらに備えていてもよい。これにより、駆動回路1は、半導体スイッチ6を駆動するためのドライバ(駆動装置)を構成する。そして、この駆動回路1は、駆動回路1の出力によって駆動される半導体スイッチ6とともに半導体装置を構成する。半導体スイッチ6は、制御回路14の出力端間に電気的に接続され、制御信号に応じてオン、オフが切り替わるように構成されている。
半導体装置は、たとえば半導体リレーとして用いられる。半導体リレーは、メカニカルリレーのような可動接点を持たない無接点リレーであり、たとえばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、DCモータの各種の制御など、種々の用途がある。半導体リレーでは、半導体スイッチ6が、メカニカルリレーにおける接点の機能を果たすことになる。
図31の例では、半導体スイッチ6はnチャネル型の電界効果トランジスタ(MOSFET)からなり、ゲートが駆動回路1の高電位側の出力端に接続され、ソースが駆動回路1の低電位側の出力端に接続されている。すなわち、駆動回路1の出力により、半導体スイッチ6のドレインソース間の通電がオンオフされる。
また、図31の駆動回路1において、制御回路14は、ディプレッション型で且つnチャネル型のMOSFETからなる放電用スイッチング素子141と、放電用スイッチング素子141のゲートソース間に電気的に接続された抵抗142とを備える。放電用スイッチング素子141は、ドレインが半導体スイッチ6のゲートに電気的に接続され、ソースが半導体スイッチ6のゲートに電気的に接続されている。また、放電用スイッチング素子141のゲートは、出力コンデンサ11の低電位側の端子に電気的に接続されている。
すなわち、抵抗142に電流が流れている状態では、放電用スイッチング素子141においてゲートソース間電圧が十分に低くなることでドレインソース間がハイインピーダンスになる。すると、出力コンデンサ11の両端電圧がほぼそのまま半導体スイッチ6のゲートソース間に入力され、これによって半導体スイッチ6がオン駆動される。また、駆動回路1の出力が停止し、抵抗142の電流が停止すると、放電用スイッチング素子141がオンされる。すると、放電用スイッチング素子141のドレインソース間がローインピーダンスになることで、半導体スイッチ6のゲート電荷が放電用スイッチング素子141を通じて放電される。すなわち、制御回路14の放電用スイッチング素子141がゲート電荷の放電経路となることで、半導体スイッチ6の速やかなオフ駆動が達成される。
このように構成される半導体装置は、変換回路3へ直流電力が供給されていないときには、半導体スイッチ6がオフである。一方、変換回路3に直流電力が供給されて変換回路3が発振すると、トランス2の二次巻線22に発生する誘導起電力により、制御回路14が半導体スイッチ6をオンする。すなわち、半導体装置は、駆動回路1の駆動に伴い半導体スイッチ6のオン、オフを切り替えて、半導体スイッチ6の両端間の導通、非導通を切り替える。
なお、図31の例に限らず、半導体装置を構成する半導体スイッチ6は、たとえばIGBT(Insulated Gate Bipolar Transistor)など、nチャネル型の電界効果トランジスタ以外のスイッチング素子であってもよい。
また、上記各実施形態においてトランス2の具体的な形態は特に限定されず、たとえば巻線トランス、空芯トランス、プリント基板上に導体パターンにて形成されたコイルを用いたいわゆる平面トランス、マイクロデバイスなどから適宜選択される。とくに、平面トランスをトランス2として用いれば、半導体装置は、小型化および低コスト化を図ることが可能である。
なお、部品点数の削減や小型化のためには、入力コンデンサ10と、変換回路3と、複数個のトランス2と、整流回路4と、出力コンデンサ11とのうち、一部または全部は、1チップに集積化されることが望ましい。トランス2が集積化される場合、トランス2としてはマイクロデバイスなどの微小な構造が用いられることが好ましい。
1 駆動回路
2 トランス
3 変換回路
4 整流回路
5,5a〜5e 反転回路
6 半導体スイッチ
9 直流電源
11 出力コンデンサ
14 制御回路
21 一次巻線
22 二次巻線
23 第1巻線、第2巻線、第3巻線
31 コンデンサ
34 コンデンサ
51,51a〜51e 第1スイッチング素子
52,52a〜52e 第2スイッチング素子
2 トランス
3 変換回路
4 整流回路
5,5a〜5e 反転回路
6 半導体スイッチ
9 直流電源
11 出力コンデンサ
14 制御回路
21 一次巻線
22 二次巻線
23 第1巻線、第2巻線、第3巻線
31 コンデンサ
34 コンデンサ
51,51a〜51e 第1スイッチング素子
52,52a〜52e 第2スイッチング素子
Claims (11)
- 複数個のトランスと、
外部の直流電源から入力された直流電力を変換して得られた交流電力を各トランスの一次巻線に対し前記トランス毎に異なる位相で出力する変換回路と、
複数個の前記トランスのうち二次巻線の両端電圧の絶対値が最も高い前記トランスの二次巻線の両端電圧の絶対値を出力する整流回路と、
前記整流回路の出力を平滑化する出力コンデンサとを備える
ことを特徴とする駆動回路。 - 前記変換回路は前記トランスの一次巻線とともにLC回路を構成する複数個のコンデンサを有する
ことを特徴とする請求項1記載の駆動回路。 - 前記変換回路は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくとも前記トランスと同数有し、
前記複数の反転回路は、各反転回路の前記出力端が別の反転回路の前記入力端に電気的に接続されて閉回路を構成しており、
前記LC回路は、前記複数の反転回路のうちの前記トランスと同数の反転回路の各々の前記入力端と前記出力端との間に電気的に接続されている
ことを特徴とする請求項2に記載の駆動回路。 - 前記複数の反転回路の各々は、前記直流電源の両端間に電気的に直列に接続された第1スイッチング素子および第2スイッチング素子を有しており、
前記複数の反転回路のうち前記LC回路に接続された前記反転回路は、前記入力波形の位相を反転した波形に対して所定の位相差を持つ波形を前記出力端から出力するように構成されている
ことを特徴とする請求項3に記載の駆動回路。 - 前記第1スイッチング素子は、nチャネル型の電界効果トランジスタからなり前記直流電源の低電位端にソースが電気的に接続されており、
前記第2スイッチング素子は、pチャネル型の電界効果トランジスタからなり前記第1スイッチング素子のドレインにドレインが電気的に接続され前記第1スイッチング素子のゲートにゲートが電気的に接続され前記直流電源の高電位端にソースが電気的に接続されており、
前記反転回路は、前記第1スイッチング素子のドレインが前記出力端となり、前記第1スイッチング素子のゲートが前記入力端となる
ことを特徴とする請求項4記載の駆動回路。 - 前記トランスの個数は2以上の整数nを用いてn個で表され、
前記変換回路は、n個の前記トランス間で前記一次巻線の両端電圧の位相が重複しないように、異なる前記トランス間における一次巻線の両端電圧の位相差を、180/n度または180−(180/n)度とする
ことを特徴とする請求項1〜5のいずれか1項に記載の駆動回路。 - 前記トランスとして、第1トランスと第2トランスと第3トランスとの3個のトランスを備え、
前記変換回路は、第1巻線の一端に電気的に接続される第1出力端と、第2巻線の一端に電気的に接続される第2出力端と、第3巻線の一端に電気的に接続される第3出力端とを有し、前記第1巻線と前記第2巻線と前記第3巻線とは他端同士が電気的に接続されており、
前記第1トランスの一次巻線は、前記第1巻線と前記第2巻線との直列回路であって、
前記第2トランスの一次巻線は、前記第2巻線と前記第3巻線との直列回路であって、
前記第3トランスの一次巻線は、前記第3巻線と前記第1巻線との直列回路である
ことを特徴とする請求項1〜6のいずれか1項に記載の駆動回路。 - 前記トランスとして、第1トランスと第2トランスと第3トランスとの3個のトランスを備え、
前記変換回路は、第1巻線の一端および第2巻線の一端に電気的に接続される第1出力端と、前記第2巻線の他端および第3巻線の一端に電気的に接続される第2出力端と、前記第3巻線の他端および前記第1巻線の他端に電気的に接続される第3出力端とを有し、
前記第1トランスの一次巻線は、前記第1巻線であって、
前記第2トランスの一次巻線は、前記第2巻線であって、
前記第3トランスの一次巻線は、前記第3巻線である
ことを特徴とする請求項1〜6のいずれか1項に記載の駆動回路。 - 前記トランスの個数は2個であって、
2個の前記トランスは一次巻線の一端同士が互いに電気的に接続されている
ことを特徴とする請求項1〜6のいずれか1項に記載の駆動回路。 - 前記出力コンデンサに電気的に接続され、前記出力コンデンサの両端電圧に応じて制御信号を出力する制御回路をさらに備える
ことを特徴とする請求項1〜9のいずれか1項に記載の駆動回路。 - 請求項10記載の駆動回路と、
前記制御回路に電気的に接続され、前記制御信号に応じてオン、オフが切り替わる半導体スイッチとを備える
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014081351A JP2015204636A (ja) | 2014-04-10 | 2014-04-10 | 駆動回路および該駆動装置を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014081351A JP2015204636A (ja) | 2014-04-10 | 2014-04-10 | 駆動回路および該駆動装置を用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015204636A true JP2015204636A (ja) | 2015-11-16 |
Family
ID=54597810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081351A Pending JP2015204636A (ja) | 2014-04-10 | 2014-04-10 | 駆動回路および該駆動装置を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015204636A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021521763A (ja) * | 2018-04-11 | 2021-08-26 | エアロジェット ロケットダイン インコーポレイテッド | 再循環スナバ技術分野を有した電力コンバータ |
WO2022269966A1 (ja) * | 2021-06-21 | 2022-12-29 | スミダコーポレーション株式会社 | インバータ回路及び電界結合式非接触給電装置 |
-
2014
- 2014-04-10 JP JP2014081351A patent/JP2015204636A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021521763A (ja) * | 2018-04-11 | 2021-08-26 | エアロジェット ロケットダイン インコーポレイテッド | 再循環スナバ技術分野を有した電力コンバータ |
JP7093421B2 (ja) | 2018-04-11 | 2022-06-29 | エアロジェット ロケットダイン インコーポレイテッド | 再循環スナバ技術分野を有した電力コンバータ |
WO2022269966A1 (ja) * | 2021-06-21 | 2022-12-29 | スミダコーポレーション株式会社 | インバータ回路及び電界結合式非接触給電装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10958104B2 (en) | Inverter for inductive power transmitter | |
US7154763B2 (en) | Push-pull switching power converter | |
US20160049857A1 (en) | Active switching rectifier employing mosfet and current-based control using a hall-effect switch | |
JP4835985B2 (ja) | 非接触電力電装装置 | |
JP4913395B2 (ja) | 変換器 | |
US20140362606A1 (en) | Dc-dc conversion device | |
US11063526B2 (en) | Power conversion equipment | |
EP3012954B1 (en) | Magnetization balancing method | |
JP2015204636A (ja) | 駆動回路および該駆動装置を用いた半導体装置 | |
JP5176810B2 (ja) | 整流制御装置、全波整流回路、受電装置、無接点電力伝送システムおよび電子機器 | |
CN107078642B (zh) | 谐振dc-dc转换器 | |
JPWO2013132726A1 (ja) | 直流−直流変換装置 | |
JP6350818B2 (ja) | 非接触電力伝送装置 | |
JP2009077104A (ja) | コイル駆動回路 | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
RU2544379C2 (ru) | Регулятор переменного напряжения | |
JP2020174465A (ja) | 三相交流用の絶縁型力率改善装置 | |
JP2007244183A (ja) | 単相倍電圧整流回路およびインバータ装置 | |
US9124194B2 (en) | Methods and systems for a full-bridge voltage converting device | |
JP2016066956A (ja) | 駆動回路およびそれを用いた半導体装置 | |
TWI571041B (zh) | 電源變流器電路 | |
JPH0548592U (ja) | インバータ装置 | |
WO2013150692A1 (ja) | 制御回路、および制御回路を備える発電装置 | |
JP2002209387A (ja) | 電流制御型素子用駆動装置 | |
JPH11252913A (ja) | 電圧共振型コンバータ及び交流電源装置 |