JP2015201724A - 画像処理装置および画像処理方法 - Google Patents

Abstract

【課題】 固体撮像素子から出力される画像信号の縮小処理を行うためのフィルタ係数を少なくする。【解決手段】 固体撮像素子１０２から出力された画像信号を画素ブロックの単位で縮小処理するために、カラーフィルタ配列の有する周期性（規則性）の下になる画素ブロックに対する２次元フィルタのフィルタ係数を記憶する。その他の画素ブロックの縮小処理を行う際には、前記周期性に合わせて、２次元フィルタのフィルタ係数を回転させる。そして、当該画素ブロックの画素と、回転後の位置のフィルタ係数とにより、縮小処理のための演算処理を行う。【選択図】 図１

Description

本発明は、画像処理装置および画像処理方法に関し、特に、固体撮像素子から出力された画像信号の縮小処理を行うために用いて好適なものである。

一般に、デジタルカメラ等に搭載されているＣＭＯＳ型及びＣＣＤ型の撮像素子では、Ｒ（赤）色１個、Ｇ（緑）色２個、Ｂ（青）色１個のカラーフィルタから構成される２×２画素を単位としたベイヤー配列が多く使用されている。
しかし、近年、モアレの発生防止といった目的で、従来のベイヤー配列以外のカラーフィルタ配列を有する撮像素子が製品化されている。非特許文献１では、６×６画素を単位とした非周期性の高いカラーフィルタ配列を持つ撮像素子が開示されている。カラーフィルタ配列の非周期性の向上により、このカラーフィルタ配列では、従来のベイヤー配列と比較して、モアレの発生を軽減することができる。

ベイヤー配列と異なるカラーフィルタ配列を持つ固体撮像素子から出力される画像信号の縮小処理を行う技術として特許文献１に記載の技術がある。特許文献１には、Ｒ、Ｇ、Ｂの色検出用画素の他に輝度検出用画素を有する固体撮像素子から出力される画像信号の縮小処理を行う技術が開示されている。

特開２００６−１５７６００号公報

"APS-Cサイズ 1630万画素"X-Trans CMOS""、［online］、富士フイルム株式会社、［平成２６年３月１４日検索］、インターネット〈URL；http://fujifilm.jp/personal/digitalcamera/x/fujifilm＿x_pro1/features/index.html〉

しかしながら、特許文献１に記載の技術では、非特許文献１のような複雑な周期性を有するカラーフィルタ配列を持つ固体撮像素子から出力される画像信号の縮小処理に適応することが容易ではない。すなわち、画像信号を画素ブロック毎に縮小処理する場合には、当該画素ブロック毎にフィルタ係数を用意する必要がある。

そこで、本発明は、固体撮像素子から出力される画像信号の縮小処理を行う際に用いるフィルタ係数を少なくすることを目的とする。

本発明の画像処理装置は、カラーフィルタを有する固体撮像素子で撮像された画像信号の縮小処理を、複数の画素ブロックごとに行う画像処理装置であって、前記複数の画素ブロックのうち、基準となる画素ブロックに対するフィルタ係数を記憶する記憶手段と、前記画素ブロックにおける各画素の画素値と、前記記憶手段により記憶された前記フィルタ係数とに基づく演算処理を行って、前記画素ブロックに対する縮小処理を行う縮小処理手段と、を有し、前記複数の画素ブロックのうち、前記基準となる画素ブロックと異なる他の画素ブロックに対するカラーフィルタにおける色の配列は、当該基準となる画素ブロックに対するカラーフィルタにおける色の配列を回転させることにより得られ、前記縮小処理手段は、前記他の画素ブロックと、前記基準となる画素ブロックに対する前記フィルタ係数との少なくとも何れか一方を、当該他の画素ブロックに対するカラーフィルタおける色の配列と、当該基準となる画素ブロックに対するカラーフィルタにおける色の配列とが一致するように回転させた後に、当該他の画素ブロックにおける各画素の画素値と、当該基準となる画素ブロックに対する前記フィルタ係数とに基づく演算処理を行って、当該他の画素ブロックに対する縮小処理を行うことを特徴とする。

本発明によれば、固体撮像素子から出力される画像信号の縮小処理を行う際に用いるフィルタ係数を少なくすることができる。

画像処理装置の構成を示す図である。 処理対象となる画素ブロックの第１の例を示す図である。 フィルタ係数の第１の具体例を示す図である。 フィルタ係数の第２の具体例を示す図である。 フィルタ係数の第３の具体例を示す図である。 処理対象となる画素ブロックの第２の例を示す図である。 画像縮小回路の構成を示す図である。 ＲＡＷ画像信号の一部分の画素値を示す図である。 フィルタ係数の第１の例を示す図である。 フィルタ係数の第２の例を示す図である。 フィルタ係数の第３の例を示す図である。 フィルタ演算回路の内部構成を示す図である。 縮小処理における信号のタイミングチャートの第１の例を示す図である。 縮小処理における信号のタイミングチャートの第２の例を示す図である。 縮小処理における信号のタイミングチャートの第３の例を示す図である。 カラーフィルタ配列の第１の例を示す図である。 カラーフィルタ配列の第２の例（ベイヤ―配列）を示す図である。

本発明の実施形態を説明する前に、本発明の実施形態の前提となる技術を説明する。
ここでは、画像信号に対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対する縮小用の２次元フィルタを用いて、Ｒ、Ｇ、Ｂの各色について３面分の縮小された画像信号を出力するような簡易的な縮小処理を行う場合を例に挙げて説明する。
固体撮像素子から出力された画像信号に対して、１／Ｍの縮小処理を行う場合には、Ｍ×Ｍ個のフィルタ係数を有する各色の２次元フィルタを用いた演算を行う。その結果、固体撮像素子から出力された元の画像信号のＭ×Ｍ画素毎に１個の画素値が各色のそれぞれについて出力される。

図１６は、非特許文献１で開示されているカラーフィルタ配列を示す図である。図１７は、ベイヤー配列を示す図である。図１６に示すような非周期性の高い（複雑な周期性を有する）カラーフィルタ配列を持つ固体撮像素子から出力された画像信号では、各色の画素の配列が、図１７に示すベイヤー配列の固体撮像素子から出力された画像信号と比較して複雑である。

従って、図１６のような６×６画素単位の周期のカラーフィルタ配列を持つ固体撮像素子から出力された画像信号に対して、縮小用の２次元フィルタを用いて縮小処理を実施する際に、以下のような問題点がある。
例えば、１／４の縮小処理を行う際、４×４画素の縮小用の２次元フィルタを用いる。しかしながら、図１６に示す固体撮像素子では、カラーフィルタ配列の周期が６×６画素単位であるため、次のような処理を行う。

図１６に示すカラーフィルタの配列を、縦方向と横方向にそれぞれ２面ずつ配置した１２×１２画素に対して、４×４画素の画素ブロックを９面に分割し、分割した４×４画素の画素ブロックに対し、前記４×４画素の縮小用の２次元フィルタを用いる。しかしながら、前記４×４画素の画素ブロック（前記９面の画素ブロック）のカラーフィルタの並びは全て異なる。このため、カラーフィルタの配列に合わせて、異なるフィルタ係数を持つ縮小用の２次元フィルタが９種類必要となる。

一方、図１７に示す２×２画素単位の周期のベイヤー配列を持つ固体撮像素子から出力された画像データに対して縮小処理を行う場合には、必要となる４×４画素の縮小用の２次元フィルタは、１種類になる。
以上のように、図１６に示す６×６画素単位の周期のカラーフィルタ配列を持つ固体撮像素子では、ベイヤー配列を持つ固体撮像素子と比較して、固体撮像素子から出力された画像信号を縮小処理するために用いる縮小用の２次元のフィルタ係数の数が多くなる。その結果、縮小用の２次元のフィルタ係数を保持するための回路がより多く必要となり、縮小処理回路の規模が大きくなる。
以上のような課題の下、以下に説明する本発明の実施形態に想到した。

以下、図面を参照して本発明の一実施形態を説明する。
図１は、画像処理装置１００の機能的な構成の一例を示す図である。ここでは、画像処理装置１００がデジタルカメラである場合を例に挙げて示す。
図１において、結像光学部１０１は、レンズや絞り等を含み、フォーカス調節や露出調節を行う。
固体撮像素子１０２は、光学像を電気信号に変換する光電変換機能を有し、ＣＣＤやＣＭＯＳセンサ等で構成される。本実施形態では、固体撮像素子１０２に、図１６に示す６×６画素単位の周期を持つＲ、Ｇ、Ｂのカラーフィルタが配置される場合を例に挙げて説明する。各画素から出力される信号レベルは、Ｒ、Ｇ、Ｂ色の何れかに対応した信号レベルとなる。結像光学部１０１に入射した光は、固体撮像素子１０２の受光面に結像され、固体撮像素子１０２からアナログの画像信号として出力される。

Ａ／Ｄ変換部１０３は、固体撮像素子１０２から出力されたアナログの画像信号を、図１６に示す６×６画素単位のカラーフィルタ配列の並びを持つＲＡＷ画像信号（デジタルの画像信号）に変換する。
補正処理部１０９は、Ａ／Ｄ変換部１０３から出力された画像信号に対して、固体撮像素子１０２及びＡ／Ｄ変換部１０３のアナログ特性のばらつき（列アンプの特性ばらつき等）を補正するために、オフセット補正及びゲイン補正を行う。
画像処理部１０４は、補正処理部１０９から出力された画像信号に対し、収差補正処理、偽色除去処理、ガンマ処理、補間処理、画像の拡大、縮小といったリサイズ処理等を施す。ここで、補正処理部１０９の回路から出力される補正処理後の画像信号も、図１６に示す６×６画素単位のカラーフィルタ配列の並びを持つＲＡＷ画像データである。

メモリインターフェース（Ｉ／Ｆ）部１０５は、ＤＲＡＭで構成されたメモリ１０６との間で、画像処理部１０４で処理された画像データや各種制御データの書き込み／読み出しを行う。
ＣＰＵ１０７は、画像処理装置１００の各種制御を司る。
表示部１０８は、液晶モニター等で構成される。表示部１０８は、画像処理部１０４にて処理された画像データに基づく画像を随時表示し、ユーザがリアルタイムで被写体の様子を観察できるようにする。

ここで、画像処理装置１００で行う画像信号の縮小処理の方法の一例を説明する。
図２は、画像処理装置１００で画像信号を１／４に縮小する際の処理対象となる画素ブロックの一例を概念的に示す図である。
図２に示すカラーフィルタの並びは、図１６に示す６×６画素単位のカラーフィルタ配列を４面分並べたものとなる。１／４の縮小を行うために、画像処理装置１００は、図２に示すように４×４画素単位の画素ブロック２０１〜２０９を設定する。

画像処理装置１００で行う縮小処理では、入力画像信号の４×４画素単位の画素ブロック１つ毎にＲ、Ｇ、Ｂの各色の画素信号を１つずつ出力する。したがって、Ｒ、Ｇ、Ｂの各色で構成される入力画像信号の１／４のサイズのＲ色の画像信号、Ｇ色の画像信号、及びＢ色の画像信号がそれぞれ出力される。

画像処理装置１００は、縮小処理の際に、図１６に示す６×６画素単位のカラーフィルタ配列の持つ以下の規則性を利用する。尚、以下の説明では、この規則性を必要に応じて回転規則性と称する。
画素ブロック２０３を構成するカラーフィルタの並びは、画素ブロック２０１を構成するカラーフィルタの並びを右方向（時計回り）に９０°回転させた並びと一致する。
画素ブロック２０７を構成するカラーフィルタの並びは、画素ブロック２０１を構成するカラーフィルタの並びを左方向（反時計回り）に９０°回転させた並びと一致する。
画素ブロック２０９を構成するカラーフィルタの並びは、画素ブロック２０１を構成するカラーフィルタの並びを１８０°回転させた並びと一致する。

画素ブロック２０４を構成するカラーフィルタの並びは、画素ブロック２０２を構成するカラーフィルタの並びを左方向に９０°回転させた並びと一致する。
画素ブロック２０６を構成するカラーフィルタの並びは、画素ブロック２０２を構成するカラーフィルタの並びを右方向に９０°回転させた並びと一致する。
画素ブロック２０８を構成するカラーフィルタの並びは、画素ブロック２０２を構成するカラーフィルタの並びを１８０°回転させた並びと一致する。
ただし、画素ブロック２０５を構成するカラーフィルタの並びは、その他の画素ブロックのカラーフィルタの並びを回転させた並びではない。

図３は、画素ブロック２０１の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数の一例を示す図である。
図３（ａ）は、図２に示す画素ブロック２０１の各画素値の一例を示す図である。各画素の位置に示すＲ０〜Ｒ２は、Ｒ色の画素値を表し、Ｇ０〜Ｇ９は、Ｇ色の画素値を表し、Ｂ０〜Ｂ２は、Ｂ色の画素値を表す。
図３（ｂ）は、画素ブロック２０１の縮小処理に用いるＲ色の画素用のフィルタ係数の一例を示す図である。

図３（ｃ）は、画素ブロック２０１の縮小処理に用いるＧ色の画素用のフィルタ係数の一例を示す図である。
図３（ｄ）は、画素ブロック２０１の縮小処理に用いるＢ色の画素用のフィルタ係数の一例を示す図である。
尚、各画素の位置が特定しやすいように、図３（ａ）〜図３（ｄ）において、図の左部に行番号を、図の上部に列番号を表記している。

図３（ｂ）〜図３（ｄ）に示すフィルタ係数を用いた計算式は以下の通りになる。画素値Ｒ１０１、Ｇ１０１、Ｂ１０１は、画素ブロック２０１の１６画素が１／４に縮小処理されることにより得られる、Ｒ色の画素、Ｇ色の画素、Ｂ色の画素の１画素分の画素値を表す。
Ｒ１０１＝Ｒ０＊４／１７＋Ｒ１＊９／１７＋Ｒ２＊４／１７
Ｇ１０１＝Ｇ０＊３／４６＋Ｇ１＊４／４６＋Ｇ２＊３／４６＋Ｇ３＊９／４６＋Ｇ４＊４／４６＋Ｇ５＊９／４６＋Ｇ６＊４／４６＋Ｇ７＊３／４６＋Ｇ８＊４／４６＋Ｇ９＊３/４６
Ｂ１０１＝Ｂ０＊４／１７＋Ｂ１＊４／１７＋Ｂ２＊９／１７

次に、図２に示す画素ブロック２０３の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数について説明する。
前記回転規則性より、画素ブロック２０３を構成するカラーフィルタの並びは、画素ブロック２０１の並びを右方向に９０°回転させた並びと一致する。したがって、フィルタ係数も、図３（ｂ）〜図３（ｄ）に示す各色の画素用のフィルタ係数を右方向に９０°回転させることにより得られる係数になる。

同様に、図２に示す画素ブロック２０７の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数は、図３（ｂ）〜図３（ｄ）に示す各色の画素用のフィルタ係数を左方向に９０°回転させることにより得られる係数になる。
同様に、図２に示す画素ブロック２０９の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数は、図３（ｂ）〜図３（ｄ）に示す各色の画素用のフィルタ係数を１８０°回転させることにより得られる係数になる。

尚、縮小処理後の画素の重心が、画素ブロック２０１の４×４画素の中心付近になるように、図３（ｂ）〜図３（ｄ）に示す各色の画素用のフィルタ係数の値が設定される。具体的に本実施形態では、図３（ｂ）〜図３（ｄ）に示すように、中心に近い位置にあるフィルタ係数の値の方が、中心から遠い位置にあるフィルタ係数の値よりも大きくなるようにしている。したがって、図３（ｂ）〜図３（ｄ）に示す各色の画素用のフィルタ係数を回転させたフィルタ係数の値も、縮小処理後の画素の重心が各画素ブロック２０３、２０７、２０９の４×４画素の中心付近になるように設定される。この結果、フィルタ係数を回転させたことによる縮小処理後の画素の重心のずれを抑制することが可能である。

図４は、画素ブロック２０２の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数の一例を示す図である。
図４（ａ）は、図２に示す画素ブロック２０２の各画素値の一例を示す図である。各画素の位置に示すＲ０〜Ｒ３は、Ｒ色の画素値を表し、Ｇ０〜Ｇ７は、Ｇ色の画素値を表し、Ｂ０〜Ｂ３は、Ｂ色の画素値を表す。
図４（ｂ）は、画素ブロック２０２の縮小処理に用いるＲ色の画素用のフィルタ係数の一例を示す図である。

図４（ｃ）は、画素ブロック２０２の縮小処理に用いるＧ色の画素用のフィルタ係数の一例を示す図である。
図４（ｄ）は、画素ブロック２０２の縮小処理に用いるＢ色の画素用のフィルタ係数の一例を示す図である。

図４（ｂ）〜図４（ｄ）に示すフィルタ係数を用いた計算式は以下の通りになる。画素値Ｒ１０２、Ｇ１０２、Ｂ１０２は、画素ブロック２０２の１６画素が１／４に縮小処理されることにより得られる、Ｒ色の画素、Ｇ色の画素、Ｂ色の画素の１画素分の画素値を表す。
Ｒ１０２＝Ｒ０＊３／１９＋Ｒ１＊９／１９＋Ｒ２＊４／１９＋Ｒ３＊３／１９
Ｇ１０２＝Ｇ０＊４／４２＋Ｇ１＊４／４２＋Ｇ２＊４／４２＋Ｇ３＊４／４２＋Ｇ４＊９／４２＋Ｇ５＊９／４２＋Ｇ６＊４／４２＋Ｇ７＊４／４２
Ｂ１０２＝Ｂ０＊３／１９＋Ｂ１＊９／１９＋Ｂ２＊４／１９＋Ｂ３＊３／１９

次に、図２に示す画素ブロック２０４の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数について説明する。
前記回転規則性より、画素ブロック２０４を構成するカラーフィルタの並びは、画素ブロック２０２の並びを左方向に９０°回転させた並びと一致する。したがって、フィルタ係数も、図４（ｂ）〜図４（ｄ）に示す各色の画素用のフィルタ係数を左方向に９０°回転させることにより得られる係数になる。

同様に、図２に示す画素ブロック２０６の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数は、図４（ｂ）〜図４（ｄ）に示す各色の画素用のフィルタ係数を右方向に９０°回転させることにより得られる係数になる。
同様に、図２に示す画素ブロック２０８の画素値に対して演算処理（縮小処理）する些細に使用される各色のフィルタ係数は、図４（ｂ）〜図４（ｄ）に示す各色の画素用のフィルタ係数を１８０°回転させることにより得られる係数になる。

尚、縮小処理後の画素の重心が、画素ブロック２０２の４×４画素の中心付近になるように、図４（ｂ）〜図４（ｄ）に示す各色の画素用のフィルタ係数の値が設定される。したがって、図４（ｂ）〜図４（ｄ）に示す各色の画素用のフィルタ係数を回転させたフィルタ係数の値も、縮小処理後の画素の重心が各画素ブロック２０４、２０６、２０８の４×４画素の中心付近になるように設定される。この結果、フィルタ係数を回転させたことによる縮小処理後の画素の重心ずれを抑制することが可能である。

図５は、画素ブロック２０５の画素値に対して演算処理（縮小処理）する際に使用される各色のフィルタ係数の一例を示す図である。
図５（ａ）は、図２に示す画素ブロック２０５の各画素値の一例を示す図である。各画素の位置を示すＲ０〜Ｒ３は、Ｒ色の画素値を表し、Ｇ０〜Ｇ７は、Ｇ色の画素値を表し、Ｂ０〜Ｂ３は、Ｂ色の画素値を表す。
図５（ｂ）は、画素ブロック２０５の縮小処理に用いるＲ色の画素用のフィルタ係数の一例を示す図である。

図５（ｃ）は、画素ブロック２０５の縮小処理に用いるＧ色の画素用のフィルタ係数の一例を示す図である。
図５（ｄ）は、画素ブロック２０５の縮小処理に用いるＢ色の画素用のフィルタ係数の一例を示す図である。

図５（ｂ）〜図５（ｄ）に示すフィルタ係数を用いた計算式は以下の通りになる。画素値Ｒ１０５、Ｇ１０５、Ｂ１０５は、画素ブロック２０５の１６画素が１／４に縮小処理されることにより得られる、Ｒ色の画素、Ｇ色の画素、Ｂ色の画素の１画素分の画素値を表す。
Ｒ１０５＝Ｒ０＊４／１６＋Ｒ１＊４／１６＋Ｒ２＊４／１６＋Ｒ３＊４／１６
Ｇ１０５＝Ｇ０＊３／４８＋Ｇ１＊３／４８＋Ｇ２＊９／４８＋Ｇ３＊９／４８＋Ｇ４＊９／４８＋Ｇ５＊９／４８＋Ｇ６＊３／４８＋Ｇ７＊３／４８
Ｂ１０５＝Ｂ０＊４／１６＋Ｂ１＊４／１６＋Ｂ２＊４／１６＋Ｂ３＊４／１６

以上のように、画素ブロック２０１の画素値に対する演算処理に用いるフィルタ係数を回転させることで、画素ブロック２０３、２０７、２０９の画素値に対する演算処理に用いるフィルタ係数を得ることが可能である。
同様に、画素ブロック２０２の画素値に対する演算処理に用いるフィルタ係数を回転させることで、画素ブロック２０４、２０６、２０８の画素値に対しする演算処理に用いるフィルタ係数を得ることができる。

したがって、本来であれば縮小処理の際に画素ブロック２０１〜２０９用の合計９つのフィルタ係数が必要となる。これに対し、本実施形態では、画素ブロック２０１、２０２、２０５の３つのフィルタ係数で済む。つまり、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性を利用することで、縮小処理を行う画像処理装置１００に保持するフィルタ係数の数を１／３に削減することが可能である。

さらに、１／４の縮小処理を行う方法と同様の考え方で、１／８の縮小処理を行う方法も実現することが可能である。
図６は、画像処理装置１００で画像信号を１／８に縮小する際の処理対象となる画素ブロックの一例を概念的に示す図である。
図６に示すカラーフィルタの並びは、図１６に示す６×６画素単位のカラーフィルタ配列を縦横４面ずつ合計１６面分並べたものとなる。１／８の縮小を行うために、画像処理装置１００は、８×８画素単位の画素ブロックを設定する。具体的に画像処理装置１００は、左上から順番に８×８画素単位の画素ブロック６０１〜６０９を設定する。

画像処理装置１００で行う縮小処理では、入力画像信号の８×８画素単位の画素ブロック１つ毎にＲ、Ｇ、Ｂの各色の画素信号を１つずつ出力する。したがって、Ｒ、Ｇ、Ｂの各色で構成される入力画像信号の１／８のサイズのＲ色の画像信号、Ｇ色の画像信号、及びＢ色の画像信号がそれぞれ出力される。

画像処理装置１００は、縮小処理の際に、図１６に示す６×６画素単位のカラーフィルタ配列の持つ以下の規則性を利用する。尚、以下の説明では、この規則性も必要に応じて回転規則性と称する。
画素ブロック６０３を構成するカラーフィルタの並びは、画素ブロック６０１を構成するカラーフィルタの並びを右方向に９０°回転させた並びと一致する。
画素ブロック６０７を構成するカラーフィルタの並びは、画素ブロック６０１を構成するカラーフィルタの並びを左方向に９０°回転させた並びと一致する。
画素ブロック６０９を構成するカラーフィルタの並びは、画素ブロック６０１を構成するカラーフィルタの並びを１８０°回転させた並びと一致する。

画素ブロック６０４を構成するカラーフィルタの並びは、画素ブロック６０２を構成するカラーフィルタの並びを左方向に９０°回転させた並びと一致する。
画素ブロック６０６を構成するカラーフィルタの並びは、画素ブロック６０２を構成するカラーフィルタの並びを右方向に９０°回転させた並びと一致する。
画素ブロック６０８を構成するカラーフィルタの並びは、画素ブロック６０２を構成するカラーフィルタの並びを１８０°回転させた並びと一致する。
ただし、画素ブロック６０５を構成するカラーフィルタの並びは、その他の画素ブロックのカラーフィルタの並びを回転させた並びではない。

前述した１／４の縮小処理の方法と同様の考え方を用いて、縮小処理の際に画素ブロック６０１の画素値に対する演算処理に用いるフィルタ係数を回転させることで画素ブロック６０３、６０７、６０９の画素値に対して用いるフィルタ係数を得ることができる。
同様に、画素ブロック６０２の画素値に対する演算処理に用いるフィルタ係数を回転させることで画素ブロック６０４、６０６、６０８の画素値に対する演算処理に用いるフィルタ係数を得ることができる。

したがって、本来であれば縮小処理の際に画素ブロック６０１〜６０９用の合計９つのフィルタ係数が必要となる。これに対し、本実施形態では、画素ブロック６０１、６０２、６０５の３つのフィルタ係数で済む。つまり、前述した１／４の縮小処理と同様に１／８の縮小処理においても、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性を利用することで、縮小処理を行う画像処理装置１００に保持するフィルタ係数の数を１／３に削減が可能である。

さらに１／８の縮小処理では、画素ブロックが８×８画素単位である（図６を参照）。このため、１画素ブロック当たりのフィルタ係数も６４（＝８×８）個となる。したがって、１／４の縮小処理よりも、１／８の縮小処理の方が、フィルタ係数の数の削減効果は大きい。
また、或る画素ブロックの画素値に対して用いるフィルタ係数を回転することにより、別の画素ブロックの画素値に対して用いるフィルタ係数を得る方法は、その他の縮小倍率にも適応することが可能である。このため、以下に、前述した１／４の縮小処理及び１／８の縮小処理を含め、縮小処理が可能なカラーフィルタの周期性と画像データの縮小倍率について、一般的な表現を記述する。

本実施形態に係る画像処理装置１００の備える固体撮像素子１０２は、基本となるカラーフィルタの並びについて画素ブロックの中心の画素に関して点対称性を持つＮ×Ｎ画素の画素ブロックを持つ（Ｎ：正の整数）。また、固体撮像素子１０２のカラーフィルタは、前記Ｎ×Ｎ画素の画素ブロックを９０°回転した画素ブロックを縦方向（垂直方向）と横方向（水平方向）の各々で交互に配置することにより、２Ｎ×２Ｎ画素単位の周期の色の配列を有する。

以上のようなカラーフィルタ配列を持つ固体撮像素子１０２から出力された画像信号に対して、以下の縮小処理が可能である。
Ｍ×Ｍ画素単位の画素ブロックに対して、前記回転規則性を利用して、縮小用のＭ×Ｍのフィルタ係数を回転させて演算処理することで、少ないフィルタ係数で１／Ｍの縮小処理が実現可能である（Ｍ：１以外の正の整数かつ２Ｎの正の整数倍Ｋの約数）。
１／４の縮小処理では、Ｎ＝３、Ｍ＝４、Ｋ＝１２となり、１／８の縮小処理では、Ｎ＝３、Ｍ＝８、Ｋ＝２４となる。
その他、１／２の縮小処理では、Ｎ＝３、Ｍ＝２、Ｋ＝６となり、１／３の縮小処理では、Ｎ＝３、Ｍ＝３、Ｋ＝６となり、１／６の縮小処理では、Ｎ＝３、Ｍ＝６、Ｋ＝１２となる。また、１／９の縮小処理では、Ｎ＝３、Ｍ＝９、Ｋ＝１８となり、１／１２の縮小処理では、Ｎ＝３、Ｍ＝１２、Ｋ＝２４となる。

以下、１／４の縮小処理を実施するための画像処理装置１００の構成並びにその制御方法の一例を説明する。
図７は、図１に示す画像処理部１０４に具備される画像縮小回路７０１の機能的な構成の一例を示す図である。
図７において、画像縮小回路７０１は、補正処理部１０９から入力された、図１６に示す６×６画素単位のカラーフィルタ配列の並びを持ったＲＡＷ画像信号の縮小処理を実施する回路である。

制御回路７０５は、各種信号を出力して画像縮小回路７０１内の各機能ブロックの制御を行うための回路である。
フィルタ係数レジスタ回路７０２は、前記ＲＡＷ画像信号の画素ブロックに対して演算処理を行う縮小処理用のフィルタ係数を設定するレジスタ回路である。
フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２に設定された前記縮小処理用のフィルタ係数を、制御回路７０５から出力される制御信号により指定された順番で読み出すための回路である。
フィルタ演算回路７０４は、補正処理部１０９から入力した前記ＲＡＷ画像信号に対して、フィルタ係数読出し回路７０３から入力したフィルタ係数を演算処理するための回路である。

図８は、前記ＲＡＷ画像信号の一部分の画素値の一例を示す図である。図８の各色の画素値の並びは、図２に示すカラーフィルタ配列の並び方に準じている。図８中のＲ※の記号はＲ色の画素値を、Ｇ※の記号はＧ色の画素値を、Ｂ※の記号はＢ色の画素値を各々示す。ただし、※は数字を表す。尚、各画素の位置が特定しやすいように、図８において、図の左部に行番号を、図の上部に列番号を表記する。

フィルタ演算回路７０４には、図８に示す前記ＲＡＷ画像信号の行番号０〜３の左側の画素（図８の画素値Ｇ１０、Ｒ１０、Ｇ１４、Ｇ１７の画素）から、４画素ずつ画素値が順次入力される。その後は、入力する画素が右方向に一列ずつ移動し、図８に示す前記ＲＡＷ画像信号の右端部まで処理が達した後は、次の行（図８に示す行番号４〜７）の左側の画素（画素値Ｂ４０、Ｇ４１、Ｇ４０、Ｒ４０の画素）から、４画素ずつ画素値が順次入力される。以後、全ての前記ＲＡＷ画像信号の画素値が入力されるまで処理が続く。

また、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８中の画素ブロック８０３の画素の色の並びは、画素ブロック８０１の画素の色の並びを右方向に９０°回転した並びになる。
同じく画素ブロック８０７の画素の色の並びは、画素ブロック８０１の並びを左方向に９０°回転した並びとなり、画素ブロック８０９の画素の色の並びは画素ブロック８０１の並びを１８０°回転した並びになる。
さらに画素ブロック８０４の色の並びは、画素ブロック８０２の並びを左方向に９０°回転した並びとなり、画素ブロック８０６の並びは画素ブロック８０２を右方向に９０°回転した並びになる。画素ブロック８０８の並びは画素ブロック８０２を１８０°回転した並びになる。

次に、フィルタ係数レジスタ回路７０２の構成について説明する。
フィルタ係数レジスタ回路７０２は、４×４画素分の２次元のフィルタ係数を設定するフィルタレジスタを持つ。後述するフィルタ演算回路７０４は、各画素ブロックで、Ｒ、Ｇ、Ｂの各色の画素値に対してフィルタ係数を積算する。このため、フィルタ係数レジスタ回路７０２は、一つの画素ブロック当たり、Ｒ色画素用フィルタレジスタ、Ｇ色画素用フィルタレジスタ、及びＢ色画素用フィルタレジスタの合計３つ前記フィルタレジスタを持つ。

図９は、フィルタ係数レジスタ回路７０２が有する各色の前記フィルタレジスタに設定される画素ブロック８０１用のフィルタ係数の一例を示す図である。
図９中のＦ＿Ｒ１※、Ｆ＿Ｇ１※、Ｆ＿Ｂ１※は、各フィルタレジスタに設定されるフィルタ係数を示す。ただし、※は数字を表わす。尚、画素ブロック８０１内にフィルタ係数の処理対象となる色の画素が存在しない場合は、図９に示すように、該当するフィルタレジスタに０（ゼロ）が設定される。

図９（ａ）は、画素ブロック８０１の縮小処理に用いる前記Ｒ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０１のＲ色の画素に対しては、前述したように図３（ｂ）に示すフィルタ係数を設定する。したがって、図９（ａ）において、フィルタ係数Ｆ＿Ｒ１０、Ｆ＿Ｒ１２として４／１７が、フィルタ係数Ｆ＿Ｒ１１として９／１７がそれぞれ設定される（Ｆ＿Ｒ１０＝Ｆ＿Ｒ１２＝４／１７、Ｆ＿Ｒ１１＝９／１７）。

図９（ｂ）は、画素ブロック８０１の縮小処理に用いる前記Ｇ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０１のＧ色の画素に対しては、前述したように図３（ｃ）に示すフィルタ係数を設定する。したがって、図９（ｂ）において、フィルタ係数Ｆ＿Ｇ１０、Ｆ＿Ｇ１２、Ｆ＿Ｇ１７、Ｆ＿Ｇ１９として３／４６が設定される（Ｆ＿Ｇ１０＝Ｆ＿Ｇ１２＝Ｆ＿Ｇ１７＝Ｆ＿Ｇ１９＝３／４６）。また、フィルタ係数Ｆ＿Ｇ１１、Ｆ＿Ｇ１４、Ｆ＿Ｇ１６、Ｆ＿Ｇ１８として４／４６が設定される（Ｆ＿Ｇ１１＝Ｆ＿Ｇ１４＝Ｆ＿Ｇ１６＝Ｆ＿Ｇ１８＝４／４６）。また、フィルタ係数Ｆ＿Ｇ１３、Ｆ＿Ｇ１５として９／４６が設定される（Ｆ＿Ｇ１３＝Ｆ＿Ｇ１５＝９／４６）。

図９（ｃ）は、画素ブロック８０１の縮小処理に用いる前記Ｂ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０１のＢ色の画素に対しては、前述したように図３（ｄ）に示すフィルタ係数を設定する。したがって、図９（ｃ）において、フィルタ係数Ｆ＿Ｂ１０、Ｆ＿Ｂ１１として４／１７が、フィルタ係数Ｆ＿Ｂ１２として９／１７がそれぞれ設定される（Ｆ＿Ｂ１０＝Ｆ＿Ｂ１１＝４／１７、Ｆ＿Ｂ１２＝９／１７）。

同様に図１０は、フィルタ係数レジスタ回路７０２が有する各色の前記フィルタレジスタに設定される画素ブロック８０２用のフィルタ係数の一例を示す図である。
図１０中のＦ＿Ｒ２※、Ｆ＿Ｇ２※、Ｆ＿Ｂ２※は、各フィルタレジスタに設定されるフィルタ係数を示す。ただし、※は数字を表わす。尚、画素ブロック８０２内にフィルタ係数の処理対象となる色の画素が存在しない場合は、図１０に示すように、該当するフィルタレジスタに０（ゼロ）を設定する。

図１０（ａ）は、画素ブロック８０２の縮小処理に用いる前記Ｒ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０２のＲ色の画素に対しては、前述したように図４（ｂ）に示すフィルタ係数を設定する。したがって、図１０（ａ）において、フィルタ係数Ｆ＿Ｒ２０、Ｆ＿Ｒ２３として３／１９が設定される（Ｆ＿Ｒ２０＝Ｆ＿Ｒ２３＝３／１９）。また、フィルタ係数Ｆ＿Ｒ２１として９／１９が、フィルタ係数Ｆ＿Ｒ２２として４／１９がそれぞれ設定される（Ｆ＿Ｒ２１＝９／１９、Ｆ＿Ｒ２２＝４／１９）。

図１０（ｂ）は、画素ブロック８０２の縮小処理に用いる前記Ｇ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０２のＧ色の画素に対しては、前述したように図４（ｃ）に示すフィルタ係数を設定する。したがって、図１０（ｂ）において、フィルタ係数Ｆ＿Ｇ２０、Ｆ＿Ｇ２１、Ｆ＿Ｇ２２、Ｆ＿Ｇ２３、Ｆ＿Ｇ２６、Ｆ＿Ｇ２７として４／４２が設定される（Ｆ＿Ｇ２０＝Ｆ＿Ｇ２１＝Ｆ＿Ｇ２２＝Ｆ＿Ｇ２３＝Ｆ＿Ｇ２６＝Ｆ＿Ｇ２７＝４／４２）。また、フィルタ係数Ｆ＿Ｇ２４、Ｆ＿Ｇ２５として９／４２が設定される（Ｆ＿Ｇ２４＝Ｆ＿Ｇ２５＝９／４２）。

図１０（ｃ）は、画素ブロック８０２の縮小処理に用いる前記Ｂ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０２のＢ色の画素に対しては、前述したように図４（ｄ）に示すフィルタ係数を設定する。したがって、図１０（ｃ）において、フィルタ係数Ｆ＿Ｂ２０、Ｆ＿Ｂ２３として３／１９が設定される（Ｆ＿Ｂ２０＝Ｆ＿Ｂ２３＝３／１９）。また、フィルタ係数Ｆ＿Ｂ２１として９／１９が、フィルタ係数Ｆ＿Ｂ２２として４／１９がそれぞれ設定される（Ｆ＿Ｂ２１＝９／１９、Ｆ＿Ｂ２２＝４／１９）。

同様に図１１は、フィルタ係数レジスタ回路７０２が有する各色の前記フィルタレジスタに設定される画素ブロック８０５用のフィルタ係数の一例を示す図である。
図１１中のＦ＿Ｒ３※、Ｆ＿Ｇ３※、Ｆ＿Ｂ３※は、各フィルタレジスタに設定されるフィルタ係数を示す。ただし、※は数字を表わす。尚、画素ブロック８０５内にフィルタ係数の処理対象となる色の画素が存在しない場合は、図１１に示すように、該当するフィルタレジスタに０（ゼロ）を設定する。

図１１（ａ）は、画素ブロック８０５の縮小処理に用いる前記Ｒ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０５のＲ色の画素に対しては、前述したように図５（ｂ）に示すフィルタ係数を設定する。したがって、図１１（ａ）において、フィルタ係数Ｆ＿Ｂ３０、Ｆ＿Ｂ３１、Ｆ＿Ｂ３２、Ｆ＿Ｂ３３として４／１６が設定される（Ｆ＿Ｂ３０＝Ｆ＿Ｂ３１＝Ｆ＿Ｂ３２＝Ｆ＿Ｂ３３＝４／１６）。

図１１（ｂ）は、画素ブロック８０５の縮小処理に用いる前記Ｇ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０５のＧ色の画素に対しては、前述したように図５（ｃ）に示すフィルタ係数を設定する。したがって、図１１（ｂ）において、フィルタ係数Ｆ＿Ｇ３０、Ｆ＿Ｇ３１、Ｆ＿Ｇ３６、Ｆ＿Ｇ３７として３／４８が設定される（Ｆ＿Ｇ３０＝Ｆ＿Ｇ３１＝Ｆ＿Ｇ３６＝Ｆ＿Ｇ３７＝３／４８）。また、フィルタ係数Ｆ＿Ｇ３２、Ｆ＿Ｇ３３、Ｆ＿Ｇ３４、Ｆ＿Ｇ３５として９／４８が設定される（Ｆ＿Ｇ３２＝Ｆ＿Ｇ３３＝Ｆ＿Ｇ３４＝Ｆ＿Ｇ３５＝９／４８）。

図１１（ｃ）は、画素ブロック８０５の縮小処理に用いる前記Ｂ色画素用フィルタレジスタに設定されるフィルタ係数の一例を示す図である。
画素ブロック８０５のＢ色の画素に対しては、前述したように図４（ｄ）に示すフィルタ係数を設定する。したがって、図１１（ｃ）において、フィルタ係数Ｆ＿Ｒ３０、Ｆ＿Ｒ３１、Ｆ＿Ｒ３２、Ｆ＿Ｒ３３として４／１６が設定される（Ｆ＿Ｒ３０＝Ｆ＿Ｒ３１＝Ｆ＿Ｒ３２＝Ｆ＿Ｒ３３＝４／１６）。
尚、各フィルタレジスタの位置及びフィルタ係数が特定しやすいように、図９〜図１１の各図において、図の左部に行番号を、図の上部に列番号を表記している。以下の説明では、前記行番号、列番号を参照する。

図１２は、フィルタ演算回路７０４の内部構成の一例を示す図である。尚、フィルタ演算回路７０４内の各回路は、フィルタ演算回路７０４に入力されるＣＬＫ信号（不図示）の立ち上がりに同期して１サイクル毎に処理を行う。
図１２において、フィルタ演算回路７０４は、画素値加算回路１２０６と、積算回路１２００〜１２０３、１２１０〜１２１３、１２２０〜１２２３、１２３０〜１２３３と、フリップフロップ回路１２５０〜１２６１と、を有する。
画素値加算回路１２０６は、制御回路７０５の制御により、演算処理後の画素値の加算処理を行う。

ここで、図１２に示す各信号ｓｉｇについて説明する。
まず、信号ｓｉｇ４００、ｓｉｇ５００は夫々、制御回路７０５からフィルタ係数読出し回路７０３、画素値加算回路１２０６へ処理のタイミングや処理内容を伝達させるための信号である。
尚、制御回路７０５は、画像縮小回路７０１に入力される画素数をカウントする。制御回路７０５は、このカウントした画素数に基づいて、処理対象の画素が、何処の画素ブロックに属しているかを判定する。制御回路７０５は、この判定結果を、画素ブロック指定制御信号（図１２中の信号ｓｉｇ４００）として、フィルタ係数読み出し回路７０３に出力する。
フィルタ係数読み出し回路７０３は、入力した前記画素ブロック指定制御信号（信号ｓｉｇ４００）に示されている画素ブロックのＲ色画素用フィルタレジスタ、Ｇ色画素用フィルタレジスタ、Ｂ色画素用フィルタレジスタから順次フィルタ係数を読み出す。

画像データ入力信号であるＤＡＴＡ＿ＩＮ０３信号、ＤＡＴＡ＿ＩＮ１３信号、ＤＡＴＡ＿ＩＮ２３信号、ＤＡＴＡ＿ＩＮ３３信号（各々図１２中の信号ｓｉｇ１０３、１１３、１２３、１３３）には、以下の信号が入力される。すなわち、補正処理部１０９から前記ＲＡＷ画像信号が４画素ずつ順次入力される。
図８に示す例を用いて具体的に説明を行うと、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には、図８の行番号０、４、８の画素値が、図８の左側から順次入力される。また、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には、図８の行番号１、５、９の画素値が、図８の左側から順次入力される。ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には、図８の行番号２、６、１０の画素値が、ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には、図８の行番号３、７、１１の画素値が、それぞれ図８の左側から順次入力される。

入力された画像データ入力信号は、各フリップフロップ回路１２５０〜１２０８により、ＣＬＫ信号の立ち上がりに同期して以下の通り伝搬される。
ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）は、フリップフロップ回路１２５０により、ＤＡＴＡ＿ＩＮ０２信号（信号ｓｉｇ１０２）として出力される。次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ０２信号（信号ｓｉｇ１０２）は、フリップフロップ回路１２５１により、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）として出力される。さらにその次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）は、フリップフロップ回路１２５２により、ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）として出力される。

ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）は、フリップフロップ回路１２５３により、ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）として出力される。次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）は、フリップフロップ回路１２５４により、ＤＡＴＡ＿ＩＮ１１信号（信号ｓｉｇ１１１）として出力される。さらに次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ１１信号（信号ｓｉｇ１１１）は、フリップフロップ回路１２５５により、ＤＡＴＡ＿ＩＮ１０信号（信号ｓｉｇ１１０）として出力される。

ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）は、フリップフロップ回路１２５６により、ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）として出力される。次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）は、フリップフロップ回路１２５７により、ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）として出力される。さらに次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）は、フリップフロップ回路１２５８により、ＤＡＴＡ＿ＩＮ２０信号（信号ｓｉｇ１２０）として出力される。

ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）は、フリップフロップ回路１２５９により、ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）として出力される。次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）は、フリップフロップ回路１２６０により、ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）として出力される。さらにその次のＣＬＫ信号の立ち上がりに同期して、ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）は、フリップフロップ回路１２６１により、ＤＡＴＡ＿ＩＮ３０信号（信号ｓｉｇ１３０）として出力される。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０４（各々図１２中の信号ｓｉｇ００〜ｓｉｇ０４）には、フィルタ係数読み出し回路７０３から読み出されたフィルタ係数が入力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１４（信号ｓｉｇ１０〜ｓｉｇ１４）、ＦＩＬ２０〜ＦＩＬ２４（信号ｓｉｇ２０〜ｓｉｇ２４）、ＦＩＬ３０〜ＦＩＬ３４（信号ｓｉｇ３０〜ｓｉｇ３４）にも、同様にフィルタ係数が入力される。

積算回路１２００は、フィルタ係数信号ＦＩＬ００（信号ｓｉｇ００）と、ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）とを積算し、その結果を、ＭＵＬＴ＿ＯＵＴ００信号（信号ｓｉｇ２００）として出力する。
積算回路１２０１は、フィルタ係数信号ＦＩＬ０１（信号ｓｉｇ０１）と、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）とを積算し、その結果を、ＭＵＬＴ＿ＯＵＴ０１信号（信号ｓｉｇ２０１）として出力する。

積算回路１２０２は、フィルタ係数信号ＦＩＬ０２信号（信号ｓｉｇ０２）と、ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１０２）とを積算し、その結果を、ＭＵＬＴ＿ＯＵＴ０２信号（信号ｓｉｇ２０２）として出力する。
積算回路１２０３は、フィルタ係数信号ＦＩＬ０３（信号ｓｉｇ０３）と、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）とを積算し、その結果を、ＭＵＬＴ＿ＯＵＴ０３信号（信号ｓｉｇ２０３）として出力する。

同様に、積算回路１２１０〜１２１３の各々で、フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜ｓｉｇ１３）と、ＤＡＴＡ＿ＩＮ１０〜ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１０〜ｓｉｇ１１３）との積算処理が実施される。積算の結果は、各々ＭＵＬＴ＿ＯＵＴ１０〜ＭＵＬＴ＿ＯＵＴ１３信号（信号ｓｉｇ２１０〜ｓｉｇ２１３）として出力される。
同様に、積算回路１２２０〜１２２３の各々で、フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜ｓｉｇ２３）と、ＤＡＴＡ＿ＩＮ２０〜ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２０〜ｓｉｇ１２３）との積算処理が実施される。積算の結果は、各々ＭＵＬＴ＿ＯＵＴ２０〜ＭＵＬＴ＿ＯＵＴ２３信号（信号ｓｉｇ２２０〜ｓｉｇ２２３）として出力される。

同様に、積算回路１２３０〜１２３３の各々で、フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜ｓｉｇ３３）と、ＤＡＴＡ＿ＩＮ３０〜ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３０〜ｓｉｇ１３３）との積算処理が実施される。積算の結果は、各々ＭＵＬＴ＿ＯＵＴ３０〜ＭＵＬＴ＿ＯＵＴ３３信号（信号ｓｉｇ２３０〜ｓｉｇ２３３）として出力される。

画素値加算回路１２０６は、以下の合計１６の信号の加算処理を実施する。この信号として、第１に、ＭＵＬＴ＿ＯＵＴ００〜ＭＵＬＴ＿ＯＵＴ０３信号（信号ｓｉｇ２００〜２０３）の４つの信号がある。第２に、ＭＵＬＴ＿ＯＵＴ１０〜ＭＵＬＴ＿ＯＵＴ１３信号（信号ｓｉｇ２１０〜２１３）の４つの信号がある。第３に、ＭＵＬＴ＿ＯＵＴ２０〜ＭＵＬＴ＿ＯＵＴ２３信号（信号ｓｉｇ２２０〜２２３）の４つの信号がある。第４に、ＭＵＬＴ＿ＯＵＴ３０〜ＭＵＬＴ＿ＯＵＴ３３信号（信号ｓｉｇ２３０〜２３３）の４つの信号がある。加算の結果は、画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）としてメモリＩ／Ｆ部１０５に出力される。

図１３〜図１５は、図８に示すＲＡＷ画像データの縮小処理を行う際のフィルタ演算回路７０４の各種信号のタイミングチャートの一例を示す図である。
図１３は、図８に示す画素ブロック８０１〜８０３を縮小処理する期間におけるフィルタ演算回路７０４の各種信号のタイミングチャートの一例を示す図である。
以下、図１３を用いて、画素ブロック８０１〜８０３を縮小処理する際のフィルタ演算回路７０４による制御方法を説明する。
図１３に示す期間Ａ−１において、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）に入力された図８に示す行番号０の画素信号が、フリップフロップ回路１２５０〜１２５２により、次のように順次伝搬される。
ＤＡＴＡ＿ＩＮ０２信号（信号ｓｉｇ１０２）→ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）→ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）。

同期間Ａ−１おいて同様に、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）に入力された図８に示す行番号１の画素信号が、フリップフロップ回路１２５３〜１２５５により、次のように順次伝搬される。
ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）→ＤＡＴＡ＿ＩＮ１１信号（信号ｓｉｇ１１１）→ＤＡＴＡ＿ＩＮ１０信号（信号ｓｉｇ１１０）。

同期間Ａ−１おいて同様に、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）に入力された図８に示す行番号２の画素信号が、フリップフロップ回路１２５６〜１２５８により、次のように順次伝搬される。
ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）→ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）→ＤＡＴＡ＿ＩＮ２０信号（信号ｓｉｇ１２０）。

同期間Ａ−１おいて同様に、ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）に入力された図８に示す行番号３の画素信号が、フリップフロップ回路１２５９〜１２６１により、次のように順次伝搬される。
ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）→ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）→ＤＡＴＡ＿ＩＮ３０信号（信号ｓｉｇ１３０）。

＜画素ブロック８０１の縮小処理＞
図１３に示す期間Ａ−２において、図８に示すＲＡＷ画像データの画素ブロック８０１内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
期間Ａ−２の縮小処理期間では、各信号には以下の画素値が入力されている。
ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）には画素値Ｇ１０が、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）には画素値Ｂ１０が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ０２信号（信号ｓｉｇ１０２）には画素値Ｇ１１が、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には画素値Ｇ１２が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ１０信号（信号ｓｉｇ１１０）には画素値Ｒ１０が、ＤＡＴＡ＿ＩＮ１１信号（信号ｓｉｇ１１１）には画素値Ｇ１３が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）には画素値Ｒ１１が、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には画素値Ｂ１１が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ２０信号（信号ｓｉｇ１２０）には画素値Ｇ１４が、ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）には画素値Ｂ１２が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）には画素値Ｇ１５が、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には画素値Ｇ１６が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ３０信号（信号ｓｉｇ１３０）には画素値Ｇ１７が、ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）には画素値Ｒ１２が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）には画素値Ｇ１８が、ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には画素値Ｇ１９が、それぞれ入力されている。

尚、縮小処理を行う全て期間において、画像縮小回路７０１は、前段の補正処理部１０９に対して、当該期間における処理が終了するまで、次の画素を出力しないように停止信号を出力する。
同期間Ａ−２中のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ａ）に示す行番号０の４個フィルタ係数を左から読み出した値（０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３００が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ａ）に示す行番号１の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｒ１０,０,Ｆ＿Ｒ１１,０）が出力される。図１３に示す例では、フィルタ係数１３０１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ａ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３０２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ａ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｒ１２,０,０）が出力される。図１３に示す例では、フィルタ係数１３０３が出力される。

各フィルタ係数と各画素値との積算の結果は、以下の第１〜第４の合計１６の信号として出力される。この信号として、第１に、ＭＵＬＴ＿ＯＵＴ００〜０３信号（信号ｓｉｇ２００〜２０３）の４つの信号として出力される。第２に、ＭＵＬＴ＿ＯＵＴ１０〜１３信号（信号ｓｉｇ２１０〜２１３）の４つの信号として出力される。第３に、ＭＵＬＴ＿ＯＵＴ２０〜２３信号（信号ｓｉｇ２２０〜２２３）の４つの信号として出力される。第４に、ＭＵＬＴ＿ＯＵＴ３０〜３３信号（信号ｓｉｇ２３０〜２３３）の４つの信号として出力される。
画素値加算回路７０６は、以上の積算の結果を加算し、図８に示す画素ブロック８０１の縮小処理後のＲ色の画素値Ｒ８０１として、画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０１は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−２中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｂ）に示す行番号０の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ１０,０,Ｆ＿Ｇ１１,Ｆ＿Ｇ１２）が出力される。図１３に示す例では、フィルタ係数１３１０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｂ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ１３,０,０）が出力される。図１３に示す例では、フィルタ係数１３１１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｂ）に示す行番号２の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ１４,０, Ｆ＿Ｇ１５, Ｆ＿Ｇ１６）が出力される。図１３に示す例では、フィルタ係数１３１２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｂ）に示す行番号３の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ１７,０, Ｆ＿Ｇ１８, Ｆ＿Ｇ１９）が出力される。図１３に示す例では、フィルタ係数１３１３が出力される。

各フィルタ係数と各画素値との積算の結果は、以下の第１〜第４の１６の信号として出力される。第１に、ＭＵＬＴ＿ＯＵＴ００〜０３信号（信号ｓｉｇ２００〜２０３）として出力される。第２に、ＭＵＬＴ＿ＯＵＴ１０〜１３信号（信号ｓｉｇ２１０〜２１３）として出力される。第３に、ＭＵＬＴ＿ＯＵＴ２０〜２３信号（信号ｓｉｇ２２０〜２２３）として出力される。第４に、ＭＵＬＴ＿ＯＵＴ３０〜３３信号（信号ｓｉｇ２３０〜２３３）として出力される。
画素値加算回路７０６は、以上の積算の結果を加算し、図８に示す画素ブロック８０１の縮小処理後のＧ色の画素値Ｇ８０１として、画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０１は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−２中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｃ）に示す行番号０の４個のフィルタ係数を左から読み出した値（０, Ｆ＿Ｂ１０,０,０）が出力される。図１３に示す例では、フィルタ係数１３２０が出力される。
フィルタ係数ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｃ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０,０,０, Ｆ＿Ｂ１１）が出力される。図１３に示す例では、フィルタ係数１３２１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｃ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０, Ｆ＿Ｂ１２,０,０）が出力される。図１３に示す例では、フィルタ係数１３２２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｃ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３２３が出力される。

各フィルタ係数と各画素値との積算の結果は、以下の第１〜第４の１６の信号として出力される。第１に、ＭＵＬＴ＿ＯＵＴ００〜０３信号（信号ｓｉｇ２００〜２０３）として出力される。第２に、ＭＵＬＴ＿ＯＵＴ１０〜１３信号（信号ｓｉｇ２１０〜２１３）として出力される。第３に、ＭＵＬＴ＿ＯＵＴ２０〜２３信号（信号ｓｉｇ２２０〜２２３）として出力される。第４に、ＭＵＬＴ＿ＯＵＴ３０〜３３信号（信号ｓｉｇ２３０〜２３３）として出力される。

画素値加算回路７０６は、以上の積算の結果を加算し、図８に示す画素ブロック８０１の縮小処理後のＢ色の画素値Ｂ８０１として、画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０１は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０１内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

図１３に示す期間Ａ−３において、期間Ａ−１と同様に、補正処理部１０９から入力した以下の信号が、フリップフロップ回路１２５０〜１２６１により、順次伝搬される。すなわち、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）、及びＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）が順次伝搬される。

＜画素ブロック８０２の縮小処理＞
図１３に示す期間Ａ−４において、図８に示すＲＡＷ画像データの画素ブロック８０２内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
期間Ａ−４の縮小処理期間では、各信号には以下の画素値が入力されている。
ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）には画素値Ｒ２０が、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）には画素値Ｇ２０が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ０２信号（信号ｓｉｇ１０２）には画素値Ｇ２１が、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には画素値Ｂ２０が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ１０信号（信号ｓｉｇ１１０）には画素値Ｇ２２が、ＤＡＴＡ＿ＩＮ１１（信号ｓｉｇ１１１）には画素値Ｂ２１が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）には画素値Ｒ２１が、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には画素値Ｇ２３が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ２０信号（信号ｓｉｇ１２０）には画素値Ｒ２２が、ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）には画素値Ｇ２４が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）には画素値Ｇ２５が、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には画素値Ｂ２２が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ３０信号（信号ｓｉｇ１３０）には画素Ｂ２３が、ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）には画素値Ｇ２６が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）には画素値Ｇ２７が、ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には画素値Ｒ２３が、それぞれ入力されている。

同期間Ａ−４中のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ａ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３信号（信号ｓｉｇ００〜０３）には夫々、図１０（ａ）に示す行番号０の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｒ２０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３３０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ａ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０,０,Ｆ＿Ｒ２１,０）が出力される。図１３に示す例では、フィルタ係数１３３１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ａ）に示す行番号２の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｒ２２,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３３２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ａ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０,０,０, Ｆ＿Ｒ２３）が出力される。図１３に示す例では、フィルタ係数１３３３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０２の縮小処理後のＲ色の画素値Ｒ８０２として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０２は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−４中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｂ）に示す行番号０の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ２０,Ｆ＿Ｇ２１,０）が出力される。図１３に示す例では、フィルタ係数１３４０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｂ）に示す行番号１の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ２２,０,０, Ｆ＿Ｇ２３）が出力される。図１３に示す例では、フィルタ係数１３４１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｂ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ２４,Ｆ＿Ｇ２５,０）が出力される。図１３に示す例では、フィルタ係数１３４２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｂ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ２６, Ｆ＿Ｇ２７, ０）が出力される。図１３に示す例では、フィルタ係数１３４３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０２の縮小処理後のＧ色の画素値Ｇ８０２として画像データ出力信号ＤＡＴＡ＿ＯＵＴ信号（信号ｓｉｇ３００）に出力する。画素値Ｇ８０２は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−４中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｃ）に示す行番号０の４個のフィルタ係数を左から読み出した値（０,０,０, Ｆ＿Ｂ２０）が出力される。図１３に示す例では、フィルタ係数１３５０が出力される。
フィルタ係数ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｃ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０, Ｆ＿Ｂ２１,０,０）が出力される。図１３に示す例では、フィルタ係数１３５１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｃ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０,０,０, Ｆ＿Ｂ２２）が出力される。図１３に示す例では、フィルタ係数１３５２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｃ）に示す行番号３の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｂ２３,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３５３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０２の縮小処理後のＢ色の画素値Ｂ８０２として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０２は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０２内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。
図１３に示す期間Ａ−５において、期間Ａ−１と同様に、補正処理部１０９から入力した以下の信号が、フリップフロップ回路１２５０〜１２６１により、順次伝搬される。すなわち、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）、及びＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）が順次伝搬される。

＜画素ブロック８０３の縮小処理＞
図１３に示す期間Ａ−６において、図８に示すＲＡＷ画像データの画素ブロック８０３内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
期間Ａ−６の縮小処理期間では、各信号には以下の画素値が入力されている。
ＤＡＴＡ＿ＩＮ００信号（信号ｓｉｇ１００）には画素値Ｇ３７が、ＤＡＴＡ＿ＩＮ０１信号（信号ｓｉｇ１０１）には画素値Ｇ３４が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ０２信号（ｓｉｇ１０２信号）には画素値Ｒ３０が、ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には画素値Ｇ３０が、それぞれ入力されている。
ＤＡＴＡ＿ＩＮ１０信号（信号ｓｉｇ１１０）には画素値Ｒ３２が、ＤＡＴＡ＿ＩＮ１１信号（信号ｓｉｇ１１１）には画素値Ｂ３２が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ１２信号（信号ｓｉｇ１１２）には画素値Ｇ３３が、ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には画素値Ｂ３０が、それぞれ入力されている。

また、ＤＡＴＡ＿ＩＮ２０信号（信号ｓｉｇ１２０）には画素値Ｇ３８が、ＤＡＴＡ＿ＩＮ２１信号（信号ｓｉｇ１２１）には画素値Ｇ３５が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ２２信号（信号ｓｉｇ１２２）には画素値Ｒ３１が、ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には画素値Ｇ３１が、それぞれ入力されている。
また、ＤＡＴＡ＿ＩＮ３０信号（信号ｓｉｇ１３０）には画素Ｇ３９が、ＤＡＴＡ＿ＩＮ３１信号（信号ｓｉｇ１３１）には画素値Ｇ３６が、それぞれ入力されている。また、ＤＡＴＡ＿ＩＮ３２信号（信号ｓｉｇ１３２）には画素値Ｂ３１が、ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には画素値Ｇ３２が、それぞれ入力されている。

ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０３の画素の色の並びは、画素ブロック８０１の画素の色の並びを右方向に９０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０１に対する各色画素用フィルタレジスタ（図９を参照）を右方向に９０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
同期間Ａ−６のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ａ）に示す列番号０の４個のフィルタ係数を下から読み出した値（０,０,Ｆ＿Ｒ１０,０）が出力される。図１３に示す例では、フィルタ係数１３６０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３信号（信号ｓｉｇ１０〜１３）には夫々、図９（ａ）に示す列番号１の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｒ１２,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３６１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ａ）に示す列番号２の４個のフィルタ係数を下から読み出した個（０,０,Ｆ＿Ｒ１１,０）が出力される。図１３に示す例では、フィルタ係数１３６２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ａ）に示す列番号３の４個のフィルタ係数を下から読み出した値（０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３６３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０３の縮小処理後のＲ色の画素値Ｒ８０３として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力される。画素値Ｒ８０３は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−６中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｂ）に示す列番号０の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｇ１７, Ｆ＿Ｇ１４,０,Ｆ＿Ｇ１０）が出力される。図１３に示す例では、フィルタ係数１３７０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３信号（ｓｉｇ１０〜１３）には夫々、図９（ｂ）に示す列番号１の４個のフィルタ係数を下から読み出した値（０,０, Ｆ＿Ｇ１３,０）が出力される。図１３に示す例では、フィルタ係数１３７１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｂ）に示す列番号２の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｇ１８,Ｆ＿Ｇ１５,０,Ｆ＿Ｇ１１）が出力される。図１３に示す例では、フィルタ係数１３７２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｂ）に示す列番号３の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｇ１９,Ｆ＿Ｇ１６, ０, Ｆ＿Ｇ１２）が出力される。図１３に示す例では、フィルタ係数１３７３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０３の縮小処理後のＧ色の画素値Ｇ８０３として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０３は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ａ−６中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｃ）に示す列番号０の４個のフィルタ係数を下から読み出した値（０,０,０, ０）が出力される。図１３に示す例では、フィルタ係数１３８０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｃ）に示す列番号１の４個のフィルタ係数を下から読み出した値（０, Ｆ＿Ｂ１２,０, Ｆ＿Ｂ１０）が出力される。図１３に示す例では、フィルタ係数１３８１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｃ）に示す列番号２の４個のフィルタ係数を下から読み出した値（０,０,０,０）が出力される。図１３に示す例では、フィルタ係数１３８２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｃ）に示す列番号３の４個のフィルタ係数を下から読み出した値（０,０, Ｆ＿Ｂ１１,０）が出力される。図１３に示す例では、フィルタ係数１３８３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０３の縮小処理後のＢ色の画素値Ｂ８０３として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０３は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０３内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

図１４は、図８に示す画素ブロック８０４〜８０６を縮小処理する期間におけるフィルタ演算回路７０４の各種信号のタイミングチャートの一例を示す図である。
以下、図１４を用いて、画素ブロック８０４〜８０６を縮小処理する際のフィルタ演算回路７０４による制御方法を説明する説明を行う。尚、図１４に示す期間中の処理は、図１３に示す期間中の処理において、前記画像データ入力信号への入力を以下の画素信号に置き換えた処理内容になる。

ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には、図８に示す行番号４の画素信号が入力される。ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には、図８に示す行番号５の画素信号が入力される。ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には、図８に示す行番号６の画素信号が入力される。ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には、図８に示す行番号７の画素信号が入力される。
図１４中の期間Ｂ−１、Ｂ−３、Ｂ−５において、図１３中の期間Ａ−１、Ａ−３、Ａ−５と同様に、入力された画素信号がフリップフロップ回路１２５０〜１２５２により、順次伝搬される。

＜画素ブロック８０４の縮小処理＞
図１４に示す期間Ｂ−２において、図８に示すＲＡＷ画像データの画素ブロック８０４内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０４の画素の色の並びは、画素ブロック８０２の画素の色の並びを左方向に９０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０２に対する各色画素用フィルタレジスタ（図１０を参照）を左方向に９０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
期間Ｂ−２のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ａ）に示す列番号３の４個のフィルタ係数を上から読み出した値（０,０,０,Ｆ＿Ｒ２３）が出力される。図１４に示す例では、フィルタ係数１４００が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ａ）に示す列番号２の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｒ２１,０,０）が出力される。図１４に示す例では、フィルタ係数１４０１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ａ）に示す列番号１の４個のフィルタ係数を上から読み出した値（０,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４０２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ａ）に示す列番号０の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｒ２０,０,Ｆ＿Ｒ２２,０）が出力される。図１４に示す例では、フィルタ係数１４０３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０４の縮小処理後のＲ色の画素値Ｒ８０４として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０４は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−２中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｂ）に示す列番号３の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｇ２３,０,０）が出力される。図１４に示す例では、フィルタ係数１４１０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｂ）に示す列番号２の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｇ２１,０,Ｆ＿Ｇ２５, Ｆ＿Ｇ２７）が出力される。図１４に示す例では、フィルタ係数１４１１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｂ）に示す列番号１の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｇ２０,０,Ｆ＿Ｇ２４, Ｆ＿Ｇ２６）が出力される。図１４に示す例では、フィルタ係数１４１２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｂ）に示す列番号０の４個のフィルタ係数を上から読み出した値（０, Ｆ＿Ｇ２２, ０, ０）が出力される。図１４に示す例では、フィルタ係数１４１３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０４の縮小処理後のＧ色の画素値Ｇ８０４として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０４は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−２中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｃ）に示す列番号３の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｂ２０,０,Ｆ＿Ｂ２２,０）が出力される。図１４に示す例では、フィルタ係数１４２０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｃ）に示す列番号２の４個のフィルタ係数を上から読み出した値（０,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４２１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｃ）に示す列番号１の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｂ２１,０,０）が出力される。図１４に示す例では、フィルタ係数１４２２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｃ）に示す列番号０の４個のフィルタ係数を上から読み出した値（０, ０, ０, Ｆ＿Ｂ２３）が出力される。図１４に示す例では、フィルタ係数１４２３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０４の縮小処理後のＢ色の画素値Ｂ８０４として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０４は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０４内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

＜画素ブロック８０５の縮小処理＞
図１４に示す期間Ｂ−４において、図８に示すＲＡＷ画像データの画素ブロック８０５内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
期間Ｂ−４のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０５に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図１１（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１１（ａ）に示す行番号０の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｒ３０,０,０）が出力される。図１４に示す例では、フィルタ係数１４３０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１１（ａ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０,０,０,Ｆ＿Ｒ３１）が出力される。図１４に示す例では、フィルタ係数１４３１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１１（ａ）に示す行番号２の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｒ３２,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４３２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１１（ａ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０,０,Ｆ＿Ｒ３３,０）が出力される。図１４に示す例では、フィルタ係数１４３３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０５の縮小処理後のＲ色の画素値Ｒ８０５として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０５は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−４中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０５に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図１１（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１１（ｂ）に示す行番号０の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ３０,０,０, Ｆ＿Ｇ３１）が出力される。図１４に示す例では、フィルタ係数１４４０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１１（ｂ）に示す行番号１の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ３２, Ｆ＿Ｇ３３,０）が出力される。図１４に示す例では、フィルタ係数１４４１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１１（ｂ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０,Ｆ＿Ｇ３４, Ｆ＿Ｇ３５,０）が出力される。図１４に示す例では、フィルタ係数１４４２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１１（ｂ）に示す行番号３の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｇ３６,０,０,Ｆ＿Ｇ３７）が出力される。図１４に示す例では、フィルタ係数１４４３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０４の縮小処理後のＧ色の画素値Ｇ８０５として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０５は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−４中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０５に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図１１（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１１（ｃ）に示す行番号０の４個のフィルタ係数を左から読み出した値（０,０,Ｆ＿Ｂ３０,０）が出力される。図１４に示す例では、フィルタ係数１４５０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１１（ｃ）に示す行番号１の４個のフィルタ係数を左から読み出した値（Ｆ＿Ｂ３１,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４５１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１１（ｃ）に示す行番号２の４個のフィルタ係数を左から読み出した値（０,０,０,Ｆ＿Ｂ３２）が出力される。図１４に示す例では、フィルタ係数１４５２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１１（ｃ）に示す行番号３の４個のフィルタ係数を左から読み出した値（０, Ｆ＿Ｂ３３, ０, ０）が出力される。図１４に示す例では、フィルタ係数１４５３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０５の縮小処理後のＢ色の画素値Ｂ８０５として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０５は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０５内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

＜画素ブロック８０６の縮小処理＞
図１４に示す期間Ｂ−６において、図８に示すＲＡＷ画像データの画素ブロック８０６内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０６の画素の色の並びは、画素ブロック８０２の画素の色の並びを右方向に９０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０２に対する各色画素用フィルタレジスタ（図１０を参照）を右方向に９０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
期間Ｂ−６のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ａ）に示す列番号０の４個のフィルタ係数を下から読み出した値（０,Ｆ＿Ｒ２２,０, Ｆ＿Ｒ２０）が出力される。図１４に示す例では、フィルタ係数１４６０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ａ）に示す列番号１の４個のフィルタ係数を下から読み出した値（０,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４６１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ａ）に示す列番号２の４個のフィルタ係数を下から読み出した値（０,０,Ｆ＿Ｒ２１,０）が出力される。図１４に示す例では、フィルタ係数１４６２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ａ）に示す列番号３の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｒ２３,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４６３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０６の縮小処理後のＲ色の画素値Ｒ８０６として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０６は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−６中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｂ）に示す列番号０の４個のフィルタ係数を下から読み出した値（０,０,Ｆ＿Ｇ２２,０）が出力される。図１４に示す例では、フィルタ係数１４７０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｂ）に示す列番号１の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｇ２６,Ｆ＿Ｇ２４,０,Ｆ＿Ｇ２０）が出力される。図１４に示す例では、フィルタ係数１４７１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｂ）に示す列番号２の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｇ２７,Ｆ＿Ｇ２５,０,Ｆ＿Ｇ２１）が出力される。図１４に示す例では、フィルタ係数１４７２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｂ）に示す列番号３の４に示すフィルタ係数を下から読み出した値（０,０,Ｆ＿Ｇ２３,０）が出力される。図１４に示す例では、フィルタ係数１４７３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０６の縮小処理後のＧ色の画素値Ｇ８０６として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０６は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｂ−６のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｃ）に示す列番号０の４個のフィルタ係数を下から読み出した値（Ｆ＿Ｂ２３,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４８０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｃ）に示す列番号１の４個のフィルタ係数を下から読み出した値（０,０,Ｆ＿Ｂ２１,０）が出力される。図１４に示す例では、フィルタ係数１４８１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｃ）に示す列番号２の４個のフィルタ係数を下から読み出した値（０,０,０,０）が出力される。図１４に示す例では、フィルタ係数１４８２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｃ）に示す列番号３の４個のフィルタ係数を下から読み出した値（０,Ｆ＿Ｂ２２,０,Ｆ＿Ｂ２０）が出力される。図１４に示す例では、フィルタ係数１４８３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０６の縮小処理後のＢ色の画素値Ｂ８０６として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０６は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０６内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

図１５は、図８に示す画素ブロック８０７〜８０９を縮小処理する期間におけるフィルタ演算回路７０４の各種信号のタイミングチャートの一例を示す図である。
以下、図１５を用いて、画素ブロック８０７〜８０９を縮小処理する際のフィルタ演算回路７０４による制御方法を説明する説明を行う。尚、図１５に示す期間中の処理は、図１３に示す期間中の処理において、前記画像データ入力信号への入力を以下の画素信号に置き換えた処理内容になる。

ＤＡＴＡ＿ＩＮ０３信号（信号ｓｉｇ１０３）には、図８に示す行番号８の画素信号が入力される。ＤＡＴＡ＿ＩＮ１３信号（信号ｓｉｇ１１３）には、図８に示す行番号９の画素信号が入力される。ＤＡＴＡ＿ＩＮ２３信号（信号ｓｉｇ１２３）には、図８に示す行番号１０の画素信号が入力される。ＤＡＴＡ＿ＩＮ３３信号（信号ｓｉｇ１３３）には、図８に示す行番号１１の画素信号が入力される。
図１５中の期間Ｃ−１、Ｃ−３、Ｃ−５において、図１３中の期間Ａ−１、Ａ−３、Ａ−５と同様に、入力された画素信号がフリップフロップ回路１２５０〜１２５２により、順次伝搬される。

＜画素ブロック８０７の縮小処理＞
図１５に示す期間Ｃ−２において、図８に示すＲＡＷ画像データの画素ブロック８０７内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０７の画素の色の並びは、画素ブロック８０１の画素の色の並びを左方向に９０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０１に対する各色画素用フィルタレジスタ（図９を参照）を左方向に９０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
期間Ｃ−２のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ａ）に示す列番号３の４個のフィルタ係数を上から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５００が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ａ）に示す列番号２のフィルタ係数を上から読み出した値（０,Ｆ＿Ｒ１１,０,０）が出力される。図１５に示す例では、フィルタ係数１５０１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ａ）に示す列番号１の４個のフィルタ係数を上から読み出した値（０,０,０,Ｆ＿Ｒ１２）が出力される。図１５に示す例では、フィルタ係数１５０２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ａ）に示す列番号０の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｒ１０,０,０）が出力される。図１５に示す例では、フィルタ係数１５０３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０７の縮小処理後のＲ色の画素値Ｒ８０７として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０７は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−２中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｂ）に示す列番号３の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｇ１２,０,Ｆ＿Ｇ１６, Ｆ＿Ｇ１９）が出力される。図１５に示す例では、フィルタ係数１５１０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｂ）に示す列番号２の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｇ１１,０,Ｆ＿Ｇ１５, Ｆ＿Ｇ１８）が出力される。図１５に示す例では、フィルタ係数１５１１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｂ）に示す列番号１の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｇ１３,０,０）が出力される。図１５に示す例では、フィルタ係数１５１２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｂ）に示す列番号０の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｇ１０,０, Ｆ＿Ｇ１４, Ｆ＿Ｇ１７）が出力される。図１５に示す例では、フィルタ係数１５１３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０７の縮小処理後のＧ色の画素値Ｇ８０７として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０７は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−２中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｃ）に示す列番号３の４個のフィルタ係数を上から読み出した値（０,Ｆ＿Ｂ１１,０,０）が出力される。図１５に示す例では、フィルタ係数１５２０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｃ）に示す列番号２の４個のフィルタ係数を上から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５２１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｃ）に示す列番号１の４個のフィルタ係数を上から読み出した値（Ｆ＿Ｂ１０,０,Ｆ＿Ｂ１２,０）が出力される。図１５に示す例では、フィルタ係数１５２２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｃ）に示す列番号０の４個のフィルタ係数を上から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５２３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０７の縮小処理後のＢ色の画素値Ｂ８０７として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０７は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０７内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

＜画素ブロック８０８の縮小処理＞
図１５に示す期間Ｃ−４において、図８に示すＲＡＷ画像データの画素ブロック８０８内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０８の画素の色の並びは画素ブロック８０２の画素の色の並びを１８０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０２に対する各色画素用フィルタレジスタ（図１０を参照）を１８０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
期間Ｃ−４のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ａ）に示す行番号３の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｒ２３,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５３０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ａ）に示す行番号２の４個のフィルタ係数を右から読み出した値（０,０,０,Ｆ＿Ｒ２２）が出力される。図１５に示す例では、フィルタ係数１５３１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ａ）に示す行番号１の４個のフィルタ係数を右から読み出した値（０,Ｆ＿Ｒ２１,０,０）が出力される。図１５に示す例では、フィルタ係数１５３２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ａ）に示す行番号０の４個のフィルタ係数を右から読み出した値（０,０,０,Ｆ＿Ｒ２０）が出力される。図１５に示す例では、フィルタ係数１５３３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０８の縮小処理後のＲ色の画素値Ｒ８０８として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０８は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−４中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｂ）に示す行番号３の４個のフィルタ係数を右から読み出した値（０,Ｆ＿Ｇ２７,Ｆ＿Ｇ２６,０）が出力される。図１５に示す例では、フィルタ係数１５４０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｂ）に示す行番号２の４個のフィルタ係数を右から読み出した値（０,Ｆ＿Ｇ２５,Ｆ＿Ｇ２４,０）が出力される。図１５に示す例では、フィルタ係数１５４１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｂ）に示す行番号１の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｇ２３,０,０, Ｆ＿Ｇ２２）が出力される。図１５に示す例では、フィルタ係数１５４２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｂ）に示す行番号０の４個のフィルタ係数を右から読み出した値（０,Ｆ＿Ｇ２１,Ｆ＿Ｇ２０,０）が出力される。図１５に示す例では、フィルタ係数１５４３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０８の縮小処理後のＧ色の画素値Ｇ８０８として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０８は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−４中のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０２に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図１０（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図１０（ｃ）に示す行番号３の４個のフィルタ係数を右から読み出した値（０,０,０,Ｆ＿Ｂ２３）が出力される。図１５に示す例では、フィルタ係数１５５０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図１０（ｃ）に示す行番号２の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｂ２２,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５５１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図１０（ｃ）に示す行番号１の４個のフィルタ係数を右から読み出した値（０,０,Ｆ＿Ｂ２１,０）が出力される。図１５に示す例では、フィルタ係数１５５２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図１０（ｃ）に示す行番号０の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｂ２０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５５３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０８の縮小処理後のＢ色の画素値Ｂ８０８として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０８は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、図８に示すＲＡＷ画像データの画素ブロック８０８内のＲ色の画素、Ｇ色の画素、及びＢ色の画素に対しての縮小処理が完了する。

＜画素ブロック８０９の縮小処理＞
図１５に示す期間Ｃ−６において、図８に示すＲＡＷ画像データの画素ブロック８０９内のＲ色の画素、Ｇ色の画素、Ｂ色の画素に対して順次、縮小処理が実行される。
ここで、前述の通り、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性より、図８に示す画素ブロック８０９の画素の色の並びは、画素ブロック８０１の画素の色の並びを１８０°回転した並びになる。
したがって、フィルタ係数読出し回路７０３は、画素ブロック８０１に対する各色画素用フィルタレジスタ（図９を参照）を１８０°回転させた位置のフィルタ係数を前記フィルタ係数信号に入力する。
期間Ｃ−６のＲ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｒ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ａ）を参照）。

フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ａ）に示す行番号３の４個のフィルタ係数を右から読み出した値（０,０,Ｆ＿Ｒ１２,０）が出力される。図１５に示す例では、フィルタ係数１５６０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ａ）に示す行番号２の４個のフィルタ係数を右から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５６１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ａ）に示す行番号１の４個のフィルタ係数を右から読み出した値（０,Ｆ＿Ｒ１１,０,Ｆ＿Ｒ１０）が出力される。図１５に示す例では、フィルタ係数１５６２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ａ）に示す行番号０の４個のフィルタ係数を右から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５６３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０９の縮小処理後のＲ色の画素値Ｒ８０９として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｒ８０９は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＲ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−６中のＧ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｇ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｂ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｂ）に示す行番号３の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｇ１９,Ｆ＿Ｇ１８,０,Ｆ＿Ｇ１７）が出力される。図１５に示す例では、フィルタ係数１５７０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｂ）に示す行番号２の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｇ１６,Ｆ＿Ｇ１５,０,Ｆ＿Ｇ１４）が出力される。図１５に示す例では、フィルタ係数１５７１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｂ）に示す行番号１の４個のフィルタ係数を右から読み出した値（０,０,Ｆ＿Ｇ１３,０）が出力される。図１５に示す例では、フィルタ係数１５７２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｂ）に示す行番号０の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｇ１２,Ｆ＿Ｇ１１,０,Ｆ＿Ｇ１０）が出力される。図１５に示す例では、フィルタ係数１５７３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０９の縮小処理後のＧ色の画素値Ｇ８０９として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｇ８０９は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＧ色の画像データとしてメモリ１０６に書き込まれる。

続く同期間Ｃ−６のＢ色の画素の縮小処理期間において、フィルタ係数読み出し回路７０３は、フィルタ係数レジスタ回路７０２より、画素ブロック８０１に対する前記Ｂ色画素用フィルタレジスタのフィルタ係数を読み出す（図９（ｃ）を参照）。
フィルタ係数信号ＦＩＬ００〜ＦＩＬ０３（信号ｓｉｇ００〜０３）には夫々、図９（ｃ）に示す行番号３の４個のフィルタ係数を右から読み出した値（０,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５８０が出力される。
フィルタ係数信号ＦＩＬ１０〜ＦＩＬ１３（信号ｓｉｇ１０〜１３）には夫々、図９（ｃ）に示す行番号２の４個のフィルタ係数を右から読み出した値（０,０,Ｆ＿Ｂ１２,０）が出力される。図１５に示す例では、フィルタ係数１５８１が出力される。

フィルタ係数信号ＦＩＬ２０〜ＦＩＬ２３（信号ｓｉｇ２０〜２３）には夫々、図９（ｃ）に示す行番号１の４個のフィルタ係数を右から読み出した値（Ｆ＿Ｂ１１,０,０,０）が出力される。図１５に示す例では、フィルタ係数１５８２が出力される。
フィルタ係数信号ＦＩＬ３０〜ＦＩＬ３３（信号ｓｉｇ３０〜３３）には夫々、図９（ｃ）に示す行番号０の４個のフィルタ係数を右から読み出した値（０,０,Ｆ＿Ｂ１０,０）が出力される。図１５に示す例では、フィルタ係数１５８３が出力される。

画素値加算回路７０６は、各フィルタ係数と各画素値との積算の結果を加算し、図８に示す画素ブロック８０９の縮小処理後のＢ色の画素値Ｂ８０９として画像データ出力信号ＤＡＴＡ＿ＯＵＴ（信号ｓｉｇ３００）に出力する。画素値Ｂ８０９は、メモリＩ／Ｆ部１０５により、１／４に縮小処理されたＢ色の画像データとしてメモリ１０６に書き込まれる。
以上で、フィルタ演算回路７０４による、図８に示すＲＡＷ画像データの縮小処理が完了する。ここでは、図８に示す画素ブロック８０１〜８０９の処理について説明したが、同様のカラーフィルタ配列を持つ他の画素ブロックにも前記の縮小処理が施される。

以上のように本実施形態では、固体撮像素子１０２から出力された画像信号を画素ブロックの単位で縮小処理するために、カラーフィルタ配列の有する周期性（規則性）の基準になる画素ブロックに対する２次元フィルタのフィルタ係数を記憶する。その他の画素ブロックの縮小処理を行う際には、前記周期性（基準になる画素ブロックとその他の画素ブロックにおける色の配置の関係）に合わせて、２次元フィルタのフィルタ係数を回転させる。そして、当該画素ブロックの画素と、回転後の位置のフィルタ係数とにより、縮小処理のための演算処理を行う。このように、１つのフィルタ係数を複数の画素ブロックに適応させることで、回路内で保持する縮小処理用のフィルタ係数を少なくし、回路規模を抑制した画像処理装置を提供することが可能となる。

（変形例）
本実施形態では縮小処理の際に、図３〜図５に示すフィルタ係数を使用する場合を例に挙げた。しかしながら、使用可能なフィルタ係数はこれらの値に限定されるものではない。
また、本実施形態に係る画像処理装置の信号線及びレジスタ等の回路構成を拡張することで、前記１／８の縮小処理も含め、１／４以外の縮小倍率の縮小処理が実現可能である。前記１／８の縮小処理では、図６に示される８×８画素単位の画素ブロックで各種フィルタ演算を実施する。

また、本実施形態では、縮小処理の際に、図１６に示す６×６画素単位のカラーフィルタ配列の持つ前記回転規則性を利用するため、フィルタ係数を回転させて読み出すようにした。しかしながら、同等の機能を次のような手段で実現しても構わない。すなわち、フィルタ係数を回転して読み出さずに、入力される画素値を画素ブロック単位で回転させる。

具体的には、フィルタ係数読出し回路７０３は、フィルタ係数を回転して読み出さず、フィルタ係数レジスタ回路７０２のフィルタ係数を行番号０から順番に読み出す。尚、同一の行番号におけるフィルタ係数は左から順に読み出される。そして、補正処理部７０９の最終段の処理で、前記回転規則性に合うように画素ブロック単位で画素値を回転させ、回転後の画素ブロックをフィルタ演算回路７０４へ出力する。
その結果、画素値加算回路７０６の縮小処理後の出力値は、本実施形態に係る画像処理装置１００と同じ出力値になる。

以下、図８に示すＲＡＷ画像データを用いて、フィルタ係数を回転して読み出さずに、入力される画素値を画素ブロック単位で回転させることにより、縮小処理を行う方法の一例を説明する。
画素ブロック８０１の画素値は、補正処理部１０９からそのまま出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図９（ａ）〜図９（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。

画素ブロック８０２の画素値は、補正処理部１０９からそのまま出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図１０（ａ）〜図１０（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。

画素ブロック８０３を左方向に９０°回転させた位置の画素値が、画素ブロック８０３の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図９（ａ）〜図９（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。
画素ブロック８０４を右方向に９０°回転させた位置の画素値が、画素ブロック８０４の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図１０（ａ）〜図１０（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。

画素ブロック８０５の画素値は、補正処理部１０９からそのまま出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図１０（ａ）〜図１０（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。
画素ブロック８０６を左方向に９０°回転させた位置の画素値が、画素ブロック８０６の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図１０（ａ）〜図１０（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。

画素ブロック８０７を右方向に９０°回転させた位置の画素値が、画素ブロック８０７の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図９（ａ）〜図９（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。
画素ブロック８０８を１８０°回転させた位置の画素値が、画素ブロック８０８の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図１０（ａ）〜図１０（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。

画素ブロック８０９を１８０°回転させた位置の画素値が、画素ブロック８０９の画素値として補正処理部１０９から出力される。フィルタ係数読出し回路７０３は、フィルタ係数レジスタ回路７０２から図９（ａ）〜図９（ｃ）に示す各色のフィルタ係数を読み出す。フィルタ演算回路７０４は、各画素値とフィルタ係数とを前述した計算式に従って乗算し、乗算した値を加算することを色毎に行う。
また、例えば、基準となる画素ブロックを１８０°回転させることにより、カラーフィルタの並びが一致する画素ブロックに対するフィルタ係数を得る場合には、フィルタ係数の回転と、当該画素ブロックの回転とを夫々９０°ずつ行ってもよい。

尚、前述した実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

（その他の実施例）
本発明は、前述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００：画像処理装置、１０４：画像処理部、１０９：補正処理部

Claims (5)

1. カラーフィルタを有する固体撮像素子で撮像された画像信号の縮小処理を、複数の画素ブロックごとに行う画像処理装置であって、
   前記複数の画素ブロックのうち、基準となる画素ブロックに対するフィルタ係数を記憶する記憶手段と、
   前記画素ブロックにおける各画素の画素値と、前記記憶手段により記憶された前記フィルタ係数とに基づく演算処理を行って、前記画素ブロックに対する縮小処理を行う縮小処理手段と、を有し、
   前記複数の画素ブロックのうち、前記基準となる画素ブロックと異なる他の画素ブロックに対するカラーフィルタにおける色の配列は、当該基準となる画素ブロックに対するカラーフィルタにおける色の配列を回転させることにより得られ、
   前記縮小処理手段は、前記他の画素ブロックと、前記基準となる画素ブロックに対する前記フィルタ係数との少なくとも何れか一方を、当該他の画素ブロックに対するカラーフィルタおける色の配列と、当該基準となる画素ブロックに対するカラーフィルタにおける色の配列とが一致するように回転させた後に、当該他の画素ブロックにおける各画素の画素値と、当該基準となる画素ブロックに対する前記フィルタ係数とに基づく演算処理を行って、当該他の画素ブロックに対する縮小処理を行うことを特徴とする画像処理装置。
2. 前記縮小処理手段は、前記他の画素ブロックにおける色の配列と、前記基準となるの画素ブロックにおける色の配列との関係に応じて、当該基準となる画素ブロックに対する前記フィルタ係数の読み出す位置を指定することを特徴とする請求項１に記載の画像処理装置。
3. 前記カラーフィルタは、Ｎ×Ｎ画素（Ｎは正の整数）の画素ブロックであって、当該画素ブロックの中心に位置する画素に関して点対称となる色の配列を有するＮ×Ｎ画素の画素ブロックと、当該Ｎ×Ｎ画素の画素ブロックを９０°回転したＮ×Ｎの画素ブロックと、が縦方向と横方向のそれぞれにおいて交互に配置されることにより２Ｎ×２Ｎ画素単位の周期を有するカラーフィルタであり、
   前記縮小処理手段は、前記画像信号に対して、１／Ｍ（Ｍは１以外の正の整数であり、且つ、２Ｎの正の整数倍の約数）の縮小処理を行い、
   前記基準となる画素ブロックと前記他の画素ブロックの大きさは、Ｍ×Ｍ画素であることを特徴とする請求項１又は２に記載の画像処理装置。
4. 前記基準となる画素ブロックに対するフィルタ係数の値は、当該画素ブロックの中心に近い位置の方が、当該画素ブロックの中心から遠い位置よりも大きいことを特徴とする請求項１〜３の何れか１項に記載の画像処理装置。
5. カラーフィルタを有する固体撮像素子で撮像された画像信号の縮小処理を、複数の画素ブロックごとに行う画像処理方法であって、
   前記複数の画素ブロックのうち、基準となる画素ブロックに対するフィルタ係数を記憶する記憶工程と、
   前記画素ブロックにおける各画素の画素値と、前記記憶工程により記憶された前記フィルタ係数とに基づく演算処理を行って、前記画素ブロックに対する縮小処理を行う縮小処理工程と、を有し、
   前記複数の画素ブロックのうち、前記基準となる画素ブロックと異なる他の画素ブロックに対するカラーフィルタにおける色の配列は、当該基準となる画素ブロックに対するカラーフィルタにおける色の配列を回転させることにより得られ、
   前記縮小処理工程は、前記他の画素ブロックと、前記基準となる画素ブロックに対する前記フィルタ係数との少なくとも何れか一方を、当該他の画素ブロックに対するカラーフィルタおける色の配列と、当該基準となる画素ブロックに対するカラーフィルタおける色の配列とが一致するように回転させた後に、当該他の画素ブロックにおける各画素の画素値と、当該基準となる画素ブロックに対する前記フィルタ係数とに基づく演算処理を行って、当該他の画素ブロックに対する縮小処理を行うことを特徴とする画像処理方法。

Images