JP2015192138A - Light-emitting element, epitaxial substrate for light-emitting element, method of manufacturing epitaxial substrate for light-emitting element - Google Patents

Light-emitting element, epitaxial substrate for light-emitting element, method of manufacturing epitaxial substrate for light-emitting element Download PDF

Info

Publication number
JP2015192138A
JP2015192138A JP2014070915A JP2014070915A JP2015192138A JP 2015192138 A JP2015192138 A JP 2015192138A JP 2014070915 A JP2014070915 A JP 2014070915A JP 2014070915 A JP2014070915 A JP 2014070915A JP 2015192138 A JP2015192138 A JP 2015192138A
Authority
JP
Japan
Prior art keywords
layer
well layer
emitting element
light emitting
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014070915A
Other languages
Japanese (ja)
Other versions
JP6353255B2 (en
Inventor
倉岡 義孝
Yoshitaka Kuraoka
義孝 倉岡
幹也 市村
Mikiya Ichimura
幹也 市村
智彦 杉山
Tomohiko Sugiyama
智彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2014070915A priority Critical patent/JP6353255B2/en
Publication of JP2015192138A publication Critical patent/JP2015192138A/en
Application granted granted Critical
Publication of JP6353255B2 publication Critical patent/JP6353255B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting element in which sufficient luminous efficiency is ensured even during high drive current.SOLUTION: A light-emitting element includes an active layer having a multiquantum well structure formed by laminating a well layer 31 composed of InGaN(0<x≤1) and a barrier layer 32 composed of GaN repeatedly and alternately. A plurality of pits P are formed in the well layer while being dispersed to penetrate the well layer, and the barrier layer 32 has a portion to be buried in the pit P formed in the well layer 31 immediately below.

Description

本発明は、発光素子に関し、特に、多重量子井戸構造を有する発光素子に関する。   The present invention relates to a light emitting device, and more particularly to a light emitting device having a multiple quantum well structure.

13族窒化物(III族窒化物)からなる発光層を有する発光ダイオード(LED)は、長寿命・高効率の白色光源として利用可能であり、近年、従来の各種光源からLED光源への置き換えも進んでいる。バックライトや電球などの低輝度LED光源はすでに十分に普及段階にあり、さらにプロジェクターや自動車用ヘッドライトなどの高輝度用途へと展開されつつある。   A light-emitting diode (LED) having a light-emitting layer made of a group 13 nitride (group III nitride) can be used as a long-life, high-efficiency white light source, and in recent years, various conventional light sources have been replaced with LED light sources. Progressing. Low-brightness LED light sources such as backlights and light bulbs are already in widespread use, and are being developed for high-brightness applications such as projectors and automobile headlights.

LEDの発光領域である再結合層にInGaN層が含まれるようにする場合、InGaN層におけるIn組成を高めるには、成長温度を下げるのが一般的である。これは、In組成が高いと高温還元雰囲気下で分解されやすいためである。また、成膜時にインジウム(In)が凝集する現象により、InGaN層にはIn組成が局所的に高い領域が存在することも既に公知である(例えば、特許文献1参照)。   When the InGaN layer is included in the recombination layer that is the light emitting region of the LED, the growth temperature is generally lowered to increase the In composition in the InGaN layer. This is because when the In composition is high, it is easily decomposed in a high-temperature reducing atmosphere. In addition, it is already known that a region where the In composition is locally high exists in the InGaN layer due to a phenomenon in which indium (In) aggregates during film formation (see, for example, Patent Document 1).

13族窒化物を用いてLEDを作製するにあたっては、n型領域から注入された電子が活性層を超えてp型領域へリークすると発光効率が低下するため、LED積層構造内に種々の工夫がなされている。例えば、p−GaN層と活性層の間にバンドギャップエネルギーがGaNよりも大きいAlGaNなどを用いた電子ブロッキング層を配置し、電子のp型領域へのリークを抑制する構造などが既に公知である(例えば、特許文献2参照)。   In manufacturing an LED using a group 13 nitride, if electrons injected from the n-type region leak into the p-type region beyond the active layer, the luminous efficiency is lowered. Has been made. For example, a structure in which an electron blocking layer using AlGaN or the like having a larger band gap energy than GaN is disposed between the p-GaN layer and the active layer to suppress leakage of electrons to the p-type region is already known. (For example, refer to Patent Document 2).

また、インジウムを含む窒化物半導体層をHガスにてエッチングし、量子箱を形成する方法も既に公知である(例えば、特許文献3参照)。 In addition, a method of forming a quantum box by etching a nitride semiconductor layer containing indium with H 2 gas is already known (for example, see Patent Document 3).

一方で、LEDにおいては、高駆動電流(例えば電流密度200A/cm以上)で駆動させたときに発光効率が低下する「効率ドループ」という現象が発生することも既に公知である(例えば、非特許文献1参照)。 On the other hand, in LEDs, it is already known that a phenomenon called “efficiency droop” occurs in which the light emission efficiency decreases when driven at a high driving current (for example, a current density of 200 A / cm 2 or more) (for example, non Patent Document 1).

特開2001−196632号公報JP 2001-196632 A 特開2009−218235号公報JP 2009-218235 A 特許第3773713号公報Japanese Patent No. 3773713

”Efficiency droop in nitride-based light-emitting diodes” Joachim Piprek, physica status solidi (a)., Volume 207, Issue 10, pages 2217-2225, October 2010.“Efficiency droop in nitride-based light-emitting diodes” Joachim Piprek, physica status solidi (a)., Volume 207, Issue 10, pages 2217-2225, October 2010.

高駆動電流時においても十分な発光効率が確保されたLEDを実現するには、効率ドループの発生を抑制する必要がある。効率ドループは、駆動電流の電流密度を増加させるにつれて、n型領域からp型領域への活性層を超えた電子のリークがより顕著に発生することが、原因の1つであると考えられている。これは、特許文献3に開示されているような電子ブロッキング層を設けただけでは、効率ドループへの対応としては十分ではないことを意味している。   In order to realize an LED with sufficient luminous efficiency even at a high driving current, it is necessary to suppress the occurrence of efficiency droop. The efficiency droop is considered to be one of the causes that the leakage of electrons beyond the active layer from the n-type region to the p-type region more significantly occurs as the current density of the driving current is increased. Yes. This means that the provision of an electron blocking layer as disclosed in Patent Document 3 is not sufficient to cope with efficient droop.

高駆動電流時の発光効率低下を抑制するためには、高駆動電流時でも多重量子井戸層に正孔が注入される確率を増加させることが有効と考えられる。   In order to suppress a decrease in light emission efficiency at a high driving current, it is considered effective to increase the probability that holes are injected into the multiple quantum well layer even at a high driving current.

本発明は上記課題に鑑みてなされたものであり、高駆動電流時においても十分な発光効率が確保された発光素子を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a light emitting element in which sufficient light emission efficiency is ensured even at a high driving current.

上記課題を解決するため、請求項1の発明は、発光素子であって、InGa1−xN(0<x≦1)からなる井戸層とGaNからなる障壁層とを繰り返し交互に積層してなることで多重量子井戸構造とされてなる活性層を備え、前記井戸層に複数のピットが前記井戸層を貫通する態様にて分散形成されてなり、前記障壁層は、直下の前記井戸層に形成された前記複数のピットに埋入する部分を有する、ことを特徴とする。 In order to solve the above-mentioned problem, the invention of claim 1 is a light emitting device, in which a well layer made of In x Ga 1-x N (0 <x ≦ 1) and a barrier layer made of GaN are alternately and alternately stacked. An active layer having a multiple quantum well structure, and a plurality of pits are dispersedly formed in the well layer so as to penetrate the well layer, and the barrier layer is formed immediately below the well. It has the part embedded in the said some pit formed in the layer, It is characterized by the above-mentioned.

請求項2の発明は、請求項1に記載の発光素子であって、前記井戸層における前記複数のピットの存在割合が2%以上25%以下である、ことを特徴とする。   A second aspect of the present invention is the light emitting device according to the first aspect, wherein the existence ratio of the plurality of pits in the well layer is 2% or more and 25% or less.

請求項3の発明は、請求項2に記載の発光素子であって、前記井戸層における前記複数のピットの存在割合が8%以上25%以下である、ことを特徴とする。   A third aspect of the present invention is the light emitting device according to the second aspect, wherein the existence ratio of the plurality of pits in the well layer is 8% or more and 25% or less.

請求項4の発明は、発光素子用のエピタキシャル基板であって、GaNからなる下地基板と、前記下地基板の上にエピタキシャル形成された、InGa1−xN(0<x≦1)からなる井戸層とGaNからなる障壁層とを繰り返し交互に積層してなることで多重量子井戸構造とされてなる活性層と、を備え、前記井戸層に複数のピットが前記井戸層を貫通する態様にて分散形成されてなり、前記障壁層は、直下の前記井戸層に形成された前記複数のピットに埋入する部分を有する、ことを特徴とする。 According to a fourth aspect of the present invention, there is provided an epitaxial substrate for a light emitting device, comprising: a base substrate made of GaN; and In x Ga 1-x N (0 <x ≦ 1) epitaxially formed on the base substrate. An active layer having a multi-quantum well structure formed by alternately and alternately stacking well layers and barrier layers made of GaN, wherein the well layer has a plurality of pits penetrating the well layer The barrier layer has a portion embedded in the plurality of pits formed in the well layer immediately below.

請求項5の発明は、発光素子用のエピタキシャル基板の製造方法であって、GaNからなる下地基板の上に活性層を形成する活性層形成工程、を備え、前記活性層形成工程においては、InGa1−xN(0<x≦1)からなる井戸層をエピタキシャル形成する井戸層形成工程と、前記井戸層の表面を窒素ガスおよび水素ガスを含む雰囲気ガスにてアニールするアニール処理を行うことによって前記井戸層の表面に複数のピットを分散形成させるアニール処理工程と、前記アニール処理後の前記井戸層の上にGaNからなる障壁層をエピタキシャル形成する障壁層形成工程と、をこの順に繰り返すことにより、多重量子井戸構造を有する前記活性層を形成する、ことを特徴とする。 The invention according to claim 5 is a method of manufacturing an epitaxial substrate for a light emitting device, comprising an active layer forming step of forming an active layer on a base substrate made of GaN, wherein in the active layer forming step, In A well layer forming step for epitaxially forming a well layer made of x Ga 1-x N (0 <x ≦ 1) and an annealing process for annealing the surface of the well layer with an atmosphere gas containing nitrogen gas and hydrogen gas are performed. Thus, an annealing treatment step for dispersing and forming a plurality of pits on the surface of the well layer and a barrier layer formation step for epitaxially forming a barrier layer made of GaN on the well layer after the annealing treatment are repeated in this order. Thus, the active layer having a multiple quantum well structure is formed.

請求項6の発明は、請求項5に記載の発光素子用エピタキシャル基板の製造方法であって、前記アニール処理工程においては、前記井戸層における前記複数のピットの存在割合が2%以上25%以下となるように前記アニール処理を行う、ことを特徴とする。   The invention of claim 6 is the method for manufacturing an epitaxial substrate for a light emitting device according to claim 5, wherein, in the annealing treatment step, the existence ratio of the plurality of pits in the well layer is 2% or more and 25% or less. The annealing treatment is performed so that

請求項7の発明は、請求項6に記載の発光素子用エピタキシャル基板の製造方法であって、前記アニール処理工程においては、前記井戸層における前記複数のピットの存在割合が8%以上25%以下となるように前記アニール処理を行う、ことを特徴とする。   The invention according to claim 7 is the method for manufacturing an epitaxial substrate for a light-emitting element according to claim 6, wherein, in the annealing treatment step, the existence ratio of the plurality of pits in the well layer is 8% or more and 25% or less. The annealing treatment is performed so that

請求項1ないし請求項7の発明によれば、活性層が多重量子井戸構造を有する発光素子において、井戸層に複数のピットを分散形成させることで、正孔と電子の再結合領域を活性層全体に分散させることができる。これにより、発光強度を確保しつつ、効率ドループを抑制することができるので、高駆動電流時においても十分な発光効率が確保された発光素子を得ることが出来る。   According to the first to seventh aspects of the present invention, in the light emitting device in which the active layer has a multiple quantum well structure, a plurality of pits are dispersedly formed in the well layer so that the hole-electron recombination region is formed in the active layer. Can be dispersed throughout. As a result, the efficiency droop can be suppressed while ensuring the light emission intensity, so that a light emitting element having sufficient light emission efficiency even at a high driving current can be obtained.

エピタキシャル基板10の構成を概略的に示す図である。1 is a diagram schematically showing a configuration of an epitaxial substrate 10. FIG. エピタキシャル基板10を用いて作製した発光素子20の構成を概略的に示す図である。1 is a diagram schematically showing a configuration of a light-emitting element 20 manufactured using an epitaxial substrate 10. FIG. エピタキシャル基板10の一例についての断面TEM(透過電子顕微鏡)像である。1 is a cross-sectional TEM (transmission electron microscope) image of an example of an epitaxial substrate 10. AFM測定により得られたピット評価用基板の断面プロファイルを例示する図である。It is a figure which illustrates the cross-sectional profile of the board | substrate for pit evaluation obtained by AFM measurement.

本明細書中に示す周期表の族番号は、1989年国際純正応用化学連合会(International Union of Pure Applied Chemistry:IUPAC)による無機化学命名法改訂版による1〜18の族番号表示によるものであり、13族とはアルミニウム(Al)・ガリウム(Ga)・インジウム(In)等を指し、15族とは窒素(N)・リン(P)・ヒ素(As)・アンチモン(Sb)等を指す。   The group numbers in the periodic table shown in this specification are based on the 1 to 18 group number designations according to the 1989 International Union of Pure Applied Chemistry (IUPAC) revised inorganic chemical nomenclature. , Group 13 refers to aluminum (Al), gallium (Ga), indium (In), and the like, and Group 15 refers to nitrogen (N), phosphorus (P), arsenic (As), antimony (Sb), and the like.

<発光素子の概要>
図1は、本実施の形態に係る発光素子の作製に用いるエピタキシャル基板10の構成を概略的に示す図である。また、図2は、エピタキシャル基板10を用いて作製した発光素子20の構成を概略的に示す図である。
<Outline of light emitting element>
FIG. 1 is a diagram schematically showing a configuration of an epitaxial substrate 10 used for manufacturing a light emitting device according to the present embodiment. FIG. 2 is a diagram schematically showing the configuration of the light emitting element 20 manufactured using the epitaxial substrate 10.

エピタキシャル基板10は、概略、MOCVD法などの公知のエピタキシャル成長手法によって、GaN下地基板1の上に、n型GaN層2と、多重量子井戸構造(MQW構造)を有する活性層(発光層)3と、p型クラッド層4と、p型GaN層5とを、この順に積層形成された(エピタキシャル形成された)ものである。なお、以降の説明においては、各層の形成をMOCVD法を用いて行う場合について説明する。   The epitaxial substrate 10 is roughly formed of an n-type GaN layer 2 and an active layer (light emitting layer) 3 having a multiple quantum well structure (MQW structure) on a GaN base substrate 1 by a known epitaxial growth method such as MOCVD. The p-type cladding layer 4 and the p-type GaN layer 5 are stacked in this order (epitaxially formed). In the following description, the case where each layer is formed using the MOCVD method will be described.

また、発光素子20は、いわゆる母基板の状態にあるエピタキシャル基板10に、公知のフォトリソグラフィー技術、エッチング技術、および、成膜技術を用いて、個々の発光素子20においてアノード電極部6およびカソード電極部7となる電極パターンを形成後、ダイサーなどによって所定の素子サイズに個片化したものである。   In addition, the light emitting element 20 is formed on the epitaxial substrate 10 in a so-called mother substrate state by using a known photolithography technique, etching technique, and film forming technique, and the anode electrode portion 6 and the cathode electrode in each light emitting element 20. After the electrode pattern to be the part 7 is formed, it is separated into a predetermined element size by a dicer or the like.

GaN下地基板1としては、c面つまりは(0001)面を主面とする、表面が原子レベルで平坦なものを用いる。GaN下地基板1のサイズに特段の制限はないが、取り扱いの容易さという点からは、直径が数インチ程度で、厚みが数百μm〜数mm程度のものが好適である。   As the GaN base substrate 1, a substrate having a c-plane, that is, a (0001) plane as a main surface and a flat surface at the atomic level is used. There is no particular limitation on the size of the GaN base substrate 1, but from the viewpoint of easy handling, a substrate having a diameter of about several inches and a thickness of about several hundred μm to several mm is preferable.

n型GaN層2は、例えばSiなどのn型のドーパントがドープされてなるGaNからなる層である。n型GaN層2は例えば、TMG(トリメチルガリウム)ガスをGa原料ガスとし、シランガスをSiドーパント原料ガスとし、アンモニアガスをN原料ガスとし、窒素ガスと水素ガスとをキャリアガスとして、1050℃〜1150℃の形成温度にて1μm〜10μm程度の厚みに形成されてなるのが好適である。また、Siのドープ濃度は、2×1018/cm〜2×1019/cm程度であるのが好適である。なお、以降も含め、本明細書において、形成温度とは、対象となる層を形成する際のGaN下地基板1に対する加熱温度を意味している。 The n-type GaN layer 2 is a layer made of GaN doped with, for example, an n-type dopant such as Si. For example, the n-type GaN layer 2 may be formed from 1050 ° C. to TMG (trimethylgallium) gas as Ga source gas, silane gas as Si dopant source gas, ammonia gas as N source gas, nitrogen gas and hydrogen gas as carrier gases. It is preferable to be formed to a thickness of about 1 μm to 10 μm at a forming temperature of 1150 ° C. Moreover, it is preferable that the doping concentration of Si is about 2 × 10 18 / cm 3 to 2 × 10 19 / cm 3 . In the present specification, including the following, the formation temperature means the heating temperature for the GaN base substrate 1 when the target layer is formed.

活性層3は、発光素子20において発光を担う層であり、InGa1−xN(0<x≦1)からなる井戸層(第1単位層)31とGaNからなる障壁層(第2単位層)32とを繰り返し交互に積層してなる多重量子井戸構造(MQW構造)を有する層である。 The active layer 3 is a layer responsible for light emission in the light emitting element 20, and includes a well layer (first unit layer) 31 made of In x Ga 1-x N (0 <x ≦ 1) and a barrier layer made of GaN (second layer). (Unit layer) 32 is a layer having a multiple quantum well structure (MQW structure) formed by alternately and repeatedly layering.

活性層3は、700℃〜850℃の形成温度にて形成するのが好適である。具体的には、井戸層31は、TMGガスをGa原料ガスとし、TMI(トリメチルインジウム)ガスをIn原料ガスとし、アンモニアガスをN原料ガスとし、窒素ガスをキャリアガスとして、2nm〜10nm程度の厚みに形成されるのが好適であり、障壁層32は、TMGガスをGa原料ガスとし、アンモニアガスをN原料ガスとし、窒素ガスをキャリアガスとして、5nm〜15nm程度の厚みに形成されるのが好適である。また、井戸層31と障壁層32の積層の繰り返し数Nは、3〜10であるのが好適である。   The active layer 3 is preferably formed at a forming temperature of 700 ° C. to 850 ° C. Specifically, the well layer 31 is made of TMG gas as Ga source gas, TMI (trimethylindium) gas as In source gas, ammonia gas as N source gas, and nitrogen gas as carrier gas, about 2 nm to 10 nm. The barrier layer 32 is preferably formed to a thickness of about 5 nm to 15 nm using TMG gas as Ga source gas, ammonia gas as N source gas, and nitrogen gas as carrier gas. Is preferred. Further, the number of repetitions N of the well layer 31 and the barrier layer 32 is preferably 3 to 10.

より詳細にいえば、図1および図2においては図示を省略しているものの、本実施の形態に係るエピタキシャル基板10(および発光素子20)においては、それぞれの井戸層31が、その上面(積層方向上方における隣接層との界面)側に開口する複数のピット(窪み)P(図3参照)が分散させて設けられてなる。ピットPは、井戸層31の形成後、障壁層32の形成前に、アニール処理を行うことによって形成されたものである。ピットPおよび活性層3にピットPが備わることの詳細については後述する。   More specifically, although not shown in FIGS. 1 and 2, in the epitaxial substrate 10 (and the light emitting element 20) according to the present embodiment, each well layer 31 has an upper surface (laminated layer). A plurality of pits (indentations) P (see FIG. 3) opened to the side in the upper direction are provided in a dispersed manner. The pits P are formed by performing an annealing process after the well layer 31 is formed and before the barrier layer 32 is formed. Details of the pits P and the pits P provided in the active layer 3 will be described later.

p型クラッド層4は、例えばMgなどのp型のドーパントがドープされてなるAlGa1−yN(0<y≦1)からなる層である。p型クラッド層4は、TMGガスをGa原料ガスとし、TMA(トリメチルアルミニウム)ガスをAl原料ガスとし、CpMg(ビズ(シクロペンタジエニル)マグネシウム)ガスをMgドーパント原料ガスとし、アンモニアガスをN原料ガスとし、窒素ガスと水素ガスとをキャリアガスとして、950℃〜1050℃の形成温度にて5nm〜60nm程度の厚みに形成されてなるのが好適である。また、Mgのドープ濃度は、1×1018/cm〜1×1020/cm程度であるのが好適である。なお、p型クラッド層4を設けることは必須の態様ではなく、活性層3に隣接してp型GaN層5が設けられる態様であってもよい。 The p-type cladding layer 4 is a layer made of Al y Ga 1-y N (0 <y ≦ 1) doped with a p-type dopant such as Mg. The p-type cladding layer 4 uses TMG gas as Ga source gas, TMA (trimethylaluminum) gas as Al source gas, Cp 2 Mg (Biz (cyclopentadienyl) magnesium) gas as Mg dopant source gas, ammonia gas It is preferable that the film is formed to a thickness of about 5 nm to 60 nm at a forming temperature of 950 ° C. to 1050 ° C. using N source gas and nitrogen gas and hydrogen gas as carrier gases. The Mg doping concentration is preferably about 1 × 10 18 / cm 3 to 1 × 10 20 / cm 3 . Note that providing the p-type cladding layer 4 is not an essential aspect, and an aspect in which the p-type GaN layer 5 is provided adjacent to the active layer 3 may be employed.

p型GaN5層は、例えばMgなどのp型のドーパントがドープされてなるGaNからなる層である。p型GaN5層は、TMGガスをGa原料ガスとし、CpMgガスをMgドーパント原料ガスとし、アンモニアガスをN原料ガスとし、窒素ガスと水素ガスとをキャリアガスとして、900℃〜1050℃の形成温度にて50nm〜300nm程度の厚みに形成されてなるのが好適である。また、Mgのドープ濃度は、1×1019/cm〜1×1020/cm程度であるのが好適である。 The p-type GaN 5 layer is a layer made of GaN doped with a p-type dopant such as Mg. The p-type GaN 5 layer is 900 ° C. to 1050 ° C. using TMG gas as Ga source gas, Cp 2 Mg gas as Mg dopant source gas, ammonia gas as N source gas, nitrogen gas and hydrogen gas as carrier gases. The film is preferably formed to a thickness of about 50 nm to 300 nm at the forming temperature. The Mg doping concentration is preferably about 1 × 10 19 / cm 3 to 1 × 10 20 / cm 3 .

なお、p型クラッド層4およびp型GaN層5にMgドープを行った場合は、両層が形成された後のエピタキシャル基板10を、窒素雰囲気中で750℃〜950℃の温度で5分〜30分加熱する活性化処理を行うようにする。   When the p-type cladding layer 4 and the p-type GaN layer 5 are doped with Mg, the epitaxial substrate 10 after both layers are formed is placed in a nitrogen atmosphere at a temperature of 750 ° C. to 950 ° C. for 5 minutes to An activation treatment is performed by heating for 30 minutes.

発光素子20に備わるアノード電極部6は、p型GaN層5の上面にNi/Au積層膜として形成されてなるのが好適な一例である。アノード電極層6は、フォトリソグラフィープロセスと真空蒸着法とによって、個片化前のエピタキシャル基板10の所定位置にパターニングすることで、形成可能である。   The anode electrode portion 6 provided in the light emitting element 20 is preferably formed as an Ni / Au laminated film on the upper surface of the p-type GaN layer 5. The anode electrode layer 6 can be formed by patterning at a predetermined position of the epitaxial substrate 10 before singulation by a photolithography process and a vacuum deposition method.

アノード電極層6となるNi/Au積層膜を構成するNi膜、Au膜の厚みはそれぞれ、0.01μm〜0.05μm、0.05μm〜0.5μm程度であるのが好ましい。   The thicknesses of the Ni film and the Au film constituting the Ni / Au laminated film serving as the anode electrode layer 6 are preferably about 0.01 μm to 0.05 μm and 0.05 μm to 0.5 μm, respectively.

なお、アノード電極部6となるNi/Au多層膜の形成後には、オーム性接触特性を良好なものとするために、窒素雰囲気中での500℃以上の温度での熱処理を数分間施すのが好ましい。   In addition, after forming the Ni / Au multilayer film to be the anode electrode portion 6, in order to improve the ohmic contact characteristics, heat treatment at a temperature of 500 ° C. or higher in a nitrogen atmosphere is performed for several minutes. preferable.

発光素子20に備わるカソード電極部7は、Ti/Al/Ni/Au多層膜として形成するのが好適である。カソード電極部7は、フォトリソグラフィープロセスとRIE(反応性イオンエッチング)とによって、個片化前のエピタキシャル基板10の所定位置においてn型GaN層2の一部を露出させたうえで、当該露出部分にフォトリソグラフィープロセスと真空蒸着法とによってパターニングすることで、形成可能である。なお、カソード電極部7のことをカソード電極パッド7と称することがある。   The cathode electrode portion 7 provided in the light emitting element 20 is preferably formed as a Ti / Al / Ni / Au multilayer film. The cathode electrode portion 7 exposes a part of the n-type GaN layer 2 at a predetermined position of the epitaxial substrate 10 before singulation by a photolithography process and RIE (reactive ion etching), and then exposes the exposed portion. Further, it can be formed by patterning by a photolithography process and a vacuum deposition method. The cathode electrode portion 7 may be referred to as a cathode electrode pad 7.

カソード電極部7となるTi/Al/Ni/Au多層膜を構成するTi膜、Al膜、Ni膜、Au膜の厚みは、それぞれ、0.01μm〜0.05μm、0.1μm〜1μm、0.02μm〜0.1μm、0.05μm〜0.3μm程度であるのが好ましい。   The thicknesses of the Ti film, Al film, Ni film, and Au film constituting the Ti / Al / Ni / Au multilayer film that becomes the cathode electrode portion 7 are 0.01 μm to 0.05 μm, 0.1 μm to 1 μm, and 0, respectively. It is preferably about 0.02 μm to 0.1 μm, 0.05 μm to 0.3 μm.

なお、カソード電極部7となるTi/Al/Ni/Au多層膜の形成後には、オーム性接触特性を良好なものとするために、窒素雰囲気中での900℃以上の温度での熱処理を、好ましくは1000℃での熱処理を数十秒間から数分間施すのが好ましい。   In addition, after the formation of the Ti / Al / Ni / Au multilayer film serving as the cathode electrode portion 7, in order to improve the ohmic contact characteristics, heat treatment at a temperature of 900 ° C. or higher in a nitrogen atmosphere is performed. The heat treatment at 1000 ° C. is preferably performed for several tens of seconds to several minutes.

以上のような構成を有する発光素子20においては、アノード電極部6とカソード電極部7の間に電流を流すことで、発光波長が450nm以上460nm以下の範囲にある発光が得られる。具体的な発光波長は、井戸層31の組成に応じて定まる。   In the light emitting element 20 having the above-described configuration, emission of light having an emission wavelength in the range of 450 nm to 460 nm can be obtained by passing a current between the anode electrode portion 6 and the cathode electrode portion 7. A specific emission wavelength is determined according to the composition of the well layer 31.

なお、発光素子20においては、p型クラッド層4を構成するAlGa1−yNのバンドギャップエネルギーの方が、p型GaN層5を構成するGaNのバンドギャップエネルギーが大きいことから、p型クラッド層4は電子ブロッキング層として機能するものとなっている。 In the light emitting element 20, the band gap energy of Al y Ga 1-y N constituting the p-type cladding layer 4 is larger than the band gap energy of GaN constituting the p-type GaN layer 5. The mold cladding layer 4 functions as an electron blocking layer.

<ピットの形成とその作用効果>
次に、活性層3の井戸層31に設けられるピットPについて、その形成態様および作用効果を説明する。
<Pit formation and its effects>
Next, with regard to the pits P provided in the well layer 31 of the active layer 3, the formation mode and operational effects will be described.

図3は、本実施の形態に係るエピタキシャル基板10の一例についての断面TEM(透過電子顕微鏡)像である。図3に例示したエピタキシャル基板10は、井戸層31をIn0.1Ga0.9Nにて形成し、障壁層32をGaNにて形成し、繰り返し数Nを5としたものである。図3のTEM像において、図面視左右方向に延在してなる、その上下の部分に比してより黒く見える線状の領域が、井戸層31である。そして、図3において係る井戸層31の途中に存在する、当該線状領域の不連続な部分や幅狭の部分が、ピットPの形成箇所である。ピットPは、通常、井戸層31を貫通する態様にて存在する。ピットPの内側の領域のコントラストが薄いのは、直上に形成されてなる障壁層32をなすGaNがピットP内にまで埋入しているからである。すなわち、ピットPの形成箇所においては、上下の障壁層32が接触した状態となっている。なお、障壁層32の上面(積層方向上方における隣接層との界面)側は平坦になっている。また、上述した障壁層32の厚みには、ピットPに埋入してなる部分を含まないものとする。ピットPは、概ね数十nm程度の平面サイズを有しており、各井戸層31において均一に分散して存在する。 FIG. 3 is a cross-sectional TEM (transmission electron microscope) image of an example of the epitaxial substrate 10 according to the present embodiment. In the epitaxial substrate 10 illustrated in FIG. 3, the well layer 31 is formed of In 0.1 Ga 0.9 N, the barrier layer 32 is formed of GaN, and the repetition number N is 5. In the TEM image of FIG. 3, a linear region that extends in the left-right direction as viewed in the drawing and looks blacker than its upper and lower portions is the well layer 31. And the discontinuous part and narrow part of the said linear area | region which exist in the middle of the well layer 31 which concerns in FIG. The pits P usually exist in a form that penetrates the well layer 31. The reason why the contrast in the region inside the pit P is thin is that the GaN forming the barrier layer 32 formed immediately above is buried in the pit P. In other words, the upper and lower barrier layers 32 are in contact with each other at the location where the pits P are formed. The upper surface of the barrier layer 32 (interface with the adjacent layer in the upper direction in the stacking direction) is flat. Further, the thickness of the barrier layer 32 described above does not include a portion embedded in the pit P. The pits P have a planar size of about several tens of nanometers and are uniformly distributed in each well layer 31.

このようなピットPは、上述のように、井戸層31を形成した後、これに続く障壁層32の形成の前に、アニール処理を行うことによって形成される。具体的には、係るアニール処理は、所定のMOCVD装置を用いたエピタキシャル基板10の形成過程において、所定厚みの井戸層31の形成を終了(TMGおよびTMIガスの供給を停止)した後、GaN下地基板1に対する加熱状態は井戸層31形成時と同じに維持しつつ、少なくとも窒素ガスと水素ガスとをアニール雰囲気ガスとしてMOCVD装置内に流すことによって実現される。なお、アニール雰囲気ガスはさらにアンモニアガスを含んでいてもよい。アニール処理終了後は、直ちに、雰囲気ガスを障壁層32の形成に適したガス種および流量に切り替えて、障壁層32を形成する。その際、GaN下地基板1に対する加熱状態は引き続き維持される。   Such pits P are formed by performing an annealing process after the well layer 31 is formed and before the barrier layer 32 is subsequently formed, as described above. Specifically, in the annealing process, the formation of the well layer 31 having a predetermined thickness is completed (the supply of TMG and TMI gas is stopped) in the process of forming the epitaxial substrate 10 using a predetermined MOCVD apparatus, and then the GaN underlayer is formed. The heating state for the substrate 1 is realized by flowing at least nitrogen gas and hydrogen gas into the MOCVD apparatus as annealing atmosphere gases while maintaining the same heating state as when the well layer 31 is formed. The annealing atmosphere gas may further contain ammonia gas. Immediately after the annealing treatment, the atmospheric gas is switched to a gas type and flow rate suitable for forming the barrier layer 32 to form the barrier layer 32. At that time, the heating state of the GaN base substrate 1 is continuously maintained.

係るアニール処理によるピットPの形成は、特許文献1に開示されているような、InGa1−xNからなる井戸層31においてIn組成が局所的に高い領域が散在して形成されるという性質、および、高In組成の領域ほど高温還元雰囲気下にてエッチングされやすいという性質を利用している。すなわち、井戸層31の形成に引き続いてアニール処理を行うことによるピットPの形成は、井戸層31のなかで、周囲に比してIn組成比が高い領域が優先的にエッチングされることによって実現されるものである。 The formation of the pits P by such annealing treatment is that the regions having a high In composition are scattered in the well layer 31 made of In x Ga 1-x N as disclosed in Patent Document 1. The property and the property that a region having a high In composition is more easily etched in a high-temperature reducing atmosphere. That is, the formation of the pits P by performing the annealing process subsequent to the formation of the well layer 31 is realized by preferentially etching a region of the well layer 31 having a higher In composition ratio than the surroundings. It is what is done.

通常は、アニール処理の時間を長くするほど、井戸層31におけるピットの存在割合(ピット割合)は大きくなる傾向がある。   Usually, the longer the annealing time, the larger the pit presence ratio (pit ratio) in the well layer 31 tends to be.

本実施の形態に係る発光素子20においては、このように井戸層31にピットPを設けたことで、高駆動電流時の効率ドループ(発光効率低下)の抑制が実現される。これは、一般に、発光素子20のようにn型層、多重量子井戸構造を有する活性層、p型層という順序で層が構成された発光素子においては、正孔の移動速度が遅いために、発光(正孔と電子の再結合)が活性層のうちp型層寄りの領域で生じやすい傾向があるところ、本実施の形態に係る発光素子20においては、井戸層31にピットPを分散させることによって、活性層3内において正孔が移動しやすい状態が実現され、これによって、正孔と電子の再結合領域が、MQW構造を有する活性層3の内部全体に分散することにより奏する効果である。例えば、好適な条件でピットPを設けた発光素子20においては、ピットPを設けていない他は構成が共通する発光素子に比して、発光強度を確保しつつ、発光効率の低下度合いがおおよそ1/2以下にまで低減される。すなわち、効率ドループの抑制が実現される。   In the light emitting element 20 according to the present embodiment, by providing the pits P in the well layer 31 as described above, it is possible to suppress the efficiency droop at the time of a high driving current (decrease in light emission efficiency). This is because, in general, in a light-emitting element in which layers are configured in the order of an n-type layer, an active layer having a multiple quantum well structure, and a p-type layer like the light-emitting element 20, the hole moving speed is low. Where light emission (recombination of holes and electrons) tends to occur in a region near the p-type layer in the active layer, the pits P are dispersed in the well layer 31 in the light-emitting element 20 according to the present embodiment. As a result, a state in which holes easily move in the active layer 3 is realized, and as a result, the recombination region of holes and electrons is dispersed throughout the active layer 3 having the MQW structure. is there. For example, in the light-emitting element 20 provided with the pits P under suitable conditions, the degree of decrease in the light emission efficiency is approximately assured while maintaining the light emission intensity as compared with the light-emitting elements having a common configuration except that the pits P are not provided. It is reduced to 1/2 or less. That is, suppression of efficiency droop is realized.

なお、ピットPの過剰形成は、正孔と電子の再結合を生じさせにくくし、発光強度自体を低下させることになるため、好ましくない。   The excessive formation of the pits P is not preferable because it makes it difficult for recombination of holes and electrons to occur and lowers the emission intensity itself.

以上、説明したように、本実施の形態によれば、活性層が多重量子井戸構造を有する発光素子において、井戸層に複数のピットを分散形成させることで、正孔と電子の再結合領域を活性層全体に分散させることができる。これにより、発光強度を確保しつつ、効率ドループを抑制することができるので、高駆動電流時においても十分な発光効率が確保された発光素子を得ることが出来る。   As described above, according to the present embodiment, in the light emitting device in which the active layer has a multiple quantum well structure, a plurality of pits are dispersedly formed in the well layer, so that the recombination region of holes and electrons is formed. It can be dispersed throughout the active layer. As a result, the efficiency droop can be suppressed while ensuring the light emission intensity, so that a light emitting element having sufficient light emission efficiency even at a high driving current can be obtained.

アニール処理の条件を違えた全22種類のエピタキシャル基板10を作製し、さらに、それぞれのエピタキシャル基板10を用いて発光素子20を作製した。得られた発光素子20について、発光強度を測定し、発光効率低下率を算出した。   Twenty-two types of epitaxial substrates 10 with different annealing conditions were produced, and light-emitting elements 20 were produced using the respective epitaxial substrates 10. For the obtained light-emitting element 20, the light emission intensity was measured, and the light emission efficiency reduction rate was calculated.

まず、エピタキシャル基板10の形成にあたっては、GaN下地基板1として、直径4インチで500μm厚のc面GaN基板を用意した。係るGaN下地基板1をMOCVD炉(有機金属気相成長炉)内に入れ、水素・窒素混合雰囲気中で1100℃まで加熱した後、窒素と水素をキャリアガスとして、TMGガス、アンモニアガス、シランガスを供給して、n型GaN層2を3μmの厚さに成長させた。   First, in forming the epitaxial substrate 10, a c-plane GaN substrate having a diameter of 4 inches and a thickness of 500 μm was prepared as the GaN base substrate 1. The GaN base substrate 1 is placed in a MOCVD furnace (organometallic vapor phase growth furnace) and heated to 1100 ° C. in a hydrogen / nitrogen mixed atmosphere, and then TMG gas, ammonia gas, and silane gas are used with nitrogen and hydrogen as carrier gases. The n-type GaN layer 2 was grown to a thickness of 3 μm.

次に、基板温度を750℃まで低下させた後、活性層3の形成を行った。その途中、井戸層31の形成後には、アニール処理を行った。活性層3としては、In0.10Ga0.90Nからなる厚さ2nmの井戸層31と、GaNからなる厚さ10nmの障壁層32とを5層ずつ交互に形成した。 Next, after the substrate temperature was lowered to 750 ° C., the active layer 3 was formed. In the middle of the process, after the formation of the well layer 31, an annealing process was performed. As the active layer 3, five well layers 31 of In 0.10 Ga 0.90 N and 2 nm thick well layers 31 and 10 nm thick barrier layers 32 were alternately formed.

井戸層31の形成は、流量が16slmの窒素ガスをキャリアガスとしてTMGガスとTMIガスとアンモニアガスとを流すことにより行った。なお、アンモニアガスの流量は6slmとした。水素ガスは用いなかった。一方、これに続くアニール処理については、アニール雰囲気ガスの成分および流量を以下の5水準に違えた。   The well layer 31 was formed by flowing TMG gas, TMI gas, and ammonia gas using nitrogen gas having a flow rate of 16 slm as a carrier gas. The flow rate of ammonia gas was 6 slm. Hydrogen gas was not used. On the other hand, in the subsequent annealing treatment, the components and flow rates of the annealing atmosphere gas were changed to the following five levels.

(条件1)窒素ガス16slm、水素ガス0slm、アンモニアガス6slm;
(条件2)窒素ガス16slm、水素ガス1slm、アンモニアガス5slm;
(条件3)窒素ガス16slm、水素ガス3slm、アンモニアガス3slm;
(条件4)窒素ガス16slm、水素ガス5slm、アンモニアガス1slm;
(条件5)窒素ガス16slm、水素ガス6slm、アンモニアガス0slm。
(Condition 1) Nitrogen gas 16 slm, hydrogen gas 0 slm, ammonia gas 6 slm;
(Condition 2) Nitrogen gas 16 slm, hydrogen gas 1 slm, ammonia gas 5 slm;
(Condition 3) Nitrogen gas 16 slm, hydrogen gas 3 slm, ammonia gas 3 slm;
(Condition 4) Nitrogen gas 16 slm, hydrogen gas 5 slm, ammonia gas 1 slm;
(Condition 5) Nitrogen gas 16 slm, hydrogen gas 6 slm, ammonia gas 0 slm.

さらに、条件1では、アニール処理時間を0秒(アニール処理なし)、600秒、1200秒、3600秒の4水準に違えた(試料1−1〜1−4)。条件2では、アニール処理時間を60秒、120秒、240秒、480秒の4水準に違えた(試料2−1〜2−4)。条件3では、アニール処理時間を15秒、30秒、60秒、150秒、180秒、210秒の6水準に違えた(試料3−1〜3−6)。条件4では、アニール処理時間を30秒、60秒、90秒、120秒、150秒の5水準に違えた(試料4−1〜4−5)。条件5では、アニール処理時間を5秒、10秒、15秒の3水準に違えた(試料5−1〜5−3)。   Furthermore, in condition 1, the annealing time was changed to four levels of 0 seconds (no annealing treatment), 600 seconds, 1200 seconds, and 3600 seconds (Samples 1-1 to 1-4). In condition 2, the annealing time was changed to four levels of 60 seconds, 120 seconds, 240 seconds, and 480 seconds (Samples 2-1 to 2-4). Under condition 3, the annealing time was changed to six levels of 15 seconds, 30 seconds, 60 seconds, 150 seconds, 180 seconds, and 210 seconds (Samples 3-1 to 3-6). In condition 4, the annealing time was changed to five levels of 30 seconds, 60 seconds, 90 seconds, 120 seconds, and 150 seconds (Samples 4-1 to 4-5). In condition 5, the annealing time was changed to three levels of 5 seconds, 10 seconds, and 15 seconds (Samples 5-1 to 5-3).

また、障壁層32の形成は、流量が16slmの窒素ガスをキャリアガスとしてTMGガスとアンモニアガスとを流すことにより行った。なお、アンモニアガスの流量は6slmとした。水素ガスは用いなかった。   The barrier layer 32 was formed by flowing TMG gas and ammonia gas using nitrogen gas with a flow rate of 16 slm as a carrier gas. The flow rate of ammonia gas was 6 slm. Hydrogen gas was not used.

さらに、活性層3の形成後、基板温度を再び1080℃まで上げた後、窒素と水素をキャリアガスとして、TMAガス、TMGガス、アンモニアガス、CpMgガスをMg濃度が5×1018/cmとなるように供給して、Al0.10Ga0.90Nからなるp型クラッド層4を20nmの厚さに形成し、続いて、窒素と水素をキャリアガスとして、TMGガス、アンモニアガス、CpMgガスをMg濃度が1×1019/cmとなるように供給して、p型GaN層5を80nmの厚さに形成した。p型GaN層5を形成後、窒素雰囲気にて温度を室温まで低下させ、エピタキシャル基板10をMOCVD炉から取り出した。続いて、得られたエピタキシャル基板10を高速アニール炉(RTA)を用いて窒素雰囲気中で800℃10分間加熱処理することで、Mgの活性化処理を行った。 Further, after the formation of the active layer 3, the substrate temperature is again raised to 1080 ° C., and nitrogen and hydrogen are used as carrier gases, and TMA gas, TMG gas, ammonia gas, and Cp 2 Mg gas are mixed at a Mg concentration of 5 × 10 18 / supplied so that the cm 3, Al 0.10 Ga 0.90 to form a p-type cladding layer 4 composed of N to a thickness of 20 nm, followed by nitrogen and hydrogen as the carrier gas, TMG gas, ammonia A gas, Cp 2 Mg gas, was supplied so that the Mg concentration was 1 × 10 19 / cm 3, and the p-type GaN layer 5 was formed to a thickness of 80 nm. After forming the p-type GaN layer 5, the temperature was lowered to room temperature in a nitrogen atmosphere, and the epitaxial substrate 10 was taken out of the MOCVD furnace. Subsequently, the obtained epitaxial substrate 10 was heat-treated at 800 ° C. for 10 minutes in a nitrogen atmosphere by using a rapid annealing furnace (RTA), thereby performing an activation treatment of Mg.

次に、得られたそれぞれのエピタキシャル基板10を用いて、発光素子20を作成した。   Next, the light emitting element 20 was created using each obtained epitaxial substrate 10.

まず、エピタキシャル基板10に対し、フォトリソグラフィープロセスとRIEとによって、n型GaN層2の一部を露出させた。なお、非エッチング領域の概略寸法は0.3mm×0.3mmとした。   First, a part of the n-type GaN layer 2 was exposed to the epitaxial substrate 10 by a photolithography process and RIE. The approximate dimensions of the non-etched area were set to 0.3 mm × 0.3 mm.

続いて、フォトリソグラフィープロセスと真空蒸着法とによって、n型GaN層2の露出部分に、カソード電極パッド7としてのTi/Al/Ni/Au多層膜をパターニングした。それぞれの膜の厚みはTi膜から順に15nm、220nm、40nm、75nmとした。その後、オーム性接触特性を良好なものとするために、窒素雰囲気中での700℃の熱処理を30秒間行った。   Subsequently, a Ti / Al / Ni / Au multilayer film as the cathode electrode pad 7 was patterned on the exposed portion of the n-type GaN layer 2 by a photolithography process and a vacuum deposition method. The thickness of each film was set to 15 nm, 220 nm, 40 nm, and 75 nm in order from the Ti film. Thereafter, a heat treatment at 700 ° C. in a nitrogen atmosphere was performed for 30 seconds in order to improve the ohmic contact characteristics.

さらに、フォトリソグラフィープロセスと真空蒸着法とによって、アノード電極層6としてのNi/Au積層膜をパターニングした。それぞれの膜の厚みは、20nm、200nmとした。その後、オーム性接触特性を良好なものとするために、窒素雰囲気中での500℃の熱処理を5分間行った。   Further, the Ni / Au laminated film as the anode electrode layer 6 was patterned by a photolithography process and a vacuum deposition method. The thickness of each film was 20 nm and 200 nm. Thereafter, in order to improve the ohmic contact characteristics, a heat treatment at 500 ° C. in a nitrogen atmosphere was performed for 5 minutes.

その後、ダイサーにより個片化することによって、発光素子20を得た。   Then, the light emitting element 20 was obtained by separating into pieces with a dicer.

得られた全22種の発光素子20について、発光強度を計測した。具体的には、アノード電極パッド6とカソード電極パッド7との間にマニュアルプローバーを介して電流を流した状態で、光パワーメータにより発光強度を測定し、その結果から、効率ドループの度合いを表す指標である発光効率低下率を求めた。   With respect to all 22 types of light emitting elements 20 obtained, the light emission intensity was measured. Specifically, the emission intensity is measured with an optical power meter in a state where a current is passed between the anode electrode pad 6 and the cathode electrode pad 7 via a manual prober, and the degree of efficiency droop is expressed from the result. The reduction rate of luminous efficiency as an index was determined.

発光強度の測定は、電流密度を20A/cmとして発光素子20を駆動した場合と200A/cmとして発光素子20を駆動した場合の2通りについて行った。なお、以下においては、20A/cmという電流密度を基準電流密度と称し、その10倍である200A/cmという電流密度を10倍電流密度と称することとする。また、基準電流密度で発光素子20を駆動したときの発光強度をWaとし、10倍電流密度で発光素子20を駆動したときの発光強度をWbとする。なお、20A/cmという電流密度の値は、いずれの試料においても発光効率がほぼ最大となる条件であるという点から設定したものである。 The light emission intensity was measured in two ways: when the light emitting element 20 was driven at a current density of 20 A / cm 2 and when the light emitting element 20 was driven at 200 A / cm 2 . In the following, a current density of 20 A / cm 2 is referred to as a reference current density, and a current density of 200 A / cm 2 that is 10 times that is referred to as a 10 times current density. Further, the light emission intensity when the light emitting element 20 is driven at the reference current density is Wa, and the light emission intensity when the light emitting element 20 is driven at a 10 times current density is Wb. Note that the current density value of 20 A / cm 2 is set from the point that the luminous efficiency is almost the maximum in any sample.

発光効率低下率は、WaおよびWbを基準電流密度あたりの発光強度に規格化(実際には、Waはそのままの値とし、Wbは10で割る)し、得られた2つの値の差分値の、基準電流密度での発光強度Waに対する比として求めた。このようにして求まる発光効率低下率は、基準電流密度の実数倍(本実施例では10倍)の電流密度で発光素子20を駆動したときの発光強度の、基準電流密度で駆動したときの発光強度の当該実数倍の値からの低下割合を示しており、値が大きいほど、基準電流密度で駆動したときよりも発光効率が低下している、ということを表すものである。換言すれば、発光効率低下率が小さいほど、効率ドループが抑制されていることになる。   The rate of decrease in luminous efficiency is obtained by standardizing Wa and Wb to luminous intensity per reference current density (actually, Wa is a value as it is and Wb is divided by 10), and the difference between the two values obtained is The ratio to the emission intensity Wa at the reference current density was obtained. The luminous efficiency reduction rate obtained in this way is the light emission intensity when the light emitting element 20 is driven at a current density that is a real number multiple (10 times in this embodiment) of the reference current density. The rate of decrease of the intensity from the real number value is shown. The larger the value, the lower the light emission efficiency than when driving at the reference current density. In other words, the efficiency droop is suppressed as the luminous efficiency decrease rate is smaller.

さらには、エピタキシャル基板10を作製したときと同じく、全22通りの条件でMQW構造の形成までを行った後、それぞれのMQW構造の上に、MQW構造形成時と同じ条件で井戸層31の形成とアニール処理とを行って、全22種類のピット評価用基板を作製した。そして、係るピット評価用基板を対象に、AFM(原子間力顕微鏡)によるアニール処理後の井戸層31の表面形状の測定を行い、その結果に基づいてピット割合の算出を行った。AFMによる測定は、3μm角の領域について行った。   Further, as in the case where the epitaxial substrate 10 is manufactured, after the MQW structure is formed under all 22 conditions, the well layer 31 is formed on each MQW structure under the same conditions as when the MQW structure is formed. And 22 kinds of pit evaluation substrates were prepared by performing annealing treatment. And the surface shape of the well layer 31 after the annealing process by AFM (atomic force microscope) was measured for the substrate for pit evaluation, and the pit ratio was calculated based on the result. Measurement by AFM was performed on a 3 μm square region.

また、ピット割合は、AFMによる形状測定範囲のうちの任意の箇所(走査位置)における断面プロファイルに基づいて特定した。具体的には、係る断面プロファイルの全範囲に対する、最深部との深さの差が0.3nm以下の範囲に属する部分の割合を、ピット割合として求めた。   The pit ratio was specified based on a cross-sectional profile at an arbitrary position (scanning position) in the shape measurement range by AFM. Specifically, the ratio of the portion belonging to the range where the depth difference from the deepest portion is 0.3 nm or less with respect to the entire range of the cross-sectional profile was obtained as the pit ratio.

図4は、試料3−3のピット評価用基板についての係る断面プロファイルを例示する図である。図4においては、最深部を高さの基準点として断面プロファイルを表している。図4からは、数百μm程度の間隔でピットPが形成されていることが確認される。なお、図4に示す試料3−3のピット割合は10%であった。   FIG. 4 is a diagram illustrating a cross-sectional profile related to the pit evaluation substrate of Sample 3-3. In FIG. 4, the cross-sectional profile is shown with the deepest part as the height reference point. FIG. 4 confirms that the pits P are formed at intervals of about several hundred μm. The pit ratio of Sample 3-3 shown in FIG. 4 was 10%.

井戸層31形成時のアニール処理の条件(アニール雰囲気ガスの流量およびアニール処理時間)と、それぞれの条件についての、ピット評価用基板におけるピット割合と、基準電流密度あたりの発光強度と、発光効率低下率とを、一覧にしたものを表1に示す。なお、表1の試料1−1は、アニール処理を行っていない場合に相当する。また、ピット評価用基板に基づいて求めたピット割合は、同一条件で作製したMQW構造を有する発光素子20においても同程度であるとみなすことができる。   Conditions for annealing treatment at the time of forming the well layer 31 (flow rate of annealing atmosphere gas and annealing treatment time), pit ratio in the substrate for pit evaluation, emission intensity per reference current density, and reduction in emission efficiency for each condition Table 1 shows a list of rates. Sample 1-1 in Table 1 corresponds to the case where the annealing treatment is not performed. Moreover, the pit ratio calculated | required based on the board | substrate for pit evaluation can be considered to be comparable also in the light emitting element 20 which has the MQW structure produced on the same conditions.

表1に示すように、水素ガスを含めずに窒素ガスとアンモニアガスのみをアニール雰囲気ガスとしてアニール処理を行った試料1−2〜1−4の場合は、アニール処理時間によらず、アニール処理を行わない試料1−1の場合(発光効率低下率55%)と発光効率低下率は大差がなかった。これに対して、アニール雰囲気ガスに水素を含めた他の試料の場合は、試料1−1の場合よりも発光効率低下率が小さくなった。   As shown in Table 1, in the case of samples 1-2 to 1-4 in which the annealing treatment was performed using only nitrogen gas and ammonia gas as the annealing atmosphere gas without including hydrogen gas, the annealing treatment was performed regardless of the annealing treatment time. There was no significant difference between the luminous efficiency reduction rate and the case of the sample 1-1 that did not perform (luminous efficiency reduction rate 55%). On the other hand, in the case of other samples including hydrogen in the annealing atmosphere gas, the rate of decrease in luminous efficiency was smaller than that in the case of Sample 1-1.

係る結果は、少なくとも窒素ガスと水素ガスとを含むアニール雰囲気で井戸層31の表面をアニール処理し、ピットPを形成することが、効率ドループの抑制に有効であることを指し示している。具体的には、試料2−1の結果を鑑みれば、少なくともピット割合が2%以上となるようにアニール処理を行えば、発光素子20における効率ドループの抑制という効果が得られるといえる。   Such a result indicates that annealing the surface of the well layer 31 in an annealing atmosphere containing at least nitrogen gas and hydrogen gas to form the pits P is effective in suppressing the efficiency droop. Specifically, in view of the results of the sample 2-1, it can be said that the effect of suppressing the efficiency droop in the light emitting element 20 can be obtained by performing the annealing process so that at least the pit ratio is 2% or more.

特に、表1に示す結果からは、ピット割合が大きくなるほど発光効率低下率は小さくなり、効率ドループの低下は抑制されるという傾向が認められる。例えば、ピット割合が8%以上となるようにアニール処理を行った場合には、発光効率低下率が20%以下にまで低減されてなる。   In particular, from the results shown in Table 1, it can be seen that as the pit ratio increases, the rate of decrease in luminous efficiency decreases and the decrease in efficiency droop is suppressed. For example, when the annealing process is performed so that the pit ratio is 8% or more, the luminous efficiency reduction rate is reduced to 20% or less.

ただし、その一方で、ピット割合が大きくなりすぎると発光強度自体が小さくなってしまうという傾向があることも見出せる。係る観点からは、アニール処理は、ピット割合が25%以下となる範囲で行うことが好ましいといえる。係る範囲をみたす場合、基準電流密度で駆動したときの発光強度として、アニール処理を行わない試料1−1の場合の発光強度である90mWと概ね同程度かそれ以上の80mW〜105mWという値が得られるとともに、効率ドループが抑制されてなる。   However, on the other hand, it can also be found that if the pit ratio becomes too large, the emission intensity itself tends to decrease. From this point of view, it can be said that the annealing treatment is preferably performed in a range where the pit ratio is 25% or less. When satisfying such a range, a value of 80 mW to 105 mW, which is approximately the same as or higher than the light emission intensity of 90 mW in the case of the sample 1-1 not subjected to the annealing process, is obtained as the light emission intensity when driven at the reference current density. In addition, the efficiency droop is suppressed.

すなわち、表1に示す結果からは、アニール処理は、ピット割合が2%以上25%以下となる条件で行うのが好ましく、8%以上25%以下となる条件で行うのがより好ましいといえる。この場合、基準電流密度で駆動したときの発光強度を、アニール処理を行わない場合の発光強度と同等以上か、わずかに小さくなる程度に保ちつつ、効率ドループを好適に抑制することが出来る。   That is, from the results shown in Table 1, it can be said that the annealing treatment is preferably performed under the condition that the pit ratio is 2% or more and 25% or less, more preferably 8% or more and 25% or less. In this case, it is possible to suitably suppress the efficiency droop while keeping the light emission intensity when driven at the reference current density at least equal to or slightly smaller than the light emission intensity when the annealing treatment is not performed.

また、表1からは、アニール雰囲気ガスにおける水素ガスの流量が大きく、アンモニアガスの流量が小さいほど、短いアニール処理時間でもピット割合が大きくなり、これに応じて発光効率低下率も低減される傾向があることも見出される。係る結果からは、アニール雰囲気ガスにおける水素ガスの流量比率をアンモニアガスの流量比率よりも大きくするほど、短いアニール処理時間で効果的に効率ドループを抑制出来るということがいえる。   Further, from Table 1, as the flow rate of hydrogen gas in the annealing atmosphere gas is larger and the flow rate of ammonia gas is smaller, the pit ratio is increased even in a short annealing time, and the luminous efficiency reduction rate tends to be reduced accordingly. It is also found that there is. From this result, it can be said that as the flow rate ratio of hydrogen gas in the annealing atmosphere gas is larger than the flow rate ratio of ammonia gas, it is possible to effectively suppress the droop in a short annealing time.

なお実際に発光素子20を作製し、使用する際には、ピット割合が上述の範囲をみたすように、処理条件(アニール雰囲気ガスの流量比や処理時間)を調整したうえでアニール処理を行い、発光素子を得るようにすればよい。   When actually manufacturing and using the light emitting element 20, an annealing process is performed after adjusting the processing conditions (flow rate ratio and processing time of the annealing atmosphere gas) so that the pit ratio satisfies the above-described range. A light emitting element may be obtained.

1 下地基板
2 n型GaN層
3 活性層
4 p型クラッド層
5 p型GaN層
6 アノード電極部
7 カソード電極部(カソード電極パッド)
10 エピタキシャル基板
20 発光素子
31 井戸層
32 障壁層
P ピット
DESCRIPTION OF SYMBOLS 1 Ground substrate 2 n-type GaN layer 3 Active layer 4 p-type cladding layer 5 p-type GaN layer 6 Anode electrode part 7 Cathode electrode part (cathode electrode pad)
DESCRIPTION OF SYMBOLS 10 Epitaxial substrate 20 Light emitting element 31 Well layer 32 Barrier layer P Pit

Claims (7)

発光素子であって、
InGa1−xN(0<x≦1)からなる井戸層とGaNからなる障壁層とを繰り返し交互に積層してなることで多重量子井戸構造とされてなる活性層を備え、
前記井戸層に複数のピットが前記井戸層を貫通する態様にて分散形成されてなり、
前記障壁層は、直下の前記井戸層に形成された前記複数のピットに埋入する部分を有する、
ことを特徴とする発光素子。
A light emitting device,
An active layer having a multi-quantum well structure in which a well layer made of In x Ga 1-x N (0 <x ≦ 1) and a barrier layer made of GaN are alternately and repeatedly stacked;
A plurality of pits are dispersedly formed in the well layer so as to penetrate the well layer,
The barrier layer has a portion embedded in the plurality of pits formed in the well layer immediately below,
A light emitting element characterized by the above.
請求項1に記載の発光素子であって、
前記井戸層における前記複数のピットの存在割合が2%以上25%以下である、
ことを特徴とする発光素子。
The light emitting device according to claim 1,
The proportion of the plurality of pits in the well layer is 2% or more and 25% or less,
A light emitting element characterized by the above.
請求項2に記載の発光素子であって、
前記井戸層における前記複数のピットの存在割合が8%以上25%以下である、
ことを特徴とする発光素子。
The light emitting device according to claim 2,
The ratio of the plurality of pits in the well layer is 8% or more and 25% or less.
A light emitting element characterized by the above.
発光素子用のエピタキシャル基板であって、
GaNからなる下地基板と、
前記下地基板の上にエピタキシャル形成された、InGa1−xN(0<x≦1)からなる井戸層とGaNからなる障壁層とを繰り返し交互に積層してなることで多重量子井戸構造とされてなる活性層と、
を備え、
前記井戸層に複数のピットが前記井戸層を貫通する態様にて分散形成されてなり、
前記障壁層は、直下の前記井戸層に形成された前記複数のピットに埋入する部分を有する、
ことを特徴とする発光素子用エピタキシャル基板。
An epitaxial substrate for a light emitting device,
A base substrate made of GaN;
A multiple quantum well structure formed by repeatedly laminating a well layer made of In x Ga 1-x N (0 <x ≦ 1) and a barrier layer made of GaN formed epitaxially on the base substrate. An active layer, and
With
A plurality of pits are dispersedly formed in the well layer so as to penetrate the well layer,
The barrier layer has a portion embedded in the plurality of pits formed in the well layer immediately below,
An epitaxial substrate for a light emitting device characterized by the above.
発光素子用のエピタキシャル基板の製造方法であって、
GaNからなる下地基板の上に活性層を形成する活性層形成工程、
を備え、
前記活性層形成工程においては、
InGa1−xN(0<x≦1)からなる井戸層をエピタキシャル形成する井戸層形成工程と、
前記井戸層の表面を窒素ガスおよび水素ガスを含む雰囲気ガスにてアニールするアニール処理を行うことによって前記井戸層の表面に複数のピットを分散形成させるアニール処理工程と、
前記アニール処理後の前記井戸層の上にGaNからなる障壁層をエピタキシャル形成する障壁層形成工程と、
をこの順に繰り返すことにより、多重量子井戸構造を有する前記活性層を形成する、
ことを特徴とする発光素子用エピタキシャル基板の製造方法。
A method of manufacturing an epitaxial substrate for a light emitting device,
An active layer forming step of forming an active layer on a base substrate made of GaN;
With
In the active layer forming step,
A well layer forming step of epitaxially forming a well layer made of In x Ga 1-x N (0 <x ≦ 1);
An annealing treatment step of dispersing and forming a plurality of pits on the surface of the well layer by performing an annealing treatment to anneal the surface of the well layer with an atmosphere gas containing nitrogen gas and hydrogen gas,
A barrier layer forming step of epitaxially forming a barrier layer made of GaN on the well layer after the annealing treatment;
Are repeated in this order to form the active layer having a multiple quantum well structure.
A method for producing an epitaxial substrate for a light-emitting element.
請求項5に記載の発光素子用エピタキシャル基板の製造方法であって、
前記アニール処理工程においては、前記井戸層における前記複数のピットの存在割合が2%以上25%以下となるように前記アニール処理を行う、
ことを特徴とする発光素子用エピタキシャル基板の製造方法。
It is a manufacturing method of the epitaxial substrate for light emitting elements according to claim 5,
In the annealing treatment step, the annealing treatment is performed so that the existence ratio of the plurality of pits in the well layer is 2% or more and 25% or less.
A method for producing an epitaxial substrate for a light-emitting element.
請求項6に記載の発光素子用エピタキシャル基板の製造方法であって、
前記アニール処理工程においては、前記井戸層における前記複数のピットの存在割合が8%以上25%以下となるように前記アニール処理を行う、
ことを特徴とする発光素子用エピタキシャル基板の製造方法。
It is a manufacturing method of the epitaxial substrate for light emitting elements of Claim 6,
In the annealing treatment step, the annealing treatment is performed so that the existence ratio of the plurality of pits in the well layer is 8% or more and 25% or less.
A method for producing an epitaxial substrate for a light-emitting element.
JP2014070915A 2014-03-31 2014-03-31 Method for manufacturing epitaxial substrate for light emitting device Active JP6353255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014070915A JP6353255B2 (en) 2014-03-31 2014-03-31 Method for manufacturing epitaxial substrate for light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014070915A JP6353255B2 (en) 2014-03-31 2014-03-31 Method for manufacturing epitaxial substrate for light emitting device

Publications (2)

Publication Number Publication Date
JP2015192138A true JP2015192138A (en) 2015-11-02
JP6353255B2 JP6353255B2 (en) 2018-07-04

Family

ID=54426375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014070915A Active JP6353255B2 (en) 2014-03-31 2014-03-31 Method for manufacturing epitaxial substrate for light emitting device

Country Status (1)

Country Link
JP (1) JP6353255B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021528869A (en) * 2018-07-12 2021-10-21 江西兆馳半導体有限公司 Ultraviolet LED chip for improving light extraction efficiency and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160229A1 (en) * 2002-02-25 2003-08-28 Kopin Corporation Efficient light emitting diodes and lasers
JP2003289156A (en) * 2002-03-28 2003-10-10 Stanley Electric Co Ltd Method for growing gallium nitride-based compound semiconductor crystal and compound semiconductor light-emitting element
JP2005244209A (en) * 2004-01-29 2005-09-08 Showa Denko Kk Gallium nitride-based compound semiconductor multilayer structure and method of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160229A1 (en) * 2002-02-25 2003-08-28 Kopin Corporation Efficient light emitting diodes and lasers
JP2003289156A (en) * 2002-03-28 2003-10-10 Stanley Electric Co Ltd Method for growing gallium nitride-based compound semiconductor crystal and compound semiconductor light-emitting element
JP2005244209A (en) * 2004-01-29 2005-09-08 Showa Denko Kk Gallium nitride-based compound semiconductor multilayer structure and method of producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021528869A (en) * 2018-07-12 2021-10-21 江西兆馳半導体有限公司 Ultraviolet LED chip for improving light extraction efficiency and its manufacturing method
JP7167330B2 (en) 2018-07-12 2022-11-08 江西兆馳半導体有限公司 Ultraviolet LED chip for improving light extraction efficiency and manufacturing method thereof

Also Published As

Publication number Publication date
JP6353255B2 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
TWI447953B (en) Semiconductor light emitting device and method of manufacturing the same
JP4895587B2 (en) Nitride semiconductor light emitting device
JP2890390B2 (en) Gallium nitride based compound semiconductor light emitting device
JP2011228646A (en) Group-iii nitride semiconductor light-emitting element
JP2007150066A (en) Nitride semiconductor light-emitting element
JP2012169383A (en) Group iii nitride semiconductor light-emitting element and method of manufacturing the same
JP6227134B2 (en) Nitride semiconductor light emitting device
US8680564B2 (en) Group III nitride semiconductor light-emitting device
JP5554739B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2008277714A (en) METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT EMITTING DIODE
TW201639189A (en) Light emitting device and manufacturing method thereof
JP2012248763A (en) Manufacturing method of group iii nitride semiconductor light-emitting element
US20130146839A1 (en) Group iii nitride semiconductor light-emitting device
JP2010232485A (en) Group iii nitride semiconductor light emitting element and method of manufacturing the same
JP6353255B2 (en) Method for manufacturing epitaxial substrate for light emitting device
TWI585993B (en) Nitride light emitting device and manufacturing method thereof
JP2016143771A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer
CN111326622A (en) Light-emitting diode based on hole adjusting layer
JP5948767B2 (en) Nitride semiconductor light emitting device
US20120122258A1 (en) Method for manufacturing semiconductor light emitting device
KR101600783B1 (en) Method of fabricating light emitting diode with high efficiency
WO2016098632A1 (en) Light emitting element
JPH11220172A (en) Gallium nitride compound semiconductor light-emitting element
CN105355649A (en) Light emitting diode epitaxial wafer and fabrication method thereof
CN111326624A (en) Semiconductor light emitting element capable of improving light emitting quality and light emitting efficiency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180608

R150 Certificate of patent or registration of utility model

Ref document number: 6353255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150