JP2010232485A - Group iii nitride semiconductor light emitting element and method of manufacturing the same - Google Patents

Group iii nitride semiconductor light emitting element and method of manufacturing the same Download PDF

Info

Publication number
JP2010232485A
JP2010232485A JP2009079387A JP2009079387A JP2010232485A JP 2010232485 A JP2010232485 A JP 2010232485A JP 2009079387 A JP2009079387 A JP 2009079387A JP 2009079387 A JP2009079387 A JP 2009079387A JP 2010232485 A JP2010232485 A JP 2010232485A
Authority
JP
Japan
Prior art keywords
layer
esd
esd layer
concentration
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009079387A
Other languages
Japanese (ja)
Other versions
JP5229048B2 (en
Inventor
Koji Okuno
浩司 奥野
Atsushi Miyazaki
敦嗣 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009079387A priority Critical patent/JP5229048B2/en
Publication of JP2010232485A publication Critical patent/JP2010232485A/en
Application granted granted Critical
Publication of JP5229048B2 publication Critical patent/JP5229048B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve light emission efficiency and reliability, while improving electrostatic breakdown voltage property in a group III nitride semiconductor light emitting element. <P>SOLUTION: An ESD layer 102 has a three-layer structure of a first ESD layer 110, a second ESD layer 111, and a third ESD layer 112 from the side of an n-type contact layer 101. The first ESD layer 110 is n-GaN, where the Si concentration is 1×10<SP>16</SP>to 5×10<SP>17</SP>/cm<SP>3</SP>, the thickness is 200-1,000 nm, and the pit density is ≤1×10<SP>8</SP>/cm<SP>2</SP>. The second ESD layer 111 is non-dope GaN, where the thickness is 50-200 nm and the pit density is ≥2×10<SP>8</SP>/cm<SP>2</SP>. The third ESD layer 112 is n-GaN, where a characteristic value to be defined by the product of the Si concentration (/cm<SP>3</SP>) and the film thickness (nm) is 0.9×10<SP>20</SP>to 3.6×10<SP>20</SP>(nm/cm<SP>3</SP>). <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ESD層を備えたIII 族窒化物半導体発光素子およびその製造方法に関するものであり、特に良好な静電耐圧特性を維持しつつ、発光効率や信頼性を向上させたIII 族窒化物半導体発光素子およびその製造方法に関する。   TECHNICAL FIELD The present invention relates to a group III nitride semiconductor light emitting device having an ESD layer and a method for manufacturing the same, and particularly to a group III nitride having improved luminous efficiency and reliability while maintaining good electrostatic withstand voltage characteristics. The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.

従来より、III 族窒化物半導体発光素子において、n型コンタクト層と発光層との間に、n型コンタクト層側からi−GaN層、n−GaN層の順に積層させた構造のESD層を設けることで、静電耐圧特性を向上させる技術が知られている。   Conventionally, in a group III nitride semiconductor light emitting device, an ESD layer having a structure in which an i-GaN layer and an n-GaN layer are sequentially stacked from the n-type contact layer side is provided between the n-type contact layer and the light-emitting layer. Thus, a technique for improving electrostatic withstand voltage characteristics is known.

たとえば特許文献1では、i−GaN層の厚さを150〜400nm、i−GaN層表面の二乗平均粗さ(RMS)を3〜12nmとし、n−GaN層を、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )であるようにESD層を形成することで、静電耐圧特性を向上できることが示されている。また、i−GaN層表面のRMSを3〜12nmとするには、i−GaN層の成長温度を800〜900℃とすればよいことが示されており、i−GaN層表面の粗さはピットに起因するものであることが示されている。 For example, in Patent Document 1, the thickness of the i-GaN layer is 150 to 400 nm, the root mean square roughness (RMS) of the i-GaN layer surface is 3 to 12 nm, and the n-GaN layer has an Si concentration (/ cm 3 ). By forming the ESD layer so that the characteristic value defined by the product of the thickness and the film thickness (nm) is 0.9 × 10 20 to 3.6 × 10 20 (nm / cm 3 ), the electrostatic withstand voltage characteristics It has been shown that can be improved. Moreover, it is shown that the growth temperature of the i-GaN layer may be 800 to 900 ° C. in order to set the RMS of the i-GaN layer surface to 3 to 12 nm, and the roughness of the i-GaN layer surface is It is shown that it is caused by a pit.

特開2007−180495JP2007-180495

静電耐圧特性を向上させるには、ESD層におけるi−GaN層の厚さはなるべく厚いことが望ましい。しかし、i−GaN層を厚く形成するほどピット径が大きくなってしまうため、特許文献1の方法では発光面積が狭くなって発光効率が低下するなどの問題が生じてしまう。   In order to improve the electrostatic withstand voltage characteristic, the i-GaN layer in the ESD layer is desirably as thick as possible. However, since the pit diameter increases as the i-GaN layer is formed thicker, the method of Patent Document 1 causes problems such as a reduction in light emission area and a decrease in light emission efficiency.

また、i−GaN層のピット領域上に形成される層は、i−GaN層の平坦な領域上に形成される層とは厚さや組成が異なってしまうため、ピット領域上には設計とは異なる厚さ、組成の層が形成されてしまい、逆方向電流の増加、電流リーク、素子の信頼性の低下などの不具合を生じさせていた。   In addition, the layer formed on the pit region of the i-GaN layer has a different thickness and composition from the layer formed on the flat region of the i-GaN layer. Layers having different thicknesses and compositions were formed, causing problems such as an increase in reverse current, current leakage, and a decrease in device reliability.

そこで本発明の目的は、静電耐圧特性を向上させつつ、発光効率の低下が防止された構造のIII 族窒化物半導体発光素子およびその製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a group III nitride semiconductor light-emitting device having a structure in which a reduction in luminous efficiency is prevented while improving electrostatic withstand voltage characteristics and a method for manufacturing the same.

第1の発明は、n型コンタクト層と発光層との間にESD層を有したIII 族窒化物半導体発光素子において、ESD層は、n型コンタクト層側から順に、第1ESD層、第2ESD層、第3ESD層が積層された構造であって、第1ESD層は、発光層側の表面に1×108 /cm2 以下のピットが形成され、厚さが200〜1000nm、Si濃度が1×1016〜5×1017/cm3 のGaNからなり、第2ESD層は、発光層側の表面に2×108 /cm2 以上のピットが形成され、厚さが50〜200nm、キャリア濃度が5×1017/cm3 以下のGaNからなり、第3ESD層は、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )のGaNからなる、ことを特徴とするIII 族窒化物半導体発光素子である。 A first invention is a group III nitride semiconductor light emitting device having an ESD layer between an n-type contact layer and a light emitting layer, wherein the ESD layer is formed in order from the n-type contact layer side, the first ESD layer and the second ESD layer. The first ESD layer has a structure in which pits of 1 × 10 8 / cm 2 or less are formed on the surface on the light emitting layer side, the thickness is 200 to 1000 nm, and the Si concentration is 1 ×. The second ESD layer has a pit of 2 × 10 8 / cm 2 or more on the surface on the light emitting layer side, a thickness of 50 to 200 nm, and a carrier concentration of 10 16 to 5 × 10 17 / cm 3. 5 × 10 17 / cm 3 consists of the following GaN, the 3ESD layer, Si concentration (/ cm 3) and thickness characteristic values 0.9 × 10 20, which is defined by the product of (nm) to 3.6 III consisting of × 10 20 (nm / cm 3 ) GaN This is a group nitride semiconductor light emitting device.

ここでIII 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される化合物半導体であり、Al、Ga、Inの一部を他の第13族元素であるBやTlで置換したもの、Nの一部を他の第15族元素であるP、As、Sb、Biで置換したものをも含むものとする。通常は、Gaを必須とするGaN、AlGaN、InGaN、AlGaInNを示す。 Here, the group III nitride semiconductor is a compound semiconductor represented by a general formula Al x Ga y In z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), and is one of Al, Ga, and In. It includes those in which a part is substituted with other group 13 elements B and Tl, and a part of N is substituted with other group 15 elements P, As, Sb, and Bi. Usually, GaN, AlGaN, InGaN, and AlGaInN that require Ga are shown.

第2ESD層は、キャリア濃度が5×1017/cm3 以下、ピット密度が2×108 /cm2 以上であれば、Siがドープされていてもよいし、ノンドープであってもよい。 The second ESD layer may be doped with Si or non-doped as long as the carrier concentration is 5 × 10 17 / cm 3 or less and the pit density is 2 × 10 8 / cm 2 or more.

第1ESD層は複数の層で構成されていてもよい。Si濃度の平均が1×1016〜5×1017/cm3 であれば、厚さ方向に濃度勾配を有していてもよい。 The first ESD layer may be composed of a plurality of layers. If the average Si concentration is 1 × 10 16 to 5 × 10 17 / cm 3 , it may have a concentration gradient in the thickness direction.

第3ESD層の特性値は、1.5×1020〜3.6×1020(nm/cm3 )とするのがより望ましく、さらに望ましいのは1.5×1020〜3.0×1020(nm/cm3 )である。また、第3ESD層の厚さは、25〜50nmであることが望ましい。 The characteristic values of 3ESD layer, 1.5 × 10 20 ~3.6 × 10 20 (nm / cm 3) and is more desirable to further desirably is 1.5 × 10 20 ~3.0 × 10 20 (nm / cm 3 ). The thickness of the third ESD layer is preferably 25 to 50 nm.

第2の発明は、第1の発明において、第1ESD層と第2ESD層の厚さの合計は、300nm以上であることを特徴とするIII 族窒化物半導体発光素子である。   A second invention is the group III nitride semiconductor light-emitting device according to the first invention, wherein the total thickness of the first ESD layer and the second ESD layer is 300 nm or more.

第3の発明は、第1の発明または第2の発明において、第1ESD層と第2ESD層との間に、厚さが50nm以下、Si濃度が1×1018/cm3 以上のGaNからなる第4ESD層を有することを特徴とするIII 族窒化物半導体発光素子である。 According to a third invention, in the first invention or the second invention, a GaN layer having a thickness of 50 nm or less and a Si concentration of 1 × 10 18 / cm 3 or more is provided between the first ESD layer and the second ESD layer. A Group III nitride semiconductor light-emitting device having a fourth ESD layer.

第4の発明は、第1の発明から第3の発明において、第1ESD層は、Si濃度が1×1016〜1.5×1017/cm3 の低濃度層と、Si濃度が1×1018/cm3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とするIII 族窒化物半導体発光素子である。 In a fourth aspect based on the first aspect to the third aspect, the first ESD layer includes a low concentration layer having a Si concentration of 1 × 10 16 to 1.5 × 10 17 / cm 3 and a Si concentration of 1 ×. A Group III nitride semiconductor light-emitting device having a structure in which high-concentration layers of 10 18 / cm 3 or more are alternately and repeatedly stacked a plurality of times.

第5の発明は、n型コンタクト層と発光層との間にESD層を有したIII 族窒化物半導体発光素子の製造方法において、ESD層を形成する工程は、成長温度を900℃以上として、厚さ200〜1000nm、Si濃度1×1017〜1×1018/cm3 のGaNからなる第1ESD層をMOCVD法によって形成する工程と、第1ESD層上に、成長温度を800〜950℃として、厚さ50〜200nm、キャリア濃度5×1017/cm3 以下のGaNからなる第2ESD層をMOCVD法によって形成する工程と、第2ESD層上に、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )のGaNからなる第3ESD層をMOCVD法によって形成する工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。 According to a fifth aspect of the present invention, in the method of manufacturing a group III nitride semiconductor light emitting device having an ESD layer between the n-type contact layer and the light emitting layer, the step of forming the ESD layer is performed at a growth temperature of 900 ° C. or higher. A step of forming a first ESD layer made of GaN having a thickness of 200 to 1000 nm and a Si concentration of 1 × 10 17 to 1 × 10 18 / cm 3 by MOCVD, and a growth temperature of 800 to 950 ° C. on the first ESD layer , thickness 50 to 200 nm, forming a first 2ESD layer consisting of a carrier concentration of 5 × 10 17 / cm 3 or less of GaN by the MOCVD method, on the 2ESD layer, Si concentration (/ cm 3) and thickness ( the characteristic value defined by the product of nm) has the steps of forming by 0.9 × 10 20 ~3.6 × 10 20 (nm / cm 3) MOCVD method first 3ESD layer made of GaN of We are a manufacturing method of a group III nitride semiconductor light emitting device characterized.

第6の発明は、第5の発明において、第2ESD層の成長温度は、800〜900℃であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A sixth invention is a method for producing a Group III nitride semiconductor light-emitting device according to the fifth invention, wherein the growth temperature of the second ESD layer is 800 to 900 ° C.

第7の発明は、第5の発明または第6の発明において、第1ESD層の成長温度は、1000℃以上であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A seventh invention is a method for producing a Group III nitride semiconductor light-emitting device according to the fifth or sixth invention, wherein the growth temperature of the first ESD layer is 1000 ° C. or higher.

第1の発明のようにESD層を構成すると、静電耐圧特性を向上させつつ、発光効率や信頼性を向上させることができ、電流のリークを減少させることができる。   When the ESD layer is configured as in the first invention, the light emitting efficiency and reliability can be improved while the electrostatic withstand voltage characteristics are improved, and current leakage can be reduced.

また、第2の発明のように、第1ESD層と第2ESD層の厚さの合計を300nm以上とすれば、より静電耐圧特性を向上させることができる。   In addition, as in the second invention, when the total thickness of the first ESD layer and the second ESD layer is 300 nm or more, the electrostatic withstand voltage characteristic can be further improved.

また、第3、4の発明によると、上記効果に加えて順方向電圧を低減することができる。   According to the third and fourth inventions, in addition to the above effects, the forward voltage can be reduced.

また、第5〜7の発明のIII 族窒化物半導体発光素子の製造方法によれば、静電耐圧特性が良好で、発光効率や信頼性が高く、電流リークの少ない発光素子を製造することができる。   In addition, according to the Group III nitride semiconductor light-emitting device manufacturing method of the fifth to seventh inventions, it is possible to manufacture a light-emitting device having good electrostatic withstand voltage characteristics, high luminous efficiency and reliability, and low current leakage. it can.

実施例1の発光素子1の構成を示した図。FIG. 3 shows a configuration of a light-emitting element 1 of Example 1. 発光素子1の製造工程を示した図。FIG. 6 shows a manufacturing process of the light-emitting element 1. 逆方向電流を測定したグラフ。The graph which measured reverse direction current. 明るさを比較したグラフ。A graph comparing brightness. 実施例2の発光素子2の構成を示した図。FIG. 6 shows a configuration of a light-emitting element 2 of Example 2. 実施例3の発光素子3の構成を示した図。FIG. 5 shows a configuration of a light-emitting element 3 of Example 3.

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図1は、実施例1の発光素子1の構成を示した図である。発光素子1は、サファイア基板100上にAlNからなるバッファ層(図示しない)を介して、III 族窒化物半導体からなるn型コンタクト層101、ESD層102、n型クラッド層103、発光層104、p型クラッド層105、p型コンタクト層106、が積層され、p型コンタクト層106上にp電極107が形成され、p型コンタクト層106側から一部領域がエッチングされて露出したn型コンタクト層101上にn型層108が形成された構造である。   FIG. 1 is a diagram illustrating a configuration of the light-emitting element 1 according to the first embodiment. The light-emitting element 1 includes an n-type contact layer 101 made of a group III nitride semiconductor, an ESD layer 102, an n-type clad layer 103, a light-emitting layer 104 on a sapphire substrate 100 via a buffer layer (not shown) made of AlN. A p-type cladding layer 105 and a p-type contact layer 106 are stacked, a p-electrode 107 is formed on the p-type contact layer 106, and an n-type contact layer exposed by etching a partial region from the p-type contact layer 106 side. In this structure, an n-type layer 108 is formed on 101.

サファイア基板100の表面には、光取り出し効率を向上させるために凹凸加工が施されている。サファイア以外にも、SiC、ZnO、Si、GaNなどを成長基板として用いてもよい。   The surface of the sapphire substrate 100 is subjected to uneven processing in order to improve light extraction efficiency. Besides sapphire, SiC, ZnO, Si, GaN, or the like may be used as the growth substrate.

n型コンタクト層101は、Si濃度が1×1018/cm3 以上のn−GaNである。n電極108とのコンタクトを良好とするために、n型コンタクト層101をキャリア濃度の異なる複数の層で構成してもよい。 The n-type contact layer 101 is n-GaN having a Si concentration of 1 × 10 18 / cm 3 or more. In order to make good contact with the n-electrode 108, the n-type contact layer 101 may be composed of a plurality of layers having different carrier concentrations.

ESD層102は、n型コンタクト層101側から第1ESD層110、第2ESD層111、第3ESD層112の3層構造である。   The ESD layer 102 has a three-layer structure including a first ESD layer 110, a second ESD layer 111, and a third ESD layer 112 from the n-type contact layer 101 side.

第1ESD層110は、Si濃度が1×1016〜5×1017/cm3 のn−GaNである。第1ESD層110の厚さは200〜1000nmである。また、第1ESD層110の表面110aには、貫通転位に起因して少数のピットが生じているが、そのピット密度は、1×108 /cm2 以下である。 The first ESD layer 110 is n-GaN having a Si concentration of 1 × 10 16 to 5 × 10 17 / cm 3 . The thickness of the first ESD layer 110 is 200 to 1000 nm. A small number of pits are generated on the surface 110a of the first ESD layer 110 due to threading dislocations, but the pit density is 1 × 10 8 / cm 2 or less.

第2ESD層111は、ノンドープのGaNである。第2ESD層111の厚さは50〜200nmである。第2ESD層111の表面111aにもピットが生じており、そのピット密度は2×108 /cm2 以上である。第2ESD層111はノンドープであるが、残留キャリアによりキャリア濃度が1×1016〜1×1017/cm3 となっている。なお、第2ESD層111には、キャリア濃度が5×1017/cm3 以下となる範囲でSiがドープされていてもよい。 The second ESD layer 111 is non-doped GaN. The thickness of the second ESD layer 111 is 50 to 200 nm. Pits are also generated on the surface 111a of the second ESD layer 111, and the pit density is 2 × 10 8 / cm 2 or more. Although the 2ESD layer 111 is undoped, carrier density is in the 1 × 10 16 ~1 × 10 17 / cm 3 by the residual carriers. The second ESD layer 111 may be doped with Si in a range where the carrier concentration is 5 × 10 17 / cm 3 or less.

第3ESD層112は、SiがドープされたGaNであり、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )である。たとえば、第3ESD層112の厚さを30nmとする場合にはSi濃度は3.0×1018〜1.2×1019/cm3 である。 The third ESD layer 112 is GaN doped with Si, and a characteristic value defined by the product of the Si concentration (/ cm 3 ) and the film thickness (nm) is 0.9 × 10 20 to 3.6 × 10 20. (Nm / cm 3 ). For example, when the thickness of the third ESD layer 112 is 30 nm, the Si concentration is 3.0 × 10 18 to 1.2 × 10 19 / cm 3 .

n型クラッド層103は、厚さ4.5nmのInGaN、2.5nmのi−GaNを順に積層させたものを単位として、この単位構造を15回繰り返し積層させた超格子構造である。   The n-type cladding layer 103 has a superlattice structure in which a unit structure in which 4.5-nm-thick InGaN and 2.5-nm i-GaN are sequentially stacked is used as a unit, and this unit structure is repeatedly stacked 15 times.

発光層104は、厚さ2.5nmのAl0.07Ga0.93N、厚さ3.3nmのInGaN、厚さ0.6nmのi−GaN、厚さ0.6nmのAl0.25Ga0.75Nを順に積層させたものを単位として、この単位構造を8回繰り返し積層させたMQW構造である。 The light-emitting layer 104 is formed by sequentially stacking Al 0.07 Ga 0.93 N with a thickness of 2.5 nm, InGaN with a thickness of 3.3 nm, i-GaN with a thickness of 0.6 nm, and Al 0.25 Ga 0.75 N with a thickness of 0.6 nm. This unit structure is an MQW structure in which this unit structure is repeatedly stacked 8 times.

p型クラッド層105は、厚さ3.5nmのp−AlGaN、厚さ1.7nmのp−InGaNを順に積層させたものを単位として、この単位構造を7回繰り返し積層させた構造である。p型不純物にはMgを用いている。   The p-type cladding layer 105 has a structure in which this unit structure is repeatedly layered seven times with a unit in which p-AlGaN having a thickness of 3.5 nm and p-InGaN having a thickness of 1.7 nm are sequentially stacked. Mg is used for the p-type impurity.

p型コンタクト層106は、Mgをドープしたp−GaNである。p電極とのコンタクトを良好とするために、p型コンタクト層106をキャリア濃度の異なる複数の層で構成してもよい。   The p-type contact layer 106 is p-GaN doped with Mg. In order to make good contact with the p-electrode, the p-type contact layer 106 may be composed of a plurality of layers having different carrier concentrations.

発光素子1は、ESD層102を上記のような構成としたことで、良好な静電耐圧特性が得られ、かつ、発光効率、信頼性が向上し、電流リークが減少している。以下、ESD層102を上記のように構成した理由について説明する。   In the light emitting element 1, since the ESD layer 102 is configured as described above, good electrostatic withstand voltage characteristics are obtained, light emission efficiency and reliability are improved, and current leakage is reduced. Hereinafter, the reason why the ESD layer 102 is configured as described above will be described.

まず、ESD層102では、第2ESD層111に密度2×108 /cm2 以上のピットを形成し、そのピットが形成された第2ESD層111上に第3ESD層を形成した構成としている。このような構成により良好な静電耐圧特性が得られることは、特許文献1にも示されている通りである。しかし、ピット径は第2ESD層111の厚さに依存していて、第2ESD層111の厚さとピット径とを独立に制御することができないので、第2ESD層111を厚くしてより良好な静電耐圧特性を得ようとすると、ピット径が拡大してしまい、発光面積が狭くなって発光効率が低下してしまい、また電流リークの増大や信頼性が低下してしまう。すなわち、特許文献1のESD層の構成では、静電耐圧特性と電流リーク、信頼性、および発光効率がトレードオフの関係にあった。 First, in the ESD layer 102, pits having a density of 2 × 10 8 / cm 2 or more are formed in the second ESD layer 111, and the third ESD layer is formed on the second ESD layer 111 in which the pits are formed. As described in Patent Document 1, good electrostatic withstand voltage characteristics can be obtained with such a configuration. However, since the pit diameter depends on the thickness of the second ESD layer 111 and the thickness of the second ESD layer 111 and the pit diameter cannot be controlled independently, the second ESD layer 111 is made thicker for better static. When attempting to obtain the withstand voltage characteristic, the pit diameter is enlarged, the light emitting area is narrowed, the light emitting efficiency is lowered, and the current leakage is increased and the reliability is lowered. That is, in the configuration of the ESD layer of Patent Document 1, there is a trade-off relationship between electrostatic withstand voltage characteristics, current leakage, reliability, and light emission efficiency.

そこで、ピット密度が1×108 /cm2 以下の良質な結晶の第1ESD層110を導入し、第1ESD層110上に第2ESD層111を形成する構成とし、第1ESD層110の厚さと第2ESD層111の厚さを制御することで、第1ESD層110と第2ESD層111の合計の厚さとピット径とを独立に制御することができるようにした。そして、第2ESD層111の厚さを50〜200nmとして、静電耐圧特性、発光効率が低下せず、電流リークが増大しないピット径となるようにし、第2ESD層111を薄くした分の厚さを補うために、第1ESD層110の厚さを200〜1000nmとすることで、良好な静電耐圧特性が得られるようにした。また、第1ESD層110にはSiをドープしてSi濃度1×1016〜5×1017/cm3 とし、第1ESD層110の導電性を第2ESD層111の導電性に合わせ、順方向電圧の上昇を防止した。 Therefore, the first ESD layer 110 of good quality crystal having a pit density of 1 × 10 8 / cm 2 or less is introduced, and the second ESD layer 111 is formed on the first ESD layer 110. By controlling the thickness of the 2 ESD layer 111, the total thickness and the pit diameter of the first ESD layer 110 and the second ESD layer 111 can be controlled independently. Then, the thickness of the second ESD layer 111 is set to 50 to 200 nm so that the pit diameter does not decrease the electrostatic withstand voltage characteristic and the light emission efficiency, and the current leakage does not increase. In order to compensate for this, by setting the thickness of the first ESD layer 110 to 200 to 1000 nm, good electrostatic withstand voltage characteristics can be obtained. Further, the first ESD layer 110 is doped with Si so that the Si concentration is 1 × 10 16 to 5 × 10 17 / cm 3, and the conductivity of the first ESD layer 110 is adjusted to the conductivity of the second ESD layer 111, so that the forward voltage Prevented the rise.

なお、さらに静電耐圧特性、発光効率、および信頼性を向上させ、電流リークを減少させるためには、ESD層102の構成を以下のようにすることが望ましい。第1ESD層110の厚さは300〜700nm、Si濃度は5×1016〜5×1017/cm3 、ピット密度は1×107 /cm2 以下とすることが望ましい。また、第2ESD層111の厚さは50〜200nm、ピット密度は2×108 〜1×1010/cm2 とすることが望ましい。また、第3ESD層112の特性値は、1.5×1020〜3.6×1020nm/cm3 、厚さは25〜50nmであることが望ましい。 In order to further improve the electrostatic withstand voltage characteristics, the light emission efficiency, and the reliability, and to reduce the current leakage, it is desirable that the configuration of the ESD layer 102 is as follows. It is desirable that the thickness of the first ESD layer 110 is 300 to 700 nm, the Si concentration is 5 × 10 16 to 5 × 10 17 / cm 3 , and the pit density is 1 × 10 7 / cm 2 or less. The second ESD layer 111 preferably has a thickness of 50 to 200 nm and a pit density of 2 × 10 8 to 1 × 10 10 / cm 2 . The characteristic value of the third ESD layer 112 is preferably 1.5 × 10 20 to 3.6 × 10 20 nm / cm 3 and the thickness is preferably 25 to 50 nm.

次に、発光素子1の製造方法について図2を参照に説明する。   Next, a method for manufacturing the light emitting element 1 will be described with reference to FIG.

まず、サファイア基板100を水素雰囲気中で加熱してクリーニングを行い、サファイア基板10表面の付着物を除去した。その後、MOCVD法によって、サファイア基板100上にAlNからなるバッファ層(図示しない)を介してGaNからなるn型コンタクト層101を形成した(図2(a))。キャリアガスには水素と窒素、窒素源にはアンモニア、Ga源にはTMG(トリメチルガリウム)、n型ドーパントガスにはSiH4 (シラン)を用いた。 First, cleaning was performed by heating the sapphire substrate 100 in a hydrogen atmosphere to remove deposits on the surface of the sapphire substrate 10. Thereafter, an n-type contact layer 101 made of GaN was formed on the sapphire substrate 100 via a buffer layer made of AlN (not shown) by MOCVD (FIG. 2A). Hydrogen and nitrogen were used for the carrier gas, ammonia was used for the nitrogen source, TMG (trimethylgallium) was used for the Ga source, and SiH 4 (silane) was used for the n-type dopant gas.

次に、以下のようにしてESD層102を形成した。まず、n型コンタクト層101上に、MOCVD法によって厚さ200〜1000nm、Si濃度1×1016〜5×1017/cm3 のn−GaNである第1ESD層110を形成した。成長温度は900℃以上とし、ピット密度が1×108 /cm2 以下の良質な結晶が得られるようにした。成長温度は1000℃以上とすると、さらに良質な結晶となり望ましい。 Next, the ESD layer 102 was formed as follows. First, a first ESD layer 110 made of n-GaN having a thickness of 200 to 1000 nm and a Si concentration of 1 × 10 16 to 5 × 10 17 / cm 3 was formed on the n-type contact layer 101 by MOCVD. Growth temperature was 900 ° C. or higher, the pit density was as high-quality crystal of 1 × 10 8 / cm 2 or less is obtained. If the growth temperature is 1000 ° C. or higher, it is desirable to obtain higher quality crystals.

次に、第1ESD層110上に、MOCVD法によって厚さ50〜200nmのノンドープGaNである第2ESD層111を形成した。成長温度は800〜950℃とし、キャリア濃度5×1017/cm3 以下、ピット密度2×108 /cm2 以上の結晶が得られるようにした。成長温度は800〜900℃とするとよりピット密度が増加し好ましい。 Next, a second ESD layer 111 made of non-doped GaN having a thickness of 50 to 200 nm was formed on the first ESD layer 110 by MOCVD. The growth temperature was set to 800 to 950 ° C., and a crystal having a carrier concentration of 5 × 10 17 / cm 3 or less and a pit density of 2 × 10 8 / cm 2 or more was obtained. A growth temperature of 800 to 900 ° C. is preferable because the pit density increases.

次に、第2ESD層111上に、MOCVD法によってSi濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )のn−GaNである第3ESD層112を形成した。成長温度は800〜950℃とした。以上の工程により、n型コンタクト層101上にESD層102を形成した(図2(b))。 Then, on the 2ESD layer 111 characteristic value defined by the product of the thickness and Si concentration (/ cm 3) by the MOCVD method (nm) is 0.9 × 10 20 ~3.6 × 10 20 (nm 3rd ESD layer 112 which is n-GaN of / cm < 3 >) was formed. The growth temperature was 800 to 950 ° C. Through the above steps, the ESD layer 102 was formed on the n-type contact layer 101 (FIG. 2B).

次に、ESD層102上に、MOCVD法によってn型クラッド層103、発光層104、p型クラッド層105、p型コンタクト層106を順次積層させた(図2(c))。Al源としてTMA(トリメチルアルミニウム)、In源としてTMI(トリメチルインジウム)、p型ドーパントガスとしてCp2 Mg(ビスシクロペンタジエニルマグネシウム)を用いた。 Next, an n-type cladding layer 103, a light emitting layer 104, a p-type cladding layer 105, and a p-type contact layer 106 were sequentially stacked on the ESD layer 102 by MOCVD (FIG. 2C). TMA (trimethylaluminum) was used as the Al source, TMI (trimethylindium) was used as the In source, and Cp 2 Mg (biscyclopentadienylmagnesium) was used as the p-type dopant gas.

次に、熱処理によってMgを活性化した後、p型コンタクト層106表面側からドライエッチングを行ってn型コンタクト層101に達する溝を形成した。そして、p型コンタクト層106表面にRh/Ti/Au(p型コンタクト層106側からこの順に積層した構造)からなるp電極107、ドライエッチングによって溝底面に露出したn型コンタクト層101上にV/Al/Ti/Ni/Ti/Au(n型コンタクト層101側からこの順に積層させた構造)からなるn電極108を形成した。以上によって図1に示す発光素子1が製造される。   Next, after activating Mg by heat treatment, dry etching was performed from the surface side of the p-type contact layer 106 to form a groove reaching the n-type contact layer 101. Then, a p-electrode 107 made of Rh / Ti / Au (a structure laminated in this order from the p-type contact layer 106 side) is formed on the surface of the p-type contact layer 106, and V is formed on the n-type contact layer 101 exposed at the bottom of the groove by dry etching. An n-electrode 108 made of / Al / Ti / Ni / Ti / Au (structure laminated in this order from the n-type contact layer 101 side) was formed. Thus, the light emitting element 1 shown in FIG. 1 is manufactured.

図3は、発光素子1の逆方向電流を測定した結果を示すグラフである。また、比較のため、ESD層102の第1ESD層110と第2ESD層111に替えて、厚さが第1ESD層110と第2ESD層111の厚さの合計と等しいノンドープのGaN層とした比較例の発光素子についても逆方向電流を測定した。図3のように、発光素子1は比較例の発光素子に比べて逆方向電流が少なく、電流リークが防止されていることがわかる。   FIG. 3 is a graph showing the results of measuring the reverse current of the light emitting element 1. For comparison, a comparative example in which the first ESD layer 110 and the second ESD layer 111 of the ESD layer 102 are replaced with a non-doped GaN layer whose thickness is equal to the total thickness of the first ESD layer 110 and the second ESD layer 111 is used. The reverse current was also measured for the light emitting element. As shown in FIG. 3, it can be seen that the light-emitting element 1 has less reverse current than the light-emitting element of the comparative example, and current leakage is prevented.

図4は、発光素子1と比較例の発光素子について、駆動電流を350mAとした時の明るさを比較した結果である。発光素子1は、比較例の発光素子に比べて約2%明るく、発光効率が向上していることがわかった。   FIG. 4 shows a result of comparing the brightness of the light emitting element 1 and the light emitting element of the comparative example when the driving current is 350 mA. The light-emitting element 1 was about 2% brighter than the light-emitting element of the comparative example, indicating that the light emission efficiency was improved.

図5は、実施例2の発光素子2の構成を示した図である。実施例2の発光素子2は、発光素子1のESD層102に替えてESD層202を設けたものであり、このESD層202は、発光素子1のESD層102の第1ESD層110と第2ESD層111との間に、厚さが50nm以下、Si濃度が1×1018/cm3 以上のGaNからなる第4ESD層200を設けたものである。他の構成については発光素子1と同様である。第4ESD層200形成時の成長温度は、第1ESD層110の形成時と同様の950℃以上としてもよいし、第2ESD層111形成時と同様の800〜900℃としてもよい。 FIG. 5 is a diagram illustrating a configuration of the light-emitting element 2 according to the second embodiment. The light-emitting element 2 of Example 2 is provided with an ESD layer 202 in place of the ESD layer 102 of the light-emitting element 1, and the ESD layer 202 includes the first ESD layer 110 and the second ESD layer of the ESD layer 102 of the light-emitting element 1. Between the layer 111, a fourth ESD layer 200 made of GaN having a thickness of 50 nm or less and a Si concentration of 1 × 10 18 / cm 3 or more is provided. Other configurations are the same as those of the light-emitting element 1. The growth temperature when the fourth ESD layer 200 is formed may be 950 ° C. or higher, which is the same as when the first ESD layer 110 is formed, or may be 800-900 ° C., which is the same as when the second ESD layer 111 is formed.

このように、第1ESD層110と第2ESD層11との間に第4ESD層200を挿入した構造とすると、実施例1の発光素子1と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子1に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。   As described above, when the fourth ESD layer 200 is inserted between the first ESD layer 110 and the second ESD layer 11, the electrostatic withstand voltage characteristic, the light emission efficiency, and the reliability are improved as in the light emitting device 1 of the first embodiment. In addition, the forward voltage can be reduced as compared with the light emitting element 1. In particular, the forward voltage during large current driving can be greatly reduced.

なお、第4ESD層200は、厚さを25〜40nm、Si濃度を3×1017〜3×1018/cm3 とすればより望ましい。 The fourth ESD layer 200 is more desirable if the thickness is 25 to 40 nm and the Si concentration is 3 × 10 17 to 3 × 10 18 / cm 3 .

図6は、実施例3の発光素子3の構成を示した図である。実施例3の発光素子3は、発光素子2のESD層202に替えてESD層302を設けたものであり、ESD層202における第1ESD層110を、以下に示す第1ESD層310に替えたものである。他の構成については発光素子2と同様である。   FIG. 6 is a diagram illustrating the configuration of the light-emitting element 3 of Example 3. In the light-emitting element 3 of Example 3, an ESD layer 302 is provided instead of the ESD layer 202 of the light-emitting element 2, and the first ESD layer 110 in the ESD layer 202 is replaced with a first ESD layer 310 shown below. It is. Other configurations are the same as those of the light-emitting element 2.

第1ESD層310は、Si濃度が1×1016〜1.5×1017/cm3 の低濃度のn−GaN層と、Si濃度が3×1017/cm3 以上の高濃度のn−GaN層とが、交互に複数回繰り返して積層された構造である。低濃度のn−GaN層は、厚さ100〜200nm、Si濃度1×1016〜1.5×1017/cm3 であればより望ましく、高濃度のn−GaN層は、厚さ100〜200nm、Si濃度3×1017〜3×1018/cm3 であればより望ましい。 The first ESD layer 310 includes a low concentration n-GaN layer having a Si concentration of 1 × 10 16 to 1.5 × 10 17 / cm 3 and a high concentration n − of a Si concentration of 3 × 10 17 / cm 3 or more. The GaN layer has a structure in which the GaN layers are alternately and repeatedly stacked a plurality of times. Low concentration n-GaN layer of a thickness of 100 to 200 nm, more preferably if the Si concentration 1 × 10 16 ~1.5 × 10 17 / cm 3, a high concentration n-GaN layer is 100 thick More preferably, the thickness is 200 nm and the Si concentration is 3 × 10 17 to 3 × 10 18 / cm 3 .

第1ESD層110に替えて上記構造の第1ESD層310を設けると、実施例1の発光素子1と同様に静電耐圧特性、発光効率、および信頼性を向上させることができ、さらに発光素子1に比べて順方向電圧を低減することができる。特に、大電流駆動時の順方向電圧を大きく低減することができる。   When the first ESD layer 310 having the above structure is provided instead of the first ESD layer 110, the electrostatic withstand voltage characteristic, the light emission efficiency, and the reliability can be improved similarly to the light emitting element 1 of the first embodiment. The forward voltage can be reduced as compared with FIG. In particular, the forward voltage during large current driving can be greatly reduced.

なお、ESD層302において、第4ESD層200を設けずに第1ESD層310上に直接第2ESD層111を設けた構成としてもよく、同様に発光素子1に比べて順方向電圧を低減することができる。   In the ESD layer 302, the second ESD layer 111 may be provided directly on the first ESD layer 310 without providing the fourth ESD layer 200. Similarly, the forward voltage can be reduced as compared with the light emitting element 1. it can.

なお、本発明はn型コンタクト層と発光層との間に設けたESD層に特徴を有するものであり、それ以外の構造については従来より知られている種々の構造を採用可能である。たとえば、基板として導電性の材料を用い、もしくはレーザーリフトオフなどによって基板を除去し、上下に電極を設けて縦方向に導通をとる構造の発光素子にも本発明は適用することができる。   The present invention is characterized by the ESD layer provided between the n-type contact layer and the light-emitting layer, and conventionally known various structures can be adopted for other structures. For example, the present invention can also be applied to a light-emitting element having a structure in which a conductive material is used as a substrate or the substrate is removed by laser lift-off, and electrodes are provided on the upper and lower sides to conduct in the vertical direction.

本発明のIII 族窒化物半導体発光素子は、表示装置や照明装置などに利用することができる。   The group III nitride semiconductor light-emitting device of the present invention can be used for display devices, lighting devices, and the like.

100:サファイア基板
101:n型コンタクト層
102、202、302:ESD層
103:n型クラッド層
104:発光層
105:p型クラッド層
106:p型コンタクト層
107:p電極
108:n電極
110:第1ESD層
111:第2ESD層
112:第3ESD層
200:第4ESD層
100: sapphire substrate 101: n-type contact layer 102, 202, 302: ESD layer 103: n-type cladding layer 104: light-emitting layer 105: p-type cladding layer 106: p-type contact layer 107: p-type electrode 108: n-type electrode 110: First ESD layer 111: Second ESD layer 112: Third ESD layer 200: Fourth ESD layer

Claims (7)

n型コンタクト層と発光層との間にESD層を有したIII 族窒化物半導体発光素子において、
前記ESD層は、n型コンタクト層側から順に、第1ESD層、第2ESD層、第3ESD層が積層された構造であって、
前記第1ESD層は、前記発光層側の表面に1×108 /cm2 以下のピットが形成され、厚さが200〜1000nm、Si濃度が1×1016〜5×1017/cm3 のGaNからなり、
前記第2ESD層は、前記発光層側の表面に2×108 /cm2 以上のピットが形成され、厚さが50〜200nm、キャリア濃度が5×1017/cm3 以下のGaNからなり、
前記第3ESD層は、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )のGaNからなる、
ことを特徴とするIII 族窒化物半導体発光素子。
In a group III nitride semiconductor light emitting device having an ESD layer between an n-type contact layer and a light emitting layer,
The ESD layer has a structure in which a first ESD layer, a second ESD layer, and a third ESD layer are stacked in order from the n-type contact layer side,
The first ESD layer has pits of 1 × 10 8 / cm 2 or less formed on the surface on the light emitting layer side, has a thickness of 200 to 1000 nm, and a Si concentration of 1 × 10 16 to 5 × 10 17 / cm 3 . Made of GaN,
The second ESD layer is made of GaN having pits of 2 × 10 8 / cm 2 or more formed on the surface on the light emitting layer side, a thickness of 50 to 200 nm, and a carrier concentration of 5 × 10 17 / cm 3 or less.
The third ESD layer is made of GaN having a characteristic value defined by a product of Si concentration (/ cm 3 ) and film thickness (nm) of 0.9 × 10 20 to 3.6 × 10 20 (nm / cm 3 ). Become,
A group III nitride semiconductor light emitting device characterized by the above.
前記第1ESD層と前記第2ESD層の厚さの合計は、300nm以上であることを特徴とする請求項1に記載のIII 族窒化物半導体発光素子。   2. The group III nitride semiconductor light emitting device according to claim 1, wherein a total thickness of the first ESD layer and the second ESD layer is 300 nm or more. 前記第1ESD層と前記第2ESD層との間に、厚さが50nm以下、Si濃度が1×1018/cm3 以上のGaNからなる第4ESD層を有することを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体発光素子。 Between the first 2ESD layer and the second 1ESD layer is 50nm or less thick, claim 1, wherein the Si concentration and having a first 4ESD layer consisting of 1 × 10 18 / cm 3 or more GaN Item 3. The group III nitride semiconductor light-emitting device according to Item 2. 前記第1ESD層は、Si濃度が1×1016〜1.5×1017/cm3 の低濃度層と、Si濃度が1×1018/cm3 以上の高濃度層とが交互に複数回繰り返して積層された構造である、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載のIII 族窒化物半導体発光素子。 In the first ESD layer, a low concentration layer having a Si concentration of 1 × 10 16 to 1.5 × 10 17 / cm 3 and a high concentration layer having a Si concentration of 1 × 10 18 / cm 3 or more alternately. The group III nitride semiconductor light-emitting device according to any one of claims 1 to 3, wherein the light-emitting device has a laminated structure. n型コンタクト層と発光層との間にESD層を有したIII 族窒化物半導体発光素子の製造方法において、
前記ESD層を形成する工程は、
成長温度を900℃以上として、厚さ200〜1000nm、Si濃度1×1016〜5×1017/cm3 のGaNからなる第1ESD層をMOCVD法によって形成する工程と、
前記第1ESD層上に、成長温度を800〜950℃として、厚さ50〜200nm、キャリア濃度5×1017/cm3 以下のGaNからなる第2ESD層をMOCVD法によって形成する工程と、
前記第2ESD層上に、Si濃度(/cm3 )と膜厚(nm)の積で定義される特性値が0.9×1020〜3.6×1020(nm/cm3 )のGaNからなる第3ESD層をMOCVD法によって形成する工程と、
を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
In a method for manufacturing a group III nitride semiconductor light emitting device having an ESD layer between an n-type contact layer and a light emitting layer,
The step of forming the ESD layer includes
At a growth temperature of 900 ° C. or higher, and forming a thickness 200 to 1000 nm, the 1ESD layer made of GaN of Si concentration 1 × 10 16 ~5 × 10 17 / cm 3 to the MOCVD method,
Forming a second ESD layer of GaN having a growth temperature of 800 to 950 ° C., a thickness of 50 to 200 nm, and a carrier concentration of 5 × 10 17 / cm 3 or less on the first ESD layer by MOCVD;
GaN having a characteristic value defined by the product of Si concentration (/ cm 3 ) and film thickness (nm) on the second ESD layer of 0.9 × 10 20 to 3.6 × 10 20 (nm / cm 3 ) Forming a third ESD layer comprising: by MOCVD;
A method for producing a Group III nitride semiconductor light-emitting device, comprising:
前記第2ESD層の成長温度は、800〜900℃であることを特徴とする請求項に記載のIII 族窒化物半導体発光素子の製造方法。   The method of manufacturing a group III nitride semiconductor light emitting device according to claim 3, wherein the growth temperature of the second ESD layer is 800 to 900 ° C. 前記第1ESD層の成長温度は、1000℃以上であることを特徴とする請求項5または請求項6に記載のIII 族窒化物半導体発光素子の製造方法。
The method for manufacturing a group III nitride semiconductor light emitting device according to claim 5 or 6, wherein a growth temperature of the first ESD layer is 1000 ° C or higher.
JP2009079387A 2009-03-27 2009-03-27 Group III nitride semiconductor light emitting device and method of manufacturing the same Active JP5229048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009079387A JP5229048B2 (en) 2009-03-27 2009-03-27 Group III nitride semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079387A JP5229048B2 (en) 2009-03-27 2009-03-27 Group III nitride semiconductor light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2010232485A true JP2010232485A (en) 2010-10-14
JP5229048B2 JP5229048B2 (en) 2013-07-03

Family

ID=43048023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079387A Active JP5229048B2 (en) 2009-03-27 2009-03-27 Group III nitride semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP5229048B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169383A (en) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and method of manufacturing the same
JP2013183126A (en) * 2012-03-05 2013-09-12 Sharp Corp Nitride semiconductor light-emitting element and method of manufacturing nitride semiconductor light-emitting element
CN103682002A (en) * 2012-09-26 2014-03-26 丰田合成株式会社 Group III nitride semiconductor light-emitting device and method for producing same
JP2014512696A (en) * 2011-04-29 2014-05-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor chip incorporating ESD protection measures
WO2014157928A1 (en) * 2013-03-25 2014-10-02 일진엘이디(주) Nitride based light emitting diode with excellent electrostatic discharge protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068594A (en) * 1997-09-01 2000-03-03 Nichia Chem Ind Ltd Nitride semiconductor element
JP2003204078A (en) * 1998-12-08 2003-07-18 Nichia Chem Ind Ltd Nitride semiconductor element
JP2007180495A (en) * 2005-12-02 2007-07-12 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element
JP2007201424A (en) * 2005-12-28 2007-08-09 Mitsubishi Cable Ind Ltd Manufacturing method of gan light-emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068594A (en) * 1997-09-01 2000-03-03 Nichia Chem Ind Ltd Nitride semiconductor element
JP2003204078A (en) * 1998-12-08 2003-07-18 Nichia Chem Ind Ltd Nitride semiconductor element
JP2007180495A (en) * 2005-12-02 2007-07-12 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element
JP2007201424A (en) * 2005-12-28 2007-08-09 Mitsubishi Cable Ind Ltd Manufacturing method of gan light-emitting diode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169383A (en) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and method of manufacturing the same
JP2014512696A (en) * 2011-04-29 2014-05-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Radiation emitting semiconductor chip incorporating ESD protection measures
US9202978B2 (en) 2011-04-29 2015-12-01 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor chip having integrated ESD protection
JP2016146488A (en) * 2011-04-29 2016-08-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Radiation-emitting semiconductor chip having integrated esd protection measure
DE112012001920B4 (en) * 2011-04-29 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Radiation-emitting semiconductor chip with integrated ESD protection
DE112012001920B9 (en) 2011-04-29 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Radiation-emitting semiconductor chip with integrated ESD protection
JP2013183126A (en) * 2012-03-05 2013-09-12 Sharp Corp Nitride semiconductor light-emitting element and method of manufacturing nitride semiconductor light-emitting element
CN103682002A (en) * 2012-09-26 2014-03-26 丰田合成株式会社 Group III nitride semiconductor light-emitting device and method for producing same
JP2014067931A (en) * 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and manufacturing method of the same
WO2014157928A1 (en) * 2013-03-25 2014-10-02 일진엘이디(주) Nitride based light emitting diode with excellent electrostatic discharge protection

Also Published As

Publication number Publication date
JP5229048B2 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5533744B2 (en) Group III nitride semiconductor light emitting device
JP5737111B2 (en) Group III nitride semiconductor light emitting device
JP5874593B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
US8507891B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
TWI497766B (en) Method for producing semiconductor device
US20130017639A1 (en) Method for producing a group iii nitride semiconductor light-emitting device
US8680564B2 (en) Group III nitride semiconductor light-emitting device
TWI636581B (en) Semiconductor light-emitting element
JP5229048B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP5626123B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP2008288532A (en) Nitride semiconductor device
JP5327778B2 (en) Semiconductor device and manufacturing method thereof
TW201607076A (en) Led element
JP2012248763A5 (en)
JP5423026B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
US20140087508A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP5353821B2 (en) SEMICONDUCTOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LAMP, ELECTRONIC DEVICE, MECHANICAL DEVICE
US20130146839A1 (en) Group iii nitride semiconductor light-emitting device
JP2011187862A (en) Method of manufacturing group iii nitride semiconductor light emitting device
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2013008803A (en) Method for manufacturing group iii nitride semiconductor light-emitting element
JP5800251B2 (en) LED element
JP2011035156A (en) Method for manufacturing group iii nitride semiconductor light emitting device
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP6198004B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150