JP2015185901A - ピークホールド検波器 - Google Patents

Abstract

【課題】入力される高周波パルス信号のパルス幅およびＰＲＩの設定が変更されても、出力される直流電圧の降下を低減することができるピークホールド検波器を提供する。
【解決手段】第１のキャパシタは、第１の電気容量が設定される。第２のキャパシタは、第１の電気容量と異なる、第２の電気容量が設定される。切替器は、制御信号に応じて、パルス信号を入力させる第１のキャパシタと第２のキャパシタとを切り替える。切替制御部は、情報取得部で取得されるパルス繰り返し時間情報から得られる所定のパルス繰り返し時間が、予め設定される条件を満たす場合、切替器による第１のキャパシタおよび第２のキャパシタの切り替えを制御する制御信号を、切替器へ出力する。
【選択図】図１

Description

本発明の実施形態は、例えば、パルスレーダ装置等に用いられるピークホールド検波器に関する。

パルスレーダ装置は、最大探知距離で目標を探知する場合、高周波パルス信号のパルス幅およびパルス繰り返し時間（ＰＲＩ：Pulse Repetition Interval）を長く設定して運用する。また、パルスレーダ装置は、最小探知距離で目標を探知する場合、高周波パルス信号のパルス幅およびＰＲＩを短く設定して運用する。この種のパルスレーダ装置では、所定間隔で繰り返される高周波パルス信号のピーク値を保持するピークホールド検波器が用いられる。

ピークホールド検波器は、検波ダイオード、キャパシタ、抵抗および積分器を備える。検波ダイオ−ドのカソード端子には、キャパシタの一端と抵抗の一端と積分器の入力端子とが接続される。また、キャパシタの他端および抵抗の他端は接地される。高周波パルス信号は、検波ダイオ−ドのアノード端子から入力される。

上記構成のピークホールド検波器において、検波ダイオ−ドに高周波パルス信号が入力される場合、検波ダイオ−ドは、入力される高周波パルス信号のピーク値を検波する。検波ダイオ−ドによりピーク値が検波された後、充電電流がキャパシタに流入する。この充電電流の流入により、キャパシタが充電される。キャパシタが充電されることにより、検波電圧は発生する。

キャパシタが充電された状態で、検波ダイオ−ドに高周波パルス信号が入力されない場合、キャパシタは蓄積する電荷を放出する。キャパシタから電荷が放出されることにより、時間経過に伴い、検波電圧は降下する。また、キャパシタから放出される電荷の流れを示す放電電流が、抵抗に流入する。

積分器は、検波電圧を直流電圧に変換し、当該直流電圧を積分器の出力端子から出力する。

特開２０１２−６５０６５号公報

上記のように、従来のパルスレーダ装置は、目標を探知する探知距離に応じて、高周波パルス信号のパルス幅およびＰＲＩの設定を変更する。このとき、高周波パルス信号のパルス幅およびＰＲＩを長く設定すると、パルス幅およびＰＲＩを短く設定する場合と比較し、電荷の放出時間が長くなる。このため、ＰＲＩを長く設定する場合、ＰＲＩを短く設定する場合より検波電圧の降下量が大きくなる。これにより、ＰＲＩを長く設定する場合に出力される直流電圧が、ＰＲＩを短く設定する場合に出力される直流電圧より小さくなるという問題がある。

そこで、本実施形態の目的は、入力される高周波パルス信号のパルス幅およびＰＲＩの設定が変更されても、出力される直流電圧の降下を低減することができるピークホールド検波器を提供することにある。

本実施形態によれば、ピークホールド検波器は、第１のキャパシタ、第２のキャパシタ、切替器、情報取得部および切替制御部を具備する。第１のキャパシタは、第１の電気容量が設定される。第２のキャパシタは、前記第１の電気容量より大きい、第２の電気容量が設定される。切替器は、制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える。情報取得部は、前記第１のキャパシタまたは前記第２のキャパシタに入力される前記パルス信号のパルス繰り返し時間情報を取得する。切替制御部は、前記情報取得部で取得されるパルス繰り返し時間情報から得られる前記所定のパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する前記制御信号を、前記切替器へ出力する。

第１の実施形態に係るピークホールド検波器の構成を示すブロック図。 図１に示すパルス検波器および積分器の一例を示す回路図。 図１に示す制御器の機能構成を示すブロック図。 図１に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の短い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。 図１に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の長い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。 従来のピークホールド検波器の構成を示す回路図。 図６に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の短い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。 図６に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の長い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。 第２の実施形態に係るピークホールド検波器の構成を示すブロック図。 図９に示す制御器の機能構成を示すブロック図。 図９に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の短い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。 図９に示すピークホールド検波器に入力されるパルス幅およびパルス繰り返し時間の長い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図。

以下、実施形態について、図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態に係るピークホールド検波器の構成を示すブロック図である。図１に示すピークホールド検波器は、パルス検波器１、積分器２および制御器３を具備する。

パルス検波器１は、高周波パルス信号を入力し、当該高周波パルス信号のピーク値を検波する。また、パルス検波器１は、高周波パルス信号のピーク値を検波した後、高周波パルス信号の検波電圧を積分器２へ出力する。パルス検波器１は、後述する制御器３から出力される制御信号に応じて、検波電圧を出力する経路を切り替える。

積分器２は、パルス検波器１から出力される検波電圧を直流電圧に変換し、当該直流電圧を出力する。

図２は、図１に示すパルス検波器１および積分器２の一例を示す回路図である。

パルス検波器１は、検波ダイオード１１、第１の充放電回路１２１、第２の充放電回路１２２、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を備える。

検波ダイオード１１は、検波ダイオード１１のカソード端子が第１のＳＰＤＴスイッチ１３１に接続される。高周波パルス信号は、検波ダイオ−ド１１のアノード端子から入力される。検波ダイオード１１は、入力される高周波パルス信号のピーク値を検波する。

第１の充放電回路１２１および第２の充放電回路１２２は、第１のＳＰＤＴスイッチ１３１と第２のＳＰＤＴスイッチ１３２とにより、いずれか一方へ切り替えられる。

第１の充放電回路１２１は、第１のキャパシタ１２１１および第１の抵抗１２１２を有する。

第１のキャパシタ１２１１の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第１の線路Ｌ１に接続される。第１のキャパシタ１２１１の他端は接地される。第１のキャパシタ１２１１には、第１の電気容量が設定される。

検波ダイオ−ド１１によりピーク値が検波された後、充電電流Ｉ_１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ_１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は発生する。

第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、時間経過に伴い、検波電圧は降下する。第１のキャパシタ１２１１から放出される電荷の流れを示す放電電流Ｉ_２は、第１の抵抗１２１２に流入する。

第１の抵抗１２１２の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第１の線路Ｌ１に接続される。第１の抵抗１２１２の他端は接地される。第１の抵抗１２１２は、第１のキャパシタ１２１１の一端の接続位置より第２のＳＰＤＴスイッチ１３２側に接続する。

第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１から放出される電荷の流れを示す放電電流Ｉ_２は、第１の抵抗１２１２に流入する。

第２の充放電回路１２２は、第２のキャパシタ１２２１および第２の抵抗１２２２を有する。

第２のキャパシタ１２２１の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第２の線路Ｌ２に接続される。第２のキャパシタ１２２１の他端は接地される。第２のキャパシタ１２２１には、第１のキャパシタ１２１１に設定される第１の電気容量と異なる、第２の電気容量が設定される。具体的に、第２の電気容量は、第１の電気容量に対する第２の電気容量の比が、入力される高周波パルス信号のＰＲＩの最小時間に対する最大時間の比と同等となるように設定される。

例えば、ＰＲＩの最小時間を１０ｍｓ、ＰＲＩの最大時間を１００ｍｓとすると、ＰＲＩの最小時間に対する最大時間の比は１０となる。これにより、第２のキャパシタ１２２１は、第１の電気容量より１０倍大きい容量となるように、第２の電気容量が設定される。

検波ダイオ−ド１１によりピーク値が検波された後、充電電流Ｉ_３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ_３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は発生する。

第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷を放出することにより、時間経過に伴い、検波電圧は降下する。第２のキャパシタ１２２１から放出される電荷の流れを示す放電電流Ｉ_４は、第２の抵抗１２２２に流入する。

第２の抵抗１２２２の一端は、第１のＳＰＤＴスイッチ１３１と、第２のＳＰＤＴスイッチ１３２とが接続される第２の線路Ｌ２に接続される。第２の抵抗１２２２の他端は接地される。第２の抵抗１２２２は、第２のキャパシタ１２２１の一端の接続位置より第２のＳＰＤＴスイッチ１３２側に接続される。第２の抵抗１２２２の抵抗値は、第１の抵抗１２１２の抵抗値と同じ値にする。

第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１から高周波パルス信号が入力されない場合、第２のキャパシタ１２２１から放出される電荷の流れを示す放電電流Ｉ_４は、第２の抵抗１２２２に流入する。

積分器２は、オペアンプＯＰ、抵抗Ｒ１、抵抗Ｒ２およびキャパシタＣ１を備える。オペアンプＯＰは、プラス端子が接地され、マイナス入力端子に抵抗Ｒ１が接続される。抵抗Ｒ２およびキャパシタＣ１は、オペアンプＯＰのマイナス入力端子と出力端子との間に並列接続される。

積分器２は、上記構成を利用し、検波電圧を直流電圧に変換し、当該直流電圧を出力する。

図３は、図１に示す制御器３の機能構成を示すブロック図である。

図３に示す制御器３は、例えば、ＣＰＵ（Central Processing Unit）、並びにＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）等のＣＰＵが処理を実行するためのプログラムやデータの格納領域等を含む。制御器３は、ＣＰＵにプログラムを実行させることで、情報取得部３１および切替制御部３２を実現する。

情報取得部３１は、パルス検波器１に入力される高周波パルス信号のパルス繰り返し時間情報（以降、ＰＲＩ情報と記載）を取得する。情報取得部３１は、取得したＰＲＩ情報を切替制御部３２へ出力する。ここで、上記ＰＲＩ情報の取得先は、例えば、送信パルス信号を生成し、所定のＰＲＩで送信パルス信号を空間へ放射する送信装置等である。すなわち、パルス検波器１に入力される高周波パルス信号のＰＲＩは、既知である。

切替制御部３２は、情報取得部３１から出力されるＰＲＩ情報に基づいて、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２の切り替えを制御する制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。すなわち、切替制御部３２は、第１の条件を満たす場合、第１の充放電回路１２１（図２に示す実線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１の条件とは、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力されることである。また、切替制御部３２は、第２の条件を満たす場合、第２の充放電回路１２２（図２に示す破線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第２の条件とは、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力されることである。

ここで、第１の実施形態に係るピークホールド検波器の動作について、具体例を挙げて説明する。なお、具体例では、第２の電気容量が、第１の電気容量より１０倍大きい容量となるように設定される。また、２種類の高周波パルス信号がピークホールド検波器に入力される。図４は、図１に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの短い高周波パルス信号と、第１のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。図５は、図１に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの長い高周波パルス信号と、第２のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。なお、入力されるパルス幅およびＰＲＩの短い高周波パルス信号を、第１のパルスと記載する。また、パルス幅およびＰＲＩの長い高周波パルス信号を、第２のパルスと記載する。

図４（ａ）に示す第１のパルスが入力される場合、情報取得部３１は、送信装置からＰＲＩ情報を取得する。情報取得部３１は、当該ＰＲＩ情報を切替制御部３２へ出力する。切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力されるため、第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替える。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第１の充放電回路１２１へ切り替えた後、検波ダイオード１１に、第１のパルスが入力される。検波ダイオード１１は、入力した第１のパルスのピーク値を検波する。第１のパルスのピーク値が検波された後、充電電流Ｉ_１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ_１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は、図４（ｂ）の実線のように発生する。

第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、時間経過に伴い、検波電圧は、図４（ｂ）の実線のように降下する。

積分器２は、図４（ｂ）の破線のように、図４（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。

図５（ａ）に示す第２のパルスが入力される場合、情報取得部３１は、送信装置からＰＲＩ情報を取得する。情報取得部３１は、当該ＰＲＩ情報を切替制御部３２へ出力する。切替制御部３２は、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力されるため、第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替える。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第２の充放電回路１２２へ切り替えた後、検波ダイオード１１に第２のパルスが入力される。検波ダイオード１１は、入力した第２のパルスのピーク値を検波する。第２のパルスのピーク値が検波された後、充電電流Ｉ_３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ_３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は、図５（ｂ）の実線のように発生する。

第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷が放出されることより、時間経過に伴い、検波電圧は、図５（ｂ）の実線のように降下する。

積分器２は、図５（ｂ）の破線のように、図５（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。

上記構成によれば、第１の実施形態に係るピークホールド検波器において、切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第１のキャパシタ１２１１を有する第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替えるようにしている。

また、切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第１のキャパシタ１２１１より容量の大きい第２のキャパシタ１２２１を有する第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替えるようにしている。

ここで、第１の実施形態に係るピークホールド検波器と、従来のピークホールド検波器とを比較する。

図６は、従来のピークホールド検波器の構成を示す回路図である。図７は、図６に示すピークホールド検波器に入力される第１のパルスと、第１のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。図８は、図６に示すピークホールド検波器に入力される第２のパルスと、第２のパルスが入力される場合の検波電圧および直流電圧とを示す波形図である。なお、図７（ａ）に示す第１のパルスのＰＲＩは、図４（ａ）に示す第１のパルスのＰＲＩと同じである。また、図８（ａ）に示す第２のパルスのＰＲＩは、図５（ａ）に示す第２のパルスのＰＲＩと同じである。

図７（ｂ）と図８（ｂ）とを比較すると、時間経過に伴い、図８（ｂ）に示す検波電圧は、図７（ｂ）に示す検波電圧より降下する。図８（ｂ）に示す検波電圧より図７（ｂ）に示す検波電圧が降下するのは、ＰＲＩを長く設定すると、電荷の放出時間が長くなるためである。これにより、図８（ｂ）に示す直流電圧は、図７（ｂ）に示す直流電圧より低下する。

一方、図５（ｂ）と図６（ｂ）とを比較すると、ＰＲＩの変化前後で、出力される直流電圧に差異が生じない。ＰＲＩの変化前後で、出力される直流電圧に差異が生じないのは、第２のパルスが入力される場合に、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えるためである。すなわち、第２のパルスが入力される場合、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えることにより、従来よりも検波電圧が緩やかに降下する。これにより、第１の実施形態に係るピークホールド検波器は、第２のパルスが入力される場合、従来のピークホールド検波器よりも、時間経過に伴う検波電圧の降下量を小さくすることが可能になる。

したがって、第１の実施形態に係るピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間の設定が変更されても、出力される直流電圧の低下を低減することができる。

なお、第１の実施形態では、制御器３は、上記ＰＲＩ情報を、送信装置等から取得しているが、これに限らない。制御器３は、装置内のメモリ等に、上記ＰＲＩ情報を予め記憶しておいてもよい。

また、上記切替制御部３２は、初期設定として、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２をいずれの充放電回路にも接続しておらず、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を選択的に切り替える制御信号を出力しているが、これに限らない。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第１の充放電回路１２１に接続されている。切替制御部３２は、上記送信装置から送信されるＰＲＩの長い高周波パルス信号が入力される場合、第１の充放電回路１２１から第２の充放電回路１２２へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第２の充放電回路１２２に接続されている。切替制御部３２は、上記送信装置から送信されるＰＲＩの短い高周波パルス信号が入力される場合、第２の充放電回路１２２から第１の充放電回路１２１へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。

（第２の実施形態）
図９は、第２の実施形態に係るピークホールド検波器の構成を示すブロック図である。図９に示すピークホールド検波器は、パルス検波器１、積分器２および制御器４を具備する。

図１０は、図９に示す制御器４の機能構成を示すブロック図である。

図１０に示す制御器４は、例えば、ＣＰＵ、並びにＲＯＭおよびＲＡＭ等のＣＰＵが処理を実行するためのプログラムやデータの格納領域等を含む。制御器４は、ＣＰＵにプログラムを実行させることで判定部４１および切替制御部４２を実現する。

判定部４１は、パルス検波器１に入力される高周波パルス信号を入力する。判定部４１は、入力した高周波パルス信号のパルス繰り返し時間（以降、ＰＲＩと記載）を判定する。判定部４１は、高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。ここで、パルス検波器１に入力される高周波パルス信号のＰＲＩは、未知である。

切替制御部４２は、判定部４１から出力されるＰＲＩ判定結果に基づいて、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２の切り替えを制御する制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。すなわち、切替制御部３２は、第３の条件を満たす場合、第１の充放電回路１２１（図２に示す実線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第３の条件とは、判定されるＰＲＩが、想定されるＰＲＩの最小時間に、想定されるＰＲＩの最大時間および最小時間の差の半分を加えた時間以下となること、である。また、切替制御部４２は、第４の条件を満たす場合、第２の充放電回路１２２（図２に示す破線のパス）へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第４の条件とは、判定されるＰＲＩが、想定されるＰＲＩの最小時間に、想定されるＰＲＩの最大時間および最小時間の差の半分を加えた時間以上となること、である。

ここで、第２の実施形態に係るピークホールド検波器の動作について、具体例を挙げて説明する。なお、具体例では、第２の電気容量が、第１の電気容量より１０倍大きい容量となるように設定される。また、２種類の高周波パルス信号がピークホールド検波器に入力される。図１１は、図９に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの短い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図である。図１２は、図６に示すピークホールド検波器に入力されるパルス幅およびＰＲＩの長い高周波パルス信号と、当該高周波パルス信号が入力される場合の、検波電圧および直流電圧とを示す波形図である。

図１１（ａ）に示す高周波パルス信号が入力される場合、判定部４１は、当該高周波パルス信号を入力し、入力した高周波パルス信号のＰＲＩを判定する。判定部４１は、判定した高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。切替制御部４２は、ＰＲＩ判定結果が第３の条件を満たすため、第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部４２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替える。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第１の充放電回路１２１へ切り替えた後、検波ダイオード１１に、図１１（ａ）に示す高周波パルス信号が入力される。検波ダイオード１１は、入力した高周波パルス信号のピーク値を検波する。高周波パルス信号のピーク値が検波された後、充電電流Ｉ_１が第１のキャパシタ１２１１に流入する。この充電電流Ｉ_１の流入により、第１のキャパシタ１２１１が充電される。第１のキャパシタ１２１１が充電されることにより、検波電圧は、図１１（ｂ）の実線のように発生する。

第１のキャパシタ１２１１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第１のキャパシタ１２１１は、蓄積する電荷を放出する。第１のキャパシタ１２１１から電荷が放出されることにより、検波電圧は、図１１（ｂ）の実線のように降下する。

積分器２は、図１１（ｂ）の破線のように、図１１（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。

図１２（ａ）に示す高周波パルス信号が入力される場合、判定部４１は、当該高周波パルス信号を入力し、入力した高周波パルス信号のＰＲＩを判定する。判定部４１は、判定した高周波パルス信号のＰＲＩ判定結果を切替制御部４２へ出力する。切替制御部４２は、ＰＲＩ判定結果が第４の条件を満たすため、第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替える。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を第２の充放電回路１２２へ切り替えた後、検波ダイオード１１に、図１２（ａ）に示す高周波パルス信号が入力される。検波ダイオード１１は、入力した高周波パルス信号のピーク値を検波する。高周波パルス信号のピーク値が検波された後、充電電流Ｉ_３が第２のキャパシタ１２２１に流入する。この充電電流Ｉ_３の流入により、第２のキャパシタ１２２１が充電される。第２のキャパシタ１２２１が充電されることにより、検波電圧は、図１２（ｂ）の実線のように発生する。

第２のキャパシタ１２２１が充電された状態で、検波ダイオ−ド１１に高周波パルス信号が入力されない場合、第２のキャパシタ１２２１は、蓄積する電荷を放出する。第２のキャパシタ１２２１から電荷が放出されることにより、検波電圧は、図１２（ｂ）の実線のように降下する。

積分器２は、図１２（ｂ）の破線のように、図１２（ｂ）の実線で示す検波電圧を直流電圧に変換し、当該直流電圧を出力する。

上記構成によれば、第２の実施形態に係るピークホールド検波器において、切替制御部４２は、ＰＲＩ判定結果が第３の条件を満たす場合、第１のキャパシタ１２１１を有する第１の充放電回路１２１へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第１の充放電回路１２１へ切り替えるようにしている。

また、切替制御部３２は、ＰＲＩ判定結果が第４の条件を満たす場合、第１のキャパシタ１２１１より容量の大きい第２のキャパシタ１２２１を有する第２の充放電回路１２２へ信号経路を切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力する。第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、切替制御部３２から出力される制御信号に応じて、第２の充放電回路１２２へ切り替えるようにしている。

ここで、第２の実施形態に係るピークホールド検波器と、従来のピークホールド検波器とを比較する。なお、図７（ａ）に示す高周波パルス信号は、図１１（ａ）に示す高周波パルス信号と同じである。また、図８（ａ）に示す高周波パルス信号は、図１２（ａ）に示す高周波パルス信号と同じである。

図７（ｂ）と図８（ｂ）とを比較すると、時間経過に伴い、図８（ｂ）に示す検波電圧は、図７（ｂ）に示す検波電圧より降下する。図８（ｂ）に示す検波電圧より図７（ｂ）に示す検波電圧が降下するのは、ＰＲＩを長く設定すると、電荷の放出時間が長くなるためである。これにより、図８（ｂ）に示す直流電圧は、図７（ｂ）に示す直流電圧より低下する。

一方、図１１（ｂ）と図１２（ｂ）とを比較すると、ＰＲＩの変化前後で、出力される直流電圧に差異が生じない。ＰＲＩの変化前後で、出力される直流電圧に差異が生じないのは、ＰＲＩ判定結果が第４の条件を満たす場合に、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えるためである。すなわち、ＰＲＩ判定結果が第４の条件を満たす場合、容量の大きいキャパシタを有する第２の充放電回路１２２へ切り替えることにより、従来よりも検波電圧が緩やかに降下する。これにより、第２の実施形態に係るピークホールド検波器は、ＰＲＩ判定結果が第４の条件を満たす場合、従来のピークホールド検波器よりも、時間経過に伴う検波電圧の降下量を小さくすることが可能になる。

したがって、第２の実施形態に係るピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間の設定が変更されても、出力される直流電圧の低下を低減することができる。

また、ピークホールド検波器は、入力される高周波パルス信号のパルス幅およびパルス繰り返し時間が未知であっても、想定されるＰＲＩの最大時間および最小時間の範囲内で、出力される直流電圧の低下を低減することができる。

なお、第１の実施形態では、上記切替制御部３２は、初期設定として、上記第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２をいずれの充放電回路にも接続しておらず、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２を選択的に切り替える制御信号を出力しているが、これに限らない。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第１の充放電回路１２１に接続されている。切替制御部３２は、ＰＲＩ判定結果が第４の条件を満たす場合、第１の充放電回路１２１から第２の充放電回路１２２へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。

第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２は、初期設定として、第２の充放電回路１２２に接続されている。切替制御部３２は、ＰＲＩ判定結果が第３の条件を満たす場合、第２の充放電回路１２２から第１の充放電回路１２１へ切り替える制御信号を、第１のＳＰＤＴスイッチ１３１および第２のＳＰＤＴスイッチ１３２へ出力してもよい。

また、制御器４は、装置内のメモリ等に、上記想定されるＰＲＩの最小時間および最大時間を予め記憶しておいてもよい。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載される発明とその均等の範囲に含まれるものである。

１…パルス検波器、１１…検波ダイオ−ド、１２１…第１の充放電回路、１２１１…第１のキャパシタ、１２１２…第１の抵抗、１２２…第２の充放電回路、１２２１…第２のキャパシタ、１２２２…第２の抵抗、１３１…第１のＳＰＤＴスイッチ、１３２…第２のＳＰＤＴスイッチ、２…積分器、３，４…制御器、３１…情報取得部、４１…判定部、３２，４２…切替制御部。

Claims (15)

1. 第１の電気容量が設定される第１のキャパシタと、
   前記第１の電気容量より大きい、第２の電気容量が設定される第２のキャパシタと、
   制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える切替器と、
   前記第１のキャパシタまたは前記第２のキャパシタに入力される前記パルス信号のパルス繰り返し時間情報を取得する情報取得部と、
   前記情報取得部で取得されるパルス繰り返し時間情報から得られる所定のパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する前記制御信号を、前記切替器へ出力する切替制御部と
   を具備するピークホールド検波器。
2. 前記第２の電気容量は、前記第１の電気容量に対する前記第２の電気容量の比が、前記予め設定されるパルス繰り返し時間の最小時間に対する最大時間の比と同等となるように設定される請求項１記載のピークホールド検波器。
3. 前記予め設定される条件とは、前記パルス繰り返し時間情報から得られる、パルス繰り返し時間の短いパルス信号が入力されることであり、
   前記切替制御部は、前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。
4. 前記予め設定される条件とは、前記パルス繰り返し時間情報から得られる、パルス繰り返し時間の長いパルス信号が入力されることであり、
   前記切替制御部は、前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。
5. 前記予め設定される条件とは、前記パルス繰り返し時間情報から得られる、パルス繰り返し時間の長いパルス信号が入力されることであり、
   前記切替器は、初期設定として前記第１のキャパシタに接続され、
   前記切替制御部は、前記第１のキャパシタから前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。
6. 前記予め設定される条件とは、前記パルス繰り返し時間情報から得られる、パルス繰り返し時間の短いパルス信号が入力されることであり、
   前記切替器は、初期設定として前記第２のキャパシタに接続され、
   前記切替制御部は、前記第２のキャパシタから前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項１記載のピークホールド検波器。
7. 前記情報取得部は、前記パルス信号を生成し、前記生成したパルス信号を送信する送信装置から、前記パルス信号のパルス繰り返し時間情報を取得する請求項１記載のピークホールド検波器。
8. 前記パルス信号のパルス繰り返し時間情報を記憶する記憶部をさらに具備し、
   前記情報取得部は、前記記憶部から前記パルス信号のパルス繰り返し時間情報を取得する請求項１記載のピークホールド検波器。
9. 第１の電気容量が設定される第１のキャパシタと、
   前記第１の電気容量と異なる、第２の電気容量が設定される第２のキャパシタと、
   制御信号に応じて、パルス信号を入力させる前記第１のキャパシタと前記第２のキャパシタとを切り替える切替器と、
   前記第１のキャパシタまたは前記第２のキャパシタに入力される、前記パルス信号のパルス繰り返し時間を判定する判定部と、
   前記判定されるパルス繰り返し時間が、予め設定される条件を満たす場合、前記切替器による前記第１のキャパシタおよび前記第２のキャパシタの切り替えを制御する制御信号を、前記切替器へ出力する切替制御部と
   を具備するピークホールド検波器。
10. 前記第２の電気容量は、前記第１の電気容量に対する前記第２の電気容量の比が、想定されるパルス繰り返し時間の最小時間に対する最大時間の比と同等となるように設定される請求項９記載のピークホールド検波器。
11. 前記予め設定される条件とは、前記判定されるパルス繰り返し時間が、想定されるパルス繰り返し時間の最小時間に、想定されるパルス繰り返し時間の最大時間および最小時間の差の半分を加えた時間以下となること、であり、
    前記切替制御部は、前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項９記載のピークホールド検波器。
12. 前記予め設定される条件とは、前記判定されるパルス繰り返し時間が、想定されるパルス繰り返し時間の最小時間に、想定されるパルス繰り返し時間の最大時間および最小時間の差の半分を加えた時間以上となること、であり、
    前記切替制御部は、前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項９記載のピークホールド検波器。
13. 前記予め設定される条件とは、前記判定されるパルス繰り返し時間が、想定されるパルス繰り返し時間の最小時間に、想定されるパルス繰り返し時間の最大時間および最小時間の差の半分を加えた時間以上となること、であり、
    前記切替器は、初期設定として前記第１のキャパシタに接続され、
    前記切替制御部は、前記第１のキャパシタから前記第２のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項９記載のピークホールド検波器。
14. 前記予め設定される条件とは、前記判定されるパルス繰り返し時間が、想定されるパルス繰り返し時間の最小時間に、想定されるパルス繰り返し時間の最大時間および最小時間の差の半分を加えた時間以下となること、であり、
    前記切替器は、初期設定として前記第２のキャパシタに接続され、
    前記切替制御部は、前記第２のキャパシタから前記第１のキャパシタへ切り替える制御信号を、前記切替器へ出力する請求項９記載のピークホールド検波器。
15. 想定されるパルス繰り返し時間の最大時間および最小時間を記憶する記憶部をさらに具備する請求項９記載のピークホールド検波器。

Images