JP2015185650A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2015185650A JP2015185650A JP2014059983A JP2014059983A JP2015185650A JP 2015185650 A JP2015185650 A JP 2015185650A JP 2014059983 A JP2014059983 A JP 2014059983A JP 2014059983 A JP2014059983 A JP 2014059983A JP 2015185650 A JP2015185650 A JP 2015185650A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- board
- main surface
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】基板型の端子における電極のばりの発生を抑制する。【解決手段】互いに反対側に位置してそれぞれ配線パターンが形成された第1主面210aおよび第2主面を有するマザー基板200aを準備する工程と、仮想線であるカットラインCL1に沿ってマザー基板200aを切断することにより基板型の端子に個片化する工程とを備える。基板型の端子に個片化する工程において、第1主面210aの配線パターンと交差し、かつ、第2主面の配線パターンと交差しないカットラインCL1上にて、第1主面側から第2主面側に向けてマザー基板200aを切断する。【選択図】図11
Description
本発明は、電子部品の製造方法に関し、特に、電歪性を有する電子素子を含む電子部品の製造方法に関する。
振動の伝播を抑えて雑音の発生を減らすことを図った電子部品を開示した先行文献として、特開2004−134430号公報(特許文献1)がある。特許文献1に記載された電子部品においては、積層コンデンサの本体部分となるコンデンサ素子の下部に、1枚のインターポーザ基板が配置される。インターポーザ基板の表面側に、コンデンサ素子の1対の外部電極とそれぞれ接続される1対の実装電極が配置される。インターポーザ基板の裏面側に、基板の配線パターンとそれぞれ半田により接続される1対の接続電極が配置される。
基板型の端子を互いの間に挟んで電子素子と回路基板とを接続することにより電子部品を回路基板に実装した場合、基板型の端子における電極のばりによって、電子部品実装上の不具合が生ずることがある。
本発明は上記の問題点に鑑みてなされたものであって、基板型の端子における電極のばりの発生を抑制できる、電子部品の製造方法を提供することを目的とする。
本発明に基づく電子部品の製造方法は、電子素子とこの電子素子が実装される基板型の端子とを備える電子部品の製造方法である。電子部品の製造方法は、互いに反対側に位置してそれぞれ配線パターンが形成された第1主面および第2主面を有するマザー基板を準備する工程と、仮想線であるカットラインに沿ってマザー基板を切断することにより基板型の端子に個片化する工程とを備える。基板型の端子に個片化する工程において、上記第1主面の配線パターンと交差し、かつ、上記第2主面の配線パターンと交差しないカットライン上にて、第1主面側から第2主面側に向けてマザー基板を切断する。
本発明の一形態においては、基板型の端子に個片化する工程にて、ダイシングブレードによりマザー基板を切断する。
本発明の一形態においては、基板型の端子に個片化する工程にて、上記第1主面に直交する方向にダイシングブレードを移動させることによりマザー基板を切断する。
本発明の一形態においては、基板型の端子に個片化する工程の後に、基板型の端子に電子素子を搭載する工程をさらに備える。
本発明の一形態においては、基板型の端子に個片化する工程の前に、マザー基板に電子素子を搭載する工程をさらに備える。
本発明の一形態においては、電子素子を搭載する工程において、電子素子を上記第2主面に搭載する。
本発明の一形態においては、マザー基板は、上記第1主面の配線パターンと上記第2主面の配線パターンとを導通させる貫通電極を有するビアホールをさらに含む。貫通電極は、カットライン上に位置していない。
本発明の一形態においては、カットラインが格子状である。
本発明によれば、基板型の端子における電極のばりの発生を抑制できる。
以下、本発明の各実施形態に係る電子部品の製造方法について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態1)
まず、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、電子素子の一例であるコンデンサ素子について説明する。なお、電子素子は、コンデンサ素子に限られず、インダクタ素子、サーミスタ素子、圧電素子または半導体素子などでもよい。
まず、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、電子素子の一例であるコンデンサ素子について説明する。なお、電子素子は、コンデンサ素子に限られず、インダクタ素子、サーミスタ素子、圧電素子または半導体素子などでもよい。
図1は、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、コンデンサ素子の第1構造を示す斜視図である。図2は、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、コンデンサ素子の第2構造を示す斜視図である。図1,2においては、コンデンサ素子の長さ方向L、コンデンサ素子の幅方向W、コンデンサ素子の厚さ方向Hを図示している。
図1に示すように、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、第1構造のコンデンサ素子10aは、誘電体層13と平板状の内部電極12とが交互に積層された直方体状の積層体11a、および、積層体11a上に設けられてコンデンサ素子10aの長さ方向Lの両端の表面に位置する外部電極14を含む。
互いに隣り合って対向する内部電極12同士において、一方の内部電極12は、コンデンサ素子10aの長さ方向Lの一端に位置する外部電極14に電気的に接続され、他方の内部電極12は、コンデンサ素子10aの長さ方向Lの他端に位置する外部電極14に電気的に接続されている。
第1構造のコンデンサ素子10aにおいては、誘電体層13と内部電極12との積層方向が、コンデンサ素子10aの長さ方向Lおよびコンデンサ素子10aの厚さ方向Hに対して直交している。すなわち、誘電体層13と内部電極12との積層方向は、コンデンサ素子10aの幅方向Wと平行である。
図2に示すように、本発明の実施形態1に係る電子部品の製造方法によって製造される電子部品に含まれる、第2構造のコンデンサ素子10bは、誘電体層13と平板状の内部電極12とが交互に積層された直方体状の積層体11b、および、積層体11b上に設けられてコンデンサ素子10bの長さ方向Lの両端の表面に位置する外部電極14を含む。
互いに隣り合って対向する内部電極12同士において、一方の内部電極12は、コンデンサ素子10bの長さ方向Lの一端に位置する外部電極14に電気的に接続され、他方の内部電極12は、コンデンサ素子10bの長さ方向Lの他端に位置する外部電極14に電気的に接続されている。
第2構造のコンデンサ素子10bにおいては、誘電体層13と内部電極12との積層方向が、コンデンサ素子10bの長さ方向Lおよびコンデンサ素子10bの幅方向Wに対して直交している。すなわち、誘電体層13と内部電極12との積層方向は、コンデンサ素子10bの厚さ方向Hと平行である。
本実施形態においては、誘電体層13は、チタン酸バリウムなどを主に含むセラミックスシートから形成されている。ただし、誘電体層13を構成する主成分は、チタン酸バリウムに限られず、チタン酸カルシウムまたはチタン酸ストロンチウムなどの誘電率の高いセラミックスであればよい。誘電体層13は、Mn化合物、Fe化合物、Cr化合物、Co化合物およびNi化合物などの少なくとも1種類の副成分を含んでいてもよい。また、誘電体層13は、Siおよびガラス成分などを含んでいてもよい。
コンデンサ素子10a,10bとしては、静電容量が1μF以上であるコンデンサ素子、比誘電率が3000以上であるコンデンサ素子、内部電極12の枚数が350枚以上であるコンデンサ素子、または、誘電体層13の1層の厚さの寸法が1μm以下であるコンデンサ素子などを好適に用いることができる。
内部電極12は、誘電体層13を構成するセラミックスシート上にNiを含むペーストが印刷されることにより形成される。ただし、内部電極12の主材料はNiに限られず、PdとAgとの合金などであってもよい。
外部電極14は、積層体11a,11bに導電性ペーストを焼き付ける、または、積層体11a,11bにめっきすることにより形成される。外部電極14は、NiおよびSnなどの金属膜が順に積層された積層構造を有している。
本実施形態においては、外部電極14は、コンデンサ素子10a,10bの長さ方向Lの両端の各々において、5面に亘って設けられている。ただし、外部電極14は、コンデンサ素子10a,10bにおいて、後述する基板型の端子に対向配置される側の面に少なくとも設けられていればよい。なお、コンデンサ素子10a,10bの実装安定性の観点から、外部電極14が、コンデンサ素子10a,10bの長さ方向Lの端面に亘って設けられていることが好ましい。
以下、本実施形態に係る電子部品の製造方法によって製造される電子部品について説明する。
図3は、電子素子として第1構造のコンデンサ素子を含む、本実施形態に係る電子部品の製造方法によって製造される電子部品が、回路基板上に実装された状態を示す斜視図である。図4は、電子素子として第2構造のコンデンサ素子を含む、本実施形態に係る電子部品の製造方法によって製造される電子部品が、回路基板上に実装された状態を示す斜視図である。図5は、図3,4に示す電子部品を矢印V方向から見た図である。図6は、本実施形態に係る電子部品の製造方法によって製造される電子部品の分解斜視図である。図7は、図6の電子部品に含まれる基板型の端子を矢印VII方向から見た図である。図6においては、電子部品に含まれる導電膜を図示していない。
図3〜7に示すように、本実施形態に係る電子部品の製造方法によって製造される電子部品100a,100bは、表面に外部電極14を有するコンデンサ素子10a,10bと、コンデンサ素子10a,10bが実装される基板型の端子20と、基板型の端子20の縁の少なくとも一部を覆う導電膜30とを備える。
図3,4に示すように、回路基板90は、基板型の端子20の後述する接続電極23に接続されるランド91を表面に有する。
図5〜7に示すように、本実施形態に係る電子部品の製造方法によって製造される電子部品100a,100bに含まれる基板型の端子20は、絶縁性基板21を含む。本実施形態においては、絶縁性基板21は、平面視にて略矩形状の外形を有する。ただし、絶縁性基板21の外形は、矩形状に限られず、たとえば、楕円形状などでもよい。絶縁性基板21においては、角部および稜線部が面取りされていてもよい。
絶縁性基板21は、コンデンサ素子10a,10bが実装される側の第1主面21a、および、第1主面21aとは反対側の第2主面21b、および、第1主面21aと第2主面21bとを結ぶ周面を有する。絶縁性基板21の周面は、互いに反対側に位置する1対の側面21c、および、側面21c同士をそれぞれ結んで互いに反対側に位置する1対の端面21dを含む。
絶縁性基板21の材料としては、エポキシ樹脂などの樹脂材料、または、アルミナなどのセラミックス材料を用いることができる。また、絶縁性基板21には、無機材料もしくは有機材料からなるフィラーまたは織布が添加されていてもよい。本実施形態においては、絶縁性基板21として、エポキシ樹脂からなる基体にガラスの織布が添加されたガラスエポキシ基板を用いている。
振動の伝播を抑制する観点から、絶縁性基板21の厚さは、0.05mm以上0.4mm以下であることが好ましい。具体的には、振動の伝播を抑制するために、絶縁性基板21の剛性が低い方が好ましい。そのため、絶縁性基板21の厚さは、0.4mm以下であることが好ましい。
一方、絶縁性基板21が薄すぎる場合、電子部品100a,100bと回路基板90のランド91とを接合する半田が濡れ上がってコンデンサ素子10a,10bに達し、コンデンサ素子10a,10bの長さ方向Lの端面にフィレットを形成することがある。この場合、振動がフィレットを通じてコンデンサ素子10a,10bから回路基板90に伝播するため好ましくない。よって、半田の濡れ上がりを抑制する観点から、絶縁性基板21の厚さは、0.05mm以上であることが好ましい。
図6に示すように、絶縁性基板21の端面21dに沿って側面21c同士を結ぶ方向に平行な方向である絶縁性基板21の幅方向において、基板型の端子20の幅Wbの最大寸法は、コンデンサ素子10a,10bの幅Waの最大寸法より小さい。絶縁性基板21の側面21cに沿って端面21d同士を結ぶ方向に平行な方向である絶縁性基板21の長さ方向において、基板型の端子20の長さLbの最大寸法は、コンデンサ素子10a,10bの長さLaの最大寸法より小さい。
図3,4,6に示すように、本実施形態においては、基板型の端子20は、平面視にて、コンデンサ素子10a,10bにより全体を覆われている。そのため、後述するように導電膜30が外部電極14と実装電極22とを接合する半田からなる場合、後述する周面隣接部22eを導電膜30によって容易に覆うことができる。
コンデンサ素子10a,10bの実装安定性の観点から、絶縁性基板21の長さの最小寸法は、コンデンサ素子10a,10bの長さの最大寸法の0.8倍以上が好ましく、より好ましくは0.9倍以上である。絶縁性基板21の幅の最小寸法は、コンデンサ素子10a,10bの幅の最大寸法の0.8倍以上が好ましく、より好ましくは0.9倍以上である。
図6,7に示すように、本実施形態においては、絶縁性基板21の長さ方向における両端に、平面視にて半楕円状の切欠21sが設けられている。ただし、切欠21sの平面視における形状は、半楕円状に限られず、多角形状などでもよい。
切欠21sを設けることにより、電子部品100a,100bと回路基板90のランド91とを接合する半田を切欠21sによって形成された空間に溜めることが可能となる。これにより、コンデンサ素子10a,10bの長さ方向Lの端面に、半田が濡れ上がることを抑制できる。ただし、切欠21sは必ずしも設けられていなくてもよい。
図5,6に示すように、基板型の端子20は、絶縁性基板21の第1主面21aに設けられて、コンデンサ素子10a,10bの外部電極14と電気的に接続される実装電極22を有する。具体的には、絶縁性基板21の長さ方向において互いに間隔を置いて2つの実装電極22が配置されている。
実装電極22は、基板型の端子20の周面に隣接して位置している周面隣接部22eを含む。周面隣接部22eは、絶縁性基板21の長さ方向、絶縁性基板21の幅方向および絶縁性基板21の厚さ方向の少なくともいずれかにおいて、基板型の端子20の周面に対して隣接している。
図6に示すように、本実施形態においては、周面隣接部22eは、平面視にて、コンデンサ素子10a,10bにより覆われている。また、各々の実装電極22は、絶縁性基板21の1対の側面21cのそれぞれに隣接している2つの周面隣接部22eを含む。さらに、実装電極22は、平面視にて、絶縁性基板21の端面21dに対して離間している。
また、絶縁性基板21の長さ方向において、周面隣接部22eの長さL2の最大寸法は、実装電極22の長さL1の最大寸法より小さい。すなわち、絶縁性基板21の長さ方向における実装電極22の長さが、周面隣接部22eにおいて他の部分より短くなるように、実装電極22が形成されている。
図3,4,5,7に示すように、基板型の端子20は、絶縁性基板21の第2主面21bに設けられて、回路基板90のランド91と電気的に接続される接続電極23を有する。具体的には、絶縁性基板21の長さ方向において互いに間隔を置いて2つの接続電極23が配置されている。本実施形態においては、接続電極23は、周面隣接部を含んでいない。
基板型の端子20は、実装電極22と接続電極23とを電気的に接続する貫通電極24を有する。図5,6,7に示すように、本実施形態においては、貫通電極24は、切欠21sの壁面上に設けられている。
本実施形態においては、導電膜30は、半田からなり、外部電極14と実装電極22とを電気的に接続している。ただし、導電膜30は、半田に限られず、導電性接着剤でもよい。また、導電膜30が、必ずしも外部電極14と実装電極22とを電気的に接続していなくてもよく、この場合には、外部電極14と実装電極22とを電気的に接続させるために、導電膜30とは別の導電膜が設けられる。
図5に示すように、導電膜30は、周面隣接部22eの少なくとも一部を覆っている。好ましくは、導電膜30が周面隣接部22eの全体を覆っている。
後述するように、周面隣接部22eは、実装電極22のばりを含むことがある。導電膜30は、実装電極22のばりを繋ぎ止めている。なお、導電膜30は、実装電極22のばりの少なくとも一部を繋ぎ止めていればよい。
基板型の端子20の接続電極23と回路基板90のランド91とが、半田などの接合剤によって物理的および電気的に接続されることにより、図3,4に示すように、電子部品100a,100bが回路基板90上に実装される。これにより、コンデンサ素子10a,10bと回路基板90とが、基板型の端子20を互いの間に挟んで接続される。
上記のように電子部品100a,100bを回路基板90に実装することにより、コンデンサ素子10a,10bから発生した振動は、基板型の端子20を伝播する際に減衰するため、回路基板90に振動が伝播して発生する可聴音を低減することができる。
以下、本実施形態に係る電子部品の製造方法について説明する。まず、基板型の端子20の製造方法について説明する。
図8は、本実施形態に係る電子部品の製造方法によって製造される電子部品に含まれる、基板型の端子の元となるマザー基板を第1主面側から見た図である。図9は、本実施形態に係る電子部品の製造方法によって製造される電子部品に含まれる、基板型の端子の元となるマザー基板を第2主面側から見た図である。
まず、図8,9に示すように、互いに反対側に位置してそれぞれ配線パターンが形成された第1主面210aおよび第2主面210bを有するマザー基板200aを準備する。マザー基板200aは、たとえば、以下のように製造される。
プリント配線基板用に市販されている、平面視にて矩形状の絶縁性基板210を含む両面銅張積層板に対して、ビアホール240を形成し、第1主面210aの電極220と第2主面210bの電極230とを導通させる。次に、エッチング処理などによって、第1主面210aおよび第2主面210bの両方に配線パターンを形成する。
本実施形態においては、後工程において電気めっきを行なうため、少なくとも第1主面210aの配線パターンは、複数の電極220を連結部220eによって連結させた形状となっている。図8に示すように、本実施形態においては、連結部220eは、マザー基板200aの幅方向に直線状に延びている。なお、マザー基板200aの幅方向は、基板型の端子20の幅方向に対応し、マザー基板200aの長さ方向は、基板型の端子20の長さ方向に対応している。
マザー基板200aの長さ方向における連結部220eの長さは、電気めっきの際の導通の観点から、0.10mm以上であることが好ましい。
第2主面210bの配線パターンは、個々の電極230がマトリクス状に並ぶ形状になっている。上記のように、電極230は、ビアホール240によって電極220と導通しているため、マトリクス状に配置された電極230に対しても電気めっきすることが可能である。
次に、銅からなる配線パターン上に電気めっきによりNi膜を形成し、さらに、Ni膜上に電気めっきによりSn膜を形成する。電気めっきの際には、マザー基板200aの幅方向の一端に、めっき用端子が取り付けられることにより、電極220、電極230およびビアホール240の全てに直流電流が流される。
仮に、銅からなる配線パターン上に無電解めっきによりSn膜を形成した場合、両金属間の応力に起因してウィスカが発生しやすい。電子部品100a,100bを搭載した回路基板90上にウィスカが飛散した場合、回路基板90が短絡を生ずることがある。そのため、本実施形態においては、電気めっきを行なうことにより、電極に発生するウィスカを低減して、回路基板90の短絡の発生を抑制している。
ばりの発生を抑制する観点から、Ni膜の厚さは、1μm以上であることが好ましく、3μm以上であることがより好ましい。半田との接合性の観点から、Sn膜の厚さは、1μm以上であることが好ましい。
上記のように製造されたマザー基板200aは、切断されて基板型の端子20に個片化される。図10は、本実施形態において、マザー基板をダイシングブレードにより切断している状態を示す断面図である。図11は、本実施形態において、マザー基板をダイシングブレードにより切断している状態を示す斜視図である。図12は、本実施形態において、切断されたマザー基板を第1主面側から見た図である。図13は、本実施形態において、切断されたマザー基板を第2主面側から見た図である。図14は、個片化された基板型の端子を端面側から見た図である。
図10〜14に示すように、仮想線であるカットラインCL1,CL2に沿ってマザー基板200aを切断することにより、マザー基板200aを基板型の端子20に個片化する。
具体的には、第1主面210aの配線パターンと交差し、かつ、第2主面210bの配線パターンと交差しないカットラインCL1,CL2上にて、第1主面210a側から第2主面210b側に向けてマザー基板200aを切断する。
カットラインCL1は、基板型の端子20の側面を形成するための仮想線であり、カットラインCL2は、基板型の端子20の端面を形成するための仮想線である。本実施形態においては、カットラインCL1,CL2は、格子状である。
本実施形態においては、マザー基板200aを切断用支持部材に貼り付けた状態で、マザー基板200aの切断を行なう。具体的には、マザー基板200aの第2主面210bに発泡剥離シートを貼り付ける。発泡剥離シートは、表面に粘着性を有する樹脂シートであり、加熱されると発泡して粘着力が低下する。
図10,11に示すように、マザー基板200aを第1主面210a側からダイシングブレード1で切断する。本実施形態においては、矢印1aで示すように第1主面210aに直交する方向にダイシングブレード1を移動させることにより、マザー基板200aを切断する。
すなわち、ダイシングブレード1を第1主面210aに直交する方向に移動させてマザー基板200aの一部を切断した後、マザー基板200aの上方においてカットラインCL1,CL2に沿ってダイシングブレード1をスライド移動させ、再び、ダイシングブレード1を第1主面210aに直交する方向に移動させてマザー基板200aの他の一部を切断する、一連の工程を繰り返してマザー基板200aを切断する。
マザー基板200aの第1主面210aにおいては、カットラインCL1上に連結部220eが位置している。すなわち、第1主面210aの配線パターンとカットラインCL1とは交差している。そのため、連結部220eは、ダイシングブレード1によって切断される。
上記のようにダイシングブレード1を第1主面210a側からマザー基板200aを切断することにより、連結部220eの切断部にばりが発生することを抑制できる。具体的には、ダイシングブレード1によって連結部220eが切断される際に、連結部220eの下側に絶縁性基板210が位置しているため、連結部220eの切断部がダイシングブレード1によって引き延ばされることを絶縁性基板210によって阻害することができる。その結果、連結部220eの切断部が引き延ばされてばりが発生することを抑制できる。さらに、第1主面210aに直交する方向にダイシングブレード1を移動させてマザー基板200aを切断することにより、ばりが発生することをより効果的に抑制できる。
連結部220eの切断部が、周面隣接部22eとなる。連結部220eが切断された後の電極220が、実装電極22となる。上記のように電気めっきを行なった結果、実装電極22は、絶縁性基板21の1対の側面21cのそれぞれに隣接している2つの周面隣接部22eを含んでいる。連結部220eの切断部のばりが、実装電極22のばりとなる。
マザー基板200aの第2主面210bにおいては、カットラインCL1,CL2上に電極230が位置していない。すなわち、第2主面210bの配線パターンとカットラインCL1,CL2とは交差していない。そのため、接続電極23のばりが発生することを防止できる。
マザー基板200aのビアホール240においては、カットラインCL1,CL2上に貫通電極が位置していない。そのため、貫通電極24のばりが発生することを防止できる。
図14に示すように、個片化された基板型の端子20においては、周面隣接部22eの一部が、絶縁性基板21の側面21cを膜状に覆うことがある。これは、連結部220eの切断部が絶縁性基板21の側面21cに沿って引き延ばされつつ、絶縁性基板21の側面21cに押し付けられて膜状になった部分である。この部分は、絶縁性基板21の側面21cに付着しているため、絶縁性基板21から容易には脱落しない。このように、第1主面210a側から連結部220eを切断することにより、仮に、連結部220eの切断部が引き延ばされたとしても、実装電極22のばりによる電子部品100a,100b実装上の不具合の発生を抑制できる。
上記のように製造された基板型の端子20の実装電極22に、たとえば、スクリーン印刷法により半田ペーストを塗布する。次に、外部電極14に半田ペーストが付着するように、基板型の端子20上にコンデンサ素子10a,10bを載置してリフローする。リフローによって、溶融した半田ペーストが固化することにより、導電膜30が形成される。これにより基板型の端子20にコンデンサ素子10a,10bが実装されて、電子部品100a,100bが製造される。電子部品100a,100bは、加熱により粘着力が低下した切断用支持部材から取り外される。
図15は、本実施形態に係る電子部品の製造方法において、電子部品が製造されるまでの工程を示すフロー図である。図15に示すように、本実施形態に係る電子部品の製造方法においては、上述した通り、マザー基板200aを準備する工程(S100)と、マザー基板200aを切断して基板型の端子20に個片化する工程(S110)と、個片化された基板型の端子20にコンデンサ素子10a,10bを搭載する工程(S120)とを備える。
上記の工程を経て製造された電子部品100a,100bは、電子部品100a,100bを1つずつ収容する多数の収容孔が1列に形成されたテープを含む包装体に収納される。電子部品100a,100bを回路基板90に実装する際には、包装体から電子部品100a,100bが1つずつ取り出されて実装される。
本実施形態に係る電子部品100a,100bにおいては、実装電極22のばりの発生が抑制されているため、実装電極22のばりによる電子部品100a,100b実装上の不具合の発生を抑制できる。具体的には、回路基板90上に実装電極22のばりが脱落して回路基板90が短絡することを抑制できる。
また、周面隣接部22eの少なくとも一部が導電膜30によって覆われているため、実装電極22のばりによる電子部品100a,100b実装上の不具合の発生をさらに抑制できる。具体的には、実装電極22のばりの少なくとも一部が導電膜30によって繋ぎ止められているため、回路基板90上に実装電極22のばりが脱落して回路基板90が短絡することをさらに抑制できる。導電膜30が周面隣接部22eの全体を覆っている場合には、回路基板90上に実装電極22のばりが脱落して回路基板90が短絡することをより確実に抑制できる。
本実施形態に係る電子部品100a,100bにおいては、絶縁性基板21の長さ方向において、基板型の端子20の長さLbの最大寸法が、コンデンサ素子10a,10bの長さLaの最大寸法より小さい。そのため、周面隣接部22eを導電膜30によって容易に覆うことができる。
さらに、本実施形態においては、基板型の端子20が、平面視にて、コンデンサ素子10a,10bにより全体を覆われているため、周面隣接部22eを導電膜30によって容易に確実に覆うことができる。
本実施形態に係る電子部品100a,100bにおいては、実装電極22が、平面視にて、絶縁性基板21の端面21dに対して離間している。これにより、コンデンサ素子10a,10bを基板型の端子20上に実装する際に、コンデンサ素子10a,10bが基板型の端子20上で位置ずれを起こすこと、特に、コンデンサ素子10a,10bが基板型の端子20上で回転して位置ずれを起こすことを抑制できる。
本実施形態に係る電子部品100a,100bにおいては、絶縁性基板21の長さ方向において、周面隣接部22eの長さL2の最大寸法が、実装電極22の長さL1の最大寸法より小さい。これにより、コンデンサ素子10a,10bを基板型の端子20上に実装する際に、コンデンサ素子10a,10bが基板型の端子20上で基板型の端子20の側面に近づくように位置ずれを起こすことを抑制できる。
本実施形態に係る電子部品100a,100bにおいては、周面隣接部22eが、平面視にて、コンデンサ素子10a,10bにより覆われている。これにより、実装電極22のばりに外力が負荷されることを抑制できる。具体的には、実装電極22のばりの上方にコンデンサ素子10a,10bが位置しているため、実装電極22のばりに他の部材が接触することをコンデンサ素子10a,10bによって阻害することができる。その結果、回路基板90上に実装電極22のばりが脱落して回路基板90が短絡することを抑制できる。
上記のように、電子部品100a,100bは、テープを含む包装体に収納される。テープが紙製の場合、電子部品100a,100bを包装体に収納する際、または、電子部品100a,100bを包装体から取り出す際に、実装電極22のばりによってテープに毛羽が生じることがある。コンデンサ素子10a,10bを基板型の端子20上に実装する際に、仮に、毛羽が半田中に混入した場合、コンデンサ素子10a,10bと基板型の端子20との接合強度が低下することがある。また、実装電極22のばりが毛羽に引っ掛かって、包装体から電子部品100a,100bを取り出せないことがある。これらも、実装電極22のばりによる電子部品100a,100b実装上の不具合である。
本実施形態に係る電子部品100a,100bにおいては、実装電極22のばりの発生が抑制されているため、実装電極22のばりによって発生する毛羽を低減して、毛羽が半田中に混入すること、および、実装電極22のばりが毛羽に引っ掛かることを抑制できる。
また、周面隣接部22eの少なくとも一部が導電膜30によって覆われているため、実装電極22のばりによって発生する毛羽をさらに低減して、毛羽が半田中に混入すること、および、実装電極22のばりがテープに引っ掛かることをさらに抑制できる。
また、本実施形態においては、周面隣接部22eが、平面視にて、コンデンサ素子10a,10bにより覆われているため、実装電極22のばりとテープとの接触を減らして、実装電極22のばりによって発生する毛羽をさらに低減できる。
なお、本実施形態においては、配線パターンに電気めっきを行なったが、無電解めっきを行なってもよい。また、切断用支持部材として、加熱されて発泡する発泡剥離シートを用いたが、紫外線を照射されて発泡する発泡剥離シートを用いてもよい。
以下、本発明の実施形態2に係る電子部品の製造方法について図を参照して説明する。本実施形態に係る電子部品の製造方法は、基板型の端子に電子素子を実装する工程のみが実施形態1に係る電子部品の製造方法と異なるため、他の構成については説明を繰り返さない。
(実施形態2)
図16は、本発明の実施形態2に係る電子部品の製造方法において、電子素子を実装される基板型の端子を端面側から見た図である。図17は、本実施形態に係る電子部品の製造方法において、基板型の端子に電子素子を実装する状態を示す図である。図18は、本実施形態に係る電子部品の製造方法により製造した電子部品を、回路基板に実装した状態を示す図である。
図16は、本発明の実施形態2に係る電子部品の製造方法において、電子素子を実装される基板型の端子を端面側から見た図である。図17は、本実施形態に係る電子部品の製造方法において、基板型の端子に電子素子を実装する状態を示す図である。図18は、本実施形態に係る電子部品の製造方法により製造した電子部品を、回路基板に実装した状態を示す図である。
図16〜18に示すように、本発明の実施形態2に係る電子部品の製造方法においては、基板型の端子20にて絶縁性基板21の第2主面21b側に、コンデンサ素子10a,10bを実装する。
そのため、マザー基板200aを切断した後、切断用支持部材から基板型の端子20を取り外す前に、マザー基板200aの第1主面210aに差替え用支持部材を貼り付ける。差替え用支持部材は、発泡剥離シートからなるが、切断用支持部材である発泡剥離シートに比較して、粘着力が低下する温度が高い。
差替え用支持部材を貼り付けたマザー基板200aを、切断用支持部材の粘着力が低下する温度以上、かつ、差替え用支持部材の粘着力が低下する温度以下の温度まで加熱することにより、切断用支持部材の粘着力のみ低下させる。切断用支持部材を剥がすことにより、個片化された基板型の端子20は、差替え用支持部材によって保持された状態になる。
その後、基板型の端子20の接続電極23に、たとえば、スクリーン印刷法により半田ペーストを塗布する。次に、図17,18に示すように、外部電極14に半田ペーストが付着するように、基板型の端子20上にコンデンサ素子10a,10bを載置してリフローする。リフローによって、溶融した半田ペーストが固化することにより、導電膜31,32が形成される。これにより基板型の端子20にコンデンサ素子10a,10bが実装されて、電子部品が製造される。電子部品は、加熱により粘着力が低下した差替え用支持部材から取り外される。
本実施形態に係る電子部品の製造方法により製造された電子部品においては、実装電極22が回路基板90のランド91と接続される。図17,18に示すように、周面隣接部22eの一部が絶縁性基板21の側面21cを覆っている場合、基板型の端子20と回路基板90とを接続する半田(導電膜32)のフィレットが形成されやすくなる。その結果、電子部品の回路基板90への実装安定性を向上させることができる。
以下、本発明の実施形態3に係る電子部品の製造方法について図を参照して説明する。本実施形態に係る電子部品の製造方法は、マザー基板に電子素子を実装することが主に実施形態1に係る電子部品の製造方法と異なるため、他の構成については説明を繰り返さない。
(実施形態3)
図19は、本発明の実施形態3に係る電子部品の製造方法において、電子部品が製造されるまでの工程を示すフロー図である。図19に示すように、本実施形態に係る電子部品の製造方法においては、マザー基板を準備する工程(S100)と、マザー基板に電子素子を搭載する工程(210)と、電子素子を搭載したマザー基板を切断して基板型の端子に個片化する工程(S220)とを備える。
図19は、本発明の実施形態3に係る電子部品の製造方法において、電子部品が製造されるまでの工程を示すフロー図である。図19に示すように、本実施形態に係る電子部品の製造方法においては、マザー基板を準備する工程(S100)と、マザー基板に電子素子を搭載する工程(210)と、電子素子を搭載したマザー基板を切断して基板型の端子に個片化する工程(S220)とを備える。
すなわち、マザー基板を切断して基板型の端子に個片化する前に、マザー基板に電子素子を搭載する。本実施形態に係る電子部品の製造方法は、平面視にて、電子素子の外形より基板型の端子の外形の方が大きい電子部品に対して好適に用いることができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 ダイシングブレード、10a,10b コンデンサ素子、11a,11b 積層体、12 内部電極、13 誘電体層、14 外部電極、20 基板型の端子、21,210 絶縁性基板、21a,210a 第1主面、21b,210b 第2主面、21c 側面、21d 端面、21s 切欠、22 実装電極、22e 周面隣接部、23 接続電極、24 貫通電極、30,31,32 導電膜、90 回路基板、91 ランド、100a,100b 電子部品、200a マザー基板、220,230 電極、220e 連結部、240 ビアホール、CL1,CL2 カットライン。
Claims (8)
- 電子素子と該電子素子が実装される基板型の端子とを備える電子部品の製造方法であって、
互いに反対側に位置してそれぞれ配線パターンが形成された第1主面および第2主面を有するマザー基板を準備する工程と、
仮想線であるカットラインに沿って前記マザー基板を切断することにより前記基板型の端子に個片化する工程とを備え、
前記基板型の端子に個片化する工程において、前記第1主面の前記配線パターンと交差し、かつ、前記第2主面の前記配線パターンと交差しない前記カットライン上にて、第1主面側から第2主面側に向けて前記マザー基板を切断する、電子部品の製造方法。 - 前記基板型の端子に個片化する工程において、ダイシングブレードにより前記マザー基板を切断する、請求項1に記載の電子部品の製造方法。
- 前記基板型の端子に個片化する工程において、前記第1主面に直交する方向に前記ダイシングブレードを移動させることにより前記マザー基板を切断する、請求項2に記載の電子部品の製造方法。
- 前記基板型の端子に個片化する工程の後に、前記基板型の端子に前記電子素子を搭載する工程をさらに備える、請求項1から3のいずれか1項に記載の電子部品の製造方法。
- 前記基板型の端子に個片化する工程の前に、前記マザー基板に前記電子素子を搭載する工程をさらに備える、請求項1から3のいずれか1項に記載の電子部品の製造方法。
- 前記電子素子を搭載する工程において、前記電子素子を前記第2主面に搭載する、請求項4または5に記載の電子部品の製造方法。
- 前記マザー基板は、前記第1主面の前記配線パターンと前記第2主面の前記配線パターンとを導通させる貫通電極を有するビアホールをさらに含み、
前記貫通電極は、前記カットライン上に位置していない、請求項1から6のいずれか1項に記載の電子部品の製造方法。 - 前記カットラインが格子状である、請求項1から7のいずれか1項に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059983A JP2015185650A (ja) | 2014-03-24 | 2014-03-24 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059983A JP2015185650A (ja) | 2014-03-24 | 2014-03-24 | 電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015185650A true JP2015185650A (ja) | 2015-10-22 |
Family
ID=54351875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014059983A Pending JP2015185650A (ja) | 2014-03-24 | 2014-03-24 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015185650A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020043319A (ja) * | 2018-09-11 | 2020-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品 |
-
2014
- 2014-03-24 JP JP2014059983A patent/JP2015185650A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020043319A (ja) * | 2018-09-11 | 2020-03-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品 |
JP7173656B2 (ja) | 2018-09-11 | 2022-11-16 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6024693B2 (ja) | 電子部品 | |
JP6011573B2 (ja) | 電子部品 | |
TWI519223B (zh) | 多層配線基板之製造方法 | |
KR20130018146A (ko) | 칩 부품 구조체 및 제조방법 | |
KR20140027450A (ko) | 전자부품 | |
JP5803998B2 (ja) | 電子部品の製造方法及び基板型の端子の製造方法 | |
JP4982779B2 (ja) | パッケージ用基板の製造方法 | |
US9224620B2 (en) | Method for packaging quad flat non-leaded package body, and package body | |
JP5803997B2 (ja) | 電子部品の製造方法 | |
US9859221B2 (en) | Multilayer wiring board with built-in electronic component | |
JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP2016171118A (ja) | 回路基板及びその製造方法 | |
JP2016076656A (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP5562551B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
JP2015185650A (ja) | 電子部品の製造方法 | |
JP2019212747A (ja) | バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法 | |
JP2008186962A (ja) | 多層配線基板 | |
JP6885422B2 (ja) | 樹脂基板および電子機器 | |
JP6123915B2 (ja) | 樹脂多層基板 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JP3827201B2 (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
JP2017084843A (ja) | 回路基板及びその製造方法 | |
WO2012172890A1 (ja) | プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法 | |
JP2019046954A (ja) | 放熱基板及びその製造方法 |