JP2015167197A - Processing method - Google Patents

Processing method Download PDF

Info

Publication number
JP2015167197A
JP2015167197A JP2014041648A JP2014041648A JP2015167197A JP 2015167197 A JP2015167197 A JP 2015167197A JP 2014041648 A JP2014041648 A JP 2014041648A JP 2014041648 A JP2014041648 A JP 2014041648A JP 2015167197 A JP2015167197 A JP 2015167197A
Authority
JP
Japan
Prior art keywords
wafer
daf
dividing
devices
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014041648A
Other languages
Japanese (ja)
Inventor
中村 勝
Masaru Nakamura
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014041648A priority Critical patent/JP2015167197A/en
Priority to TW104103479A priority patent/TW201541508A/en
Priority to CN201510092472.9A priority patent/CN104900506A/en
Priority to KR1020150029037A priority patent/KR20150104041A/en
Publication of JP2015167197A publication Critical patent/JP2015167197A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a processing method that allows a die attach film (DAF) to be surely divided corresponding to individual devices.SOLUTION: The processing method that divides a DAF adhered to a backside of a wafer, on a surface of which a plurality of devices are formed by being partitioned by scheduled division lines formed in a lattice shape, corresponding to the individual devices, performs: a wafer preparing step of preparing a wafer having a modified layer formed inside the wafer along the scheduled division lines or a wafer divided into the individual devices along the scheduled division lines; a wafer arranging step of positioning the wafer prepared in the wafer preparing step at an annular frame having an opening portion for storing the wafer and arranging a backside of the wafer at an expand tape while interposing the DAF therebetween; and a DAF dividing step of expanding the expand tape and applying tensile force to the wafer through the DAF after the wafer arranging step so as to widen an interval between adjacent devices and divide the DAF corresponding to the devices, where the DAF is softened by heating the DAF up to a predetermined temperature in the DAF dividing step.

Description

本発明は加工方法に関し、特に、ウエーハの裏面に貼着されたDAFをデバイスに対応して分割する加工方法に関する。   The present invention relates to a processing method, and more particularly, to a processing method for dividing a DAF attached to the back surface of a wafer corresponding to a device.

半導体デバイスの製造プロセスにおいては、複数のICやLSI等のデバイスが表面に形成された半導体ウエーハ(以下、ウエーハと略称されることがある)を個々のデバイスへと分割することで半導体デバイスが形成される。   In a semiconductor device manufacturing process, a semiconductor device is formed by dividing a semiconductor wafer (hereinafter abbreviated as a wafer) on which a plurality of devices such as ICs and LSIs are formed into individual devices. Is done.

分割された半導体デバイスは、金属製基板(リードフレーム)やテープ基板等にダイボンディング(接着)され、これらの金属性基板やテープ基板が分割されることで個々の半導体チップが製造される。こうして製造された半導体チップは、携帯電話やパソコン等の電子機器に広く使用されている。   The divided semiconductor devices are die-bonded (adhered) to a metal substrate (lead frame), a tape substrate, and the like, and individual semiconductor chips are manufactured by dividing these metallic substrates and tape substrates. The semiconductor chip thus manufactured is widely used in electronic devices such as mobile phones and personal computers.

半導体デバイスを基板上にダイボンディングするには、基板上の半導体デバイス搭載位置に半田やAu−Si共晶、樹脂ペースト等の接着剤を供給してその上に半導体デバイスを載置して接着する方法が用いられている。   In order to die-bond a semiconductor device on a substrate, an adhesive such as solder, Au-Si eutectic, resin paste or the like is supplied to the semiconductor device mounting position on the substrate, and the semiconductor device is mounted thereon and bonded. The method is used.

近年では、例えば特開平11−219962号公報に開示されているように、予め半導体ウエーハの裏面にDAF(ダイアタッチフィルム)と称される接着フィルムを接着しておく方法が広く採用されている。   In recent years, for example, as disclosed in Japanese Patent Application Laid-Open No. 11-219962, a method in which an adhesive film called DAF (die attach film) is bonded in advance to the back surface of a semiconductor wafer has been widely adopted.

即ち、ダイアタッチフィルムが裏面に接着された半導体ウエーハを個々のデバイスへと分割することで、接着フィルムが裏面に装着された半導体デバイスを形成する。その後、半導体デバイス裏面のDAFを介して基板上にダイボンディングすることで、使用する接着剤を最小限とし、また半導体デバイスの搭載エリアを最小にできるというメリットがある。   That is, the semiconductor wafer with the die attach film bonded to the back surface is divided into individual devices, thereby forming a semiconductor device with the adhesive film attached to the back surface. Thereafter, die bonding is performed on the substrate via the DAF on the back surface of the semiconductor device, so that there is an advantage that the adhesive to be used can be minimized and the mounting area of the semiconductor device can be minimized.

一方、近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、より薄いデバイスが要求されている。ウエーハをより薄いデバイスに分割する技術として、所謂先ダイシング法と称する分割技術が開発され、実用化されている(例えば、特開平11−40520号公報参照)。   On the other hand, in recent years, electric devices such as mobile phones and personal computers are required to be lighter and smaller, and thinner devices are required. As a technique for dividing a wafer into thinner devices, a dividing technique called a so-called first dicing method has been developed and put into practical use (for example, see Japanese Patent Application Laid-Open No. 11-40520).

この先ダイシング法は、半導体ウエーハの表面から分割予定ラインに沿って所定の深さ(デバイスの仕上がり厚さに相当する深さ)の分割溝を形成し、その後、表面に分割溝が形成された半導体ウエーハの裏面を研削して該裏面に分割溝を表出させ個々のデバイスに分割する技術であり、デバイスの厚さを100μm以下に加工することが可能である。   This tip dicing method is a semiconductor in which a dividing groove having a predetermined depth (a depth corresponding to the finished thickness of the device) is formed along the line to be divided from the surface of the semiconductor wafer, and then the dividing groove is formed on the surface. In this technique, the back surface of the wafer is ground and a dividing groove is exposed on the back surface to divide the wafer into individual devices. The thickness of the device can be processed to 100 μm or less.

また、ウエーハのレーザー加工方法では、ウエーハに対して透過性を有する波長(例えば1064nm)のレーザービームの集光点を分割予定ラインに対応するウエーハの内部に位置付けて、レーザービームを分割予定ラインに沿って照射してウエーハ内部に改質層を形成し、その後外力を付与してウエーハを個々のデバイスに分割する方法が知られている(例えば、特許第3408805号公報参照)。   Further, in the wafer laser processing method, a condensing point of a laser beam having a wavelength (for example, 1064 nm) that is transmissive to the wafer is positioned inside the wafer corresponding to the planned division line, and the laser beam is formed on the planned division line. A method is known in which a modified layer is formed inside the wafer by irradiation along the surface, and then an external force is applied to divide the wafer into individual devices (see, for example, Japanese Patent No. 3408805).

ところが、この方法でウエーハの内部に改質層を形成し、さらにウエーハ裏面にDAFを貼着してから、ウエーハに外力を付与して個々のデバイスに分割する方法においては、ウエーハの分割とともにDAFを切断することが困難であるという問題がある。   However, in this method, a modified layer is formed inside the wafer, DAF is attached to the back surface of the wafer, and then the wafer is divided into individual devices by applying an external force. There is a problem that it is difficult to cut.

この問題を解決する方法として、特開2007−27250号公報には、先ダイシングシング法によって個々のデバイスに分割されたウエーハ、又は分割予定ラインに沿ってウエーハの内部に改質層が形成されたウエーハの裏面にDAFを介してエキスパンドテープを貼着し、エキスパンドテープを拡張することでデバイスとデバイスの間隔を広げると同時にDAFをデバイスに対応して分割する技術が記載されている。   As a method for solving this problem, Japanese Patent Application Laid-Open No. 2007-27250 discloses a wafer divided into individual devices by a pre-dicing method, or a modified layer formed inside the wafer along the planned dividing line. A technique is described in which an expanded tape is attached to the back surface of a wafer via a DAF, and the expanded tape is expanded to widen the gap between the devices and at the same time divide the DAF corresponding to the device.

特開平11−219962号公報Japanese Patent Laid-Open No. 11-219962 特開平11−40520号公報JP 11-40520 A 特開2007−272505号公報JP 2007-272505 A

しかし、特許文献3に開示されたDAFの分割方法では、DAFを冷却して耐力を低下させたり、エキスパンドテープ拡張時に加速度をつけて分割力を向上させたりしているが、DAFを個々のデバイスに対応して確実に分割することは困難であるという問題が残っている。   However, in the DAF dividing method disclosed in Patent Document 3, the DAF is cooled to reduce the proof stress, or the expansion force is increased during expansion of the expanded tape to improve the dividing force. There remains a problem that it is difficult to reliably divide correspondingly.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、個々のデバイスに対応してDAFを確実に分割可能な加工方法を提供することである。   The present invention has been made in view of these points, and an object of the present invention is to provide a processing method capable of reliably dividing a DAF in correspondence with each device.

本発明によると、複数のデバイスが格子状に形成された分割予定ラインによって区画されて表面に形成されたウエーハの裏面に貼着されたDAFを、個々のデバイスに対応して分割する加工方法であって、分割予定ラインに沿ったウエーハの内部に改質層が形成されたウエーハ、又は、分割予定ラインに沿って個々のデバイスに分割されたウエーハを準備するウエーハ準備工程と、ウエーハを収容する開口部を有する環状フレームにウエーハ準備工程で準備されたウエーハを位置付けて、ウエーハの裏面をDAFを介在してエキスパンドテープに配設するウエーハ配設工程と、ウエーハ配設工程実施後、エキスパンドテープを拡張してウエーハにDAFを介して引っ張り力を作用させて隣接するデバイスの間隔を広げるとともにDAFをデバイスに対応して分割するDAF分割工程と、を含み、DAF分割工程において、DAFを所定の温度に加熱して軟化させることを特徴とする加工方法が提供される。   According to the present invention, in a processing method of dividing a DAF attached to the back surface of a wafer formed on a front surface by dividing a plurality of devices by a predetermined division line formed in a lattice shape, corresponding to each device. And a wafer preparation step for preparing a wafer in which a modified layer is formed inside the wafer along the planned division line, or a wafer divided into individual devices along the planned division line, and the wafer. Position the wafer prepared in the wafer preparation step on an annular frame having an opening, and arrange the wafer rear surface on the expanded tape via the DAF. After the wafer arrangement step, the expanded tape is Expand and apply a pulling force to the wafer via the DAF to widen the space between adjacent devices and Includes a DAF dividing step of dividing in correspondence to the scan, and the DAF dividing step, the processing method characterized by softening by heating the DAF to a predetermined temperature is provided.

好ましくは、所定の温度は50℃〜150℃の範囲内である。   Preferably, the predetermined temperature is in the range of 50 ° C to 150 ° C.

本発明によると、DAFを加熱してからエキスパンドテープを拡張するため、エキスパンドテープの拡張に追随してデバイスとデバイスとの間に位置するDAFが拡張し、DAFを個々のデバイスに対応して確実に分割することができる。   According to the present invention, since the DAF is heated and then the expanded tape is expanded, the DAF located between the devices is expanded following the expansion of the expanded tape, and the DAF is surely corresponding to each device. Can be divided into

半導体ウエーハの表面側斜視図である。It is a surface side perspective view of a semiconductor wafer. 先ダイシング法における切削工程を示す斜視図である。It is a perspective view which shows the cutting process in the tip dicing method. 切削工程を示す拡大断面図である。It is an expanded sectional view showing a cutting process. 分割工程を示す斜視図である。It is a perspective view which shows a division | segmentation process. 改質層形成工程を示す斜視図である。It is a perspective view which shows a modified layer formation process. 改質層形成工程を示す断面図である。It is sectional drawing which shows a modified layer formation process. ウエーハをDAFを介してエキスパンドテープに配設するウエーハ配設工程を説明する斜視図である。It is a perspective view explaining the wafer arrangement | positioning process which arrange | positions a wafer to an expanded tape via DAF. 分割装置の斜視図である。It is a perspective view of a dividing device. DAF分割工程を示す一部断面側面図である。It is a partial cross section side view which shows a DAF division | segmentation process.

以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、半導体ウエーハ(以下、単にウエーハと略称することがある)11の表面側斜視図が示されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a front side perspective view of a semiconductor wafer (hereinafter sometimes simply referred to as a wafer) 11.

ウエーハ11の表面11aには複数の分割予定ライン(ストリート)13が格子状に形成されているとともに、分割予定ライン13で区画された各領域にIC,LSI等のデバイス15が形成されている。11bはウエーハ11の裏面である。ウエーハ11は例えばシリコンウエーハであり、その厚みは約700μmである。   A plurality of planned division lines (streets) 13 are formed in a lattice shape on the surface 11 a of the wafer 11, and devices 15 such as ICs and LSIs are formed in each region partitioned by the planned division lines 13. Reference numeral 11 b denotes the back surface of the wafer 11. The wafer 11 is, for example, a silicon wafer and has a thickness of about 700 μm.

本発明の加工方法では、まず加工対象のウエーハを準備するウエーハ準備工程を実施する。ウエーハ準備工程の第1の実施形態は、先ダイシング法によりウエーハを個々のデバイスに分割し、ウエーハが個々のデバイスに分割されたウエーハを準備する実施形態であり、図2乃至図4を参照して説明する。   In the processing method of the present invention, first, a wafer preparation step for preparing a wafer to be processed is performed. The first embodiment of the wafer preparation step is an embodiment in which a wafer is divided into individual devices by a pre-dicing method, and a wafer is prepared in which the wafer is divided into individual devices. Refer to FIGS. 2 to 4. I will explain.

この先ダイシング法では、図示しない切削装置のチャックテーブルでウエーハ11の裏面11b側を吸引保持し、図2及び図3に示すように、切削ユニット2のスピンドル4の先端に装着された切削ブレード6で分割予定ライン13に沿ってウエーハ11の表面11aを切削して、ウエーハ11の仕上げ厚みに至る切削溝8(溝の深さ約100μm程度)を形成する切削工程を実施する。   In this tip dicing method, the back surface 11b side of the wafer 11 is sucked and held by a chuck table of a cutting device (not shown), and a cutting blade 6 attached to the tip of the spindle 4 of the cutting unit 2 is used as shown in FIGS. A cutting process is performed in which the surface 11a of the wafer 11 is cut along the planned dividing line 13 to form a cutting groove 8 (groove depth of about 100 μm) reaching the finished thickness of the wafer 11.

切削工程では、ウエーハ11を吸引保持したチャックテーブルを図2で矢印X1方向に加工送りしながら、矢印A方向に高速回転(例えば30000rpm)する切削ブレード6を第1の方向に伸長する分割予定ライン13に沿ってウエーハ11の表面11aに切り込ませ、ウエーハ11の仕上げ厚みに至る切削溝8を形成する。   In the cutting process, the dividing line to which the cutting blade 6 that rotates at a high speed (for example, 30000 rpm) in the direction of the arrow A is extended in the first direction while the chuck table that sucks and holds the wafer 11 is fed in the direction of the arrow X1 in FIG. 13 is cut into the surface 11 a of the wafer 11 to form a cutting groove 8 that reaches the finished thickness of the wafer 11.

分割予定ライン13のピッチずつ切削ブレード6を割り出し送りしながら、第1の方向に伸長する分割予定ライン13を全て切削して同様な切削溝8を形成する。次いで、ウエーハ11を吸引保持した図示しないチャックテーブルを90°回転してから、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿って同様な切削溝8を形成する。   While the cutting blade 6 is indexed and fed by the pitch of the division line 13, all the division lines 13 extending in the first direction are cut to form similar cutting grooves 8. Next, after rotating a chuck table (not shown) holding the wafer 11 by 90 °, the same cutting groove 8 is formed along the planned dividing line 13 extending in the second direction orthogonal to the first direction.

切削工程を実施した後、ウエーハ11の裏面11bを研削してウエーハ11を仕上げ厚みへと薄化するとともに、ウエーハ11の裏面11bに切削溝8を露出させ、ウエーハ11を個々のデバイスチップ15へと分割する分割ステップを実施する。   After performing the cutting process, the back surface 11b of the wafer 11 is ground to thin the wafer 11 to a finished thickness, and the cutting grooves 8 are exposed on the back surface 11b of the wafer 11 so that the wafer 11 is transferred to the individual device chips 15. The division step of dividing is performed.

この分割ステップについて図4を参照して説明する。分割ステップでは、図4(A)に示すように、ウエーハ11の表面に保護テープ17を貼着し、研削装置のチャックテーブル10によりウエーハ11の表面11a側を保護テープ17を介して吸引保持し、ウエーハ11の裏面11b側を露出させる。   This division step will be described with reference to FIG. In the dividing step, as shown in FIG. 4A, a protective tape 17 is attached to the surface of the wafer 11, and the surface 11a side of the wafer 11 is sucked and held through the protective tape 17 by the chuck table 10 of the grinding apparatus. Then, the back surface 11b side of the wafer 11 is exposed.

研削装置の研削ユニット12は、モータにより回転駆動されるスピンドル14と、スピンドル14の先端に固定されたホイールマウント16と、ホイールマウント16に複数のねじ20で着脱可能に固定された研削ホイール18とを含んでいる。研削ホイール18は、環状のホイール基台22と、ホイール基台22の下端外周部に環状に固着された複数の研削砥石24とから構成される。   The grinding unit 12 of the grinding apparatus includes a spindle 14 that is rotationally driven by a motor, a wheel mount 16 that is fixed to the tip of the spindle 14, and a grinding wheel 18 that is detachably fixed to the wheel mount 16 with a plurality of screws 20. Is included. The grinding wheel 18 includes an annular wheel base 22 and a plurality of grinding wheels 24 that are annularly fixed to the outer periphery of the lower end of the wheel base 22.

分割ステップでは、チャックテーブル10を矢印a方向に例えば300rpmで回転しつつ、研削ホイール18をチャックテーブル10と同一方向に、即ち矢印b方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を作動して、研削砥石24をウエーハ11の裏面11bに接触させる。   In the dividing step, while rotating the chuck table 10 in the direction of arrow a at 300 rpm, for example, the grinding wheel 18 is rotated in the same direction as the chuck table 10, that is, in the direction of arrow b at 6000 rpm, for example. In operation, the grinding wheel 24 is brought into contact with the back surface 11 b of the wafer 11.

そして、研削ホイール18を所定の研削送り速度で下方に所定量研削送りして、ウエーハ11の研削を実施する。研削を続行してウエーハ11を仕上げ厚み(例えば90μm)へと薄化すると、図4(B)に示すように、ウエーハ11の裏面11bに切削溝8が露出して、ウエーハ11は個々のデバイスチップ15へと分割される。   Then, the grinding wheel 18 is ground and fed by a predetermined amount at a predetermined grinding feed speed, and the wafer 11 is ground. When grinding is continued and the wafer 11 is thinned to a finished thickness (for example, 90 μm), as shown in FIG. 4B, the cutting grooves 8 are exposed on the back surface 11b of the wafer 11, and the wafer 11 is an individual device. Divided into chips 15.

次に、図5及び図6を参照して、ウエーハ準備工程の第2実施形態について説明する。この第2実施形態では、ウエーハ11の分割予定ライン13に沿ってウエーハ内部に改質層を形成する。図5は改質層形成工程を示す斜視図、図6はその断面図である。   Next, with reference to FIG.5 and FIG.6, 2nd Embodiment of a wafer preparation process is described. In the second embodiment, a modified layer is formed inside the wafer along the division line 13 of the wafer 11. FIG. 5 is a perspective view showing a modified layer forming step, and FIG. 6 is a sectional view thereof.

改質層形成工程では、ウエーハ11に対して透過性を有する波長(例えば1064nm)のレーザービームの集光点を分割予定ライン13に対応するウエーハ11の内部に位置付けて、チャックテーブル26を矢印X1方向に移動しながらレーザービームを分割予定ライン13に沿って照射してウエーハ11内部に改質層19を形成する。   In the modified layer forming step, a condensing point of a laser beam having a wavelength (for example, 1064 nm) that is transmissive to the wafer 11 is positioned inside the wafer 11 corresponding to the division line 13 and the chuck table 26 is moved to the arrow X1. The modified layer 19 is formed inside the wafer 11 by irradiating the laser beam along the division line 13 while moving in the direction.

図6(B)に示すように、集光器28から照射されるレーザービームがウエーハ11の端部に達したならばレーザービームの照射を停止するとともに、チャックテーブル26の加工送りを停止する。   As shown in FIG. 6B, when the laser beam irradiated from the condenser 28 reaches the end of the wafer 11, the irradiation of the laser beam is stopped and the processing feed of the chuck table 26 is stopped.

分割予定ライン13のピッチずつウエーハ11を割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿ってウエーハ内部に改質層19を形成する。次いで、チャックテーブル26を90°回転してから、第1の方向に直交する第2の方向に伸長する全ての分割予定ライン13に沿って、ウエーハ内部に同様な改質層19を形成する。   A modified layer 19 is formed inside the wafer along the planned division line 13 extending in the first direction while indexing and feeding the wafer 11 by the pitch of the planned division line 13. Next, after the chuck table 26 is rotated by 90 °, the same modified layer 19 is formed inside the wafer along all the planned dividing lines 13 extending in the second direction orthogonal to the first direction.

このように、第2実施形態のウエーハ準備工程では、分割予定ライン13に沿ってウエーハ内部に改質層19の形成されたウエーハ11を準備する。   As described above, in the wafer preparation process of the second embodiment, the wafer 11 having the modified layer 19 formed inside the wafer is prepared along the division line 13.

ウエーハ準備工程実施後、図7に示すように、ウエーハ11を収容する開口部を有する環状フレームFにウエーハ11を位置付けて、ウエーハ11の裏面に貼着されたDAF21を介してウエーハ11をエキスパンドテープT1に配設するウエーハ配設工程を実施する。エキスパンドテープT1は、DAF21が予め形成されたDAF付きエキスパンドテープであり、その外周部が環状フレームFに貼着されウエーハユニット23が形成される。   After the wafer preparation process, as shown in FIG. 7, the wafer 11 is positioned on an annular frame F having an opening for accommodating the wafer 11, and the wafer 11 is expanded with a DAF 21 attached to the back surface of the wafer 11. A wafer disposing step for disposing at T1 is performed. The expanded tape T1 is an expanded tape with DAF in which the DAF 21 is formed in advance, and the outer peripheral portion thereof is attached to the annular frame F to form the wafer unit 23.

ウエーハユニット23では、裏面にDAF21が貼着されたウエーハ11は、エキスパンドテープT1を介して環状フレームFに支持されたことになる。図7に示されたウエーハ11は先ダイシング法により個々のデバイス15に分割されたウエーハ11であり、分割工程時にウエーハ11の表面11aに貼着されていた保護テープ17は図7に示した状態では剥離されている。   In the wafer unit 23, the wafer 11 with the DAF 21 attached to the back surface is supported by the annular frame F via the expanded tape T1. The wafer 11 shown in FIG. 7 is a wafer 11 divided into individual devices 15 by the tip dicing method, and the protective tape 17 attached to the surface 11a of the wafer 11 during the dividing process is in the state shown in FIG. It is peeled off.

図7に示したウエーハユニット23のウエーハ11は、先ダイシング法により個々のデバイス15に分割されたウエーハであるが、ウエーハ準備工程で説明したウエーハ内部に分割予定ライン13に沿って改質層19の形成された第2実施形態のウエーハであっても良い。   The wafer 11 of the wafer unit 23 shown in FIG. 7 is a wafer divided into individual devices 15 by the tip dicing method, but the modified layer 19 is formed along the planned division line 13 inside the wafer described in the wafer preparation process. The wafer according to the second embodiment in which is formed may be used.

ウエーハ配設工程実施後、エキスパンドテープT1を拡張してウエーハ11に引っ張り力を作用させて隣接するデバイス15の間隔を広げるとともに、DAF21をデバイス15に対応して分割するDAF分割工程を実施する。この分割工程では、例えば図8に示すような分割装置30を使用する。   After performing the wafer disposing step, the expand tape T1 is expanded to apply a pulling force to the wafer 11 to widen the interval between the adjacent devices 15, and the DAF dividing step of dividing the DAF 21 corresponding to the device 15 is performed. In this dividing step, for example, a dividing device 30 as shown in FIG. 8 is used.

図8に示す分割装置30は、環状フレームFを保持するフレーム保持手段32と、フレーム保持手段32に保持された環状フレームFに装着されたエキスパンドテープT1を拡張するテープ拡張手段34を具備している。   8 includes a frame holding means 32 for holding the annular frame F and a tape extending means 34 for expanding the expanded tape T1 attached to the annular frame F held by the frame holding means 32. Yes.

フレーム保持手段32は、環状のフレーム保持部材36と、フレーム保持部材36の外周に配設された固定手段としての複数のクランプ38から構成される。フレーム保持部材36の上面は環状フレームFを載置する載置面36aを形成しており、この載置面36a上に環状フレームFが載置される。   The frame holding means 32 includes an annular frame holding member 36 and a plurality of clamps 38 as fixing means arranged on the outer periphery of the frame holding member 36. An upper surface of the frame holding member 36 forms a mounting surface 36a on which the annular frame F is placed, and the annular frame F is placed on the mounting surface 36a.

そして、載置面36a上に載置された環状フレームFは、クランプ38によってフレーム保持部材36に固定される。このように構成されたフレーム保持手段32はテープ拡張手段34によって上下方向に移動可能に支持されている。   The annular frame F placed on the placement surface 36 a is fixed to the frame holding member 36 by a clamp 38. The frame holding means 32 configured in this manner is supported by the tape expanding means 34 so as to be movable in the vertical direction.

テープ拡張手段34は、環状のフレーム保持部材36の内側に配設された拡張ドラム40を具備している。この拡張ドラム40は、環状フレームFの内径より小さく、該環状フレームFに装着されたエキスパンドテープT1に貼着される半導体ウエーハ11の外径より大きい内径を有している。   The tape expansion means 34 includes an expansion drum 40 disposed inside an annular frame holding member 36. The expansion drum 40 has an inner diameter that is smaller than the inner diameter of the annular frame F and larger than the outer diameter of the semiconductor wafer 11 attached to the expanded tape T1 attached to the annular frame F.

拡張ドラム40はその下端に一体的に形成された支持フランジ42を有している。テープ拡張手段34は更に、環状のフレーム保持部材36を上下方向に移動する駆動手段44を具備している。この駆動手段44は支持フランジ42上に配設された複数のエアシリンダ46から構成されており、そのピストンロッド48がフレーム保持部材36の下面に連結されている。   The expansion drum 40 has a support flange 42 integrally formed at the lower end thereof. The tape expanding means 34 further includes a driving means 44 that moves the annular frame holding member 36 in the vertical direction. The drive means 44 is composed of a plurality of air cylinders 46 disposed on the support flange 42, and the piston rod 48 is connected to the lower surface of the frame holding member 36.

複数のエアシリンダ46から構成される駆動手段44は、環状のフレーム保持部材36をその載置面36aが拡張ドラム40の上端と略同一高さとなる基準位置と、拡張ドラム40の上端より所定量下方の拡張位置の間を上下方向に移動する。   The driving means 44 composed of a plurality of air cylinders 46 has a predetermined amount from the reference position where the mounting surface 36a of the annular frame holding member 36 is substantially the same height as the upper end of the expansion drum 40 and a predetermined amount from the upper end of the expansion drum 40 Move vertically between lower expansion positions.

分割手段30はさらに、拡張ドラム40の内側に配設された加熱テーブル50を備えている。加熱テーブル50はその内部にペルチェ素子等を内蔵しており、印加する電流を制御することにより加熱テーブル50の表面温度を制御することができる。加熱テーブル50は図示しない駆動手段により上下方向に移動可能である。   The dividing means 30 further includes a heating table 50 disposed inside the expansion drum 40. The heating table 50 incorporates a Peltier element or the like inside, and the surface temperature of the heating table 50 can be controlled by controlling the applied current. The heating table 50 can be moved in the vertical direction by a driving means (not shown).

以上のように構成された分割装置30を用いて実施する分割工程について図9(A)及び図9(B)を参照して説明する。図9(A)に示すように、裏面にDAF21が貼着されたウエーハ11をエキスパンドテープT1を介して支持した環状フレームFを、フレーム保持部材36の載置面36a上に載置し、クランプ38によってフレーム保持部材36を固定する。この時、フレーム保持部材36はその載置面36aが拡張ドラム40の上端と略同一高さとなる基準位置に位置付けられる。   The dividing process performed using the dividing apparatus 30 configured as described above will be described with reference to FIGS. 9A and 9B. As shown in FIG. 9 (A), the annular frame F, which supports the wafer 11 with the DAF 21 attached to the back surface via the expanded tape T1, is placed on the placement surface 36a of the frame holding member 36 and clamped. The frame holding member 36 is fixed by 38. At this time, the frame holding member 36 is positioned at a reference position where the mounting surface 36 a is substantially the same height as the upper end of the expansion drum 40.

この状態で加熱テーブル50を上昇させてエキスパンドテープT1に接触させ、ウエーハ11の裏面に貼着されているDAF21をエキスパンドテープT1を介して加熱する。好ましくは、加熱テーブル50によりDAF21を50℃〜150℃の範囲内の温度に加熱する。この加熱により、DAF21は軟化され、破断され易い状態となる。   In this state, the heating table 50 is raised and brought into contact with the expanded tape T1, and the DAF 21 attached to the back surface of the wafer 11 is heated via the expanded tape T1. Preferably, the DAF 21 is heated by the heating table 50 to a temperature within the range of 50 ° C to 150 ° C. By this heating, the DAF 21 is softened and easily broken.

DAF21が所定温度に十分加熱されたら、加熱テーブル50を下降する。そして、エアシリンダ46を駆動してフレーム保持部材36を図9(B)に示す拡張位置に下降する。これにより、フレーム保持部材36の載置面36a上に固定されている環状フレームFも下降するため、環状フレームFに貼着されたエキスパンドテープT1は拡張ドラム40の上端縁に当接して主に半径方向に拡張される。   When the DAF 21 is sufficiently heated to a predetermined temperature, the heating table 50 is lowered. Then, the air cylinder 46 is driven to lower the frame holding member 36 to the extended position shown in FIG. As a result, the annular frame F fixed on the mounting surface 36a of the frame holding member 36 is also lowered, so that the expanded tape T1 attached to the annular frame F mainly contacts the upper end edge of the expansion drum 40. Expanded radially.

その結果、エキスパンドテープT1に貼着されているDAF21及びウエーハ11には放射状に引っ張り力が作用する。このようにウエーハ11及びDAF21に放射状に引っ張り力が作用すると、ウエーハ11はエキスパンドテープT1の拡張に追随して隣接するデバイス15の間の間隔が広がるとともに、隣接するデバイス15の間に位置するDAF21は所定温度に加熱されて拡張し易くなっているため半径方向に拡張され、DAF21が個々のデバイス15に対応して確実に分割される。   As a result, a tensile force acts radially on the DAF 21 and the wafer 11 attached to the expanded tape T1. Thus, when a radial pulling force acts on the wafer 11 and the DAF 21, the wafer 11 follows the expansion of the expanded tape T <b> 1 and the distance between the adjacent devices 15 is widened, and the DAF 21 positioned between the adjacent devices 15. Since it is heated to a predetermined temperature and is easily expanded, it is expanded in the radial direction, and the DAF 21 is surely divided corresponding to each device 15.

上述した第2実施形態のウエーハ準備工程で準備されたウエーハ11では、ウエーハ内部に分割予定ライン13に沿って改質層19が形成されているため、エキスパンドテープT1を拡張すると、ウエーハ11は改質層19が形成されて強度が低下された分割予定ライン13に沿って個々のデバイス15に分割されるとともに、DAF21は所定温度に加熱されて拡張し易くなっているため半径方向に拡張され、DAF21が個々のデバイス15に対応して確実に分割される。   In the wafer 11 prepared in the wafer preparation process of the second embodiment described above, the modified layer 19 is formed along the division line 13 inside the wafer. Therefore, when the expand tape T1 is expanded, the wafer 11 is modified. The material layer 19 is formed and divided into the individual devices 15 along the planned dividing line 13 whose strength is reduced, and the DAF 21 is heated to a predetermined temperature to be easily expanded, so that it is expanded in the radial direction. The DAF 21 is reliably divided corresponding to each device 15.

6 切削ブレード
8 切削溝
11 半導体ウエーハ
13 分割予定ライン
15 デバイス
17 保護テープ
18 研削ホイール
19 改質層
21 DAF
24 研削砥石
28 集光器
30 分割装置
32 フレーム保持手段
34 テープ拡張手段
40 拡張ドラム
50 加熱テーブル
6 Cutting blade 8 Cutting groove 11 Semiconductor wafer 13 Scheduled division line 15 Device 17 Protective tape 18 Grinding wheel 19 Modified layer 21 DAF
24 Grinding wheel 28 Concentrator 30 Dividing device 32 Frame holding means 34 Tape expansion means 40 Expansion drum 50 Heating table

Claims (2)

複数のデバイスが格子状に形成された分割予定ラインによって区画されて表面に形成されたウエーハの裏面に貼着されたDAFを、個々のデバイスに対応して分割する加工方法であって、
分割予定ラインに沿ったウエーハの内部に改質層が形成されたウエーハ、又は、分割予定ラインに沿って個々のデバイスに分割されたウエーハを準備するウエーハ準備工程と、
ウエーハを収容する開口部を有する環状フレームにウエーハ準備工程で準備されたウエーハを位置付けて、ウエーハの裏面をDAFを介在してエキスパンドテープに配設するウエーハ配設工程と、
ウエーハ配設工程実施後、エキスパンドテープを拡張してウエーハにDAFを介して引っ張り力を作用させて隣接するデバイスの間隔を広げるとともにDAFをデバイスに対応して分割するDAF分割工程と、を含み、
DAF分割工程において、DAFを所定の温度に加熱して軟化させることを特徴とする加工方法。
A processing method of dividing a DAF attached to the back surface of a wafer formed on a surface by dividing a plurality of devices by a division line formed in a lattice shape, corresponding to each device,
A wafer preparation step of preparing a wafer in which a modified layer is formed inside the wafer along the division line, or a wafer divided into individual devices along the division line;
A wafer disposing step of positioning the wafer prepared in the wafer preparatory step on an annular frame having an opening for accommodating a wafer, and disposing the back surface of the wafer on an expanded tape via a DAF;
A DAF dividing step of expanding the expanded tape and applying a pulling force to the wafer via the DAF to widen the interval between adjacent devices and dividing the DAF corresponding to the device after the wafer arranging step is performed,
In the DAF dividing step, the DAF is heated to a predetermined temperature and softened.
前記所定の温度は50℃〜150℃の範囲内である請求項1記載の加工方法。   The processing method according to claim 1, wherein the predetermined temperature is in a range of 50 ° C. to 150 ° C.
JP2014041648A 2014-03-04 2014-03-04 Processing method Pending JP2015167197A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014041648A JP2015167197A (en) 2014-03-04 2014-03-04 Processing method
TW104103479A TW201541508A (en) 2014-03-04 2015-02-02 Processing method
CN201510092472.9A CN104900506A (en) 2014-03-04 2015-03-02 Processing method
KR1020150029037A KR20150104041A (en) 2014-03-04 2015-03-02 Processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014041648A JP2015167197A (en) 2014-03-04 2014-03-04 Processing method

Publications (1)

Publication Number Publication Date
JP2015167197A true JP2015167197A (en) 2015-09-24

Family

ID=54033102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014041648A Pending JP2015167197A (en) 2014-03-04 2014-03-04 Processing method

Country Status (4)

Country Link
JP (1) JP2015167197A (en)
KR (1) KR20150104041A (en)
CN (1) CN104900506A (en)
TW (1) TW201541508A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148334A (en) * 2018-08-08 2019-01-04 张家港市勇峰精密机械有限公司 A kind of precision pad pasting chip mounter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164412B2 (en) * 2018-11-16 2022-11-01 株式会社ディスコ Laminate processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019962A (en) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd Adhesive sheet
JP2005109442A (en) * 2003-09-10 2005-04-21 Hamamatsu Photonics Kk Method of cutting semiconductor substrate
JP2010263164A (en) * 2009-05-11 2010-11-18 Disco Abrasive Syst Ltd Method of expanding adhesive tape

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273895A (en) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
JP5356890B2 (en) * 2009-04-02 2013-12-04 株式会社ディスコ Wafer processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019962A (en) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd Adhesive sheet
JP2005109442A (en) * 2003-09-10 2005-04-21 Hamamatsu Photonics Kk Method of cutting semiconductor substrate
JP2010263164A (en) * 2009-05-11 2010-11-18 Disco Abrasive Syst Ltd Method of expanding adhesive tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148334A (en) * 2018-08-08 2019-01-04 张家港市勇峰精密机械有限公司 A kind of precision pad pasting chip mounter

Also Published As

Publication number Publication date
CN104900506A (en) 2015-09-09
TW201541508A (en) 2015-11-01
KR20150104041A (en) 2015-09-14

Similar Documents

Publication Publication Date Title
TWI656597B (en) Wafer processing method
TWI438834B (en) Method of dividing an adhesive film bonded to a wafer
US9093519B2 (en) Wafer processing method
US20080233712A1 (en) Method of manufacturing device
TWI459452B (en) A method of breaking the film attached to the back of the wafer, and a subsequent film
CN107452609B (en) Wafer processing method
JP6034219B2 (en) Wafer processing method
JP2012089730A (en) Method for dividing wafer
JP2015015359A (en) Method for processing wafer
JP6009240B2 (en) Wafer processing method
JP6029347B2 (en) Wafer processing method
JP2017157749A (en) Processing method of wafer
JP2015167197A (en) Processing method
JP2019016731A (en) Wafer processing method
JP6029348B2 (en) Wafer processing method
JP2009212290A (en) Manufacturing method of device
JP5426314B2 (en) Manufacturing method of semiconductor device
JP5489808B2 (en) Manufacturing method of semiconductor device
JP6176627B2 (en) Photomask manufacturing method
JP2020129642A (en) Expanding sheet expansion method
JP2014007333A (en) Method for processing wafer
JP2016092020A (en) Processing method for wafer
JP2015103569A (en) Device chip forming method
CN114914197A (en) DAF segmentation confirmation method
JP2018082115A (en) Method for working workpiece

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306