JP2015164785A - 液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法 - Google Patents

Abstract

【課題】液滴を吐出させる圧電素子を駆動する駆動信号が高周波数であっても、当該駆動信号の波形精度を高めて、液滴の吐出を安定させることができる液体吐出装置を提供する。
【解決手段】駆動回路は、変調信号によってトランジスターＭ３、Ｍ４をスイッチングさせて増幅変調信号を生成し、インダクターＬ２およびコンデンサーＣ１０を含むローパスフィルターが当該増幅変調信号を平滑化して、圧電素子を駆動する駆動信号を生成する。駆動回路の構成素子は、プリント回路基板の表面層である第１層に実装されている。駆動回路において上記変調信号を生成するＬＳＩ５００は、駆動信号を帰還経路を介して帰還する。この帰還経路には、表面層以外の層であってスルーホールＮ１からスルーホールＮ２までの帰還配線パターンが含まれる。
【選択図】図１７

Description

本発明は、液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることによって、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、増幅回路で増幅した駆動信号をヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をＡＢ級などで電流増幅する方式（リニア増幅、特許文献１参照）が挙げられる。ただし、リニア増幅では消費電力が大きく、エネルギー効率が悪いので、近年では、Ｄ級増幅についても提案されている（特許文献２参照）。

一方、近年、印刷装置においては高速印刷や高解像度印刷に対する要求が強い。高速印刷を実現するためには、単位時間当たりで形成することが可能なドット数を増やせば良い。また、高解像度印刷を実現するためには、ノズルから吐出されるインクの量を少量にし、単位面積当たりで形成することが可能なドット数を増やせば良い。つまり、高速印刷および高解像度印刷を実現するためには単位時間および単位面積当たりで形成可能なドット数を増やせば良く、そのためには、インクの吐出周波数を高める手法が採られる。

特開２００９−１９０２８７号公報 特開２０１０−１１４７１１号公報

ところで、インクの吐出周波数を高めるためには、圧電素子に供給する駆動信号の周波数を高める必要がある。駆動信号の周波数を高めて、残留振動等の影響を少なくして安定した吐出を行うには、Ｄ級増幅のスイッチング周波数を高める必要がある。

しかしながら、スイッチング周波数を高めていくと、スイッチングによる損失が大きくなり、やがて、Ｄ級増幅におけるエネルギー効率が、リニア増幅によるエネルギー効率を下回って、Ｄ級増幅の利点である高いエネルギー効率が実現できなくなってしまう。
加えて、Ｄ級増幅におけるスイッチングを高周波にした場合、ノイズによる誤動作や、スイッチング損失からくる発熱などの問題も発生する。
このように、圧電素子を駆動する駆動信号の周波数を高めるために、Ｄ級増幅のスイッチング周波数を高めようとすると、多くの問題に直面することになる。

そこで、本発明のいくつかの態様の目的の一つは、Ｄ級増幅した駆動信号で圧電素子を駆動する構成において、高速印刷および高解像度印刷が実現できる液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法を提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、源信号をパルス変調した変調信号を生成する変調回路と、前記変調信号を増幅して増幅変調信号を生成するトランジスターと、前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、前記駆動信号が印加されることで変位する圧電素子と、前記圧電素子の変位により内部容積が変化するキャビティと、前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、前記変調回路、前記トランジスターおよび前記ローパスフィルターが実装された多層回路基板と、を有し、前記変調回路は、前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかに基づく信号を帰還して前記変調信号を生成し、前記多層回路基板は、２つの表面層以外の少なくとも１つの層を含む３層以上の多層構造であって、前記１つの層に、前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかを、前記変調回路に帰還する帰還配線パターンが設けられたことを特徴とする。

上記一態様に係る液体吐出装置によれば、帰還によって源信号を忠実に再現した駆動信号を出力することができる。また、帰還した駆動信号の遅延要素が小さいほど、スイッチング信号である変調信号（増幅変調信号）を高周波数化することができる。このため、圧電素子に印加する駆動信号の周波数を高めて、高速印刷および高解像度印刷を実現することができる。
ここで、駆動信号は、増幅変調信号を平滑化した信号であるので、電圧振幅が大きい。このため、駆動信号と源信号との偏差を直接求めるよりも、例えば駆動信号を減衰させた上で源信号との偏差を求めた方が好ましい。駆動信号に基づく信号とは、駆動信号を直接的ではなく、このように間接的に示す信号という意味で用いている。また、帰還信号としては、駆動信号のほか、変調信号（増幅変調信号）を用いることができる。
源信号とは、圧電素子の変位を規定する駆動信号の源となる信号、すなわち、変調前の信号であって、駆動信号の波形の基準となる信号（規定する信号を含み、アナログ、デジタルを問わない）。変調信号とは、源信号をパルス変調（例えばパルス幅変調、パルス密度変調等）して得られるデジタル信号である。
また、ローパスフィルターは、典型的には、インダクター（コイル）およびコンデンサーで構成されるが、抵抗を加えても良いし、インダクターを抜いて、抵抗およびコンデンサーで構成しても良い。

ところで、上記一態様に係る液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号の印加によって圧電素子が変位して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号（増幅変調信号）の周波数を１ＭＨｚ以上とする必要がある。
もし、変調信号の周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。
一方、変調信号の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。
このため、上記一態様に係る液体吐出装置において、前記変調信号の周波数は、１Ｍｚ以上８ＭＨｚ以下であることが好ましい。

上記一態様に係る液体吐出装置において、前記帰還配線パターンの上層または下層はグラウンドのパターンである構成としても良い。この構成によれば、帰還配線パターンは、グラウンドのパターンによって（絶縁物を介して）挟まれることになるので、シールドの効果を高めることができる。
なお、上層または下層とは、少なくとも３層の積層方向をいい、重力方向で規定しているのではない。

また、上記一態様に係る液体吐出装置において、前記帰還配線パターンは、前記１つの層において、グラウンドのパターンで囲まれている構成としても良い。この構成によれば、帰還配線パターンは、同層のグラウンドのパターンで囲まれるので、シールドの効果を高めることができる。

本発明は、種々の態様で実現することが可能であり、例えば液体吐出装置の制御方法や、ヘッドユニットの単体など、様々な態様で実現することができる。

印刷装置の概略構成を示す図である。 印刷装置の構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 印刷装置における駆動回路の構成を示す図である。 駆動回路の動作を説明するための図である。 プリント回路基板の第１層の配線パターンを示す図である。 プリント回路基板の第２層の配線パターンを示す図である。 プリント回路基板の第３層の配線パターンを示す図である。 プリント回路基板の第４層の配線パターンを示す図である。 プリント回路基板における素子の配置を示す図である。 プリント回路基板における駆動回路の等価回路を示す図である。 駆動回路におけるＬＳＩのピンアサインを示す図である。 プリント回路基板におけるスルーホールの構造を示す断面図である。 プリント回路基板におけるトランジスター周辺の拡大図である。 トランジスターの外観を示す斜視図である。 トランジスター等の構造を示す断面図である。 トランジスターの等価回路を示す図である。 トランジスターのスイッチングによるオーバーシュートを示す図である。 平滑化フィルタを構成するコンデンサーの構成を示す図である。 コンデンサー等の実装を示す端面図である。 コンデンサーの等価回路を示す図である。

以下、図面を参照して本発明を実施するための形態について説明する。

この実施形態に係る印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター、すなわち液体吐出装置である。

図１は、印刷装置の内部の概略構成を示す斜視図である。
この図に示されるように、印刷装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。
移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。
移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２に案内されて往復動する。
また、移動体２のうち、印刷媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

印刷装置１は、印刷媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、印刷媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。
印刷媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該印刷媒体Ｐにインク滴を吐出することによって、印刷媒体Ｐの表面に画像が形成される。

図２は、印刷装置の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。
制御ユニット１０は、制御部１００と、キャリッジモーター３１と、キャリッジモータードライバー３５と、搬送モーター４１と、搬送モータードライバー４５と、２つの駆動回路５０と、ヘッドユニット２０と、を有する。このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。
詳細には、第１に、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃtr1を供給し、キャリッジモータードライバー３５は、当該制御信号Ｃtr1にしたがってキャリッジモーター３１を駆動する。これにより、キャリッジ２４における主走査方向の移動が制御される。
第２に、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃtr2を供給し、搬送モータードライバー４５は、当該制御信号Ｃtr2にしたがって搬送モーター４１を駆動する。これにより、搬送機構４による副走査方向の移動が制御される。
第３に、制御部１００は、２つの駆動回路５０のうち、一方にデジタルのデータｄＡを供給し、他方にデジタルのデータｄＢを供給する。ここで、データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。
なお、詳細については後述するが、駆動回路５０の一方は、データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０の他方は、データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。
第４に、制御部１００は、ヘッドユニット２０に、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨを供給する。

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。
選択制御部２１０は、選択部２３０のそれぞれに対して駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに駆動信号として供給する。なお、図では、この駆動信号の電圧をＶoutと表記している。
圧電素子６０のそれぞれにおける他端は、この例では、電圧Ｖ_ＢＳが共通に印加されている。

圧電素子６０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖoutと電圧Ｖ_ＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させるための構成について簡単に説明する。

図３は、ヘッドユニット２０において、ノズル１個分に対応した概略構成を示す図である。
図に示されるように、ヘッドユニット２０は、圧電素子６０と振動板６２１とキャビティ（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティ６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティ６３１に連通する開孔部である。

この図で示される圧電素子６０は、圧電体６０１を一対の電極６１１、６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１、６１２により印加された電圧に応じて、電極６１１、６１２、振動板６２１とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖoutが高くなると、上方向に撓む一方、電圧Ｖoutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティ６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であれば良い。また、圧電素子６０は、屈曲振動に限られず、縦振動を用いる構成でも良い。
また、圧電素子６０は、ヘッドユニット２０においてキャビティ６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図１において、選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティ６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

図４の（ａ）は、ノズル６５１の配列の一例を示す図である。
この図に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。
なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。

図４の（ｂ）は、同図の（ａ）に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。
すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。
なお、図４の例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、印刷媒体Ｐにおいて同一列で揃うように着弾させている。このため、（ｂ）に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。

ところで、高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めれば良い。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。
また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせば良い。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷速度が低下する。
このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要があるのは、上述した通りである。

一方、印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子６０に供給する構成となっている。
そこで、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成の後に説明する。

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。
図に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcで開始し、電圧Ｖcで終了する波形となっている。

図６は、図２における選択制御部２１０の構成を示す図である。
この図に示されるように、選択制御部２１０には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスタ（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

データ信号Ｄataは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄataは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
データ信号Ｄataは、クロック信号Ｓckに同期してノズルごとに、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄataを、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスタ２１２である。
詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスタ２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄataが、クロック信号Ｓckにしたがって順次後段に転送される構成となっている。
なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスタ２１２を区別するために、データ信号Ｄataが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２１４は、シフトレジスタ２１２で保持されたデータ信号Ｄataを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄataをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

図７は、デコーダー２１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットの印刷データＤataについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされた印刷データＤataが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、印刷データＤata、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。
この図に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ、２３２ｂと、トランスファーゲート２３４ａ、２３４ｂとを有する。
デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。
トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ、２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。
トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、選択制御部２１０と選択部２３０との動作について図５を参照して説明する。

データ信号Ｄataが、制御部１００からノズル毎に、クロック信号Ｓckに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２１２において順次転送される。そして、制御部１００がクロック信号Ｓckの供給を停止させると、シフトレジスタ２１２のそれぞれには、ノズルに対応したデータ信号Ｄataが保持された状態になる。なお、データ信号Ｄataは、シフトレジスタ２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスタ２１２に保持されたデータ信号Ｄataを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄataが、１段、２段、…、ｍ段のシフトレジスタ２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄataを示している。

デコーダー２１６は、ラッチされたデータ信号Ｄataで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー２１６は、当該データ信号Ｄataが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄataが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄataが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄataが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、データ信号Ｄataに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。
データ信号Ｄataが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄataで規定される通りの大ドットが形成されることになる。

データ信号Ｄataが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄataで規定された通りの中ドットが形成されることになる。

データ信号Ｄataが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ、２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ、２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ、２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖc−Ｖ_ＢＳ）を保持する。

次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、印刷媒体Ｐには、データ信号Ｄataで規定された通りの小ドットが形成されることになる。

データ信号Ｄataが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄataで規定された通りの非記録になる。

このように、選択部２３０は、選択制御部２１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄataで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１、６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcを基準に反転した波形となる。

このように本実施形態において、印刷媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニットの移動速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。
一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。
本実施形態のように、印刷媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。
なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。

続いて、駆動回路５０について説明する。２つの駆動回路５０について概略すると、次のようにして駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を生成する。すなわち、２つの駆動回路５０のうち、一方は、第１に、制御部１００から供給されるデータｄＡをアナログ変換し、第２に、出力される駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号にしたがって変調信号を生成し、第３に、当該変調信号にしたがってトランジスターをスイッチングすることによって増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。
なお、２つの駆動回路５０のうち、他方についても同様な構成であり、データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで、便宜的に、駆動回路ＣＯＭ−Ａを出力する駆動回路５０を例にとって説明する。

図１０は、駆動回路５０の回路構成を示す図である。
この図に示されるように、駆動回路５０は、ＬＳＩ５００や、トランジスターＭ３、Ｍ４のほか、抵抗やコンデンサーなどの各種素子から構成される。
なお、図１０では、駆動信号ＣＯＭ−Ａを出力するための構成を示しているが、ＬＳＩ５００については、実際には、２系統の駆動信号ＣＯＭ−ＡおよびＣＯＭ−Ｂの双方を生成するための回路が１個にパッケージ化されている。

ＬＳＩ（Large Scale Integration）５００は、制御部１００からピンＤ０〜Ｄ９を介して入力した１０ビットのデータｄＡに基づいて、トランジスターＭ３、Ｍ４のそれぞれにゲート信号を出力するものである。このため、ＬＳＩ５００は、ＤＡＣ（Digital to Analog Converter）５０２と、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０と、ＮＯＴ回路５２２と、ゲートドライバー５３３、５３４と、を含む。

ＤＡＣ５０２は、駆動信号ＣＯＭ−Ａの波形を規定するデータｄＡを、アナログ信号Ａaに変換し、加算器５０４の入力端（−）に供給する。なお、このアナログ信号Ａaの電圧振幅は、例えば０〜２ボルト程度であり、この電圧を約２０倍に増幅したものが、駆動信号ＣＯＭ−Ａとなる。つまり、アナログ信号Ａaは、駆動信号ＣＯＭ−Ａの増幅前の目標となる信号である。
積分減衰器５１２は、ピンＶfbを介して入力した端子Ｏutの電圧、すなわち、駆動信号ＣＯＭ−Ａを減衰するとともに、積分して、加算器５０４の入力端（＋）に供給する。
加算器５０４は、入力端（＋）の電圧から入力端（−）の電圧を差し引いて積分した電圧の信号Ａbを加算器５０６の入力端の一方に供給する。
なお、ＤＡＣ５０２からＮＯＴ回路５２２までに至る回路の電源電圧は、低振幅の３．３ボルト（電圧Ｖdd）である。このため、アナログ信号Ａaの電圧が最大でも２ボルト程度であるのに対し、駆動信号ＣＯＭ−Ａの電圧が最大で４０ボルトを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号ＣＯＭ−Ａの電圧を積分減衰器５１２によって減衰させている。

減衰器５１４は、ピンＩfbを介して入力した駆動信号ＣＯＭ−Ａの高周波成分を減衰して、加算器５０６の入力端の他方に供給する。加算器５０６は、入力端の一方における電圧と他方における電圧とを加算した電圧の信号Ａsを、コンパレーター５２０に供給する。減衰器５１４による減衰は、積分減衰器５１２と同様に、駆動信号ＣＯＭ−Ａを帰還するにあたって、振幅を合わせるためである。
加算器５０６から出力される信号Ａsの電圧は、ピンＶfbに供給された信号の減衰電圧から、アナログ信号Ａaの電圧を差し引いて、 ピンＩfbに供給された信号の減衰電圧を加算した電圧である。このため、加算器５０６による信号Ａbの電圧は、端子Ｏutから出力される駆動信号ＣＯＭ−Ａの減衰電圧から、目標であるアナログ信号Ａaの電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正した信号ということができる。

コンパレーター５２０は、加算器５０６による加算電圧に基づいて、次のようにパルス変調した変調信号Ｍsを出力する。詳細には、コンパレーター５２０は、加算器５０６から出力される信号Ａsが電圧上昇時であれば、電圧閾値Ｖth1以上になったときにＨレベルとなり、信号Ａsが電圧下降時であれば、電圧閾値Ｖth2を下回ったときにＬレベルとなる変調信号Ｍsを出力する。なお、後述するように、電圧閾値は、
Ｖth1＞Ｖth2
という関係に設定されている。

コンパレーター５２０による変調信号Ｍsは、ＮＯＴ回路５２２による論理反転を経て、ゲートドライバー５３４に供給される。一方、ゲートドライバー５３３には、論理反転を経ることなく変調信号Ｍsが供給される。このため、ゲートドライバー５３３、５３４に供給される論理レベルは互いに排他的な関係にある。

ゲートドライバー５３３、５３４に供給される論理レベルは、実際には、同時にＨレベルとはならないように（トランジスターＭ３、Ｍ４が同時にオンしないように）、タイミング制御しても良い。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（トランジスターＭ３、Ｍ４でいえば、同時にオンすることがない）、という意味である。

ところで、ここでいう変調信号は、狭義には、変調信号Ｍsであるが、信号Ａaに応じてパルス変調したものと考えれば、変調信号Ｍsの否定信号（ＮＯＴ回路５２２も変調信号に含まれる。すなわち、信号Ａaに応じてパルス変調した変調信号には、変調信号Ｍsのみならず、当該変調信号Ｍsの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

なお、コンパレーター５２０が変調信号Ｍsを出力するので、当該コンパレーター５２０に致るまでの回路、すなわち、ＤＡＣ５０２と、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０とが変調信号Ｍsを生成する変調回路ということができる。
また、図１０に示した構成では、デジタルのデータｄＡをＤＡＣ５０２によってアナログの信号Ａaに変換したが、ＤＡＣ５０２を介することなく、例えば制御部１００による指示にしたがって外部回路から信号Ａaの供給を受けても良い。デジタルのデータｄＡにしても、アナログの信号Ａaにしても、駆動信号ＣＯＭ−Ａの波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。

ゲートドライバー５３４は、コンパレーター５２０の出力信号である低論理振幅（Ｌレベル：０ボルト、Ｈレベル：３．３ボルト）を高論理振幅（例えばＬレベル：０ボルト、Ｈレベル：７．５ボルト）にレベルシフトして、ピンＬdrから出力する。ゲートドライバー５３４の電源電圧のうち、高位側として、ピンＧvdを介して電圧Ｖm（例えば１２ボルト）が印加され、低位側として、ピンＧndを介して電圧ゼロが印加される、すなわちピンＧvdはグラウンドに接地される。また、ピンＧvdは、逆流防止用のダイオードＤ２のカソード電極に接続され、当該ダイオードＤ２のアノード電極は、コンデンサーＣ１２の一端とピンＢstとに接続される。

ゲートドライバー５３３は、ＮＯＴ回路５２２の出力信号である低論理振幅を高論理振幅にレベルシフトして、ピンＨdrから出力する。ゲートドライバー５３３の電源電圧のうち、高位側は、ピンＢstを介して印加される電圧であり、低位側は、ピンＳwを介して印加される電圧である。ピンＳwは、トランジスターＭ３におけるソース電極、トランジスターＭ４におけるドレイン電極、コンデンサーＣ１２の他端、および、インダクターＬ２の一端に接続される。

トランジスターＭ３、Ｍ４は、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。このうち、ハイサイドのトランジスターＭ３において、ドレイン電極には、電圧Ｖh（例えば４２ボルト）が印加され、ゲート電極が、抵抗Ｒ８を介してピンＨdrに接続される。ローサイドのトランジスターＭ４については、ゲート電極が、抵抗Ｒ９を介してピンＬdrに接続され、ソース電極が、グラウンドに接地されている。

インダクターＬ２の他端は、この駆動回路５０で出力となる端子Ｏutであり、当該端子Ｏutから駆動信号ＣＯＭ−Ａが、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

端子Ｏutは、コンデンサーＣ１０の一端と、コンデンサーＣ２２の一端と、抵抗Ｒ４の一端と、にそれぞれ接続される。このうち、コンデンサーＣ１０の他端は、グラウンドに接地されている。このため、インダクターＬとコンデンサーＣ１０とは、トランジスターＭ３、Ｍ４の接続点に現れる増幅変調信号を平滑化するＬＰＦ（Low Pass Filter）として機能する。

抵抗Ｒ４の他端は、ピンＶfbおよび抵抗Ｒ２３の一端に接続され、当該抵抗Ｒ２３の他端には電圧Ｖhが印加される。これにより、ピンＶfbには、端子Ｏutからの駆動信号ＣＯＭ−Ａがプルアップされて帰還されることになる。

一方、コンデンサーＣ２２の他端は、抵抗Ｒ５の一端と抵抗Ｒ３２の一端とに接続される。このうち、抵抗Ｒ５の他端はグラウンドに接地される。このため、コンデンサーＣ２２と抵抗Ｒ５とは、端子Ｏutからの駆動信号ＣＯＭ−Ａのうち、カットオフ周波数以上の高周波成分を通過させるＨＰＦ（High Pass Filter）として機能する。なお、ＨＰＦのカットオフ周波数は、例えば約９ＭＨｚに設定される。

また、抵抗Ｒ３２の他端は、コンデンサーＣ２０の一端とコンデンサーＣ５８の一端とに接続される。このうち、コンデンサーＣ５８の他端はグラウンドに接地される。このため、抵抗Ｒ３２とコンデンサーＣ５８とは、上記ＨＰＦを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるＬＰＦ（Low Pass Filter）として機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。
上記ＨＰＦのカットオフ周波数は、上記ＬＰＦのカットオフ周波数よりも低く設定されているので、ＨＰＦとＬＰＦとは、駆動信号ＣＯＭ−Ａのうち、所定の周波数域の高周波成分を通過させるＢＰＦ（Band Pass Filter）として機能する。

コンデンサーＣ２０の他端は、ＬＳＩ５００のピンＩfbに接続される。これにより、ピンＩfbには、上記ＢＰＦを通過した駆動信号ＣＯＭ−Ａの高周波成分のうち、直流成分がカットされて帰還されることになる。

ところで、端子Ｏutから出力される駆動信号ＣＯＭ−Ａは、トランジスターＭ３、Ｍ４の接続点（ピンＳw）における増幅変調信号を、インダクターＬ２およびコンデンサーＣ１０からなるローパスフィルターによって平滑化した信号である。この駆動信号ＣＯＭ−Ａは、ピンＶfbを介して積分・減算された上で、加算器５０４に正帰還されるので、帰還の遅延（インダクターＬ２およびコンデンサーＣ１０の平滑化による遅延と、積分減衰器５１２による遅延と、の和）と、帰還の伝達関数で定まる周波数で自励発振することになる。
ただし、ピンＶfbを介した帰還経路の遅延量が大であるために、当該ピンＶfbを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くすることができない。
そこで、本実施形態では、ピンＶfbを介した経路とは別に、ピンＩfbを介して、駆動信号ＣＯＭ−Ａの高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Ａbに、駆動信号ＣＯＭ−Ａの高周波成分を加算した信号Ａsの周波数は、ピンＩfbを介した経路が存在しない場合と比較して、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くなる。

図１１は、信号Ａsと変調信号Ｍsとの波形を、アナログ信号Ａaとの波形と関連付けて示す図である。
この図に示されるように、信号Ａsは三角波であり、その発振周波数は、アナログ信号Ａaの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて低くなる。

また、信号Ａsにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａsをコンパレーター５２０によって電圧閾値Ｖth1、Ｖth2と比較した結果である変調信号Ｍsのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａsの下りの傾斜が緩くなる。このため、変調信号ＭsがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａsの上りの傾斜が緩くなる。このため、変調信号ＭsがＬレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。
このため、変調信号Ｍsは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍsのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

ゲートドライバー５３３は、変調信号Ｍsに基づいてトランジスターＭ３をオン／オフさせる。すなわち、ゲートドライバー５３３は、トランジスターＭ３を、変調信号ＭsがＨレベルであればオンさせ、変調信号ＭsがＬレベルであればオフさせる。ゲートドライバー５３４は、変調信号Ｍsの論理反転信号に基づいてトランジスターＭ４をオン／オフさせる。すなわち、ゲートドライバー５３４は、トランジスターＭ４を、変調信号ＭsがＨレベルであればオフさせ、変調信号ＭsがＬレベルであればオンさせる。
したがって、トランジスターＭ３、Ｍ４の接続点における増幅変調信号をインダクターＬ２およびコンデンサーＣ１０で平滑化した駆動信号ＣＯＭ−Ａの電圧は、変調信号Ｍsのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号ＣＯＭ−Ａは、アナログ信号Ａaの電圧を拡大した信号となるように制御されて、出力されることになる。

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。
すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

また、駆動回路５０は、自励発振であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわちＬＳＩ５００の部分の、集積化が容易である、という利点がある。
加えて、駆動回路５０では、駆動信号ＣＯＭ−Ａの帰還経路として、ピンＶfbを介した経路だけでなく、ピンＩfbを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路５０は、駆動信号ＣＯＭ−Ａを精度良く生成することが可能になる。

このような駆動回路５０は、コンデンサーや抵抗などの各種の素子を多層のプリント回路基板に実装することによって構成される。そこで次に、プリント回路基板における各種の素子が実装される状態や、当該プリント回路基板における配線の引き回しなどについて説明する。
なお、このプリント回路基板は、４層基板としている。後述するように、プリント回路基板は、第１層から第４層までの配線パターンが絶縁層を挟んで積層されるとともに、スルーホールを介して異なる層の配線パターン同士が適宜電気的に接続された構造となっている。この説明において、層とは、絶縁層ではなく、絶縁層の界面に形成された配線パターンの構成層を指す。

図１２は、プリント回路基板のうち、駆動回路５０の構成領域周辺における第１層の配線パターンを示す図である。同様に、図１３から図１５までは、当該プリント回路基板における第２層、第３層、第４層の配線パターンを示す図である。
なお、図１２乃至図１５において、第１層、第２層、第３層および第４層とは、プリント回路基板を構成する４層を実装面から順に便宜的に付与した名称である。このため、第１層および第４層が表面層となり、第２層および第３層が表面層以外の層となる。また、図１２乃至図１５は、いずれもプリント回路基板を実装面から平面視したときの状態を示している。

また、図１２乃至図１５において、斜線でハッチングを施した領域が銅箔をパターニングした配線パターンである。ここで、ある層の配線パターンにおいて、黒色で塗り潰した円形の領域は、当該層の配線パターンを、他の層の配線パターンに接続するためのスルーホール（ビア）である。また、各層において、ハッチングが施されていない領域は、配線パターンが設けられない領域であり、このうち、白抜きの円形部分は、当該ある層の配線パターンとは接続せずに、他の層の配線パターン同士を接続するために設けられたスルーホールの開孔部分を示している。
また、図１２における第１層の配線パターンにおいて、黒色で塗り潰した矩形状の領域は、各種の素子を接続するための端子（ターミナルではなく、プリント回路基板における接続部位、ランドとも呼ばれる）である。なお、表面層の第１層および第４層の配線パターンは、スルーホールおよび端子を除き、ソルダーレジスト（図示省略）で保護される。換言すれば、プリント回路基板において端子およびスルーホールは、配線パターンの露出部分ということもできる。

図１６は、当該プリント回路基板において、駆動回路５０を構成する素子の配置を示す平面図であり、図１７は、駆動回路５０の等価回路を、当該プリント回路基板に実装された素子の配置との関係で示す図である。また、図１８は、ＬＳＩ５００のピンアサイン、すなわち、デュアル・イン・ラインで配列するピンの割り当てを示す図である。
なお、図１２乃至図１７は、プリント回路基板の平面構成を示すために縮尺を揃えているが、図１８は、説明便宜のために、図１２乃至図１７とは縮尺を拡大させている。また、ＬＳＩ５００のピン番号は、図１８において右上に印した黒塗りの丸印のピンが「１」であり、この１番ピンを基準に反時計回りに、ピン番号として「２」、「３」、「４」、…、「４８」が付されている。

図１７に示した等価回路の配線のうち、実線は、第１層（図１２参照）の配線パターンで構成されるものを示し、破線は、第２層から第４層までの配線パターンで構成されるものを示している。
インダクターＬ２の他端とコンデンサーＣ１０の一端との接続部分である端子Ｏutは、スルーホールＮ１を介して、帰還配線パターンＦbl（図１４参照）の一端に接続される。

図１９は、スルーホールＮ１の周辺におけるプリント回路基板の構造を示す部分断面図である。
プリント回路基板９０は、第１層から第４層までの配線パターンと、ガラスエポキシなどの絶縁性樹脂とを積層した構造となっている。スルーホールＮ１では、端子Ｏutを含む第１層の配線パターンが貫通孔を介し、第３層の配線パターンからなる帰還配線パターンＦblの一端に接続される。
なお、第２層には、スルーホールＮ１を介して端子Ｏut（帰還配線パターンＦbl)と接続される配線パターンが存在しないので、第２層のグラウンドの配線パターンは、領域Ｎaにおいて、スルーホールＮ１の貫通部分と接触しないようにパターニングされている（図１３も併せて参照）。

帰還配線パターンＦblの他端は、スルーホールＮ２を介して、第１層の配線パターンにおける抵抗Ｒ４の一端およびコンデンサーＣ１２の一端に接続される（図１７参照）。なお、スルーホールＮ２の断面構造は、スルーホールＮ１とほぼ同じであるので、図示を省略する。また、第２層のグラウンドの配線パターンは、図１３に示されるように、領域Ｎbにおいて、スルーホールＮ２の貫通部分と接触しないようにパターニングされている。

なお、駆動回路５０において、帰還経路として、端子Ｏutから、ピンＶfbまでの経路とピンＶfbまでの経路との２経路が設けられる。この帰還経路のうち、帰還配線パターンＦblとは、当該上記２経路で共用される配線パターンであって、スルーホールＮ１からスルーホールＮ２までの第３層からなる配線パターンをいう。
また、スルーホールＮ１、Ｎ２等は、実際には、１つではなく、図１２等を参照しても判るように、複数個、スルーホールＮ１、Ｎ２でいえば４個となっているが、これらを機能的にみれば、１個１個区別する意義はない。このため、以下においてスルーホールについては、複数個をまとめて区別しないで指していることがある。

さて、図１４に示されるように、第３層の帰還配線パターンＦblは、グラウンドの配線パターンに囲まれている。また、第３層における帰還配線パターンＦblを平面視したときに、当該帰還配線パターンＦblと平面視したときに重なる第２層（図１３参照）および第４層（図１５参照）の配線パターンは、いずれもグラウンドとなっている。
このため、帰還経路Ｆblは、同じ第３層の配線パターンによって基板平面方向にわたってグラウンドの配線パターンでシールドされるだけでなく、第２層および第４層の配線パターンによって基板鉛直方向にわたってもグラウンドの配線パターンでシールドされることになる。

一方、図１０の回路図では、端子Ｏutから２系統に分かれて、ＬＳＩ５００のピンＶfb、Ｉfbに帰還されているが、実際には、図１７に示されるように、第１層の端子ＯutからスルーホールＮ１を介して帰還配線パターンＦblに導かれるとともに、ＬＳＩ５００の手前においてスルーホールＮ２を介して再び第１層に導かれて、抵抗Ｒ４の一端とコンデンサーＣ２２の一端とに分岐している。このうち、抵抗Ｒ４側の経路がピンＶfbに帰還され、コンデンサーＣ２２側の経路がピンＩfbに帰還される構成となっている。

ピンＶfbへの分岐経路上の抵抗Ｒ４が配置する領域は、第１層においてグラウンドのパターンで囲まれる。さらに、当該抵抗Ｒ４の一端および他端の端子間にも、グラウンドのパターンが内挿されている。なお、ピンＶfbをプルアップする抵抗Ｒ２３についても同様であり、配置領域がグラウンドのパターンで囲まれるとともに、端子間には、グラウンドのパターンが内挿されている。
また、ピンＩfbへの分岐経路には、コンデンサーＣ２２のほか、抵抗Ｒ３２、コンデンサーＣ２０が存在する。これらの素子が配置する領域についても、同様にグラウンドのパターンで囲まれるとともに、端子間には、グラウンドのパターンが内挿されている。
なお、抵抗Ｒ５およびコンデンサーＣ５８は、他端そのものがグラウンドとなるために、端子間には、グラウンドのパターンが内挿されていない。

トランジスターＭ３のドレイン電極は、スルーホールＮ３を介して、第３層の配線パターンおよび第４層の配線パターンに接続される。このうち、第３層の配線パターンは、スルーホールＮ４を介し、第１層の配線パターンによって抵抗Ｒ４の他端に接続される。

コンデンサーＣ１２の他端（ピンＳw）は、スルーホールＮ５を介して、第２層および第４層の配線パターンにそれぞれ接続される。これらの第２層および第４層の配線パターンは、スルーホールＮ６を介して、第１層におけるトランジスターＭ３のソース電極と、トランジスターＭ４のドレイン電極とに接続される。また、図１５において、コンデンサーＣ１２の他端とスルーホールＮ５を介して接続される第４層の配線パターンは、スルーホールＮ７を介して、第１層におけるインダクターＬ２の一端に接続される。
このため、スルーホールＮ５、Ｎ６の間は、第２層および第４層の配線パターン同士による並列接続となり、スルーホールＮ６、Ｎ７の間は、第４層の配線パターンによる単独の接続となる。

駆動回路５０では、トランジスターＭ３、Ｍ４がオンオフ（スイッチング）することによって、数アンペア程度のスパイク電流が、出力である端子ＯutからコンデンサーＣ１０を介してグラウンドに流れる。このため、グラウンドにはスパイク電流に起因するノイズが重畳される。
ただし、本実施形態では、帰還配線パターンＦblと、当該帰還配線パターンＦblの他端を接続するスルーホールＮ２からピンＶfb、Ｉfbまでに至る２つ経路とは、周囲がグラウンドでシールドされている。このため、帰還経路上の素子および当該帰還経路に一端が接続された素子は、当該グラウンドを基準にして動作するので、上記ノイズの影響が低減される。したがって、本実施形態では、ノイズの影響による誤動作を発生させずに、目標信号である信号Ａaに対して高精度の駆動信号ＣＯＭ−Ａを生成して出力することができるのである。

駆動回路５０については、駆動信号ＣＯＭ−Ａを生成する方を例にとって説明したが、駆動信号ＣＯＭ−Ｂを生成する駆動回路５０についても同様な回路となる。なお、駆動信号ＣＯＭ−Ｂを生成する駆動回路５０は、プリント回路基板において、図１２乃至図１５において、その一部が示されているように、駆動信号ＣＯＭ−Ａを生成する駆動回路５０とは、ＬＳＩ５００の１３ピンと３６ピンとを結んで延長した仮想的な直線Ｅ（図１６、図１７および図１８参照）を基準にして、対称なパターンで構成される（一部の配線パターンやスルーホールを除く）。
なお、ＬＳＩ５００が、駆動信号ＣＯＭ−Ａのみならず、駆動信号ＣＯＭ−Ｂ用のゲート信号を出力する場合、例えばＤ０〜Ｄ９にはデータｄＡ、ｄＢが時分割で入力される。

次に、プリント回路基板におけるトランジスターＭ３、Ｍ４の配置、および、トランジスターＭ３（Ｍ４）の構造、について説明する。なお、トランジスターＭ３、Ｍ４には、同一性能、例えば同じ型番のものが用いられる。

図２０は、プリント回路基板９０において、トランジスターＭ３、Ｍ４が実装される位置を示す平面図であって、図１２を部分的に拡大した図である。なお、図１２で施していたハッチングについては、図２０において、見難くなるのを避けるために付与していない。

図２０において、配線パターン９０１は、トランジスターＭ３のドレイン電極と接続するための４つの端子９３を含む。この配線パターン９０１には、また、複数のスルーホール９１１が設けられる。これらのスルーホール９１１は、すでに説明したスルーホールＮ３と同じであり、第１層の配線パターン９０１を、第３層（図１４参照）および第４層（図１５参照）の配線パターンにそれぞれ接続させる。なお、配線パターン９０１には電圧Ｖhが印加される。
後述するようにトランジスターＭ３（Ｍ４）のドレイン電極は、電極としての機能のほかに、当該トランジスターの放熱機能を有している。このため、トランジスターＭ３で発生した熱は、ドレイン電極を介し、第１層の配線パターン９０１のみならず、さらにスルーホール９１１（Ｎ３）を介して第３層および第４層の配線パターンに伝播して、これらの配線パターンで放出されることになる。
なお、端子９１は、トランジスターＭ３のゲート電極を接続するためのものであり、端子９２は、トランジスターＭ３のソース電極を接続するためのものである。

端子９２を含む配線パターン９０２は、トランジスターＭ４のドレイン電極を接続するための４つの端子９３と、複数のスルーホール９１２とを含む。これらのスルーホール９１２は、すでに説明したスルーホールＮ６と同じであり、第１層の配線パターン９０２を、第２層および第４層の配線パターンにそれぞれ接続させる。なお、配線パターン９０２の一部は、端子Ｏutである。
ここで、トランジスターＭ４が実装された場合に、当該トランジスターＭ４で発生した熱は、ドレイン電極を介し、第１層の配線パターン９０２のみならず、さらにスルーホール９１２（Ｎ４）を介して第２層および第４層の配線パターンに伝播して、これらの配線パターンで放出されることになる。

配線パターン９０２に設けられるスルーホール９１２の密度は、配線パターン９０１に設けられるスルーホール９１１の密度よりも密となっている。これは、図１２を併せて参照すると判るが、配線パターン９０２の面積が、配線パターン９０１の面積より小さいために、熱を効率良く他の層からなる配線パターンに伝播させる必要があるためである。
なお、スルーホールが設けられる間隔は、スルーホール９１１でいえば０．７５ｍｍ程度であり、スルーホール９１２は、その０．７５ｍｍよりも狭い、ということになる。参考までに、トランジスターＭ３（Ｍ４）においてゲート電極（端子９１）およびソース電極（端子９２）を挟んで対向するドレイン電極（端子９３）の距離は、図２０に示されるように、５．０ｍｍ程度である。また、スルーホールのメッキ厚は３５μｍ程度である。

図２１は、トランジスターＭ３の外観構成を示す斜視図であり、図２２は、トランジスターＭ３の構造等を示す断面図である。
これらの図に示されるように、トランジスターＭ３は、ダイ（ベアチップ）７０とクリップ７４とを含む、ダイ７０の裏面（図において上側の面）にはドレインパッド（第１電極）７２Ｄが設けられ、実装面（図において下側の面）には、ゲートパッド（第２電極）７２Ｇおよびソースパッド（第３電極）７２Ｓが設けられる。

クリップ７４は、平面視では矩形状であるが、ダイ７０を収納するために、実装面の反対側にへこんだ収納面７４ａを有する形状となっている。クリップ７４は、銅などの導電性および熱伝導性が良好な材質によって形成されて、収納面７４ａにダイ７０の裏面がダイボンド剤Ｐによって接着される。クリップ７４において対向する二辺の各々には、それぞれヒレ状に形成されて、この部分が端子７４Ｄとなっている。
このため、トランジスターＭ３としてみたときに、ゲートパッド７２Ｇが外部と接続するためのゲート電極となり、ソースパッド７２Ｓがソース電極となり、クリップ７４の一部である端子７４Ｄがドレイン電極となる。

クリップ７４の端子７４Ｄの底面と、ダイ７０のゲートパッド７２Ｇおよびソースパッド７２Ｓの底面とは、ほぼ揃っている（いわゆるツライチ）。トランジスターＭ３は、この面がプリント回路基板９０に対して、位置合わせされて、図２２（ｂ）に示されるように半田付けされる。これにより、ゲートパッド７２Ｇがプリント回路基板９０における第２端子としての端子９１に、ソースパッド７２Ｓがプリント回路基板９０における第３端子としての端子９２に、端子７４Ｄがプリント回路基板９０における第１端子としての端子９３に、それぞれ接続される。
また、トランジスターＭ３がプリント回路基板９０に実装されたとき、ダイ７０は露出することなく、クリップ７４に覆われることになる。
なお、ここでは、トランジスターＭ３について説明したが、トランジスターＭ４についても同様である。

図２３は、トランジスターＭ３（Ｍ４）に限られず、トランジスターの一般的な等価回路を示す図である。この図に示されるように、トランジスターの各電極には、直列にインダクタンス成分が寄生する。詳細には、トランジスターにおいて、ゲート電極にはインダクタンスＬgが、ドレイン電極にはインダクタンスＬdが、ソース電極にはインダクタンスＬsが、それぞれ寄生する。なお、トランジスターでは、各電極において抵抗や容量成分も寄生するが、図示を省略している。

本実施形態のように、駆動信号ＣＯＭ−Ａを生成するために、トランジスターＭ３、Ｍ４がスイッチングしたとき、ドレイン電極およびソース電極の間において電流が急峻に流れたり、遮断されたりされる。トランジスターＭ３（Ｍ４）の各電極に寄生するインダクタンス、特にインダクタンスＬd、Ｌsが大きいと、図２４（ａ）に示されるように、ドレイン・ソース間の電極の電圧波形において、オーバーシュート（またはアンダーシュート）のような電圧ノイズを発生させる。

仮に、インダクタンスＬd、Ｌsの和をＬとすると、ドレイン・ソース間の電圧Ｖは、Ｌ（ｄｉ／ｄｔ）となり、電圧ノイズは、インダクタンスＬだけでなく、周波数にも依存することになる。
駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を精度良く生成するために、トランジスターＭ３、Ｍ４を高い周波数でスイッチングさせると、電圧ノイズが発生しやすい状況になる。このような電圧ノイズが発生すると、正規のパルス成分とともに当該ノイズ成分が、インダクターＬ２およびコンデンサーＣ１０で平滑化され、帰還経路を介してＬＳＩ５００のピンＶfb、Ｉfbに入力されるので、変調信号Ｍsの生成に際しエラーを生じさせる。このため、トランジスターＭ３、Ｍ４の不正スイッチング（例えば両方同時にオンさせるダブルトリガー）を発生させて、出力である駆動信号ＣＯＭ−Ａの波形精度を低下させるだけでなく、駆動回路５０で消費される電力の増大を招く。

本実施形態の印刷装置１に適用される駆動回路５０では、ダイ７０に設けられるゲートパッド７２Ｇはプリント回路基板９０の端子９１に、ソースパッド７２Ｓは端子９２に、それぞれ接続される。すなわち、ダイ７０は、ソース、ゲートに限っていえば、フェイス・ダウン・ボンディングによってプリント回路基板９０に実装される。また、ドレインパッド７２Ｄは、クリップ７４を介して端子９３に接続される。このため、トランジスターＭ３（Ｍ４）おいて、各電極に寄生するインダクタンス成分は、ボンディングワイヤやリードを有するタイプと比較して、小さくなるので、図２４（ｂ）に示されるように、オーバーシュート等の発生を抑えることができる。したがって、駆動回路５０では、駆動信号ＣＯＭ−Ａの波形精度の低下や、消費電力の増大を防止することができる。

また、ダイ７０で発生した熱は、実装面を介してプリント回路基板９０に直接、伝播するほか、裏面においてクリップ７４を介してプリント回路基板９０に伝播して、放熱される。すなわち、スイッチングにより（厳密にいえば、オンしたときに流れる電流によって）ダイ７０において発生した熱は、ダイ７０の両面を介してプリント回路基板９０に伝播するので、トランジスターＭ３（Ｍ４）で発生した熱の伝播の効率が高められる。

さらに、プリント回路基板９０においてトランジスターＭ３、Ｍ４の周辺では、スルーホール９１１、９１２、９１３（図２０参照）を介して、第１層のみならず、他層の配線パターンに接続されている。詳細には、トランジスターＭ３のドレイン電極が接続される配線パターン９０１は、スルーホール９１１を介して第３層および第４層に接続され、トランジスターＭ３のソース電極およびトランジスターＭ４のドレイン電極が接続される配線パターン９０２は、スルーホール９１２を介して第２層および第４層に接続され、トランジスターＭ４のソース電極が接続される配線パターン９０３は、スルーホール９１３を介してグラウンドの第２層、第３層および第４層に接続される。したがって、プリント回路基板９０においても放熱の効率が高められる。

上述したように、印刷媒体Ｐに異なるサイズのドットを形成する場合、１回のインク滴を１回吐出するため時間を短くする必要があるので、すなわち、インクを吐出周波数ｆを高める必要があるので、発熱やノイズが問題になりやすい。ただし、本実施形態によれば、特にトランジスターＭ３、Ｍ４によって発熱やノイズを効果的に抑えることができる。

続いて、プリント回路基板９０におけるコンデンサーＣ１０の配置および実装について説明する。

図２５は、コンデンサーＣ１０の外観構成を示す斜視図であり、図２６は、コンデンサーＣ１０の実装状態を示す端面図である。
これらの図に示されるように、コンデンサーＣ１０は、プリント回路基板９０に表面実装される、いわゆるチップコンデンサーであり、２つの外部電極８２との間で誘電体８４を挟持した構成である。このコンデンサーＣ１０としては、内部構造については特に図示せずに詳述することもしないが、例えば誘電体層と、櫛歯状に形成された一対の外部電極８２とが交互に積層された積層セラミックチップコンデンサが用いられる。
なお、図２６に示されるように、コンデンサーＣ１０において外部電極８２のうち、一方が端子Ｏutを含む配線パターンの端子９２２に接続され、他方がグラウンドの配線パターンの端子９２４に接続される。

図２７は、コンデンサーＣ１０に限られず、コンデンサーの一般的な等価回路を示す図である。
この図に示されるように、コンデンサーの各電極には、直列にインダクタンスＬa、Ｌbが寄生する。なお、各電極において抵抗や容量成分も寄生するが、図示を省略している。
コンデンサーＣ１０は、トランジスターＭ３、Ｍ４の接続点（ピンＳw）における増幅変調信号、すなわちスイッチング電流を、インダクターＬ２とともに平滑化させる。このため、コンデンサーＣ１０に寄生するインダクター成分が大きいと、トランジスターＭ３、Ｍ４と同様に、オーバーシュート等のような電圧ノイズを発生させる。この電圧ノイズが、帰還経路を介してＬＳＩ５００のピンＶfb、Ｉfbに入力されると、トランジスターＭ３、Ｍ４の不正スイッチングを発生させて、駆動信号ＣＯＭ−Ａの波形精度を低下させるだけでなく、駆動回路５０で消費される電力の増大を招く点についても、トランジスターＭ３、Ｍ４と同様である。

印刷装置１に適用される駆動回路５０において、コンデンサーＣ１０は、リードを有しないタイプ、すなわち、２つの外部電極８２の一方がプリント回路基板９０の端子９２２に、外部電極８２の他方が端子９２４に、それぞれ半田付けされるリードレスタイプのチップコンデンサーである。このため、インダクタンスＬa、Ｌbは、リードを有するタイプと比較して小さく、オーバーシュート等の発生が抑えられるので、駆動信号ＣＯＭ−Ａの波形精度の低下や、消費電力の増大を防止することができる。

また、コンデンサーＣ１０は、プリント回路基板９０において次のように配置する。すなわち、図１６に示されるように、平面視したときに、コンデンサーＣ１０における一対の外部電極８２を仮想的に結ぶ直線Ｆが、直線Ｅとほぼ平行となるように、プリント回路基板９０に実装される。
そして、当該２つの外部電極８２のうち、グラウンドの端子９２２に接続される外部電極８２は、端子Ｏutに接続される外部電極８２よりもＬＳＩ５００の側に向いている。これをプリント回路基板９０でみると、コンデンサーＣ１０に接続される２つの端子のうち、グラウンドの端子９２２は、駆動回路５０において出力となる端子９２４よりもＬＳＩ５００に近くなっているので、端子９２２からＬＳＩ５００までに至るグラウンドのインピーダンスが小さくなる。

上述したように、駆動回路５０では、トランジスターＭ３、Ｍ４がスイッチングすることによって、数アンペア程度のスパイク電流がグラウンドに流れるので、当該スパイク電流に起因するノイズがグラウンドに重畳される。しかしながら、本実施形態では、端子９２２からＬＳＩ５００までに至るグラウンドのインピーダンスが小さいので、上記ノイズの影響を少なく抑えることができる。

本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。なお、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

実施形態において、駆動回路５０は、変調信号Ｍsの生成にあたって、増幅変調信号をローパスフィルターで平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還する構成としたが変調信号Ｍs自体を帰還しても良い。例えば、特に図示しないが、変調信号Ｍsと入力信号Ａsとの誤差を算出するとともに、当該誤差を遅延させた信号と、目標である信号Ａaとを加算または減算させて、コンパレーター５２０の入力とする構成としても良い。
なお、トランジスターＭ３、Ｍ４との接続点（ピンＳw)に現れる増幅変調信号は、変調信号Ｍsと論理振幅が異なるだけであるので、例えば増幅変調信号を減衰した上で、変調信号Ｍsと同様に帰還する構成とすれば良い。

また、プリント回路基板９０については４層としたが、４層以外、例えば６層であっても良い。プリント回路基板９０を６層とする場合、帰還配線パターンＦblを例えば第４層で、グラウンドパターンで囲むように形成するとともに、第３層および第５層をグラウンドパターンとすれば良い。また、この場合に、第３層、第５層に加えて、第２層、第６層をグラウンドパターンとしても良い。

実施形態では、２つの駆動回路５０によってそれぞれ個別に生成した２系統の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、選択部２３０によって選択して（または非選択して）、圧電素子６０の一端に供給する構成としたが、例えば１系統の駆動信号に例えば４つの台形波形を繰り返させて、データ信号Ｄataで規定されるドットのサイズに応じて、いずれかを、または、複数組み合わせて、圧電素子６０の一端に供給する構成としても良い。

１…印刷装置（液体吐出装置）、１０…制御ユニット、２０…ヘッドユニット、５０…駆動回路、６０…圧電素子、５２０…コンパレーター、Ｌ２…インダクター、Ｃ１０…コンデンサー、Ｆbl…帰還配線パターン、Ｍ３、Ｍ４…トランジスター、６００…吐出部、６３１…キャビティ、６５１…ノズル。

Claims (6)

1. 源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成するトランジスターと、
   前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、
   前記駆動信号が印加されることで変位する圧電素子と、
   前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   前記変調回路、前記トランジスターおよび前記ローパスフィルターが実装された多層回路基板と、
   を有し、
   前記変調回路は、
   前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかに基づく信号を帰還して前記変調信号を生成し、
   前記多層回路基板は、
   ２つの表面層以外の少なくとも１つの層を含む３層以上の多層構造であって、
   前記１つの層に、前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかを、前記変調回路に帰還する帰還配線パターンが設けられた
   ことを特徴とする液体吐出装置。
2. 前記変調信号の周波数は、１Ｍｚ以上８ＭＨｚ以下である
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記帰還配線パターンの上層または下層はグラウンドのパターンである
   ことを特徴とする請求項１または２に記載の液体吐出装置。
4. 前記帰還配線パターンは、
   前記１つの層において、グラウンドのパターンで囲まれている
   ことを特徴とする請求項１乃至３のいずれかに記載の液体吐出装置。
5. 駆動信号が印加されることで変位する圧電素子と、
   前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を有し、
   前記駆動信号は、増幅変調信号をローパスフィルターによって平滑化したものであり、
   前記増幅変調信号は、変調信号をトランジスターによって増幅したものであり、
   前記変調信号は、源信号を変調回路によってパルス変調したものであり、
   前記変調回路、前記トランジスターおよび前記ローパスフィルターが多層回路基板に実装され、
   前記変調回路は、
   前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかに基づく信号を帰還して前記変調信号を生成し、
   前記多層回路基板は、
   ２つの表面層以外の少なくとも１つの層を含む３層以上の多層構造であって、
   前記１つの層に、前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかを、前記変調回路に帰還する帰還配線パターンが設けられた
   ことを特徴とするヘッドユニット。
6. 駆動信号が印加されることで変位する圧電素子と、
   前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を有する液体吐出装置の制御方法であって、
   前記変調回路、前記トランジスターおよび前記ローパスフィルターが多層回路基板に実装され、
   前記変調回路は、変調信号を生成し、
   前記トランジスターは、前記変調信号を増幅して増幅変調信号を生成し、
   前記ローパスフィルターは、前記増幅変調信号を平滑化して前記駆動信号を生成し、
   前記変調回路は、
   前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかに基づく信号を帰還して前記変調信号を生成し、
   前記多層回路基板は、
   ２つの表面層以外の少なくとも１つの層を含む３層以上の多層構造であって、
   前記１つの層に、前記変調信号、前記増幅変調信号、または、前記駆動信号のいずれかを、前記変調回路に帰還する帰還配線パターンが設けられた
   ことを特徴とする液体吐出装置の制御方法。
   

Images