JP2015164083A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015164083A JP2015164083A JP2014039625A JP2014039625A JP2015164083A JP 2015164083 A JP2015164083 A JP 2015164083A JP 2014039625 A JP2014039625 A JP 2014039625A JP 2014039625 A JP2014039625 A JP 2014039625A JP 2015164083 A JP2015164083 A JP 2015164083A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- control signal
- buffer
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】レイアウト面積の増加を招くことなくカップリングノイズの影響を抑制して高速なデータ転送の品質向上が可能なデータバスを備える半導体装置を提供する。
【解決手段】本発明の半導体装置は、隣接する配線La(1)、La(2)を含むデータバスと、隣接する配線Lb(1)、Lb(2)を含むデータバスと、配線La(1)、Lb(1)の間に接続され制御信号S1に応答して活性化されるバッファ回路10(1)と、配線La(2)、Lb(2)の間に接続され制御信号S2に応答して活性化されるバッファ回路10(2)と、配線Lb(2)に接続され制御信号S3に応答して活性化されるバッファ回路11を備える。制御信号S1は第1の期間にバッファ回路10(1)を活性化し、制御信号S2は第1の期間より所定時間だけ遅延した第2の期間にバッファ回路10(2)を活性化し、制御信号S3は第2の期間の開始前にバッファ回路11を活性化する。
【選択図】図5
【解決手段】本発明の半導体装置は、隣接する配線La(1)、La(2)を含むデータバスと、隣接する配線Lb(1)、Lb(2)を含むデータバスと、配線La(1)、Lb(1)の間に接続され制御信号S1に応答して活性化されるバッファ回路10(1)と、配線La(2)、Lb(2)の間に接続され制御信号S2に応答して活性化されるバッファ回路10(2)と、配線Lb(2)に接続され制御信号S3に応答して活性化されるバッファ回路11を備える。制御信号S1は第1の期間にバッファ回路10(1)を活性化し、制御信号S2は第1の期間より所定時間だけ遅延した第2の期間にバッファ回路10(2)を活性化し、制御信号S3は第2の期間の開始前にバッファ回路11を活性化する。
【選択図】図5
Description
本発明は、データを伝送する配線群を含むデータバスを備える半導体装置に関する。
近年、DRAM(Dynamic Random Access Memory)等の半導体装置の大容量化と高速化に伴い、配線を高密度に配置したデータバスを経由して高速にデータを伝送可能な構成が要求されている。このような構成を有する半導体装置において、データバスの配線同士が互いに近接配置される状態で高速なデータ転送が行われると、隣接する配線から受けるカップリングノイズの影響が大きくなる。その結果、高速なデータ転送が可能なデータバスにおける伝送品質が劣化する恐れがある。従来から、このような問題への対策として、半導体装置内のデータバスを構成する複数の配線の伝送品質を良好にするための配線構造が提案されている(例えば、特許文献1参照)。
特許文献1に開示された配線構造によれば、データバスを構成する複数の配線を上下2層の配線層に配置し、それぞれの配線にシールド線を隣接させ、積層方向で互いに重ならないように配置されている。このような配線構造により、隣接する配線同士のカップリング容量を低減でき、データバスのカップリングノイズの影響を抑制して伝送品質の向上を図ることができる。しかしながら、このような配線構造を採用する場合、本来必要な配線を配置するスペースに加えてシールド線を配置する余分なスペースが必要となる。特に、半導体装置の高速化に伴うデータバスの配線本数の増加を考慮すると、上記配線構造を採用した場合のレイアウト面積の大幅な増加という弊害は避けられない。このように、従来の半導体装置においては、高速なデータ転送に用いるデータバスに対し、レイアウト面積の増加を招くことなく良好な伝送性能を確保し得る構成を実現することは困難であった。
上記課題を解決するために、本発明の半導体装置は、互いに隣接する第1の配線及び第2の配線を含む第1のデータバスと、互いに隣接する第3の配線及び第4の配線を含む第2のデータバスと、前記第1の配線に接続された入力ノードと前記第3の配線に接続された出力ノードとを有し、第1の制御信号に応答して活性化される第1のバッファ回路と、前記第2の配線に接続された入力ノードと前記第4の配線に接続された出力ノードとを有し、第2の制御信号に応答して活性化される第2のバッファ回路と、前記第4の配線に接続された入出力ノードを有し、第3の制御信号に応答して活性化される第3のバッファ回路とを備えて構成され、前記第1の制御信号は、第1の期間に前記第1のバッファ回路を活性化し、前記第2の制御信号は、前記第1の期間より所定時間だけ遅延した第2の期間に前記第2のバッファ回路を活性化し、前記第3の制御信号は、前記第2の期間の開始前に、前記第3のバッファ回路を活性化することを特徴としている。
本発明の半導体装置においては、入力側の第1のデータバスを構成する第1及び第2の配線にそれぞれ接続される第1及び第2のバッファ回路は、互いに異なるタイミングで活性化される。そして、出力側の第2のデータバスを構成する第3及び第4の配線を駆動する際、最初に第1のバッファ回路を活性化して第1の期間に第3の配線を駆動するとともに、第4の配線の電圧レベルを保持する第3のバッファ回路を一定時間だけ活性化した後、第2のバッファ回路を活性化して第2の期間に第4の配線を駆動する。よって、先行する第1のバッファ回路の駆動に伴い第3の配線のデータ遷移時に隣接する第4の配線がカップリングノイズを受ける場合であっても、その影響を第3のバッファ回路によって抑制することができるため、レイアウト面積の増加を招くことなく、高速なデータ転送に用いるデータバスにおける良好な伝送性能を保つことができる。
以上述べたように本発明によれば、半導体装置の高速なデータ転送に用いるデータバスに対し、隣接する配線の駆動能力を高めることでカップリングノイズに起因する電圧レベルの変動を抑制するとともに、転送タイミングのデータパターンへの依存性の低減と、後段のデータラッチマージンの減少を可能とし、レイアウト面積を増加させることなく高速なデータ転送の品質向上を実現することができる。
以下、本発明の好ましい実施形態について説明する。以下では、半導体装置の一例であるDRAM(Dynamic Random Access Memory)に対して本発明を適用する場合の実施形態について添付図面を参照しながら詳しく説明する。
図1は、本実施形態のDRAMの概略の全体構成を示すブロック図である。図1に示すDRAMは、メモリセル領域R1と、アンプ領域R2と、中央領域R3と、DQ領域R4とに区分されている。メモリセル領域R1には、複数のワード線(不図示)と複数のビット線BLとの交点に配置される複数のメモリセルMCと、それぞれのビット線BLの一端に接続される複数のセンスアンプSAと、それぞれのセンスアンプSAと選択的に接続される複数の入出力線I/Oとが設けられている。なお、メモリセル領域R1には、ワード線延伸方向の端部に配置されるXデコーダXDECと、ビット線延伸方向の端部に配置されるYデコーダYDECとが付随している。
メモリセル領域R1において、アクセス対象のメモリセルMCの読み出し動作時は、メモリセルMCに電荷として保持される情報がビット線BLに読み出されてセンスアンプSAによって増幅される。センスアンプSAによって増幅されたリードデータは入出力線I/Oに伝送される。一方、アクセス対象のメモリセルMCの書き込み動作時は、後述の経路で入出力線I/Oに伝送されるライトデータがセンスアンプSA及びビット線BLを経由してメモリセルMCに書き込まれる。
アンプ領域R2には、それぞれの入出力線I/OとデータバスDBaとの間に配置される複数のデータアンプDA及び複数のライトアンプWAが設けられている。データアンプDAは、入出力線I/Oを経由して伝送されるリードデータを増幅して、データバスDBaに送出する。ライトアンプWAは、データバスDBaを経由して伝送されるライトデータを保持して増幅し、入出力線I/Oに送出する。
中央領域R3には、データバスDBbとデータバスDBaとの間に配置されるデータバス間バッファ領域BDDが配置されている。すなわち、データバス間バッファ領域BDDは、データバスDBaから受け取ったリードデータをバッファリングしてデータバスDBbに送出し、データバスDBbから受け取ったライトデータをバッファリングしてデータバスDBaに送出する双方向バッファ群を含んでいる。
DQ領域R4には、外部接続されるDQパッド群(不図示)と、データバスDBbとDQパッド群との間に配置される入出力回路領域CIOと、中央領域R3の近傍に配置されるリード用バッファ領域BRが設けられている。DQパッド群は、DRAMのI/O数に対応する複数のDQパッドを含む。入出力回路領域CIOは、各々のDQパッド付近に配置されるライト用バッファ回路(不図示)と、リードデータをDQパッド群に転送するリードデータ転送回路(不図示)を含む。中央領域R3のデータバス間バッファ領域BDDからデータバスDBbに転送されるリードデータは、リード用バッファ領域BR、入出力回路領域CIOのリードデータ転送回路、DQパッド群の順に転送され、DQパッド群から外部転送される。また、外部から受け取ったライトデータは、DQパッド群、入出力回路領域CIOのライト用バッファ回路、データバスDBbの順に転送され、データバス間バッファ領域BDDに送られる。
図2は、図1の全体構成のうち、本発明に関連する主要部を模式的に示すブロック図である。図2では、理解の容易のため、メモリセル領域R1内の構成を簡略化して表し、4本のビット線BLが、その並び順に従って上部からビット線BL(0)、BL(1)、BL(2)、BL(3)の順で配置される。また、メモリセル領域R1内には、1本のサブワード線SWLと、4本のビット線BL及びサブワード線SWLとの交差部の近傍に配置された4個のメモリセルMCと、4本のビット線BLの各一端に接続された4個のセンスアンプSAとが示される。また、4個のセンスアンプSAは、4本の入出力線MIOと、4個のデータアンプDAと、データバスDBa(図1)を構成する4本の配線Laと、2個のデータセレクタ30と、データバスDBb(図1)を構成する4本の配線Lbと、4本の配線Lbに付加された4個のキーパー回路20と、FIFO部31と、出力バッファ32と、DQパッドの順に接続される。なお、図2の構成要素には、末尾に番号(0〜3)や記号(E、O)が付加されているが、以下の説明では、並び順を区別する必要がある場合は、これらの番号や記号を付加して表すものとし、区別不要の場合は省略する。
ここで、図2の構成は、DRAMの4ビットプリフェッチ動作に関連する。よって、サブワード線SWLにより選択された4個のメモリセルMCのデータは、FIFO部31に至るまでパラレルに伝送され、FIFO部31においてシリアルに変換された後、最終的にDQパッドから出力される。この場合、ビット線BLの並び順に対応して、両側の2本ずつの入出力線MIOにそれぞれビット線BLが交互に接続される配置になっている。かかる配置は、パラレルデータが同時に選択出力される際のカップリングノイズを抑制するためである。
左側の2本の入出力線MIO(0)、MIO(1)は、2個のデータアンプDAと、2本の配線La(0)、La(1)を経由して、左側のデータセレクタ30(E)の出力段の2個のバッファ10(0)、10(1)に入力される。同様に、右側の2本の入出力線MIO(2)、MIO(3)は、2個のデータアンプDAと、2本の配線La(2)、La(3)を経由して、右側のデータセレクタ30(O)の出力段の2個のバッファ10(2)、10(3)に入力される。実際には、2個のデータセレクタ30は、入力段の回路やロジック回路を備える複雑な回路であるが、図2では省略している。
また、左側の2個のバッファ10(0)、10(1)は、2本の配線Lb(0)、Lb(1)と、2個のキーパー回路20を経由して、FIFO部31に接続される。同様に、右側の2個のバッファ10(2)、10(3)は、2本の配線Lb(2)、Lb(3)と、2個のキーパー回路20を経由して、FIFO部31に接続される。ここで、4本の配線Lbの並び順は、上部からLb(0)、Lb(2)、Lb(1)、Lb(3)となっている。なお、図2において、4個のバッファ10と、4本の配線Laと、4本の配線Lbと、4個のキーパー回路20を含む範囲の構成及び動作について詳しくは後述する。
FIFO部31は、上述の4本の配線Lbが接続される4個のFIFOバッファ31aと、選択信号SELに基づいて4個のFIFOバッファ31aから出力される4つの信号の1つを選択的に出力するセレクタ31bを含んで構成される。FIFO部31のセレクタ31bから出力される信号は、出力バッファ32を経由してDQパッドに出力される。なお、図2において、2個のセレクタ10及び4個のキーパー回路20は、例えば、図1の中央領域R3内のデータバス間バッファ領域BDD内に配置され、FIFO部31は、例えば、図1のDQ領域R4内に配置される。
次に、本実施形態のカップリング対策のための構成及び制御について具体的に説明する。まず、図3及び図4を用いて、本実施形態のカップリング対策との対比のため、本願の発明者らが本実施形態とは異なるカップリング対策として事前に検討した構成及び制御を比較例として説明する。それぞれ、図3は、図2の4個のバッファ10及び4個のキーパー回路20とその周辺部の構成を示す比較例であり、図4は、図3の構成に対応する動作波形を示す比較例である。
図3の比較例においては、図2に示す4本の配線Laと、4個のバッファ10と、4本の配線Lbと、それぞれの配線Lbに設けられた4個のキーパー回路20が示されている。実際には、上述の構成要素以外にも多くの回路要素が存在するが、図3では、リード用の4個のバッファ10とその周囲部のみを含む部分的な範囲を示している。
ここで、図3において、理解の容易のため、入力側の4本の配線Laは、図2と同様の番号を付加し、図3の上部からLa(0)、La(2)、La(1)、La(3)の順に配列している。4個のバッファ10(0)、10(2)、10(1)、10(3)と出力側の4本の配線Lb(0)、Lb(2)、Lb(1)、Lb(3)ついても同様の並び順としているが、4個のキーパー回路20は、並び順に関わらず同一の機能を有するので、番号を付加せずに表記している。
図3において、各々のバッファ10の入力ノードNaは配線Laに接続され、バッファ10の出力ノードNbは配線Lbに接続されている。ここで、4個のバッファ10は同様の回路構成を有するが、1個置きに2つの異なる制御信号S1、S2に基づいて制御される。すなわち、バッファ10(0)、10(1)は、入力ノードNaの配線La(0)、La(1)の電圧レベルを保持し、一方の制御信号S1がハイレベルに活性化されたときに、保持した電圧レベルによって出力ノードNbの配線Lb(0)、Lb(1)を駆動する。また、バッファ10(2)、10(3)は、入力ノードNaの配線La(2)、La(3)の電圧レベルを保持し、他方の制御信号S2がハイレベルに活性化されたときに、保持した電圧レベルによって出力ノードNbの配線Lb(2)、Lb(3)を駆動する。なお、各々のバッファ10はトライステートバッファであるため、制御信号S1、S2が非活性(ローレベル)のときは、出力ノードNbがハイインピーダンス状態になる。
図3に示すように、各々のバッファ10は、1個のNANDゲートと、1個のNORゲートと、1個のPMOSトランジスタと、1個のNMOSトランジスタを含んで構成されている。このうち、バッファ10の入力ノードNaはNANDゲート及びNORゲートの各一方の入力端子に接続され、NANDゲートの他方の入力端子に制御信号S1、S2が印加され、NORゲートの他方の入力端子に制御信号S1、S2の反転信号が印加されている。また、NANDゲートの出力端子がPMOSトランジスタのゲートに接続され、NORゲートの出力端子がNMOSトランジスタのゲートに接続されている。PMOSトランジスタ及びNMOSトランジスタは、電源電圧とグランド電位の間に直列接続され、両者の中間ノードが出力ノードNbに接続されている。
一方、各々のキーパー回路20は、配線Lb(バッファ10の出力ノードNb)に直接接続された1対のインバータからなり、各々の配線Lbの電圧レベルを保持する回路である。すなわち、比較的駆動力が小さいキーパー回路20を用いて配線Lbのインピーダンスを下げ、配線Lbの電圧レベルの安定化を図っている。ここで、図3に示すように、隣接する1対の配線Lbの間には、カップリング容量Caが存在するため、配線Lb相互間のカップリングノイズの影響を受けるが、この点については後述する。
次に、図3に示す構成に関し、データバスDBbを駆動する際の動作について、図4を用いて説明する。図4の最上部に示すように、配線La(1)、Lb(1)に対応するバッファ10(1)に供給される制御信号S1がタイミングt1でハイレベルに立ち上がる。続いて、配線La(2)、Lb(2)に対応するバッファ10(2)に供給される制御信号S2がタイミングt1から所定時間Tdだけ遅延したタイミングt2でハイレベルに立ち上がる。なお、それぞれの制御信号S1、S2は概ね同じパルス幅(第1及び第2の期間)であるため、ローレベルに立ち下がるタイミングについても両者は所定時間Tdだけ異なる時間関係になる。
図4の下部に示すように、バッファ10(1)の出力ノードNbに接続される配線Lb(1)の動作波形は、タイミングt1のバッファ10(1)の活性化後、伝送データに応じて電圧レベルが遷移する。ここで、図4では、比較的長い時間にわたって計測された動作波形を重ね合わせているので、多様なデータパターン(ハイレベルとローレベルの組合せ)を反映した電圧レベルの遷移が確認できる。また、バッファ10(2)の出力ノードNbに接続される配線Lb(2)の動作波形には、タイミングt2のバッファ10(2)の活性化後、伝送データに応じて電圧レベルが遷移する。本比較例において、隣接する配線Lb(1)、Lb(2)のそれぞれの駆動タイミングを所定時間Td(=t2−t1)だけ異ならせている理由は、隣接する1対の配線Lbのうち、一方が駆動されて電圧レベルが遷移する際、他方をシールドとみなすことができるからである。
しかしながら、配線Lb(1)と配線Lb(2)の電圧レベルが遷移する時間帯を比較すると、先行して駆動される配線Lb(1)の波形はカップリングノイズの影響が現れないのに対し、所定時間Tdだけ遅れて駆動される配線Lb(2)の波形はカップリングノイズの影響により電圧レベルが大きく変動していることがわかる。この相違は、配線Lb(1)を駆動した後、配線Lb(2)の駆動を開始する前の時点では、バッファ10(2)がハイインピーダンス状態であって、配線Lb(2)の電圧レベルはキーパー回路20によって保持される状態にあることに由来する。すなわち、キーパー回路20の駆動能力が小さいため、隣接する配線Lb(1)の電圧レベルの遷移がカップリング容量Caを介して配線Lb(2)の電圧レベルを変動させ、かつ、配線Lb(2)の電圧レベルが遷移するタイミングはデータパターンに依存して変化することになる。逆に、配線Lb(2)を駆動する際は、隣接する配線Lb(1)のバッファ10(1)の大きい駆動能力により、配線Lb(2)の電圧レベルの遷移による配線Lb(1)への影響は抑えられる。
以上のように、図3及び図4の比較例によれば、バッファ10及びキーパー回路20の駆動能力の違いに応じて、駆動タイミングが遅い配線Lbのカップリングノイズの影響が大きくなることがわかる。その結果、駆動タイミングが遅い配線Lbは、本来の駆動に先立ってカップリングノイズの影響によって電圧レベルの変動が増加し、その遷移タイミングがデータパターンに依存して変化するため、後段のデータラッチマージンの減少など、高速なデータ転送を阻害する要因となる。ここで、仮に複数のキーパー回路20の駆動能力を一律に増大させれば、その分だけカップリングノイズの影響は軽減できるが、この方策は半導体装置の面積の制約から困難である。よって、本実施形態では、以下に説明する方策によって、駆動タイミングが遅い配線Lbのカップリングノイズの影響による問題を克服している。
図5及び図6を用いて、本実施形態のカップリング対策を導入する場合の構成及び制御について具体的に説明する。それぞれ、図5は、図3と同様の範囲内の構成を示す図であり、図6は、図5の構成に対応する動作波形を示す図である。図5において、前段のデータバスDBa(第1のデータバス)を構成する4本の配線Laと、後段のデータバスDBb(第2のデータバス)を構成する4本の配線Lbと、4本の配線Lbにそれぞれ設けられた4個のキーパー回路20については、図3と同様であるため説明を省略する。一方、図5において、4個のバッファ10に関連する部分については、図3とは構成が異なっている。
図5において、2本の配線La(0)、La(1)に対応して、2個のバッファ10(0)、10(1)が配置される点は、図3と同様である。一方、他の2本の配線La(2)、Lb(3)に対応して、2個のバッファ10(2)、10(3)が配置されるとともに、それぞれのバッファ10(2)、10(3)と隣接する2個のバッファ11が配置されている。従って、図5に示すように、2個のバッファ10と1個のバッファ11とが交互に並ぶ配置となる。なお、例えば、バッファ10の入力側で互いに隣接する1対の配線La(1)、La(2)は本発明の第1及び第2の配線に相当し、バッファ10の出力側で互いに隣接する1対の配線Lb(1)、Lb(2)は本発明の第3及び第4の配線に相当する。また、バッファ10(1)、10(2)、11は、この順に本発明の第1、第2、第3のバッファ回路に相当する。
バッファ11において、配線Lbに接続された入出力ノードNcは、バッファ10(0)、10(1)の出力ノードNbと共通である(Nc=Nb)。また、各々のバッファ11は、1個のNANDゲートと、1個のNORゲートと、1個のPMOSトランジスタと、1個のNMOSトランジスタを含んで構成され、入出力ノードNcの接続部分を除いて、各々のバッファ10とほぼ共通の回路構成を有している。具体的には、NANDゲート及びNORゲートの各一方の入力端子が入出力ノードNcに接続され、NANDゲートの他方の入力端子に制御信号S3が印加され、NORゲートの他方の入力端子に制御信号S3の反転信号が印加されている。また、NANDゲートの出力端子がPMOSトランジスタのゲートに接続され、NORゲートの出力端子がNMOSトランジスタのゲートに接続されている。PMOSトランジスタ及びNMOSトランジスタは、電源電圧とグランド電位の間に直列接続され、両者の中間ノードが入出力ノードNcに接続されている。なお、制御信号S1、S2、S3は、この順に本発明の第1、第2、第3の制御信号に相当する。
各々のバッファ11の動作は、制御信号S3に基づいて制御される。すなわち、制御信号S3がハイレベルに活性化されたとき、入出力ノードNcを介して配線Lb(2)、Lb(3)の電圧レベルを保持するキーパー回路として動作する。この場合、バッファ11の駆動能力はバッファ10と同等であり、キーパー回路20に比べて十分に大きい駆動能力を有する。一方、バッファ11はバッファ10と同様、トライステートバッファであり、制御信号S3が非活性(ローレベル)のときは、入出力ノードNcがハイインピーダンス状態になる。
次に、図5に示す構成に関し、データバスDBbを駆動する際の動作について、図6を用いて説明する。図6の最上部に示すように、配線La(1)、Lb(1)に対応するバッファ10(1)に供給される制御信号S1がタイミングt1でハイレベルに立ち上がる。このとき、同じタイミングt1で、配線La(2)、Lb(2)に対応するバッファ11に供給される制御信号S3がハイレベルに立ち上がる。バッファ11には、それ以前の配線La(2)のデータが保持されている。その後、配線La(2)、Lb(2)に対応するバッファ10(2)に供給される制御信号S2がタイミングt1から所定時間Tdだけ遅延したタイミングt2でハイレベルに立ち上がる。このとき、同じタイミングt2で、上述の制御信号S3がローレベルに立ち下がる。つまり、上述の制御信号S3は、タイミングt1〜t2の間の所定時間Tdだけハイレベルに保たれ、この間、活性化されたバッファ11によって配線Lb(2)の電圧レベルが安定に保持される状態にある。
図6の下部に示すように、先行して駆動される配線Lb(1)の動作波形は、比較例で説明したように、カップリングノイズの影響を受けないので、図4と同様となる。一方、所定時間Tdだけ遅れて駆動される配線Lb(2)の動作波形は、カップリングノイズの影響による電圧レベルの変動が図4に比べて格段に小さくなっている。すなわち、配線Lb(1)を駆動した後、配線Lb(2)の駆動を開始する前の時点では、配線Lb(2)の電圧レベルが駆動能力の小さいキーパー回路20に加えて、駆動能力の大きいバッファ11によっても保持されるため、隣接する配線Lb(1)の電圧レベルの遷移の影響を抑制するように作用する。
従って、図6においては、駆動能力の大きいバッファ11を設けたことにより、駆動タイミングが遅い配線Lbに対し、本来の駆動に先立って図4に示すような電圧レベルの変動が生じることを確実に防止することができる。その結果、配線Lb(2)の電圧レベルの遷移タイミングがデータパターンに依存して変化することがなく、後段のデータラッチマージンを十分に確保し、比較例と比べて高速なデータ転送を実現することができる。また、隣接する配線La、Lbの間にシールド線を配置する従来の対策(例えば、特許文献1参照)に比べると、本実施形態では、2個のバッファ10毎に1個のバッファ11を設ければよいので、レイアウト面積は少なくて済む。なお、駆動能力の大きいバッファ11を設けた結果、比較例と比べて、配線Lb(2)のシールドとしての能力も大幅に向上させることができる。
ここで、図7は、バッファ11に供給される制御信号S3を生成する生成回路の一例を示している。図7には、セット端子Sに制御信号S1が入力され、リセット端子Rに制御信号S2が入力され、出力端子Qから制御信号S3が出力されるRSフリップフロップ40を示している。すなわち、RSフリップフロップ40において、制御信号S1がハイレベルに立ち上がると、制御信号S3がセット状態(ハイレベル)に遷移し、制御信号S2がハイレベルに立ち上がると、制御信号S3がリセット状態(ローレベル)に遷移する。これにより、図6に示す動作波形を実現することができる。
次に、本実施形態の変形例について説明する。図8は、本実施形態の構成を示す図5のうち、バッファ10(2)とバッファ11あるいはバッファ10(3)とバッファ11を一体化して構成した変形例を示している。図8において、前段のデータバスDBaを構成する4本の配線Laと、後段のデータバスDBbを構成する4本の配線Lbと、4本の配線Lbにそれぞれ設けられた4個のキーパー回路20と、偶数番目の配線La(1)、Lb(1)に対応する複数のバッファ10(1)については、いずれも図5と同様であるため説明を省略する。一方、図8において、図5とは異なるのは、奇数番目の配線La(2)、Lb(2)に対応する複数のバッファ10(2)に代え、複数のバッファ12が配置されている点である。
バッファ12は、配線La(2)に接続された入力ノードNdと、配線Lb(2)に接続された入出力ノードNeとを有している。また、バッファ12は、2個のANDゲートと、1個のNORゲートと、2個のORゲートと、1個のNANDゲートと、1個のPMOSトランジスタと、1個のNMOSトランジスタを含んで構成されている。このうち、一方のANDゲート及び一方のORゲートの各一方の入力端子が入力ノードNdに接続され、他方のANDゲート及び他方のORゲートの各一方の入力端子が入出力ノードNeに接続されている。また、上記一方のANDゲートの他方の入力端子に制御信号S2が印加され、上記一方のORゲートの他方の入力端子に制御信号S2の反転信号が印加され、上記他方のANDゲートの他方の入力端子に制御信号S3が印加され、上記他方のORゲートの他方の入力端子に制御信号S3の反転信号が印加される。さらに、PMOSトランジスタ及びNMOSトランジスタは、電源電圧とグランド電位の間に直列接続され、両者の中間ノードが入出力ノードNeに接続されている。
上記の構成を有するバッファ12は、配線La(2)、Lb(2)及び制御信号S2、S3から見て、図5の構成と同じ論理で動作する。そのため、図8は、図5の2個のバッファ10(2)、11を1個のバッファ12で置き換えた構成を有し、その動作については図5と同様である。よって、図6に示した動作波形は、図8の構成に対しても共通であり、その説明を省略する。このように、図8の変形例を採用することにより、バッファ回路の構成を共通化でき、それによりレイアウト面積の縮小が可能となる。また、図5では、配線Lb(2)がバッファ10(2)、バッファ11、キーパー回路20の3つの回路に接続されるのと比べ、図8では、配線Lb(2)をバッファ12とキーパー回路20の2つの回路に接続すればよいので、配線Lb(2)の負荷容量の低減が可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能である。例えば、上記実施形態では、本発明を、図1の中央領域R3内のデータバス間バッファ領域BDDとその周辺部に適用する場合を説明したが、これに限られることなく、2本以上の配線からなるデータバスのうちバッファ回路を挿入した部分に対して、広く本発明を適用することができる。また、図5及び図8の構成においては、各配線Lbにキーパー回路20が接続されるが、各配線Lbにキーパー回路20を接続しない構成に対しても本発明を適用することができる。また、図5及び図8に示されるバッファ10、11、12の回路構成は一例であって、本発明の構成と同様の役割を担う多様な回路構成を有するバッファ10、11、12を用いることができる。
本実施形態では、本発明をDRAMに対して適用する場合を説明したが、本実施形態を適用可能な半導体装置は、DRAMに加えて、CPU(Central Processing Unit)、MCU(Micro Control Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、ASSP(Application Specific Standard Product)等の半導体装置全般が含まれる。
10、11、12…バッファ
20…キーパー回路
30…データセレクタ
31…FIFO部
32…出力バッファ
40…RSフリップフロップ
BDD…データバス間バッファ領域
BL…ビット線
BR…リード用バッファ領域
CIO…入出力回路領域
DA…データアンプ
DBa、DBb…データバス
I/O…入出力線
La、Lb…配線
MC…メモリセル
R1…メモリセル領域
R2…アンプ領域
R3…中央領域
R4…DQ領域
SA…センスアンプ
S1、S2、S3…制御信号
WA…ライトアンプ
XDEC…Xデコーダ
YDEC…Yデコーダ
20…キーパー回路
30…データセレクタ
31…FIFO部
32…出力バッファ
40…RSフリップフロップ
BDD…データバス間バッファ領域
BL…ビット線
BR…リード用バッファ領域
CIO…入出力回路領域
DA…データアンプ
DBa、DBb…データバス
I/O…入出力線
La、Lb…配線
MC…メモリセル
R1…メモリセル領域
R2…アンプ領域
R3…中央領域
R4…DQ領域
SA…センスアンプ
S1、S2、S3…制御信号
WA…ライトアンプ
XDEC…Xデコーダ
YDEC…Yデコーダ
Claims (11)
- 互いに隣接する第1の配線及び第2の配線を含む第1のデータバスと、
互いに隣接する第3の配線及び第4の配線を含む第2のデータバスと、
前記第1の配線に接続された入力ノードと前記第3の配線に接続された出力ノードとを有し、第1の制御信号に応答して活性化される第1のバッファ回路と、
前記第2の配線に接続された入力ノードと前記第4の配線に接続された出力ノードとを有し、第2の制御信号に応答して活性化される第2のバッファ回路と、
前記第4の配線に接続された入出力ノードを有し、第3の制御信号に応答して活性化される第3のバッファ回路と、
を備え、
前記第1の制御信号は、第1の期間に前記第1のバッファ回路を活性化し、
前記第2の制御信号は、前記第1の期間より所定時間だけ遅延した第2の期間に前記第2のバッファ回路を活性化し、
前記第3の制御信号は、前記第2の期間の開始前に、前記第3のバッファ回路を活性化する、
ことを特徴とする半導体装置。 - 前記第3及び第4の配線の各々には、伝送データの電圧レベルを保持するキーパー回路が接続され、
前記第3のバッファ回路の駆動能力は、前記キーパー回路の駆動能力よりも大きいことを特徴とする請求項1に記載の半導体装置。 - 前記第1の期間及び前記第2の期間は、前記所定時間より長い同一の時間長に設定されることを特徴とする請求項1に記載の半導体装置。
- 前記第3のバッファ回路を活性化する期間は、前記所定時間に一致することを特徴とする請求項3に記載の半導体装置。
- 前記第3のバッファ回路は、非活性時にハイインピーダンス状態となるトライステートバッファであることを特徴とする請求項1に記載の半導体装置。
- 前記第1及び第2のバッファ回路の各々は、非活性時にハイインピーダンス状態となるトライステートバッファであることを特徴とする請求項5に記載の半導体装置。
- 前記第3のバッファ回路は、前記第1及び第2のバッファ回路と同一の回路構成及び同一の駆動能力を有することを特徴とする請求項6に記載の半導体装置。
- 前記第2のバッファ回路と前記第3のバッファ回路は、前記入力ノードと前記入出力ノードとを共通に有する一体的なバッファ回路として構成されることを特徴とする請求項1に記載の半導体装置。
- 第1の配線と、
第2の配線と、
その入力が前記第1の配線に接続され、その出力が前記第2の配線に接続されたトライステートバッファと、
前記第2の配線に接続され前記第2の配線のノイズ変動を低減させる第1のキーパー回路と、
前記トライステートバッファの出力がフローティング状態にあるときに活性化し前記第2の配線上のノイズ変動を低減させる第2のキーパー回路と、
を備えることを特徴とする半導体装置。 - 第1の配線と、
第2の配線と、
その入力が前記第1の配線に接続され、その出力が前記第2の配線に接続され、第1の制御信号のレベルが第1のレベルのとき前記第1の配線のレベルに応答して前記第2の配線を駆動し、前記第1の制御信号のレベルが第2のレベルのとき前記出力をフローティング状態にするトライステートバッファと、
その入力が前記第2の配線に接続され、その出力が前記第2の配線に接続され、第2の制御信号が第1の状態であるときその出力をフローティング状態とし、前記第2の制御信号が第2の状態であるときその出力にその入力のレベルを伝えるキーパー回路と、
を備えることを特徴とする半導体装置。 - 複数の第1の配線と、
前記複数の第1の配線と交互になるように配置された複数の第2の配線と、
第1の制御信号に基づいて前記複数の第1の配線上伝達された第1のデータと第2の制御信号に基づいて前記複数の第2の配線上に伝達された第2のデータから構成されるパラレルデータをシリアルデータに変換して端子に出力するパラレルシリアル変換回路と、
前記複数の第2の配線の少なくとも一つの第2の配線に接続され第3の制御信号を用いて前記複数の第2の配線上のノイズ変動を低減させるキーパー回路と、
を備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014039625A JP2015164083A (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014039625A JP2015164083A (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015164083A true JP2015164083A (ja) | 2015-09-10 |
Family
ID=54186941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014039625A Pending JP2015164083A (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015164083A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060721A (zh) * | 2019-04-08 | 2019-07-26 | 苏州汇峰微电子有限公司 | 一种动态随机存储器数据传输通道 |
US11587868B2 (en) | 2021-02-17 | 2023-02-21 | Kioxia Corporation | Semiconductor memory device |
-
2014
- 2014-02-28 JP JP2014039625A patent/JP2015164083A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060721A (zh) * | 2019-04-08 | 2019-07-26 | 苏州汇峰微电子有限公司 | 一种动态随机存储器数据传输通道 |
US11587868B2 (en) | 2021-02-17 | 2023-02-21 | Kioxia Corporation | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100533965B1 (ko) | Dqs 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치 | |
JP4370507B2 (ja) | 半導体集積回路装置 | |
CN102024493B (zh) | 半导体集成电路 | |
CN101404184A (zh) | 半导体存储装置 | |
US7206213B2 (en) | Semiconductor memory device having repeaters located at the global input/output line | |
US20070165475A1 (en) | Tri-state output driver arranging method and memory device using the same | |
JP4044538B2 (ja) | 半導体装置 | |
US20140112047A1 (en) | Semiconductor device having data bus | |
JP2010272168A (ja) | 半導体装置 | |
US7668036B2 (en) | Apparatus for controlling GIO line and control method thereof | |
US7979605B2 (en) | Latency control circuit and method using queuing design method | |
JP2005025805A (ja) | 半導体記憶装置 | |
KR101047059B1 (ko) | 반도체 메모리 장치 | |
JP2015164083A (ja) | 半導体装置 | |
JP2013073664A (ja) | 半導体装置 | |
CN110197686B (zh) | 半导体存储器件 | |
KR100247472B1 (ko) | 반도체기억장치및반도체집적회로장치 | |
US8374042B2 (en) | Command decoder and a semiconductor memory device including the same | |
JP2004362744A (ja) | メモリ素子 | |
KR100910194B1 (ko) | 반도체 기억 장치 | |
JP2014120194A (ja) | 半導体装置 | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
JP5529661B2 (ja) | 半導体メモリ | |
JP5424486B2 (ja) | 半導体集積回路 | |
US6477074B2 (en) | Semiconductor memory integrated circuit having high-speed data read and write operations |